CN110867449B - 三维存储器及其制备方法 - Google Patents

三维存储器及其制备方法 Download PDF

Info

Publication number
CN110867449B
CN110867449B CN201911100701.1A CN201911100701A CN110867449B CN 110867449 B CN110867449 B CN 110867449B CN 201911100701 A CN201911100701 A CN 201911100701A CN 110867449 B CN110867449 B CN 110867449B
Authority
CN
China
Prior art keywords
etching
etching liquid
substrate
dimensional memory
spray pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911100701.1A
Other languages
English (en)
Other versions
CN110867449A (zh
Inventor
白靖宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201911100701.1A priority Critical patent/CN110867449B/zh
Publication of CN110867449A publication Critical patent/CN110867449A/zh
Application granted granted Critical
Publication of CN110867449B publication Critical patent/CN110867449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种三维存储器及其制备方法。三维存储器的制备方法包括：提供晶圆结构与多个喷管，所述晶圆结构包括边缘结构，所述边缘结构包括多个依次设置的刻蚀区域；每个所述喷管对准一个所述刻蚀区域；每个所述喷管向对准的所述刻蚀区域喷射刻蚀液；所述刻蚀液刻蚀所述边缘结构以形成台阶结构。本发明解决了晶圆结构的边缘结构形成一个坡度较大的陡峭斜面，该陡峭斜面上通常会残留较多的残留物，陡峭斜面在经过化学机械研磨后，残留物将成为后续工序缺陷的源头，且可能造成晶圆结构的两层膜层之间出现间隙的技术问题。

Description

三维存储器及其制备方法
技术领域
本发明涉及半导体器件技术领域，特别涉及一种三维存储器及其制备方法。
背景技术
电荷俘获型三维存储器(CTM)由于高存储密度，高稳定性和成熟的制备工艺而成为存储器闪存(flash)主流结构。
现有晶圆结构的边缘结构在刻蚀过程中，经常会在边缘结构形成一个坡度较大的陡峭斜面，不满足三维存储器性能的需求，且该陡峭斜面上通常会残留较多的残留物，陡峭斜面在经过化学机械研磨后，残留物将成为后续工序缺陷的源头，且可能造成晶圆结构的两层膜层之间出现间隙。
发明内容
本发明的目的在于提供一种三维存储器及其制备方法，以解决晶圆结构的边缘结构形成一个坡度较大的陡峭斜面，该陡峭斜面上通常会残留较多的残留物，陡峭斜面在经过化学机械研磨后，残留物将成为后续工序缺陷的源头，且可能造成晶圆结构的两层膜层之间出现间隙的技术问题。
本发明提供一种三维存储器的制备方法，包括：
提供晶圆结构与多个喷管，所述晶圆结构包括边缘结构，所述边缘结构包括多个依次设置的刻蚀区域；
每个所述喷管对准一个所述刻蚀区域；
每个所述喷管向对准的所述刻蚀区域喷射刻蚀液；
所述刻蚀液刻蚀所述边缘结构以形成台阶结构。
其中，提供晶圆结构包括：
提供衬底与设于所述衬底上的堆叠结构，其中，所述堆叠结构包括所述边缘结构，所述边缘结构覆盖所述衬底的表面，且包围所述衬底的侧面；
所述刻蚀液刻蚀所述边缘结构以形成台阶结构包括：
所述刻蚀液刻蚀所述衬底表面上的边缘结构与所述衬底侧面上的所述边缘结构，以使所述衬底的侧面漏出，所述衬底表面上的边缘结构形成台阶结构。
其中，提供晶圆结构还包括：
提供粘合膜；
所述粘合膜粘合所述衬底与所述堆叠结构。
其中，所述制备方法包括：
控制所述喷管的喷射参数，以使所述刻蚀液以预设参数对所述刻蚀区域进行刻蚀。
其中，所述制备方法包括：
当所述喷管的喷射参数偏离所述预设参数时，校准每个所述喷管的喷射参数，以使所述刻蚀液以预设参数对所述刻蚀区域进行刻蚀。
其中，所述喷射参数至少包括所述喷管的喷射口尺寸，所述制备方法包括：
控制每个所述喷管的喷射口尺寸，以使所述刻蚀液以预设尺寸对所述刻蚀区域进行刻蚀。
其中，所述喷射参数至少包括所述喷管中的刻蚀液的喷射时间，所述制备方法还包括：
控制每个所述喷管中的刻蚀液的喷射时间，以使所述刻蚀液以预设时间对所述刻蚀区域进行刻蚀。
其中，所述喷射参数至少包括个所述喷管的喷射口角度，所述制备方法还包括：
控制每个所述喷管的喷射口角度，以使所述刻蚀液以预设角度对所述刻蚀区域进行刻蚀。
其中，所述晶圆结构上设有标尺刻度，所述制备方法还包括：
以所述标尺刻度为基准控制每个所述喷管的喷射口宽度。
本发明提供一种三维存储器，所述三维存储器由上述制备方法制备形成。
综上所述，本申请通过多个喷管向边缘结构喷射刻蚀液，以使得每个刻蚀区域均由单独喷管的刻蚀液进行刻蚀，单独的喷管可以通过预设的加工参数对每个对准的刻蚀区域进行刻蚀，最后可形成所需的台阶结构。如此形成的台阶结构不存在坡度较大的陡峭斜面，也没有残留物，且该台阶结构在经过化学机械研磨后，也不会出现由于残留物所导致的三维存储器的缺陷，不会出现两层膜之间的间隙。本申请的制备方法制备的三维存储器结构性能良好。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统方法制备的三维存储器的一种结构示意图。
图2为传统方法制备的三维存储器的另一种结构示意图。
图3是本发明实施例提供的制备三维存储器的流程示意图。
图4是图3中的晶圆结构的结构示意图。
图5是图3中形成的台阶结构的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在描述本发明的具体实施方式之前，先简单介绍下传统的三维存储器的制备方法。
请参阅图1-图2，传统的三维存储器在制备过程中，需要对晶圆结构10的边缘结构101进行刻蚀，晶圆结构10的边缘结构101在刻蚀过程中，通常使用一个喷管基于固定的位置与固定的角度喷射刻蚀液，刻蚀液对边缘结构101进行刻蚀，从一个位置与一个角度喷射的刻蚀液刻蚀边缘结构101后，晶圆结构10通常不能形成所需的形状，而且边缘结构101通常只形成一个坡度较大的陡峭斜面106，该陡峭的倾斜表面上通常会残留较多的残留物107(如金属钨、氮化钛、铜等)，当该陡峭斜面106在经过化学机械研磨后，残留物107将成为后续工序的缺陷源头，且可能造成晶圆结构10的两层膜层之间出现间隙。
请参阅图3，基于上述问题，本发明提供一种三维存储器的制备方法。请参阅图3，图3为本发明提供的一种三维存储器的制备方法的流程图。该方法可以大致概括为如下过程：提供晶圆结构10与多个喷管(S1)，每个喷管对准一个刻蚀区域A(S2)，每个喷管向对准的刻蚀区域A喷射刻蚀液(S3)，刻蚀液刻蚀边缘结构101以形成台阶结构104(S4)。以下将分别描述。
S1，请参阅图4，提供晶圆结构10与多个喷管(图中未示出)，晶圆结构10包括边缘结构101，边缘结构101包括多个依次设置的刻蚀区域A。
S2，每个喷管对准一个刻蚀区域A。在本步骤中，可以通过设置加工参数，以使得每个喷管到达预设的位置，每个到达预设位置的喷管可以正对一个刻蚀区域A。
S3，每个喷管向对准的刻蚀区域A喷射刻蚀液。本步骤中，喷管中的刻蚀液的喷射量根据具体的需求设置，如可以根据设置的参数确定从喷管中喷射的刻蚀液的量。
S4，请参阅图5，刻蚀液刻蚀边缘结构101以形成台阶结构104。本步骤中，刻蚀液从喷管中喷出后，将到达刻蚀区域A，并对刻蚀区域A进行刻蚀。刻蚀液可以根据预设的加工参数对刻蚀区域A进行刻蚀。在本实施例中，多个依次设置的刻蚀区域A可以为沿水平方向设置的多个刻蚀区域A，刻蚀液刻蚀水平方向设置的多个刻蚀区域A后形成台阶结构104。在其他实施例中，多个依次设置的刻蚀区域A还可以为其他方向，如竖直方向或其他任意方向，本申请在此不做限定，只要刻蚀液对多个刻蚀区域A刻蚀后可形成台阶结构104即可。
从而，本申请通过多个喷管向边缘结构101喷射刻蚀液，以使得每个刻蚀区域A均由单独喷管的刻蚀液进行刻蚀，单独的喷管可以通过预设的加工参数对每个对准的刻蚀区域A进行刻蚀，最后可形成所需的台阶结构104。如此形成的台阶结构104不存在坡度较大的陡峭斜面106，也没有残留物107，且该台阶结构104在经过化学机械研磨后，也不会出现由于残留物107所导致的三维存储器的缺陷，不会出现两层膜之间的间隙。本申请的制备方法制备的三维存储器结构性能良好。
同时，本申请由于使用多个喷管喷射刻蚀液对晶圆结构10的边缘结构101进行刻蚀，刻蚀的效率更高，减少了刻蚀的时间，且由于没有残留的残留物107，晶圆结构10的清洗时间也更少，清洗的效率也更高，进而提高了晶圆结构10的单位产能，提高了机台产能。
请继续参阅图4-图5，提供晶圆结构10包括：
提供衬底102与设于衬底102上的堆叠结构103，其中，堆叠结构103包括边缘结构101，边缘结构101覆盖衬底102的表面102a，且包围衬底的侧面102b。堆叠结构103还包括中间结构108，边缘结构101围绕中间结构108。中间结构108用于存储。
刻蚀液刻蚀边缘结构101以形成台阶结构104包括：
刻蚀液刻蚀衬底表面102a上的边缘结构101与衬底侧面102b上的边缘结构101，以使衬底102的侧面102b漏出，衬底表面102a上的边缘结构101形成台阶结构104。
本申请中，衬底102的材质例如为硅，当然还可以为其他含硅的衬底102，例如绝缘体上有硅(Silicon On Insulator，SOI)、SiGe、Si:C等，该衬底102内可通过离子注入等工艺形成了器件所需的p-型/n-型或深或浅的各种势阱。堆叠结构103为绝缘层和栅极牺牲层交替层叠的叠层。可以采用化学气相沉积(Chemical Vapor Deposition，CVD)、原子层沉积(Atomic Layer Deposition，ALD)或其他合适的沉积方法，依次在衬底103上交替沉积。绝缘层例如由氧化硅构成，栅极牺牲层例如由氮化硅构成，其会在后续工艺中会被金属替换而作为栅极层。绝缘层还可以为氮氧化硅等，栅极牺牲层还可以为无定型硅、多晶硅、氧化铝等。
请继续参阅图4-图5，提供晶圆结构10还包括：
提供粘合膜30。
粘合膜30粘合衬底102与堆叠结构103。
本申请中，制备方法还包括：
控制喷管的喷射参数，以使刻蚀液以预设参数对刻蚀区域A进行刻蚀。也就是说，本步骤中，可以通过设定每个喷管的喷射参数，进而可以单独控制每个喷管对刻蚀区域A的刻蚀参数，刻蚀液可以对每个刻蚀区域A按照预设的刻蚀参数进行单独刻蚀，以形成所需的台阶结构104。
本申请中，制备方法还包括：
当喷管的喷射参数偏离预设参数时，校准每个喷管的喷射参数，以使刻蚀液以预设参数对刻蚀区域A进行刻蚀。也就是说，本步骤中，在喷管的参数发生异常，不能满足所需的刻蚀效果时，可以对每个喷管进行校准，以使得校准后的每个喷管满足预设参数，校准的每个喷管中喷射出的刻蚀液可以按照预设参数对刻蚀区域进行刻蚀，以最终形成所需的台阶结构104。
在一种具体的实施例中，喷射参数至少包括喷管的喷射口尺寸，制备方法包括：
控制喷管的喷射口尺寸，以使刻蚀液以预设尺寸对刻蚀区域A进行刻蚀。本步骤中，形成的台阶结构104包括多个台阶层，上一层台阶从下一层台阶的端部向内缩进以使下一层台阶的边缘区域裸露，本申请通过控制喷射口的尺寸，控制从喷射口出射的刻蚀液的尺寸范围，进而可控制刻蚀液在刻蚀区域A的刻蚀尺寸，从而可使刻蚀区域A刻蚀后形成预设的刻蚀尺寸，形成台阶层的裸露尺寸，刻蚀出所需的台阶结构104。
在一种具体的实施例中，喷射参数至少包括喷管中的刻蚀液的喷射时间，制备方法包括：
控制喷管中的刻蚀液的喷射时间，以使刻蚀液以预设时间对刻蚀区域A进行刻蚀。本步骤中，台阶结构104包括多个台阶层，上一层台阶需从下一层台阶的端部向内缩进以使下一层台阶的边缘区域裸露，从而在刻蚀晶圆结构10的边缘结构101时，需控制刻蚀液的刻蚀时间，以使得下一层台阶的刻蚀时间更长，从而下一层的台阶层的刻蚀量较多，以使得下一层的台阶层就可以裸露出。同时，通过控制每个喷管的刻蚀液的刻蚀时间，也可以单独控制刻蚀液刻蚀每个台阶层的时间，进而可以控制台阶层形成的厚度。
在一个具体的实施例中，喷射参数至少包括个喷管的喷射口角度，制备方法还包括：
控制每个喷管的喷射口角度，以使刻蚀液以预设角度对刻蚀区域A进行刻蚀。本步骤中，台阶结构104包括多个台阶层，每个台阶层的边缘侧面需倾斜预设角度，本申请通过控制喷管的喷射口倾斜角度，从而控制刻蚀液的出射角度，进而以预设角度出射的刻蚀液可以以预设倾角刻蚀边缘结构101的刻蚀区域A，从而在每一层的台阶层形成时，台阶层的边缘侧面可以形成预设倾角，进而可以形成预设的台阶结构104。
在一个具体的实施例中，晶圆结构10上设有标尺刻度105，制备方法还包括：
以标尺刻度105为基准控制每个喷管的喷射口宽度。也就是说，本步骤中，标尺刻度105可以提供喷射口宽度的依据，从而在控制喷射口的宽度时，直接以标尺刻度105为基准进行量测，进而可以使得喷射口的宽度精准，形成的预设的台阶结构104的良率较高，三维存储器的结构性能良好。具体的，标尺刻度105可以设在衬底102上，由于衬底102不进行刻蚀，从而在堆叠结构103刻蚀过程中，不会损伤标尺刻度105，三维存储器的制备良率较高。
以上描述了本发明实施例的制备三维存储器的方法，本发明实施例还提供了一种三维存储器，该三维存储器可以使用但不限于使用上述制备方法来制备。至于该三维存储器件的效果及各结构已在上文有介绍，这里不再描述。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (10)

1.一种三维存储器的制备方法，其特征在于，包括：
提供晶圆结构与多个喷管，所述晶圆结构包括边缘结构，所述边缘结构包括多个依次设置的刻蚀区域；
每个所述喷管对准一个所述刻蚀区域；
每个所述喷管向对准的所述刻蚀区域喷射刻蚀液；
所述刻蚀液刻蚀所述边缘结构以形成台阶结构。
2.根据权利要求1所述的三维存储器的制备方法，其特征在于，提供晶圆结构包括：
提供衬底与设于所述衬底上的堆叠结构，其中，所述堆叠结构包括所述边缘结构，所述边缘结构覆盖所述衬底的表面，且包围所述衬底的侧面；
所述刻蚀液刻蚀所述边缘结构以形成台阶结构包括：
所述刻蚀液刻蚀所述衬底表面上的边缘结构与所述衬底侧面上的所述边缘结构，以使所述衬底的侧面漏出，所述衬底表面上的边缘结构形成台阶结构。
3.根据权利要求2所述的三维存储器的制备方法，其特征在于，提供晶圆结构还包括：
提供粘合膜；
所述粘合膜粘合所述衬底与所述堆叠结构。
4.根据权利要求1所述的三维存储器的制备方法，其特征在于，所述制备方法包括：
控制所述喷管的喷射参数，以使所述刻蚀液以预设参数对所述刻蚀区域进行刻蚀。
5.根据权利要求4所述的三维存储器的制备方法，其特征在于，所述制备方法包括：
当所述喷管的喷射参数偏离所述预设参数时，校准每个所述喷管的喷射参数，以使所述刻蚀液以预设参数对所述刻蚀区域进行刻蚀。
6.根据权利要求4所述的三维存储器的制备方法，其特征在于，所述喷射参数至少包括所述喷管的喷射口尺寸，所述制备方法包括：
控制每个所述喷管的喷射口尺寸，以使所述刻蚀液以预设尺寸对所述刻蚀区域进行刻蚀。
7.根据权利要求4所述的三维存储器的制备方法，其特征在于，所述喷射参数至少包括所述喷管中的刻蚀液的喷射时间，所述制备方法还包括：
控制每个所述喷管中的刻蚀液的喷射时间，以使所述刻蚀液以预设时间对所述刻蚀区域进行刻蚀。
8.根据权利要求4所述的三维存储器的制备方法，其特征在于，所述喷射参数至少包括个所述喷管的喷射口角度，所述制备方法还包括：
控制每个所述喷管的喷射口角度，以使所述刻蚀液以预设角度对所述刻蚀区域进行刻蚀。
9.根据权利要求6所述的三维存储器的制备方法，其特征在于，所述晶圆结构上设有标尺刻度，所述制备方法还包括：
以所述标尺刻度为基准控制每个所述喷管的喷射口宽度。
10.一种三维存储器，其特征在于，所述三维存储器由权利要求1-9任一项的所述制备方法制备形成。
CN201911100701.1A 2019-11-12 2019-11-12 三维存储器及其制备方法 Active CN110867449B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911100701.1A CN110867449B (zh) 2019-11-12 2019-11-12 三维存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911100701.1A CN110867449B (zh) 2019-11-12 2019-11-12 三维存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN110867449A CN110867449A (zh) 2020-03-06
CN110867449B true CN110867449B (zh) 2021-09-07

Family

ID=69653946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911100701.1A Active CN110867449B (zh) 2019-11-12 2019-11-12 三维存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN110867449B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430357B (zh) * 2020-04-10 2023-07-04 长江存储科技有限责任公司 三维存储器的形成方法
CN114093884A (zh) * 2020-11-03 2022-02-25 长江存储科技有限责任公司 半导体器件及其制作方法
CN115863144A (zh) * 2022-11-04 2023-03-28 湖北三维半导体集成创新中心有限责任公司 晶圆的处理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7029567B2 (en) * 2001-12-21 2006-04-18 Asm Nutool, Inc. Electrochemical edge and bevel cleaning process and system
US20070062647A1 (en) * 2005-09-19 2007-03-22 Bailey Joel B Method and apparatus for isolative substrate edge area processing
US20040132295A1 (en) * 2002-11-01 2004-07-08 Basol Bulent M. Method and device to remove unwanted material from the edge region of a workpiece
US8658937B2 (en) * 2010-01-08 2014-02-25 Uvtech Systems, Inc. Method and apparatus for processing substrate edges
US10199388B2 (en) * 2015-08-27 2019-02-05 Applied Mateerials, Inc. VNAND tensile thick TEOS oxide

Also Published As

Publication number Publication date
CN110867449A (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
CN110867449B (zh) 三维存储器及其制备方法
US9406522B2 (en) Single platform, multiple cycle spacer deposition and etch
TW202010028A (zh) 使用背面補償結構的晶圓平整度控制
KR102024122B1 (ko) 스루-실리콘 비아 노출을 위한 방법 및 장치
CN102751245B (zh) 制造非易失性存储器件的方法
CN105679756B (zh) 一种半导体器件顶层金属的终端结构及其制造方法
TW201635387A (zh) 三維全環繞式閘極之垂直閘極結構與半導體元件及其製造方法
US20080166832A1 (en) Adjustments of Masks by Re-Flow
US9224749B1 (en) Method for filling polysilicon gate in semiconductor devices, and semiconductor devices
US11011601B2 (en) Narrow gap device with parallel releasing structure
TW201637125A (zh) 三維半導體元件及其製造方法
CN103094180B (zh) 一种半导体器件的制造方法
CN110783341A (zh) 3d存储器件中台阶结构的形成方法
CN105097516B (zh) 一种FinFET器件及其制造方法、电子装置
US11152389B2 (en) Methods for solving epitaxial growth loading effect at different pattern density regions
US20140252534A1 (en) Method of making deep trench, and devices formed by the method
CN111508820B (zh) 清洗方法
CN109801872B (zh) 三维存储器及其形成方法
US9349746B1 (en) Method of fabricating deep trench semiconductor devices, and deep trench semiconductor devices
CN103000519B (zh) 去除超级结高压器件外延沉积过程中产生的硅脊的方法
US20170170357A1 (en) Method for preventing an electrical shortage in a semiconductor layer stack, thin substrate cpv cell, and solar cell assembly
CN111199979A (zh) 一种三维存储器的制备方法
US20140252550A1 (en) Stack capacitor structure and manufacturing method thereof
CN105609546B (zh) 包括空沟槽结构的半导体器件及其制造方法
CN111799165B (zh) 一种半导体结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant