CN113130343B - 芯片间的导电桥及其制造方法、芯片测试方法 - Google Patents

Abstract

本发明提供了一种芯片间的导电桥及其制造方法、芯片测试方法，可以在桥接区域中的待刻蚀层和桥面结构中的至少一层中刻蚀形成开口，在光刻胶涂覆和显影时，该开口可以确保桥面结构顶面上的光刻胶以合适的厚度、宽度以及较佳的形貌被有效保留下来（因为开口可以使得其中的光刻胶不被甩出），进而在以该光刻胶层为掩膜刻蚀待刻蚀层而形成导电桥时，光刻胶可以有效保护桥面结构及其顶面上的待刻蚀层，进而达到所需的导电桥形貌和宽度，性能可靠，避免形成的导电桥出现短路和断路的情况，进而减少芯片测试的误判现象。此外，通过导电桥的电传导作用，对导电桥电性连接的所有芯片一起进行点测，测试效率高。

Description

芯片间的导电桥及其制造方法、芯片测试方法

技术领域

本发明涉及集成电路制造与测试技术领域，特别涉及一种芯片间的导电桥及其制造方法、芯片测试方法。

背景技术

在芯片制造技术中，一般可以基于同一晶圆(或称为衬底、晶片、载体)一道制造出多个芯片，且如何准确测试各个芯片的电学性能，也是芯片制造和使用过程中的重要环节，其中，这种测试通常被称为点测（Chip Probing，CP）或者针测（probe test）。

为了提高点测效率，降低单片晶圆的点测时间，通过会在形成芯片的过程中一道在两个或多个芯片之间的划片道（或称切割道）中形成呈凸台状的导电桥，该导电桥能将两个或多个芯片电性连接起来，由此可以在点测时使得两个或多个芯片一起测试。

然而，目前制作的导电桥容易出现短路或断路的情况，容易造成芯片测试的误判现象，影响测试结果准确性且不利于测试效率的进一步提高。

发明内容

本发明的目的在于提供一芯片间的导电桥及其制造方法、芯片测试方法，能够使得制造出的导电桥形貌较佳且性能可靠，避免导电桥出现短路或断路的情况，进而保证芯片测试效果和测试效率。

为解决上述技术问题，本发明提供一种芯片间的导电桥的制造方法，其包括：

提供一具有多个芯片区的衬底，相邻芯片区之间设有划片道，所述划片道中形成有顶面相对所述衬底的上表面凸起的桥面结构，所述桥面结构的顶面的至少一个位置处形成有开口；

至少在所述桥面结构及其两侧的划片道上依次覆盖待刻蚀层和光刻胶层，所述待刻蚀层和所述光刻胶层均在所述开口处随形覆盖且所述光刻胶层在所述开口处底部下陷；

图案化所述光刻胶层，图案化后的所述光刻胶层保留有底部下陷的部分；

以图案化后的所述光刻胶层为掩膜，刻蚀所述待刻蚀层，以形成导电桥，所述导电桥包括所述桥面结构以及堆叠在所述桥面结构的顶面上的所述待刻蚀层，且所述桥面结构和所述待刻蚀层中的至少一层为导电层，所述导电桥通过所述导电层与周围的至少两个所述芯片区中形成的芯片电性相连。

基于同一发明构思，本发明还提供一种芯片间的导电桥，所述导电桥形成在一衬底的相邻芯片区之间的划片道中，且所述导电桥包括：

桥面结构，所述桥面结构的顶面相对所述衬底的上表面凸起，且所述桥面结构的顶面的至少一个位置处形成有开口；

待刻蚀层，随形覆盖在所述桥面结构的顶面上且在所述开口处顶面下陷；

其中，所述桥面结构和所述待刻蚀层中的至少一层为导电层，以电性连接所述划片道周围的多个芯片区中的芯片。

基于同一发明构思，本发明还提供一种芯片测试方法，其包括：

采用本发明所述的芯片间的导电桥的制造方法，在一衬底上形成导电桥以及与所述导电桥电性连接的多个芯片；

利用所述导电桥的电传导作用，对与所述导电桥电性连接的多个芯片一起进行点测。

与现有技术相比，本发明的技术方案至少具有以下有益效果之一：

1、在下方的桥面结构的顶面上形成开口，并使得待刻蚀层和光刻胶在该开口处随形覆盖并底部下沉，由此通过该开口确保桥面结构顶面上方的光刻胶在经过光刻图案化后，能以合适的厚度、宽度以及较佳的形貌被有效保留下来，进而在以该图案化后的光刻胶层为掩膜，刻蚀待刻蚀层而形成导电桥时，光刻胶可以有效保护桥面结构以及桥面结构顶面上的待刻蚀层，进而达到所需的导电桥形貌和宽度，性能可靠，避免形成的导电桥短路和断路的情况，进而减少芯片测试的误判现象。

2、可以通过导电桥的电传导作用，对导电桥电性连接的所有芯片一起进行点测，测试效率高。

附图说明

图1是现有技术中一种芯片间的导电桥及其连接芯片的俯视结构示意图。

图2是沿图1中的AA’线的剖面结构示意图。

图3是沿图1中的BB’线的剖面结构示意图。

图4是本发明一实施例的芯片间的导电桥的制造方法流程图。

图5至图12是本发明一实施例的芯片间的导电桥的制造方法中的导电桥及其连接的芯片的俯视或剖视结构示意图。

图13是本发明另一实施例的芯片间的导电桥的制造方法中的导电桥处的俯视或剖视结构示意图。

图14是本发明又一实施例的芯片间的导电桥的制造方法中的桥面结构的俯视结构示意图。

图15是本发明再一实施例的芯片间的导电桥的制造方法中的桥面结构的俯视和剖视结构示意图。

图16是本发明其他实施例的芯片间的导电桥的制造方法中的桥面结构处的剖视结构示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为"在…上"、"连接到"其它元件或层时，其可以直接地在其它元件或层上、连接其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为"直接在…上"、"直接连接到"其它元件或层时，则不存在居间的元件或层。尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在……之下”、“在下面”、“下面的”、“在……之上”、“在上面”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在……之下”、“在下面”、“下面的”元件或特征将取向为在其它元件或特征“上”。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。

以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

正如背景技术中所述，通过在形成芯片的过程中一道在两个或多个芯片之间的划片道（或称切割道）中形成顶面相对周围的划片道衬底上表面凸起的导电桥，以在点测时使得两个或多个芯片能一起测试时，容易出现导电桥短路或断路的情况，造成芯片测试的误判现象。而发生这种问题的主要原因是，对导电桥上部的一些膜层（包括上层的导电层等）进行光刻和刻蚀时，由于导电桥下部的膜层已形成顶面平坦的桥面结构，且该桥面结构的顶面已经相对周围的划片道衬底的上表面凸起，高宽比较大，涂覆的光刻胶在该桥面结构的顶面上方容易被甩出而难以停留，且显影后容易出现桥面结构顶面上方的光刻胶缺失或者形貌不佳（例如显影后光刻胶变形，本应停留在桥面结构顶面上的光刻胶搭在了桥面结构的侧壁上）的问题，而桥面结构顶面上方的光刻胶缺失容易造成最终形成导电桥中的导电层在某些位置断开，进而产生导电桥断路的问题，光刻胶形貌不佳容易造成桥面结构中的导电层短接，进而造成导电桥短路的问题。且桥面结构的顶面越窄越高，导电桥的断路或短路问题就会越严重。

下面以MEMS器件芯片之间的导电桥的制造为例，详细说明现有的导电桥及其制造过程中存在的问题。

请参考图1至图3，现有技术的一种用来电性连接芯片I和芯片II的导电桥位于芯片I和II之间的划片道中，且包括依次层叠在衬底100上的第一介质层101、第一导电层102（例如为N型或P型掺杂的多晶硅，可以是MEMS麦克风的振膜层）、第二介质层103、第二导电层104（例如为N型或P型掺杂的多晶硅，可以是MEMS麦克风的背板电极层）以及第三介质层105，其中，导电桥中的第一介质层101、第一导电层102、第二介质层103、第二导电层104以及第三介质层105均是在芯片I和芯片II的制造过程中通过对划片道II中的相应层进行光刻和刻蚀而保留下来的，且导电桥的宽度W一般不能太宽，否则会影响芯片I和II之间的划片切割，因此导电桥通常呈现高且窄的形貌，例如在还未沉积第二导电层104之前，第一介质层101、第一导电层102、第二介质层103已被图案化为桥面结构，其顶面的高宽比（或称为深宽比）H/W一般会大于5/4,并且桥面结构的各个膜层的顶面一般是平整的，当在沉积第二导电层104之后，需要对第二导电层104进行光刻和刻蚀，以去除多余的第二导电层104，并保留其在桥面结构10的顶面上的部分，由于桥面结构10的顶面的高宽比H/W太大，且桥面结构10的顶面非常窄，第二导电层104随形沉积后，再涂覆光刻胶时，光刻胶在桥面结构10的顶面上的第二导电层104顶面上停留困难，容易被甩出，由此在光刻胶显影后，会出现桥面结构10顶面上的第二导电层104顶面上的某些位置处剩余的光刻胶较窄、较薄且形貌差，甚至有多余光刻胶搭在桥面结构10的侧壁上，或者桥面结构的顶面一些位置没有光刻胶（即光刻胶缺失），当以该光刻胶为掩膜刻蚀第二导电层104时，一方面，因桥面结构的顶面一些位置处剩余的光刻胶较窄、较薄且形貌差，甚至缺失，而容易造成第二导电层104在这些位置处被刻蚀掉，进而使得最终形成的导电桥断路，另一方面，因有多余光刻胶搭在桥面结构10的侧壁上，而导致桥面结构侧壁上残余有第二导电层104，且该残余的第二导电层104与第一导电层102短接，由此造成该导电桥连接的芯片间短路的问题。

因此，需要一种芯片间的导电桥及其制造方法、芯片测试方法，能够解决光刻胶因下方的桥面结构的顶面高且窄而形貌不佳或者无法保留的问题，进而使得制造出的导电桥形貌较佳且性能可靠。

基于此，本发明一实施例提供一种芯片间的导电桥的制造方法，其先在桥面结构的顶面的至少一个位置处形成开口，以使得待刻蚀层和光刻胶层能够在开口处随形覆盖而形成底部下陷，且通过该开口的阻挡作用，确保桥面结构顶面上的大部分光刻胶不被甩出，以有效停留在开口内，进而保证光刻后剩余的光刻胶在桥面结构顶面上方的厚度、宽度和形貌均符合要求，在后续以光刻胶层为掩膜刻蚀待刻蚀层时可以有效保护桥面结构及其顶面上的待刻蚀层，达到导电桥所需的形貌，避免导电桥短路和断路的情况，进而减少芯片测试的误判现象。

具体地，请参考图4，本发明提供一种芯片间的导电桥的制造方法，包括：

S1，提供一具有多个芯片区的衬底，相邻芯片区之间设有划片道，所述划片道中形成有顶面相对所述衬底的上表面凸起的桥面结构，所述桥面结构中的至少一层中具有通过刻蚀形成的开口；

S2，至少在所述桥面结构及其两侧的划片道上依次覆盖待刻蚀层和光刻胶层，所述待刻蚀层和所述光刻胶层均在所述开口处随形覆盖且所述光刻胶层在所述开口处底部下陷；

S3，图案化所述光刻胶层，图案化后的所述光刻胶层保留有底部下陷的部分；

S4，以图案化后的所述光刻胶层为掩膜，刻蚀所述待刻蚀层，以形成导电桥，所述导电桥包括所述桥面结构以及堆叠在所述桥面结构的顶面上的所述待刻蚀层，且所述桥面结构和所述待刻蚀层中的至少一层为导电层，所述导电桥通过所述导电层与周围的至少两个所述芯片区中形成的芯片电性相连。

本实施例的芯片间的导电桥的制造方法，适用于需要通过导电桥将至少两个芯片电性连接和导通，以对导电桥所连接的这些芯片一起进行点测的任意合适的半导体器件芯片及其连接的导电桥的制造。

下面以MEMS麦克风芯片间的导电桥的制造过程作为示例，并结合图5至图16来详细说明本实施例的芯片间的导电桥的制造方法。其中，图5是执行本实施例的芯片间的导电桥制造方法的步骤S1后的器件结构俯视示意图，图6是沿图5中的AA’线的剖面结构示意图，图7是沿图5中的BB’线的剖面结构示意图，图8是执行本实施例的芯片间的导电桥制造方法的步骤S3后且沿图5中的AA’线的器件剖面结构示意图，图9是执行本实施例的芯片间的导电桥制造方法的步骤S3后且沿图5中的BB’线的器件剖面结构示意图，图10是执行本实施例的芯片间的导电桥制造方法的步骤S4后且沿图5中的AA’线的器件剖面结构示意图，图11是执行本实施例的芯片间的导电桥制造方法的步骤S4后且沿图5中的BB’线的器件剖面结构示意图，图12是应用本实施例的芯片间的导电桥制造方法形成具有空腔和背腔的MEMS麦克风芯片且沿图5中的AA’线的器件剖面结构示意图。

请参考图5至图7，在步骤S1中，提供一衬底200，该衬底200可以为本领域技术人员熟知的任意合适的半导体衬底，其材质例如为硅、锗、绝缘体上 硅（SOI）等。衬底200中可以形成有浅沟槽隔离结构，以划分出多个芯片区I、II以及位于相邻芯片I、II之间的划片道III，且各个芯片区I、II的衬底200中可以形成其它半导体元件，例如晶体管等。在各个所述芯片区I、II中形成MEMS麦克风芯片所需的膜层，并同步在随这些膜层的沉积和刻蚀形成划片道III中的桥面结构，其具体过程包括：

首先，可以在衬底200上通过沉积或者热氧化等工艺覆盖第一介质层201，并根据需要对第一介质层201进行光刻和刻蚀，以去除多余的第一介质层201，在各个芯片区I、II和划片道III待形成桥面结构21的区域中保留所需要的第一介质层201，此时桥面结构21两侧的衬底200的表面被第一介质层201暴露出来。第一介质层201的材质可以包括氧化硅、氮化硅和氮氧化硅中的至少一种，其在各个芯片区I、II中保留下来的部分，是用于制作后续形成的下极板层202和衬底200之间的支撑围墙以及背腔200a的一部分，从而使得芯片区I、II中的下极板层202对应背腔200a的位置可动。

然后，在第一介质层201及其暴露的衬底200的表面上沉积能够导电的下极板层202（其用于制作MEMS麦克风芯片的振膜），并根据需要对下极板层202进行光刻和刻蚀，以去除多余的下极板层202，在各个芯片区I、II和划片道III待形成桥面结构21的区域中保留所需要的下极板层202，此时划片道III中待形成桥面结构21的区域两侧的衬底200的表面被第一介质层201和下极板层202暴露出来。下极板层202的材质可以为N型离子（例如磷或砷等）或P型离子（例如硼或铟等）掺杂的多晶硅，在本发明的其它实施例中，下极板层202的材质还可以为金属（例如铜、铝、钛等），或者为金属和多晶硅堆叠而成的复合结构。

接着，在第一介质层201、下极板层202和被暴露的衬底200的表面上沉积第二介质层203，并根据需要对第二介质层203进行光刻和刻蚀，以去除多余的第二介质层203，在各个芯片区I、II和划片道III待形成桥面结构21的区域中保留所需要的第二介质层203，此时桥接区域两侧的衬底200的表面被第一介质层201、下极板层202和第二介质层203暴露出来。第二介质层203的材质可以与第一介质层201相同，也可以不同。第二介质层203的材质可以包括氧化硅、氮化硅和氮氧化硅中的至少一种，其在各个芯片区I、II中保留下来的部分，是用于制作后续形成的上极板层204和下极板层202之间的支撑围墙以及上空腔的一部分，从而使得下极板层202或者上极板204对应上空腔的位置可动。

本实施例中，可以先后两次对划片道III待形成桥面结构21的区域中的第二介质层203进行光刻和刻蚀，以去除桥面结构21两侧的划片道III中的第二介质层203，以及在桥面结构21的第二介质层203中形成开口203a。作为一种示例，开口203a为一沟槽，其长度短于桥面结构203的顶面的长度L（即划片道III的宽度），宽度小于桥面结构203的顶面的宽度W。

由此，在划片道III中形成所需的桥面结构21，且桥面结构21的顶面相对划片道III的衬底200的上表面凸起，桥面结构21的顶面中形成有开口203a，开口203a外围的桥面结构21的顶面的高度H与宽度W之比H/W不小于5/4。

请参考图8至图9，在步骤S2中，在各个芯片区I、II和划片道III上沉积导电的上极板层204并涂覆光刻胶层205，且沉积的上极板层204作为待刻蚀层，在桥面结构21的顶面的开口203a处随形覆盖且上极板层204的顶面和底面在开口203a处均下陷而形成开口204a，涂覆的光刻胶层205在开口204a处随形覆盖而底部下陷（即光刻胶层205在开口203a处底部下陷），光刻胶层205可以填满开口204a且顶面平坦，也可以填满或不填满开口204a但顶面在开口204a处下陷。且在光刻胶层205旋涂过程中，在开口204a的阻挡作用下，桥面结构21顶面上方的光刻胶不容易被甩出，因此能够被有效地保留下来，且其厚度、宽度以及形貌均符合导电桥的可靠性的要求。

请继续参考图8至图9，在步骤S3中，对该光刻胶层205进行曝光和显影，以图案化该光刻胶层205，图案化后的光刻胶层205能够定义出需要在各个芯片区I、II和桥面结构21顶面上保留下来的上极板层204，并暴露出桥面结构21的侧壁上的上极板层204的表面以及桥面结构21两侧的划片道III中的上极板层204的表面。且在光刻胶显影过程中，在开口205a的阻挡作用下，桥面结构21顶面上的光刻胶能够被有效地保留下来，且其厚度、宽度以及形貌均符合导电桥的可靠性的要求，由此形成了图案化的光刻胶层205。应当注意的是，本步骤中，图案化该光刻胶层205在桥面结构21顶面上方停留后，图案化该光刻胶层205在桥面结构21顶面上方的宽度实际上比桥面结构21顶面的宽度W小。

请参考图8至图11，在步骤S4中，以图案化后的光刻胶层205为掩膜，刻蚀上极板层204直至暴露出第二介质层203的顶面和/或划片道III中的衬底200的上表面，从而形成MEMS麦克风的背板。由此，在划片道III中形成导电桥，该导电桥包括桥面结构21以及堆叠在桥面结构21的顶面上的上极板层204，导电桥中的上极板层204还与芯片区I、II中的上极板层204保持连接，由此使得导电桥通过其上极板层204与芯片区I、II中形成的MEMS麦克风芯片电性连接。

之后，请参考图9至图12，本实施例的芯片间的导电桥的制造方法，还包括：

首先，去除光刻胶层205，并在上极板层204及其暴露出的衬底200等膜层的表面上沉积第三介质层206，并涂覆光刻胶层（未图示），此时第三介质层206作为待刻蚀层，且因在上极板层204的开口204a处随形覆盖而底部下陷以及顶面下陷，形成开口206a。第三介质层206上涂覆的光刻胶层在开口206a处随形覆盖而底部下陷，该光刻胶层可以填满开口206a且顶面平坦，也可以填满或不填满开口206a但顶面在开口206a处下陷。且在该光刻胶层旋涂过程中，在开口206a的阻挡作用下，导电桥顶面上方的光刻胶不容易被甩出，因此能够被有效地保留下来，且其厚度、宽度以及形貌均符合制造要求。

接着，通过曝光、显影等光刻工序，图案化该光刻胶层，以图案化该光刻胶层，图案化后的光刻胶层能够定义出需要在各个芯片区I、II和导电桥上保留下来的第三介质层206，并至少暴露出导电桥两侧的划片道III中的第三介质层206的表面，且在第三介质层206中定义释放孔208。且在光刻胶显影过程中，在开口206a的阻挡作用下，导电桥顶面上的光刻胶能够被有效地保留下来，且其厚度、宽度以及形貌均符合器件可靠性的要求，由此形成了图案化的光刻胶层。本步骤中，图案化的光刻胶层还可以定义出各个芯片区I、II中待形成焊盘207a、207b的接触孔的位置。

之后，以图案化的光刻胶层为掩膜，刻蚀第三介质层206，以去除多余的第三介质层206，以形成待形成焊盘207a、207b的接触孔（未图示）、用于释放上极板层204与下极板层202之间的至少部分第二介质层203的释放孔208。本步骤可以在导电桥的上极板层204的顶面和侧壁上保留第三介质层206，以作为导电桥的钝化层，保证导电桥中上极板层204以及下极板层202的电学性能。

接着，去除光刻胶层，并通过金属沉积、光刻和湿法刻蚀等工艺，在接触孔中形成焊盘207a、207b，其中焊盘207a电性接触相应的芯片区中的上极板层204，焊盘207b电性接触相应的芯片区中的下极板层202，以将所述下极板层202和所述上极板层204分别电性引出；

然后，从衬底200的背面刻蚀芯片区I、II的衬底200，以形成暴露出第一介质层201的部分背面的背部开口（未标记）；

之后，并通过该释放孔208以及背部开口分别去除芯片区I、II中的至少部分第二介质层203和至少部分第一介质层201，以形成上空腔203b和背腔200a，由此在芯片区I、II中形成了MEMS麦克风芯片，且芯片区I、II中的MEMS麦克风芯片之间通过导电桥的上极板层204电性连接。

需要说明的是，上述实施例中，在桥面结构21的顶层膜层（即第二介质层203）中刻蚀形成开口203a，且开口203a为一条沟槽，其长度小于桥面结构21的长度L，宽度小于桥面结构21的宽度W，深度小于第二介质层203的厚度，由此使得桥面结构21的顶面的一个位置处具有开口，这仅仅是本发明技术方案的一种举例，本发明的技术方案并不仅仅限定于此，本领域技术人员可以在此基础上对其进行任意合适的变形。

例如，请参考图13，在本发明的另一实施例中，在步骤S1中，通过刻蚀桥面结构21中的某一层而形成开孔，桥面结构21中位于开孔的膜层上方的各层，均随形覆盖且在开孔处依旧底部和顶面下陷而保持多个开孔未填满的状态，最终在桥面结构21的顶面的多个位置形成开孔21a，这些开孔21a可以呈阵列均匀分布，可以不均匀分布，可以大小相同，深度相同，也可以大小不同或者深度不同，之后在步骤S2中，待刻蚀层在开孔21a处随形覆盖且在开孔21a处依旧底部和顶面下陷而保持开孔21a未填满的状态，由此在涂覆光刻胶层后，光刻胶层刻胶可以填充这些开孔21a，进而像钉子一样钉在桥面结构21的顶面上。由此，在步骤S3中对该光刻胶层显影后，也可以达到“能够被有效保留下来，且厚度、宽度以及形貌均符合导电桥的可靠性的要求”的效果。

又例如，请参考图14，在本发明的又一实施例中，在步骤S1中，通过刻蚀桥面结构21中的顶层而形成多条沟槽21b，这些沟槽21b可以长度、宽度和深度均相同，也可以长度、宽度和深度中至少一项不同，其长度L1小于桥面结构21的长度L，其深度可以足以贯穿桥面结构21的顶层，也可以不足以贯穿桥面结构21的顶层。之后在步骤S2中，待刻蚀层各个沟槽21b处随形覆盖且在各个沟槽21b处依旧底部和顶面下陷而保持沟槽21b未填满的状态，由此在涂覆光刻胶层后，光刻胶层刻胶可以填充这些沟槽21b，由此，在步骤S3中对该光刻胶层显影后，也可以达到“能够被有效保留下来，且厚度、宽度以及形貌均符合导电桥的可靠性的要求”的效果。

再例如，请参考图15，在本发明的再一实施例中，在步骤S1中，通过刻蚀桥面结构21中的顶层而形成至少一条沟槽21b，该沟槽21b的长度L1等于或者大于桥面结构21的长度L，其深度可以足以贯穿桥面结构21的顶层，也可以不足以贯穿桥面结构21的顶层。之后在步骤S2中，待刻蚀层沟槽21b处随形覆盖且在沟槽21b处依旧底部和顶面下陷而保持沟槽21b未填满的状态，由此在涂覆光刻胶层后，光刻胶层刻胶可以填充这些沟槽21b。由此，在步骤S3中对该光刻胶层显影后，也可以达到“能够被有效保留下来，且厚度、宽度以及形貌均符合导电桥的可靠性的要求”的效果。其中，特别注意的是，当桥面结构21中的顶层（例如为上文中的第二介质层203）为介质层，桥面结构21中的次顶层（例如为上文中的下极板层202）为导电层，待刻蚀层（例如为上文中的上极板层204）也为导电层，则，在桥面结构21中的顶层没有没刻穿的情况下，沟槽21b的长度L1可以大于、等于或小于划片道III的宽度，而在桥面结构21中的顶层被刻穿的情况下，则沟槽21b的要小于划片道III的宽度，且在沉积待刻蚀层（例如为上文中的上极板层204）之前，先沉积一层介质层，以覆盖沟槽21b的内侧壁，桥面结构21中的次顶层和待刻蚀层（例如为上文中的上极板层204）短接。

还例如，请参考图16，在本发明的其他实施例中，在步骤S1中，通过刻蚀划片道III中的衬底200，以形成至少一个开口，桥面结构21的各膜层在该开口处随形覆盖且底部和顶面下陷，由此使得桥面结构21的顶面的至少一个位置处形成开口21c，进而在步骤S2中随形覆盖待刻蚀层并涂覆光刻胶层后，光刻胶层刻胶可以填充这些开口21c，由此，在步骤S3中对该光刻胶层显影后，也可以达到“能够被有效保留下来，且厚度、宽度以及形貌均符合导电桥的可靠性的要求”的效果。

应当注意的是，在本发明的其他实施例中，用于形成桥面结构21顶面上所需的开口时，不限于仅仅刻蚀桥面结构21中的某一层或者仅仅刻蚀衬底200，还可以将刻蚀衬底200和刻蚀桥面结构21中的某一层或者多层的手段进行组合来制作，也就是说，在沿所述桥面结构21的顶面的高度H方向上，桥面结构21顶面上的开口可以贯穿所述桥面结构21中的至少一层，或者，所述开口未贯穿所述桥面结构21中的任意一层。

此外，桥面结构21顶面上的开口的形状也不仅仅限于单一形状，还可以是开孔和沟槽的组合，开孔和沟槽的形状也不仅仅限于说明书附图中的举例，可以是工艺条件所允许的任意形状。

应当注意的是，上述各实施例中，将上极板层204作为待刻蚀层，但是在本发明的其他实施例中，也可以将图11和图12中的上极板层204归属于桥面结构21，第三介质层206为待刻蚀层。另外，上述各实施例中，待刻蚀层均为单层膜，但是在本发明的其他实施例中，待刻蚀层也可以是多层膜，只要在沉积所有待刻蚀层后，桥面结构的顶面上方的待刻蚀层的顶面上依然为光刻胶层保留有下陷的开口（可以孔和/或沟槽等结构），使得桥面结构顶面上的光刻胶层在图案化后能够被有效保留下来并符合导电桥的制造要求即可。

此外，当本发明的芯片间的导电桥的制造方法应用于其他半导体器件芯片及其连接的导电桥的制造时，可以根据需要增加或者省去相应膜层的制作，例如省去上极板层或者下极板层的制造，使得器件中仅仅只有一个导电层。

基于本发明的芯片间的导电桥的制造方法，本发明一还提供一种芯片间的导电桥，请参考图5至图16，所述导电桥形成在一衬底200的相邻芯片区I、II之间的划片道III中，并电性连接所述划片道III周围的多个芯片区I、II中的芯片，且所述导电桥包括：

桥面结构21，所述桥面结构21的顶面相对所述衬底200的上表面凸起，且所述桥面结构21的顶面的至少一个位置处形成有开口；

待刻蚀层，随形覆盖在所述桥面结构21的顶面上且在所述开口处顶面下陷；

其中，所述桥面结构21和所述待刻蚀层204中的至少一层为导电层，以电性连接所述划片道III周围的多个芯片区I、II中的芯片。

可选地，当所述芯片为MEMS器件芯片时，所述桥面结构21包括依次堆叠的第一介质层201、导电的下极板层202和第二介质层203，所述待刻蚀层包括导电的上极板层204；在各个所述芯片区I、II中具有与所述桥面结构21一道形成的第一介质层201、下极板层202、第二介质层203、上极板层204，且在所述芯片区I、II中的所述下极板层202和所述上极板层204之间具有空腔203b。

本发明的芯片间的导电桥中的其他结构以及芯片区I、II中的其他结构，可以参考上文各实施例的芯片间的导电桥的制造方法中的描述，在此不再赘述。

基于本发明的芯片间的导电桥的制造方法，本发明一还提供一种芯片测试方法，请参考图4至图16，其包括：

采用本发明所述的芯片间的导电桥的制造方法，在一衬底200上形成导电桥以及与所述导电桥电性连接的多个芯片；

利用所述导电桥的电传导作用，对与所述导电桥电性连接的多个芯片一起进行点测。

综上所述，本发明的芯片间的导电桥及其制造方法、芯片测试方法，可以在下方的桥面结构的顶面上形成开口，并使得待刻蚀层和光刻胶在该开口处随形覆盖并底部下沉，由此通过该开口确保桥面结构顶面上方的光刻胶在经过光刻图案化后，能以合适的厚度、宽度以及较佳的形貌被有效保留下来，进而在以该图案化后的光刻胶层为掩膜，刻蚀待刻蚀层而形成导电桥时，光刻胶可以有效保护桥面结构以及桥面结构顶面上的待刻蚀层，进而达到所需的导电桥形貌和宽度，性能可靠，避免形成的导电桥短路和断路的情况，进而减少芯片测试的误判现象。此外，通过导电桥的电传导作用，对导电桥电性连接的所有芯片一起进行点测，测试效率高。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。

Claims (8)

1.一种芯片间的导电桥的制造方法，其特征在于，包括：

提供一具有多个芯片区的衬底，相邻芯片区之间设有划片道，所述划片道中形成有顶面相对所述衬底的上表面凸起的桥面结构，所述桥面结构包括依次堆叠的第一介质层、导电的下极板层和第二介质层，在各个所述芯片区中具有与所述桥面结构一道形成的第一介质层、下极板层、第二介质层，所述桥面结构的顶面的至少一个位置处形成有开口，在所述开口外围的桥面结构的顶面的高度与顶面的宽度之比大于5/4；

在所述桥面结构及其两侧的划片道、芯片区上依次覆盖待刻蚀层和光刻胶层，所述待刻蚀层包括导电的上极板层，且所述待刻蚀层和所述光刻胶层均在所述开口处随形覆盖且所述光刻胶层在所述开口处底部下陷；

图案化所述光刻胶层，图案化后的所述光刻胶层保留有底部下陷的部分，且图案化后的所述光刻胶层定义出需要在各个芯片区和桥面结构顶面上保留下来的上极板层，并暴露出桥面结构的侧壁上的待刻蚀层的表面以及桥面结构两侧的划片道中的待刻蚀层的表面；

以图案化后的所述光刻胶层为掩膜，刻蚀所述待刻蚀层，以在所述划片道中形成导电桥并在各个所述芯片区中形成MEMS麦克风芯片，所述导电桥包括所述桥面结构以及堆叠在所述桥面结构的顶面上的所述待刻蚀层，所述导电桥通过所述上极板层与周围的至少两个所述芯片区中的MEMS麦克风芯片电性相连，且在所述芯片区中，所述下极板层为MEMS麦克风芯片的振膜，所述上极板层为MEMS麦克风芯片的背板；

去除图案化后的所述光刻胶层，并至少去除所述芯片区中的所述下极板层和所述上极板层之间的部分第二介质层，以形成MEMS麦克风芯片的空腔。

2.如权利要求1所述的芯片间的导电桥的制造方法，其特征在于，所述开口包括至少一个沟槽和/或至少一个开孔。

3.如权利要求2所述的芯片间的导电桥的制造方法，其特征在于，在沿所述桥面结构的顶面的长度方向上，所述沟槽仅位于所述划片道内或者延伸到所述划片道两侧的芯片区中，在沿所述桥面结构的顶面的宽度方向上，所述沟槽的宽度小于所述桥面结构的顶面的宽度。

4.如权利要求2所述的芯片间的导电桥的制造方法，其特征在于，在沿所述桥面结构的顶面的高度方向上，所述开口贯穿所述桥面结构中的至少一层，或者，所述开口未贯穿所述桥面结构中的任意一层。

5.如权利要求1-4中任一项所述的芯片间的导电桥的制造方法，其特征在于，通过刻蚀所述桥面结构中的至少一层和/或所述桥面结构底部的所述衬底，以形成所述开口。

6.如权利要求5所述的芯片间的导电桥的制造方法，其特征在于，在形成导电桥之后，还包括：在各个所述芯片区中形成分别与所述下极板层或所述上极板层电性接触的焊盘。

7.一种芯片间的导电桥，其特征在于，所述导电桥形成在一衬底的相邻芯片区之间的划片道中，各个芯片区中形成有MEMS麦克风芯片，且所述导电桥包括：

桥面结构，所述桥面结构的顶面相对所述衬底的上表面凸起，且所述桥面结构包括依次堆叠的第一介质层、导电的下极板层和第二介质层，所述桥面结构的顶面的至少一个位置处形成有开口，在所述开口外围的桥面结构的顶面的高度与顶面的宽度之比大于5/4；

待刻蚀层，随形覆盖在所述桥面结构的顶面上且在所述开口处顶面下陷，所述待刻蚀层还暴露出桥面结构的侧壁以及桥面结构两侧的划片道中的衬底的上表面；

其中，所述待刻蚀层包括导电的上极板层，在各个所述芯片区中具有与所述导电桥一道形成的第一介质层、下极板层、第二介质层和上极板层，所述导电桥通过所述上极板层电性连接所述划片道周围的多个芯片区中的MEMS麦克风芯片，且在所述芯片区中，所述下极板层为MEMS麦克风芯片的振膜，所述上极板层为MEMS麦克风芯片的背板，所述下极板层和所述上极板层之间的第二介质层至少被部分去除而形成MEMS麦克风芯片的空腔。

8.一种芯片测试方法，其特征在于，包括：

采用权利要求1-6中任一项所述的芯片间的导电桥的制造方法，在一衬底上形成导电桥以及与所述导电桥电性连接的多个MEMS麦克风芯片；

利用所述导电桥的电传导作用，对与所述导电桥电性连接的多个MEMS麦克风芯片一起进行点测。

Images