CN1574245A - 终点检测方法及终点检测装置 - Google Patents

终点检测方法及终点检测装置 Download PDF

Info

Publication number
CN1574245A
CN1574245A CNA2004100592509A CN200410059250A CN1574245A CN 1574245 A CN1574245 A CN 1574245A CN A2004100592509 A CNA2004100592509 A CN A2004100592509A CN 200410059250 A CN200410059250 A CN 200410059250A CN 1574245 A CN1574245 A CN 1574245A
Authority
CN
China
Prior art keywords
interference light
layer
processed layer
mask layer
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100592509A
Other languages
English (en)
Other versions
CN1306568C (zh
Inventor
山下武志
山口峰生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1574245A publication Critical patent/CN1574245A/zh
Application granted granted Critical
Publication of CN1306568C publication Critical patent/CN1306568C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70608—Monitoring the unpatterned workpiece, e.g. measuring thickness, reflectivity or effects of immersion liquid on resist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一种终点检测方法，通过在硅氧化膜(105A)及多晶硅膜(104)上照射光，测定由来自这些膜的反射光所形成的干涉光。求出波长为600nm的干涉光强度与波长范围在400nm到800nm的干涉光强度的积分值之间的比。这样，由于可以从所测定的干涉光波形中除去硅氧化膜(105A)产生的干涉成分，可以算出在多晶硅膜(104)产生的干涉光波形。最后，根据所算出的干涉光波形求出多晶硅膜(104)的残留厚度，通过对该残留厚度与所需厚度进行比较，检测加工多晶硅膜(104)时的加工终点。这样，利用在被处理层上形成的掩模层能准确检测加工被处理层时的终点。

Description

终点检测方法及终点检测装置
技术区域
本发明涉及一种采用等离子体蚀刻等检测被处理层的加工终点的终点检测方法及其装置。
背景技术
伴随半导体装置的微细化趋势，栅氧化膜被薄膜化，其结果，在对成为栅电极的多晶硅膜干蚀刻时，需要在栅氧化膜露出之前检测蚀刻的终点。为此，有例如特开2001-85388号公报所示、根据采用干涉光的终点检测方法，在栅氧化膜露出之前检测蚀刻终点。
首先，参照图10说明适用于现有技术的终点检测方法的蚀刻装置。
图10所示的蚀刻装置具备处理室10、配置在处理室10的底面并且设置有半导体基板11的作为试料台的下部电极12、下部电极12的上方按一定间隔设置的上部顶板13。上部顶板13的上面设置了线圈14。在处理室10中，设计了连接气体供给部(图中省略)与真空排气装置(图中省略)的气体排出部15。下部电极12及线圈14分别通过各匹配盒(图中省略)被连接到高频电源16，通过从高频电源16向下部电极12及线圈14施加电力进行半导体基板11的蚀刻。
另外，如图10所示，上部顶板13装有窗构件17，同时在窗构件17的上方设置有光接收发射装置19，用来收集光源18照射到半导体基板11后被半导体基板11反射的反射光。光源18和装置19由光纤20连接的同时，装置19和分光器21、以及分光器21和终点检测装置22也分别通过光纤20连接。终点检测装置22与蚀刻装置的控制部23连接。为使蚀刻终止，控制部23对高频电源16送出停止电力施加的信号25。
下面，参照图10及图11(a)、(b)说明现有技术的终点检测方法。
如图10及图11(a)所示，光源(光源18)发出的光垂直照射到Si基板(半导体基板11)的表面。但是，在Si基板上通过栅氧化膜形成了多晶硅膜。从光源发出的照射光一部分被多晶硅膜反射，其它部分透过多晶硅膜在栅氧化膜和多晶硅膜的界面被反射，这些光相互干涉后形成干涉光，该干涉光途经上部顶板13的窗构件17、装置19、光纤20以及分光器21被终点检测装置22回收。在这里，因为干涉光的波形(干涉光强度的时间变化)随多晶硅膜的残留膜厚度变化，通过监视干涉光的波形，当多晶硅膜的残留膜厚度处于所需值时，即可以检测蚀刻终点。
在图11(a)中，光源发出的照射光的路径以及多晶硅膜等发出的反射光的路径为方便而被分别倾斜显示。
以下，参照图11(a)、(b)说明蚀刻中的多晶硅膜的残留膜厚度d和干涉光的关系。
如图11(a)所示，多晶硅膜发出的反射光和栅氧化膜/多晶硅膜界面发出的反射光之间路径差是(2d)，光源发出的光垂直照射到基板时，路径差为2d的2束反射光之间发生相位差为2d的干涉光。如图11(b)所示，当相位差是多晶硅膜中反射光的波长的整数倍时，干涉光的强度最弱。当相位差从多晶硅膜中反射光的波长的整数倍偏离半波长时，干涉光的强度最强。即，干涉光的强度随蚀刻量的增大周期性变化。
多晶硅膜的残留膜厚度d和干涉光的关系可用下面的式(1)～(3)表示。
干涉光的强度＝A2+B2+2AB×cos(a-b) …(1)
相位差(a-b)＝2πn×(2d/λ)           …(2)
残留膜厚度d＝d0-Rt                  …(3)
A、B分别表示反射光的振幅，a、b分别表示反射光的初相位，n是整数，d是多晶硅膜的残留膜厚度，d0是多晶硅膜的初始膜厚度，t是蚀刻时间，λ是光的波长。
以下，参照图12(a)～(c)的工序截面图说明现有技术的半导体装置制造方法。具体是指现有技术的栅电极形成方法。
首先，如图12(a)所示，在形成了元件分离32的半导体基板31上根据热氧化等形成栅氧化膜33后，利用CVD(chemical vapor deposition)法等成膜方法顺次形成多晶硅膜34及硅氧化膜35。之后，利用光刻技术形成所需的栅抗蚀图案36。
其次，如图12(b)所示，利用干蚀刻技术把栅抗蚀图案36作为掩模对硅氧化膜35进行干蚀刻后，为除去栅抗蚀图案36进行灰化及清洗。形成栅图案复制后的硅氧化膜35A。
其次，如图12(c)所示，利用干蚀刻技术把栅图案复制的硅氧化膜35A作为掩模对多晶硅膜34进行干蚀刻。图12(c)表示检测蚀刻终点之后的状态。
在图12(c)所示的多晶硅膜34的干蚀刻中，利用上述干涉光的现有技术终点检测方法检测蚀刻终点。即，根据多晶硅膜34的残留膜厚度的所需值检测蚀刻终点。具体来说，比如残留膜厚度的所需值是50nm，光的波长是600nm，在干涉光的波形第2次达到极大值时作为蚀刻终点检测。利用干涉光波形的极大值来检测蚀刻终点的原因是因为能简单的判断蚀刻终点能否正常检测。但是，如式(1)～(3)所示，也可以不用极大值或极小值检测蚀刻终点，光的波长也可以设定为任意值。
但是，依据用于栅形成中的上述现有技术的终点检测方法，在多晶硅膜34的干蚀刻中，当终点检测时得到的干涉光的波形并非正弦波形，而是如图13所示的波形时，其结果，如图12(d)所示，会产生不能进行终点检测而损伤栅氧化膜33的问题。具体来说，例如发生栅氧化膜33的穿孔37。
另外，在特开2001-85388号公报中所示的、利用干涉光的终点检测方法中，为了消除作为掩模的抗蚀层发出的反射光的影响，用周期短的干涉波形相位差具有相近关系的2种反射光进行疑似终点的检测。具体来说，算出两束干涉光的强度比或者该强度比的微分值。在此方法中，因为2种反射光的相位差可根据两个干涉波形的强度比求出，当强度比(＝相位差)接近定值或强度比(＝相位差)的微分值接近0时作为疑似终点检测。作为疑似终点，如图12(c)所示，为防止栅氧化膜33的过蚀刻，用试样晶圆片设定多晶硅膜34仅残留一点时的时间。在晶圆片结构(例如掩模布局)不同产品的晶圆片中，由于受抗蚀层的开口率、图案依赖性以及光刻工艺中的尺寸无序偏差等的影响，与试样晶圆片的情况相比，干涉波形多少会有所差异，不能准确控制作为被蚀刻膜的多晶硅膜的残留膜厚度。因此，终点检测时间随晶圆片结构发生变化的结果造成栅氧化膜损伤的问题。另外，终点检测后蚀刻条件切换到高选择比条件，在高选择比条件下，因为尺寸控制性变差，所以当终点检测时间随晶圆片结构变化时，每个晶圆片出现栅长度无序偏差的问题。
发明内容
本发明的目的在于提供一种利用等离子体蚀刻等进行被处理层加工时能根据干涉光准确检测加工终点的终点检测方法以及终点检测装置，由此可以防止由于终点检测错误所造成的栅氧化膜的损伤等。
为达到上述目的，本申请的发明人等对如图13所示的引起干涉光波形紊乱的原因进行了研究，得到以下见解。即，如图14所示，多晶硅膜在蚀刻时发生的干涉光，可以认为不仅由在多晶硅膜(Poly-Si)上的反射41、以及在栅氧化膜(SiO2)/Poly-Si界面的反射42，还由在作为掩模的硅氧化膜(TEOS)表面的反射43、在TEOS/Poly-Si界面的反射44、以及SiO2/硅(Si基板)界面的反射45混合产生。这里，本申请的发明人等特别着眼于蚀刻中厚度发生变化的TEOS及Poly-Si引起的反射。
如图15(a)及(b)所示，在实际的多晶硅膜蚀刻中形成的干涉光，可以认为是在作为掩模的硅氧化膜(SiO2膜)上形成的干涉光51和在Poly-Si上形成的干涉光52的合成波。图16分别表示干涉光51、52的波形。如图16所示，当干涉光52(Poly-Si/SiO2/Si结构)的波形是正弦波时，干涉光51(SiO2/Si结构)的波形是一单调增加函数。干涉光51的波形能被视为单调增加函数是因为作为掩模的硅氧化膜(SiO2膜)的蚀刻量少，干涉光51的波形实际上也是正弦波。
因为干涉光51、52分别是在作为掩模的硅氧化膜(TEOS)及多晶硅膜(Poly-Si)上产生的，如图17所示，干涉光发生光源在干涉光51和干涉光52间存在偏移Δd，因此发生相位差δ。该相位差δ依赖于作为掩模的硅氧化膜的初始膜厚d01、该硅氧化膜的蚀刻速度R1、多晶硅膜的初始膜厚d02、该多晶硅膜的蚀刻速度R2以及该多晶硅膜的的蚀刻时间t，用下式(4)表示。
δ＝2πΔd/λ＝(2π/λ)×{d01-(R1-R2)t}    …(4)
因此，干涉光51和干涉光52之间的相位差γ可用下式(5)表示。
γ＝k1-k2-δ
＝(2π/λ)〔2n(d01-d02)-{d01-(R1-R2)t}〕   …(5)
在这里，k1是干涉光51的相位差、k2是干涉光52的相位差。
干涉光51的波形和干涉光52的波形的合成波形如图18所示。本申请的发明人等发现图18所示的合成波形和多晶硅膜在实际的蚀刻中形成的干涉光的波形基本一致。即，发现多晶硅膜在实际的蚀刻中形成的干涉光由在作为掩模的硅氧化膜表面的干涉、以及在多晶硅膜表面的干涉决定。此外，本申请的发明人等发现，通过从被测定的干涉光波形中除去在掩模层产生的干涉成份，可以算出在多晶硅膜产生的干涉光波形，根据算出的该干涉光波形可以准确检测蚀刻终点。
具体来说，实际的多晶硅膜在蚀刻时取得的干涉光波形(终点检测波形)如同图19(a)所示波形。可以认为该波形相当于图19(b)所示的正弦波和图19(c)所示斜率为负的一次函数(单调减少曲线)的积。利用多晶硅膜实际蚀刻时取得的干涉光，如图19(c)所示、在作成斜率为负的一次函数(单调减少曲线)的同时，求出取得的干涉光波形与作成的一次函数的比值，能据此除去在掩模层产生的干涉成份。即能够只取出在多晶硅膜产生的干涉光。
另外，本申请的发明人等为从取得的干涉光中作成斜率为负的一次函数，对给定波长范围和所定时间的终点检测波形采用二重积分方法。该二重积分用式(6)表示。
∫∫sinωt·dω·dt＝-K·t    …(6)
在这里，k是常数、ω是角频率、t是时间，为简化假定终点检测波形是正弦波。如式(6)所示，能根据对终点检测波形在某波长范围的积分作成斜率为负的一次函数。
如上所述，在下面的式(7)中，根据求出的某波长的终点检测波形和在某波长范围内积分后的终点检测波形的比能得到所需的在多晶硅部分产生的干涉光。
(所需的只有多晶硅部分产生的干涉光)＝
(某波长的终点检测波形)/(对某波长范围积分后的终点检测波形)
                                                   …(7)
式(7)中，分子表示多晶硅膜的残留膜厚度(切削量)，分母表示在掩模部的干扰成分。当分子的波长是短波时，在终点检测波形中出现多个极大值和极小值，这会导致终点检测时发生错误，所以优选400nm以上分子的波长。另外，当减小分母的波长范围时，积分波长减少，被积分的波形无法充分吸收在各波长产生的噪声，噪声不能忽略，因此分母的波长范围宽度优选在100nm以上。
本发明是根据以上见解实施的发明，具体来说，有关本发明的终点检测方法，在利用在被处理层上形成的掩模层加工被处理层时使用，其中包括：通过在掩模层及被处理层的每一个上照射光，测定分别来自掩模层及被处理层的反射光所形成的干涉光的工序；从被测定的干涉光的波形中除去在掩模层产生的干涉成份，计算出在被处理层产生的干涉光波形的工序；根据计算出的干涉光波形求出被处理层的残留厚度，通过比较该残留厚度与所需厚度，检测出加工被处理层的终点的工序。
另外，有关本发明的终点检测装置，在利用在被处理层上形成的掩模层加工被处理层中使用，其中包括：光源，在掩模层及被处理层的每一个上照射光；分光器，由来自掩模层及被处理层的每一个对光源照射的光反射的反射光所形成的干涉光进行测定；演算单元，从由分光器测定的干涉光中，除去在掩模层产生的干涉成份，算出在被处理层产生的干涉光波形；和终点检测单元，根据演算单元算出的干涉光波形求出被处理层的残留厚度，通过比较该残留厚度与所需厚度，检测被处理层的加工终点。
根据本发明，在利用被处理层上形成的掩模层加工被处理层的终点检测中，能从掩模层及被处理层的各反射光形成的干涉光中除去在掩模层产生的干涉成份。因此，与例如掩模层布局等晶圆片结构无关，能算出被处理层产生的干涉光的波形，根据算出的该波形能准确检测对被处理层加工的终点。例如在作为栅电极的多晶硅膜的干蚀刻时，能切实防止由于终点检测错误引起的栅氧化膜的损伤。
附图说明
图1(a)～(d)是表示采用有关本发明第1实施方式的终点检测方法的半导体装置制造方法的各工序截面图。
图2表示根据有关本发明第1实施方式的终点检测方法算出的、多晶硅膜产生的干涉光的波形图。
图3表示有关本发明第2实施方式的终点检测装置组合到干蚀刻装置的状态图。
图4表示有关本发明第2实施方式的终点检测方法的流程图。
图5(a)及(b)是表示根据有关本发明第2实施方式的终点检测方法算出的、掩模层产生的干涉光的强度的图。
图6(a)～(c)是表示采用有关本发明第3实施方式的终点检测方法的半导体装置制造方法的各工序截面图。
图7(a)及(b)是表示在采用有关本发明第3实施方式的终点检测方法的蚀刻中，硅基板的切削量(深度)和干涉光的关系示意图。
图8表示硅基板的蚀刻速度对掩模开口率的依赖性。
图9(a)及(b)分别表示采用有关本发明第3实施方式的终点检测方法时，各种掩模开口率的终点检测波形及硅基板的切削量(深度)的图
图10表示现有技术的终点检测装置组合到干蚀刻装置的状态图。
图11(a)及(b)表示在采用现有技术的终点检测方法的蚀刻中，多晶硅膜的残留膜厚度和干涉光的关系示意图。
图12(a)～(c)是表示采用现有技术的终点检测方法的半导体装置制造方法的各工序截面图。(d)是表示现有技术的终点检测方法中存在的问题点示意图。
图13表示在多晶硅膜的干蚀刻中，终点检测时得到的干涉光的波形图。
图14表示在多晶硅膜的干蚀刻中光的反射示意图。
图15(a)表示作为掩模层的硅氧化膜上形成的干涉光的状态图、图(b)表示作为被处理层的多晶硅膜上形成的干涉光的状态图。
图16表示作为掩模层的硅氧化膜上形成的干涉光波形及作为被处理层的多晶硅膜上形成的干涉光波形示意图。
图17表示作为掩模层的硅氧化膜上形成的干涉光和作为被处理层的多晶硅膜上形成的干涉光之间的干涉光发生光源的偏移图。
图18表示作为掩模层的硅氧化膜上形成的干涉光波形和在作为被处理层的多晶硅膜上形成的干涉光波形的合成波形示意图。
图19(a)表示多晶硅膜在实际的蚀刻中取得的干涉光波形图。(b)表示用正弦波表示的干涉光波形图。(c)表示用斜率为负的一次函数(单调减少曲线)表示的干涉光波形图。
图中：101-半导体基板，102-元件分离，103-栅氧化膜，104-多晶硅膜，104A-栅电极，104-硅氧化膜，105A-栅图案被复制后的硅氧化膜，106-抗蚀图案，200-处理室，201-半导体基板，202-下部电极，203-上部顶板，204-线圈，205-气体排出部，206-高频电源，207-窗构件，210-终点检测装置，211-光源，212-光接收发出装置，213-光纤，214-分光器，215-计算机，215a-运算部，215b-终点检测部，220-干蚀刻装置的控制部，221-终点检测信号，222-信号，301-硅基板，302-硅氧化膜，302A-元件分离图案被复制后的硅氧化膜，303-氮化硅膜，303A-元件分离图案被复制后的氮化硅膜，304-抗蚀图案，305-元件分离形成用槽。
具体实施方式
(第1实施方式)
下面，参照附图说明有关本发明第1实施方式的终点检测方法。在本实施方式中，以栅电极形成工序中的多晶硅膜的干蚀刻为例进行说明，在必须准确控制被处理层残留厚度的其它干蚀刻工序中适用于和本实施方式相同的方法时，也能得到和本实施方式相同的效果。
图1(a)～(d)是表示采用有关第1实施方式的终点检测方法的半导体装置制造方法的各工序截面图。
首先，如图1(a)所示，在元件分离102形成的半导体基板101上，利用例如热氧化等成膜方法形成栅氧化膜103。之后，在栅氧化膜103上利用例如CVD法等成膜方法顺次形成多晶硅膜104及硅氧化膜105。之后，采用光刻技术在硅氧化膜105上形成具有所需栅图案的抗蚀图案106。
其次，如图1(b)所示，作为掩模的抗蚀图案106采用干蚀刻技术对硅氧化膜105进行干蚀刻后，为除去抗蚀图案106进行灰化及洗净。形成栅图案被复制后的硅氧化膜105A。
其次，如图1(c)所示，采用干蚀刻技术，把栅图案被复制后的硅氧化膜105A作为掩模对多晶硅膜104进行干蚀刻。具体来说，例如采用感应耦合等离子体(ICP)型蚀刻装置，在为产生等离子体的施加功率为350W、试料台施加功率为100W、压力为0.4Pa、Cl2流量为20ml/min、HBr流量为25ml/min、CF4流量为25ml/min、O2流量为3ml/min等条件下进行干蚀刻。
在多晶硅膜104的干蚀刻中，本实施方式的终点检测方法如下。首先，通过在作为掩模层的硅氧化膜105A及作为被处理层的多晶硅膜104上分别照射光，测定由分别来自硅氧化膜105A及多晶硅膜104的各反射光所形成的干涉光。接着，求出波长(特定波长)比如为600nm的干涉光(测定干涉光)的强度与例如波长范围在400nm到800nm的测定干涉光强度积分值之比。因为能从被测定的干涉光波形中除去硅氧化膜105A产生的干涉成份，所以能算出多晶硅膜104产生的干涉光波形。图2表示这样算出的干涉光的波形图。最后，根据算出的干涉光波形求出多晶硅膜104的残留厚度，通过比较该残留厚度与所需厚度，检测多晶硅膜10的加工终点。
另外，在本实施方式中，为了避免由于多晶硅膜104的蚀刻对栅氧化膜103的损伤，在栅电极形成区域的外侧也残留极少的多晶硅膜104。此时，残留的多晶硅膜104厚度可根据上述特定波长的变更设定为任意值。
其次，如图1(d)所示，蚀刻模式从低选择比模式切换到高选择比模式、栅电极形成区域的外侧残留的多晶硅膜104被蚀刻除去。具体来说，采用感应耦合等离子体型蚀刻装置，在用于产生等离子体的施加功率为250W、试料台施加功率为50W、压力为10Pa、HBr流量为50ml/min、O2流量为1ml/min、He流量为50ml/min等条件下进行干蚀刻。在这里，即使露出作为底层的栅氧化膜103，因为栅氧化膜103的蚀刻速度非常小，栅氧化膜103基本不会损伤，形成多晶硅膜104形成的栅电极104A。
如同以上说明，根据第1实施方式，利用被处理层(多晶硅膜104)上形成的掩模层(硅氧化膜105A)检测被处理层的加工终点时，能从掩模层及被处理层发出的各反射光形成的干涉光中除去掩模层产生的干涉成份。因此，与例如掩模布局等晶圆片结构差异无关，能算出被处理层产生的干涉光波形，根据算出的该波形(终点检测波形)能准确检测被处理层的加工终点，即、在作为栅电极的多晶硅膜104的干蚀刻中，能切实防止引起终点检测错误的栅氧化膜的损伤。
另外，根据第1实施方式，求出特定波长为600nm的测定干涉光强度与波长范围在400nm到800nm的测定干涉光强度积分值的比。在多晶硅膜104的蚀刻终点检测中，能从测定干涉光的波形中准确除去作为掩模层的硅氧化膜105A产生的干涉成份，从而准确的进行终点检测。
而且，在第1实施方式，为从测定干涉光波形中除去硅氧化膜105A产生的干涉成份，求出1种特定波长的测定干涉光强度与给定波长范围的测定干涉光强度积分值的比，也可用求出2种以上特定波长的测定干涉光强度与上述积分值的比来代替。或者，用至少1种特定波长的测定干涉光强度与给定波长范围内包含的至少10种以上波长的测定干涉光强度和的比求出。
另外，在第1实施方式，作为测定干涉光强度积分的给定波长范围虽然采用400nm到800nm的波长范围，作为给定波长范围在可能利用的波长范围内并没有特别的限定。但是，给定波长范围的下限值是400nm以上，这样能防止算出的终点检测波形出现多个极大值或极小值，从而防止终点检测时发生错误检测。另外，给定波长范围的宽度如果在100nm以上，能充分吸收对积分后的波形的干扰。当给定波长范围是400nm以上到800nm以下，能更准确的除去掩模层产生的干涉成份。
另外，在第1实施方式，作为特定波长虽然使用600nm的波长，作为特定波长，可使用的波长并没有特别的限定。但是，特定波长优选包含在给定波长范围内。这样，掩模层产生的干涉成份能被更准确的除去。另外，特定波长是被处理层残留厚度所需值的整数倍，被算出的终点检测波形中的极小值或极大值能作为蚀刻终点检测。即，第1实施方式中，对被处理层(多晶硅膜104)的加工(蚀刻)终点检测时，在算出的终点检测波形中用极小值或极大值能简单判断蚀刻终点是否被正常检测。
另外，在第1实施方式，被处理层是作为栅电极的多晶硅膜104。但是，并不限定于此，被处理层可以是在半导体基板、半导体基板上的绝缘膜以及半导体基板上的底层中的任意一个上形成的半导体层或硅化物层。
另外，在第1实施方式，掩模层是栅图案被复制后的硅氧化膜105A。但是，并不限定于此，掩模层也可以是具有任意图案的感光性树脂膜或绝缘膜。
另外，在第1实施方式，是在多晶硅膜104的蚀刻进行中检测作为被处理层的多晶硅膜104的蚀刻终点。但是，也可变换为中断多晶硅膜104的蚀刻后来检测蚀刻终点。
另外，在第1实施方式，采用等离子体蚀刻加工被处理层。但是，对被处理层的加工种类没有特殊限定，也可用化学机械研磨等进行加工。
(第2实施方式)
下面，参照附图说明有关本发明第2实施方式的终点检测装置及终点检测方法。在本实施方式中，以栅电极形成工序中的多晶硅膜的干蚀刻为例进行说明，对必须准确控制被处理层残留厚度的其它干蚀刻工序如果适用和本实施方式相同的装置和方法，也能得到同样的效果。
图3是表示有关第2实施方式的终点检测装置组合到干蚀刻装置的状态图。图3所示干蚀刻装置具有处理室200、配置在处理室200的底面并设置了半导体基板201的作为试料台的下部电极202、在下部电极202的上方按一定间隔设置的上部顶板203。在上部顶板203上装有线圈204及窗构件207。在处理室200中设计了连接气体供给装置(图中省略)与真空排气装置(图中省略)的气体排出部205。下部电极202及线圈204分别通过各匹配盒(图中省略)被连接到高频电源206，通过从高频电源206向下部电极202及线圈204施加功率进行半导体基板201的蚀刻。
本实施方式的终点检测装置210是利用被处理层上形成的掩模层在对被处理层加工时所使用的终点检测装置。具体来说，终点检测装置210包括分别照射到掩模层以及被处理层的光源211、由掩模层及被处理层分别发射光源211照射的光产生的反射光所形成的干涉光进行测定的分光器214、从分光器214测定的干涉光中除去掩模层产生的干涉成份，据此算出被处理层产生的干涉光波形的运算部215a、根据运算部215a算出的干涉光波形求出被处理层的残留厚度，通过比较该残留厚度与所需厚度检测被处理层加工终点的终点检测部215b。
运算部215a及终点检测部215b可以被例如计算机215实现。另外，终点检测装置210包括设置在干蚀刻装置的窗构件207上方的光接收发出装置212。装置212收集光源211照射到半导体基板201后被半导体基板201反射的反射光。另外，光源211和装置212、装置212和分光器214、分光器214和计算机215通过各光纤213连接。计算机215和干蚀刻装置的控制部220连接。当计算机215对控制部220发出终点检测信号221时，控制部220为使蚀刻终止，对高频电源206发出停止电力施加的信号222。
下面，说明利用本实施方式的终点检测装置210的终点检测方法适用于干蚀刻时的情况。
图4是表示本实施方式的终点检测方法流程图。
首先，在步骤1，预先向终点检测装置210(具体指计算机215)输入被处理层的初始厚度、掩模层的初始厚度、被处理层的蚀刻速度、以及掩模层的蚀刻速度。因为这些蚀刻速度根据蚀刻条件决定，所以可以把事先测得的值作为各蚀刻速度输入。也可把这些蚀刻速度作为选择比输入。
在这里，根据式(1)～(3)(参照「现有技术」)可以按照下式(8)求出在掩模层产生的干涉光强度。
干涉光强度＝A2+B2+2AB×cos(a-b)
      ＝A2+B2+2AB×cos(2πn×(2d1/λ))
       ＝A2+B2+2AB×cos(2πn×(2(d01-R1t)/λ))    …(8)
A、B表示各反射光的振幅，a、b表示各反射光的初始相位，n是整数，d1是掩模层的残留厚度，d01是掩模层的初始厚度、t是蚀刻时间，λ是光的波长。
如“背景技术”中所述，在掩模层产生的干涉光φ以及在被处理层产生的干涉光θ会在各掩模层及被处理层上发生，由此产生干涉光的发生光源的偏移，该偏移会引起相位差δ的发生。
根据式(2)及式(3)(参照「现有技术」)可以分别采用下式(9)和(10)表示干涉光φ的相位差k1以及干涉光θ的相位差k2。
k1＝2πn×2(d01-R1t)/λ      …(9)
k2＝2πn×2(d02-R2t)/λ      …(10)
另外，相位差δ与式(4)相同(参照「背景技术」)，可用式(11)表示。
δ＝2πΔd/λ＝(2π/λ)×{d01-(R1-R2)t}  …(11)
因此，干涉光φ和干涉光θ之间的相位差γ与式(5)相同(参照「背景技术」)可用式(12)表示。
γ＝k1-k2-δ
＝(2π/λ)〔2n(d01-d02)-{d01-(R1-R2)t}〕        …(12)
在这里，n是整数，d1是掩模层的残留厚度，d01是掩模层的初始厚度、d2是被处理层的残留厚度、d02是被处理层的初始厚度、R1是掩模层的蚀刻速度，R2是被处理层的蚀刻速度，t是蚀刻时间，λ是光的波长。
其次，在步骤S2，终点检测装置210的运算部215a用上述式(12)及式(8)按照以下步骤算出在掩模层产生的干涉光波形。
即，时间t是0(t0)时，式(8)算出的在掩模层产生的干涉光强度I0可用下式(13)表示。
I0＝A2+B2+2AB×cos(2πn×(2(d01-R1t0)/λ))   …(13)
但是，式(13)中没有考虑相位差γ，利用式(12)在t＝t0时的相位差γ0可用下式(14)求出。
γ0＝(2π/λ)〔2n(d01-d02)-{d01-(R1-R2)t}〕  …(14)
在时间t是0(t0)时在掩模层产生的干涉光强度如图5(a)所示，比根据式(13)算出的强度I0的相位延迟γ0。
下面，如图5(b)所示，对于时间t为t1的情况、t2的情况、…tn的情况同样计算出干涉光的强度，能算出在掩模层产生的干涉成份。
其次，在步骤3，终点检测装置210的运算部215a生成除去在掩模层产生的干涉成份的终点检测条件(例如对应被处理层的残留厚度所需值的被处理层产生的干涉光强度)。
其次，在步骤4，采用如图(3)所示的干蚀刻装置，开始对半导体基板201上的被处理层进行蚀刻处理。
其次，在步骤5，终点检测装置210的运算部215a从分光器214测定的干涉光(测定干涉光)中除去上述被预测的、在掩模层产生的干涉成份。据此算出在被处理层产生的干涉光波形。接着，终点检测装置210的终点检测部215b根据算出的干涉光波形求出被处理层的残留厚度。通过比较该残留厚度与希望厚度，检测出被处理层的加工终点。即，判断算出的波形是否满足步骤4生成的终点检测条件。
当步骤5判断不满足终点检测条件时，在步骤6，继续进行蚀刻处理。另外，当步骤5判断满足终点检测条件时，也就是检测出被处理层的加工终点时，在步骤7，从终点检测装置210的计算机215向控制部220发出终点检测信号221。在步骤8，控制部220为使蚀刻终止，对高频电源206发出停止施加功率的信号222，蚀刻处理结束。
如上所述，根据第2实施方式，利用在被处理层上形成的掩模层检测被处理层的加工终点时，能从掩模层及被处理层的各反射光形成的干涉光中除去在掩模层产生的干涉成份。因此，与例如掩模层布局等的晶圆片结构差异无关，能算出在被处理层产生的干涉光的波形，根据算出的该波形(终点检测波形)能准确检测被处理层的加工终点。例如在作为栅电极的多晶硅膜干蚀刻中，能切实防止作为终点检测错误引起的栅氧化膜损伤的发生。
另外，在第2实施方式，根据预先输入的掩模层的初始厚度、被处理层的初始厚度、被处理层的蚀刻速度及掩模层的蚀刻速度预测掩模层产生的干涉成份，同时从测定干涉光中除去预测的干涉成份，从而能准确地进行终点检测。
另外，在第2实施方式，终点检测装置210的运算部215a根据掩模层的初始厚度、被处理层的初始厚度、被处理层的蚀刻速度及掩模层的蚀刻速度预测在掩模层产生的干涉成份，同时从测定干涉光中除去预测的干涉成份。但是，也可变换为、根据运算部215a求出的至少1种特定波长的测定干涉光强度与给定波长范围内包含的至少10种以上波长的测定干涉光强度和的比，从测定干涉光中除去在掩模层产生的干涉成份。
另外，在第2实施方式，被处理层可以是在半导体基板、半导体基板上的绝缘膜以及半导体基板上的底层中的任意一个上形成的半导体层或硅化物层。
另外，在第2实施方式，掩模层可以是具有任意图案的感光性树脂膜或绝缘膜。
另外，在第2实施方式，可以在被处理层的蚀刻进行中检测被处理层的蚀刻终点。
另外，在第2实施方式，采用等离子体蚀刻加工被处理层。但是，对被处理层的加工种类没有特别限制，例如也可采用化学机械研磨法。
(第3实施方式)
下面，参照附图说明有关本发明第3实施方式的终点检测方法。
图6(a)～(c)是表示有关采用第3实施方式的终点检测方法的半导体装置制造方法的各工序截面图。
首先，如图6(a)所示，在硅基板301上根据热氧化形成硅氧化膜302后，在硅氧化膜302上利用例如CVD等成膜方法形成氮化硅膜303。之后，采用光刻技术形成具有所需元件分离图案的抗蚀图案304。
其次，如图6(b)所示，采用例如干蚀刻技术把抗蚀图案304作为掩模，顺次对氮化硅膜303及硅氧化膜302进行蚀刻后，为除去抗蚀图案304进行灰化及清洗。形成元件分离图案被复制后的氮化硅膜303A及硅氧化膜302A。
其次，如图6(c)所示，例如采用干蚀刻技术，把元件分离图案被复制后的氮化硅膜303A及硅氧化膜302A作为掩模，对硅基板301进行干蚀刻。具体来说，例如采用电磁感应等离子体(ICP)型蚀刻装置，用于产生等离子体的施加功率为600W、试料台施加功率为500W、压力为7Pa、Cl2流量为150ml/min、O2流量为12ml/min等条件下进行干蚀刻。
在硅基板301的干蚀刻中，本实施方式的终点检测方法如下。首先，因为作为掩模层的氮化硅膜303A及作为被处理层的硅基板301被各光照射，测定氮化硅膜303A及硅基板301分别产生的反射光形成的干涉光。接着，求出波长(特定波长)比如为600nm的干涉光(测定干涉光)强度与例如波长范围在400nm到800nm的测定干涉光强度积分的比值。因为能从测定干涉光的波形中除去氮化硅膜303A产生的干涉成份，所以能算出硅基板301产生的干涉光波形(终点检测波形)。最后，根据算出的干涉光波形求出硅基板301的残留厚度(或切削量)，通过对该残留厚度(或切削量)与所需厚度进行比较，检测对硅基板301的加工终点。在这里，硅基板301的所需切削量可以根据上述特定波长的变更设定为任意值。
最后，清洗硅基板301在干蚀刻时形成的堆积物。这样，如6(c)所示，在硅基板301上形成了元件分离形成用槽305。
在这里，本实施方式的蚀刻中的硅基板的切削量(深度)和干涉光的关系参照图7(a)及(b)进行说明。
如图7(a)所示，来自氮化硅膜的反射光和来自硅基板表面的反射光之间存在路径差。光源发出的光垂直照射到基板表面时，上述路径差直接成为2束反射光之间的相位差，产生干涉光。如图7(b)所示，当相位差是反射光的波长的整数倍时，干涉光的强度最弱。当相位差从反射光的波长的整数倍偏离半波长时，干涉光的强度最强(参照「现有技术」的式(1))。即，干涉光的强度随硅基板切削量(深度)的增大周期性变化。
另外，在本实施方式的元件分离形成工序中的硅基板的干蚀刻中，因为把元件分离用槽加工成锥形，采用硅基板的蚀刻速度与氮化硅膜的蚀刻速度的选择比(以下简称为选择比)较大的条件。(具体指选择比是100以上的条件)。为此，由氮化硅膜的切削量引起的干涉光可以忽略。
元件分离模的掩模开口率根据半导体制品是各种各样的。如图8所示，在硅基板的干蚀刻中，硅基板蚀刻速度对掩模开口率的依赖性很大。因为在干蚀刻时反应生成物的量依赖掩模开口率。因此，如果在硅基板的干蚀刻中不进行终点检测、而固定蚀刻时间时，会发生硅基板切削量的无序偏差变大的问题。
对此，根据第3实施方式，在利用被处理层(硅基板301)上形成的掩模层(氮化硅膜303A)对被处理层加工时的终点检测中，能从分别来自掩模层及被处理层的反射光所形成的干涉光中除去在掩模层产生的干涉成份。因此，与例如掩模层布局等晶圆片结构差异无关，能算出被处理层产生的干涉光的波形，根据算出的该波形(终点检测波形)能准确检测被处理层的加工终点。即，在硅基板301的元件分离形成工序中，能不依赖掩模开口率，切实抑制硅基板301的切削量(深度)。
图9(a)及(b)分别表示采用本实施方式的终点检测方法时，各种掩模开口率的终点检测波形及硅基板的切削量(深度)。即，采用本实施方式的终点检测方法时，如图9(b)所示，与掩模开口率无关，能得到与目标值一致的硅基板的切削量(深度)。
另外，根据第3实施方式，求出特定波长为600nm的测定干涉光的强度与波长范围在400nm到800nm的测定干涉光的强度积分值的比。在硅基板301的蚀刻终点检测中，能从测定干涉光的波形中准确除去作为在掩模层的氮化硅膜303A产生的干涉成份，从而能准确的进行终点检测。
而且，在第3实施方式中，为从测定干涉光的波形中除去在氮化硅膜303A产生的干涉成份，求出1种特定波长的测定干涉光强度与给定波长范围内测定干涉光强度的积分值的比值。也可用求出2种以上特定波长的测定干涉光强度与上述积分值的比来代替。或者，用至少1种特定波长的测定干涉光强度与给定波长范围内包含的至少10种以上波长的测定干涉光强度和的比求出。
另外，在第3实施方式，对测定干涉光强度积分的给定波长范围虽然采用400nm到800nm的波长范围，作为给定波长范围在可能利用的波长范围内并没有特别的限定。但是，给定波长范围的下限值是400nm以上，这样能防止算出的终点检测波形出现多个极大值或极小值，从而防止终点检测时发生错误检测。另外，给定波长范围的宽度在100nm以上，能充分吸收对积分波形的干扰。当给定波长范围是400nm以上到800nm以下，能更准确的除去在掩模层产生的干涉成份。
另外，在第3实施方式，使用600nm的波长为特定波长，作为特定波长，可使用的波长并没有特别的限定。但是，优选特定波长包含在给定波长范围内。这样，在掩模层产生的干涉成份能被更准确的除去。另外，如果特定波长是被处理层残留厚度所需值的整数倍，被算出的终点检测波形中的极小值或极大值能作为蚀刻终点检测。即，第3实施方式中，在检测对被处理层(硅基板301)的加工(蚀刻)终点时，在算出的终点检测波形中用极小值或极大值能简单判断蚀刻终点是否被正常检测。
另外，在第3实施方式，被处理层是硅基板301。但是，并不限定于此，被处理层可以是在半导体基板、半导体基板上的绝缘膜以及半导体基板上的底层中的任意一个上形成的半导体层或硅化物层。
另外，在第3实施方式，掩模层是元件分离图案被复制后的氮化硅膜303A。但是，并不限定于此，掩模层也可以是具有任意图案的感光性树脂膜或绝缘膜。
另外，在第3实施方式，在硅基板301的蚀刻进行中检测作为被处理层的硅基板301的蚀刻终点。但是，也可变换为在中断硅基板301的蚀刻后来检测蚀刻终点。
另外，在第3实施方式，作为对被处理层的加工采用等离子体蚀刻。但是，对被处理层的加工种类没有特殊限定，也可用化学机械研磨等进行加工。
根据本发明，利用在被处理层上形成的掩模层对被处理层的加工终点检测时，能从分别来自掩模层及被处理层的反射光所形成的干涉光中除去在掩模层产生的干涉成份。因此，例如与掩模布局等晶圆片结构差异无关，能算出在被处理层产生的干涉光波形，根据算出的该波形能准确检测被处理层的加工终点。

Claims (20)

1、一种终点检测方法，在利用在被处理层上形成的掩模层加工所述被处理层时使用，其特征在于，包括：
通过在所述掩模层及所述被处理层的每一个上照射光，测定分别来自所述掩模层及所述被处理层的反射光所形成的干涉光的工序；
从所述被测定的干涉光的波形中除去在所述掩模层产生的干涉成份，计算出在所述被处理层产生的干涉光波形的工序；和
根据所述计算出的干涉光波形求出所述被处理层的残留厚度，通过比较该残留厚度与所需厚度，检测出加工所述被处理层的终点的工序。
2、根据权利要求1所述的终点检测方法，其特征在于，
算出在所述被处理层产生的干涉光波形的工序包括以下工序：
通过求出针对至少1种特定波长的所述被测定的干涉光强度、与针对在给定波长范围内包含的至少10种以上波长的所述被测定的干涉光强度和之间的比，从所述被测定的干涉光中除去在掩模层产生的干涉成份。
3、根据权利要求1所述的终点检测方法，其特征在于，
算出在所述被处理层产生的干涉光波形的工序包括以下工序：
通过求出针对至少1种特定波长的所述被测定的干涉光强度、与针对给定波长范围的所述被测定的干涉光强度的积分值之间的比，从所述被测定的干涉光中除去在掩模层产生的干涉成份。
4、根据权利要求2或3所述的终点检测方法，其特征在于，
所述给定波长范围的下限值在400nm以上。
5、根据权利要求2或3所述的终点检测方法，其特征在于，
所述给定波长范围的宽度在100nm以上。
6、根据权利要求2或3所述的终点检测方法，其特征在于，
所述给定波长范围在400nm以上而在800nm以下。
7、根据权利要求2或3所述的终点检测方法，其特征在于，
所述特定波长包含在给定波长范围内。
8、根据权利要求2或3所述的终点检测方法，其特征在于，
所述特定波长是所述所需厚度的整数倍。
9、根据权利要求1所述的终点检测方法，其特征在于，
算出在所述被处理层产生的干涉光波形的工序包括以下工序：
根据所述掩模层的初始厚度、所述被处理层的初始厚度、所述被处理层的蚀刻速度及所述掩模层的蚀刻速度，预测在所述掩模层产生的干涉成份，同时从所述被测定的干涉光中除去所述被预测的干涉成份。
10、根据权利要求1所述的终点检测方法，其特征在于，
在检测对所述被处理层加工的终点的工序中，采用在所述被算出的干涉光的波形中的极大值或极小值。
11、根据权利要求1所述的终点检测方法，其特征在于，
所述被处理层是在半导体基板、半导体基板上的绝缘膜以及半导体基板上的底层中的任意一个上形成的半导体层或硅化物层。
12、根据权利要求1所述的终点检测方法，其特征在于，
所述掩模层是由感光性树脂膜或绝缘膜形成。
13、一种加工方法，利用在被处理层上形成的掩模层加工所述被处理层，其特征在于，
采用权利要求1所述的终点检测方法，检测对被处理层加工的终点。
14、根据权利要求13所述的加工方法，其特征在于，
在所述被处理层的加工途中检测对所述被处理层加工的终点。
15、根据权利要求13所述的加工方法，其特征在于，
在对所述被处理层的加工中，采用等离子体蚀刻。
16、根据权利要求13所述的加工方法，其特征在于，
在对所述被处理层的加工中，采用化学机械研磨。
17、一种终点检测装置，在利用在被处理层上形成的掩模层加工所述被处理层中使用，其特征在于，包括：
光源，在所述掩模层及所述被处理层的每一个上照射光；
分光器，由来自所述掩模层及所述被处理层的每一个对所述光源照射的光反射的反射光所形成的干涉光进行测定；
演算单元，从由所述分光器测定的干涉光中，除去在所述掩模层产生的干涉成份，算出在所述被处理层产生的干涉光波形；和
终点检测单元，根据所述演算单元算出的干涉光波形求出所述被处理层的残留厚度，通过比较该残留厚度与所需厚度，检测所述被处理层的加工终点。
18、根据权利要求17所述的终点检测装置，其特征在于，
所述演算单元，通过求出针对至少1种特定波长的所述被测定的干涉光强度与针对包含在给定波长范围内的至少10种以上波长的所述被测定干涉光强度和之间的比，从所述被测定的干涉光中除去在掩模层产生的干涉成份。
19、根据权利要求17所述的终点检测装置，其特征在于，
所述演算单元，通过求出针对至少1种特定波长的所述被测定的干涉光强度与针对给定波长范围的所述被测定的干涉光强度的积分值之间的比，从所述被测定的干涉光中除去在掩模层产生的干涉成份。
20、根据权利要求17所述的终点检测装置，其特征在于，
所述演算单元，根据所述掩模层的初始厚度、所述被处理层的初始厚度、所述被处理层的蚀刻速度及所述掩模层的蚀刻速度，预测在所述掩模层产生的干涉成份，同时从所述被测定的干涉光中除去所述被预测的干涉成份。
CNB2004100592509A 2003-06-12 2004-06-14 终点检测方法及终点检测装置 Expired - Fee Related CN1306568C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003168281A JP4349848B2 (ja) 2003-06-12 2003-06-12 終点検出方法および終点検出装置
JP2003168281 2003-06-12

Publications (2)

Publication Number Publication Date
CN1574245A true CN1574245A (zh) 2005-02-02
CN1306568C CN1306568C (zh) 2007-03-21

Family

ID=34093831

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100592509A Expired - Fee Related CN1306568C (zh) 2003-06-12 2004-06-14 终点检测方法及终点检测装置

Country Status (4)

Country Link
US (2) US7026173B2 (zh)
JP (1) JP4349848B2 (zh)
CN (1) CN1306568C (zh)
TW (1) TWI244695B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194690A (zh) * 2010-03-02 2011-09-21 株式会社荏原制作所 研磨监视方法、研磨方法、研磨监视装置及研磨装置
WO2012071753A1 (zh) * 2010-11-30 2012-06-07 深圳市华星光电技术有限公司 金属蚀刻方法、金属蚀刻控制方法及其装置
CN102842518A (zh) * 2011-06-20 2012-12-26 中国科学院微电子研究所 多晶硅假栅移除后的监控方法
CN104107981A (zh) * 2013-04-17 2014-10-22 三菱综合材料株式会社 激光加工方法及加工装置
CN115097570A (zh) * 2022-08-22 2022-09-23 上海羲禾科技有限公司 一种波导的刻蚀方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI240326B (en) * 2002-10-31 2005-09-21 Tokyo Electron Ltd Method and apparatus for determining an etch property using an endpoint signal
US7833381B2 (en) * 2005-08-18 2010-11-16 David Johnson Optical emission interferometry for PECVD using a gas injection hole
JP2007214299A (ja) * 2006-02-09 2007-08-23 Tokyo Electron Ltd エッチング方法
JP4782585B2 (ja) * 2006-02-28 2011-09-28 株式会社日立ハイテクノロジーズ プラズマエッチング装置及び方法
JP4410771B2 (ja) * 2006-04-28 2010-02-03 パナソニック株式会社 ベベルエッチング装置およびベベルエッチング方法
KR101073229B1 (ko) 2008-01-17 2011-10-12 도쿄엘렉트론가부시키가이샤 에칭량 산출 방법, 기억 매체 및 에칭량 산출 장치
JP6132688B2 (ja) * 2013-07-18 2017-05-24 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
CN104733336B (zh) * 2013-12-19 2017-11-03 中微半导体设备(上海)有限公司 等离子体去胶工艺的终点检测系统和方法
US11295954B2 (en) * 2016-07-04 2022-04-05 Mitsubishi Electric Corporation Manufacturing method for a semiconductor device including a polysilicon resistor
CN111801774B (zh) * 2019-02-08 2023-06-23 株式会社日立高新技术 蚀刻处理装置、蚀刻处理方法及检测器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208240A (en) * 1979-01-26 1980-06-17 Gould Inc. Method and apparatus for controlling plasma etching
JP2000097648A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 段差測定装置および段差測定方法
JP4567828B2 (ja) 1999-09-14 2010-10-20 東京エレクトロン株式会社 終点検出方法
JP2001284323A (ja) * 2000-03-30 2001-10-12 Toshiba Corp エッチング深さ検出装置、エッチング装置及びエッチング深さ検出方法、エッチング方法、半導体装置製造方法
JP2002124496A (ja) * 2000-10-18 2002-04-26 Hitachi Ltd 研磨加工の終点検出計測方法及びその装置、並びにそれを用いた半導体デバイスの製造方法及びその製造装置
JP4409744B2 (ja) * 2000-10-20 2010-02-03 ライトロン株式会社 エッチング工程の進行状況表示方法およびエッチング工程モニタ装置
US20040040658A1 (en) * 2002-08-29 2004-03-04 Tatehito Usui Semiconductor fabricating apparatus and method and apparatus for determining state of semiconductor fabricating process

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194690A (zh) * 2010-03-02 2011-09-21 株式会社荏原制作所 研磨监视方法、研磨方法、研磨监视装置及研磨装置
CN104907921A (zh) * 2010-03-02 2015-09-16 株式会社荏原制作所 研磨监视方法、研磨方法、研磨监视装置及研磨装置
CN104907921B (zh) * 2010-03-02 2017-05-03 株式会社荏原制作所 研磨监视方法、研磨方法、研磨监视装置及研磨装置
WO2012071753A1 (zh) * 2010-11-30 2012-06-07 深圳市华星光电技术有限公司 金属蚀刻方法、金属蚀刻控制方法及其装置
CN102812157A (zh) * 2010-11-30 2012-12-05 深圳市华星光电技术有限公司 金属蚀刻方法、金属蚀刻控制方法及其装置
US8790536B2 (en) 2010-11-30 2014-07-29 Shenzhen China Star Optoelectronics Technology Co., Ltd. Metal etching method, metal etching control method and control device thereof
CN102812157B (zh) * 2010-11-30 2014-08-20 深圳市华星光电技术有限公司 金属蚀刻方法、金属蚀刻控制方法及其装置
CN102842518A (zh) * 2011-06-20 2012-12-26 中国科学院微电子研究所 多晶硅假栅移除后的监控方法
CN102842518B (zh) * 2011-06-20 2016-03-23 中国科学院微电子研究所 多晶硅假栅移除后的监控方法
CN104107981A (zh) * 2013-04-17 2014-10-22 三菱综合材料株式会社 激光加工方法及加工装置
CN115097570A (zh) * 2022-08-22 2022-09-23 上海羲禾科技有限公司 一种波导的刻蚀方法
CN115097570B (zh) * 2022-08-22 2023-04-07 上海羲禾科技有限公司 一种波导的刻蚀方法

Also Published As

Publication number Publication date
US20050054123A1 (en) 2005-03-10
CN1306568C (zh) 2007-03-21
JP4349848B2 (ja) 2009-10-21
TW200428517A (en) 2004-12-16
US7377992B2 (en) 2008-05-27
US20060189006A1 (en) 2006-08-24
JP2005005534A (ja) 2005-01-06
TWI244695B (en) 2005-12-01
US7026173B2 (en) 2006-04-11

Similar Documents

Publication Publication Date Title
CN1306568C (zh) 终点检测方法及终点检测装置
TWI766964B (zh) 用於蝕刻指標提升之表面改性控制
Posseme et al. Thin layer etching of silicon nitride: A comprehensive study of selective removal using NH3/NF3 remote plasma
KR20140039050A (ko) 기판 캐리어를 이용한 하이브리드 레이저 및 플라즈마 에칭 웨이퍼 다이싱
CN1664995A (zh) 等离子体处理方法和等离子体处理装置
CN1287430C (zh) 干蚀刻方法
CN1604412A (zh) 半导体激光器的制造方法
CN102956469B (zh) 半导体元件的制造方法
CN1574243A (zh) 蚀刻量检测方法、蚀刻方法和蚀刻装置
CN1601741A (zh) 半导体器件及其制造方法
CN1929096A (zh) 等离子体灰化方法
CN101030527A (zh) 等离子体蚀刻方法和计算机可读取的存储介质
CN1650417A (zh) 半导体器件及其制造方法
US8435885B2 (en) Method and system for extracting samples after patterning of microstructure devices
CN1633707A (zh) 在原位干涉量测终点侦测及非干涉量测终点监控中执行氮化物垫片蚀刻工艺的方法与设备
US6635573B2 (en) Method of detecting an endpoint during etching of a material within a recess
CN1291451C (zh) 等离子体处理装置和等离子体处理方法
CN1694249A (zh) 具有多层互连结构的半导体器件及其制造方法和设计方法
WO2019168733A1 (en) Method monitoring chamber drift
CN1901152A (zh) 蚀刻方法及蚀刻装置
US11276579B2 (en) Substrate processing method and plasma processing apparatus
CN1636261A (zh) 采用反射辐射监控衬底处理
TW201707139A (zh) 半導體裝置之製造方法
TW200849325A (en) Plasma processing method and plasma processing apparatus
KR20210018119A (ko) 에칭 방법 및 기판 처리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070321

Termination date: 20130614