CN103943527A - 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法 - Google Patents

采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法 Download PDF

Info

Publication number
CN103943527A
CN103943527A CN201410060338.6A CN201410060338A CN103943527A CN 103943527 A CN103943527 A CN 103943527A CN 201410060338 A CN201410060338 A CN 201410060338A CN 103943527 A CN103943527 A CN 103943527A
Authority
CN
China
Prior art keywords
polysilicon
test
constructure
etching
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410060338.6A
Other languages
English (en)
Other versions
CN103943527B (zh
Inventor
范荣伟
顾晓芳
龙吟
倪棋梁
陈宏璘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410060338.6A priority Critical patent/CN103943527B/zh
Publication of CN103943527A publication Critical patent/CN103943527A/zh
Application granted granted Critical
Publication of CN103943527B publication Critical patent/CN103943527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

本发明公开了采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法，涉及集成电路制造工艺领域。该方法为：建立电容测试结构；将所述测试结构放置于监控产品测试位置，在所述电容测试结构的表面沉积掩模层，根据前段工艺进行流片；采用刻蚀工艺对所述电容测试结构进行刻蚀；采用所述电子束检测仪对刻蚀后的所述电容测试结构进行检测，判断所述电容测试结构是否存在桥连，若是则存在缺陷，若否则电容测试结构不存在缺陷。采用该方法能够及时发现在线缺陷，为研发阶段良率提升提供数据参考，缩短研发周期；为产品提供监控手段，缩短影响区间，为产品良率提供保障。

Description

采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法
技术领域
本发明涉及集成电路制造工艺领域，尤其涉及多晶硅刻蚀缺陷的检测。
背景技术
随着集成电路工艺的发展以及关键尺寸按比例缩小，能够在线及时检测到极限尺寸的缺陷对良率提升至关重要，为此半导体制造采用多种检测方法，例如：暗场扫描、亮场扫描和电子束（E-beam）扫描等。然而并非所有缺陷均能被检测到，例如处于极限尺寸的多晶硅栅极刻蚀残留缺陷A就不容易被检测出来，如图1a和图1b所示。
其原因在于，该类缺陷的尺寸与厚度超出了光学检测的能力范围，且没有电压衬度的差异，其与背景的二次电子信号差异非常弱，很难被电子束检测仪检测到。目前针对此种缺陷，通常需要在工艺结束后的电性测试才能有所反应，但这大大增加了在线分析的难度。如如图1a为工艺结束后的电性测试失效的分布图，图1b为典型的刻蚀缺陷。
中国专利（CN103346076A）公开了改善栅氧有源区缺陷的方法,该在衬底上生长栅氧化层；在栅氧化层上淀积多晶硅层；进行N型多晶硅栅预掺杂；在多晶硅层上形成包括PEOX层和O3TEOS层的叠层的多晶硅栅掩模层；在多晶硅栅掩模层上形成抗反射层；在抗反射层上形成光刻胶，并利用光刻胶刻蚀多晶硅层以形成多晶硅栅。
该专利供了一种能够在多晶硅栅结构的制作过程中防止有源区产生缺陷的改善栅氧有源区缺陷的方法。但并没有解决处于极限尺寸的多晶硅栅极刻蚀残留缺陷不容易被检测出来的问题。
中国专利（CN102420116B）公开了消除栅极凹形缺陷的方法，其中，在基底上自下而上依次生成第一氧化层、多晶硅层、第二氧化层、氮化硅层、无定形碳层；刻蚀氮化硅层及无定形碳层形成由氮化硅及无定形碳构成的掩膜，以掩膜作为硬掩模对多晶硅层、第二氧化层进行刻蚀，形成栅极及位于栅极之上的部分第二氧化层；之后在栅极的两侧生长侧壁氧化层；清除基底表面的第一氧化层并仅保留位于栅极下方的栅氧化物层；在基底上生长一层硅层；去除氮化硅层。
该专利解决了现有技术中半导体器件中存在凹形缺陷导致器件性能下降的问题，通过在多晶硅层以及多晶硅下的基底增加保护层实现避免栅极凹形缺陷。但并没有解决处于极限尺寸的多晶硅栅极刻蚀残留缺陷不容易被检测出来的问题。
发明内容
本发明为解决目前处于极限尺寸的多晶硅栅极刻蚀残留缺陷不容易被检测出来的问题，从而提供采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法的技术方案。
发明所述采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法，包括下述步骤：
步骤1.建立电容测试结构；
步骤2.将所述电容测试结构放置于电子束检测仪的监控产品测试位置，在所述电容测试结构的表面沉积掩模层，根据前段工艺进行流片；
步骤3.采用刻蚀工艺对所述电容测试结构进行刻蚀；
步骤4.采用所述电子束检测仪对刻蚀后的所述电容测试结构进行检测，判断所述电容测试结构是否存在桥连，若是则存在缺陷，若否则所述电容测试结构不存在缺陷。
优选的，步骤1所述电容测试结构的线间距离与监控产品的多晶硅栅极的线间距离相同，所述电容测试结构的有源区结构与所述监控产品的多晶硅的有源区结构相同。
优选的，所述电容测试结构包括：P阱、N阱、多根与所述监控产品的多晶硅栅极材质相同的标准多晶硅和多根准接地的多晶硅。
优选的，多根所述准接地的多晶硅设置于所述P阱和所述N阱上，每根所述准接地的多晶硅的一端均固定于一准接地的多晶硅块上，每两根所述准接地的多晶硅中设置有一根漂浮的所述标准多晶硅，所述标准多晶硅与准接地的多晶硅等间距平行排列。
优选的，步骤2所述测试位置为切割道的位置。
优选的，步骤2所述掩模层沉积于所述电容测试结构的有源区、所述标准多晶硅、所述准接地的多晶硅、所述P阱和所述N阱表面。
本发明的有益效果：
本发明通过建立电容测试结构，采用电子束检测仪对该结构和待检测多晶硅栅极进行检测，由于此类缺陷对特殊结构敏感，电子束检测仪对材质表面结构的敏感度很高，同时待检测多晶硅栅极中的多晶硅结构有所差异，连接电容测试结构的多晶硅在正电势条件下，将更难以达到表面电势平衡，从而在扫描条件下会产生与常规多晶硅的影像差异，存在桥连。采用该方法能够及时发现在线缺陷，为研发阶段良率提升提供数据参考，缩短研发周期；为产品提供监控手段，缩短影响区间，为产品良率提供保障。
附图说明
图1a为电性测试失效的分布图；
图1b为电性测试失效的刻蚀缺陷图；
图2为本发明所述采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法流程图；
图3为电容测试结构示意图；
图4为不同种类多晶硅的电压积累随不同电荷积累时间的变化趋势示意图；
图5为产生桥连的多晶硅影像变化结果示意图；
附图中：1.标准多晶硅；2.准接地的多晶硅；3.P阱；4.N阱；5.多晶硅块；6.多晶硅之间的桥连；A.刻蚀残留缺陷。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图2所示，本发明提供采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法，包括下述步骤：
以55纳米逻辑产品建立电容测试结构为例：
步骤1.根据待检测多晶硅栅极表面材质结构的敏感特性建立电容测试结构（如图3所示）；
步骤2.将电容测试结构放置于电子束检测仪的监控产品测试位置，在电容测试结构的表面沉积掩模层，根据前段工艺进行流片；
步骤3.采用刻蚀工艺对电容测试结构进行刻蚀；
步骤4.采用电子束检测仪对刻蚀后的电容测试结构进行检测，判断电容测试结构是否存在桥连，若是则存在缺陷，若否则电容测试结构不存在缺陷。
采用电子束检测仪对刻蚀后的电容测试结构进行检测，由于电子束检测仪对材质表面结构的敏感度很高，同时由于电容测试结构中的多晶硅结构有所差异，连接电容结构的多晶硅在正电势条件下，将更难以达到表面电势平衡（如图4所示），从而在某种扫描条件下会产生与常规多晶硅的影像差异。当多晶硅栅极存在刻蚀缺陷时，将产生多晶硅之间的桥连6，从而改变多晶硅在电子束检测仪下的影像结果（如图5所示），最终被检测出来。
本实施例中采用的电子束检测仪参数调节关键在于调整电子束作用于电容测试结构表面的时间，其中一种实现方法如下：着陆电压能量：1000eV，电流：30nA，像素尺寸：60nm。
本发明的原理为，利用此类缺陷对特殊结构敏感的特性，以及电子束检测仪对表面材质结构敏感的特性，建立电容测试结构，通过电子束检测仪进行检查。此类缺陷对特殊结构敏感，即此类缺陷在某种特定位置更容易产生，由于此位置为窄的有源区与多晶硅形成的沟槽的结合处，而且多晶硅沟槽在此位置最小，此种结构由于有源区与隔离层之间的高低差较其他位置更大，从而导致后续的抗反射层的厚度更大，最终更容易产生刻蚀的缺陷。该方法能够及时有效地检测在线产品的缺陷问题，减少产品影响。
在优选的实施例中，步骤1电容测试结构的线间距离与监控产品的多晶硅栅极的线间距离相同，电容测试结构的有源区结构与监控产品的有源区结构相同。
在优选的实施例中，电容测试结构包括：P阱3、N阱4、多根与监控产品的多晶硅栅极材质相同的标准多晶硅1和多根准接地的多晶硅2。
在优选的实施例中，多根准接地的多晶硅2设置于P阱3和N阱4上，每根准接地的多晶硅2的一端均固定于一准接地的多晶硅块5上，该大块准接地的多晶硅2将起到电容的作用，每两根准接地的多晶硅2中设置有一根漂浮的标准多晶硅1，标准多晶硅1与准接地的多晶硅2等间距平行排列。
在优选的实施例中，步骤2测试位置为不影响正常功能的空闲区如切割道的位置。
在优选的实施例中，步骤2掩模层沉积于电容测试结构的有源区、标准多晶硅1、准接地的多晶硅2、P阱3和N阱4表面。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (6)

1.采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法，其特征在于，包括下述步骤：
步骤1.建立电容测试结构；
步骤2.将所述测试结构放置于电子束检测仪的监控产品测试位置，在所述电容测试结构的表面沉积掩模层，根据前段工艺进行流片；
步骤3.采用刻蚀工艺对所述电容测试结构进行刻蚀；
步骤4.采用所述电子束检测仪对刻蚀后的所述电容测试结构进行检测，判断所述电容测试结构是否存在桥连，若是则存在缺陷，若否则所述电容测试结构不存在缺陷。
2.如权利要求1所述采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法，其特征在于，步骤1所述电容测试结构的线间距离与监控产品的多晶硅栅极的线间距离相同，所述电容测试结构的有源区结构与所述监控产品的有源区结构相同。
3.如权利要求1所述采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法，其特征在于，所述电容测试结构包括：P阱、N阱、多根与所述监控产品的多晶硅栅极材质相同的标准多晶硅和多根准接地的多晶硅。
4.如权利要求3所述采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法，其特征在于，多根所述准接地的多晶硅设置于所述P阱和所述N阱上，每根所述准接地的多晶硅的一端均固定于一准接地的多晶硅块，每两根所述准接地的多晶硅中设置有一根漂浮的所述标准多晶硅，所述标准多晶硅与准接地的多晶硅等间距平行排列。
5.如权利要求1所述采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法，其特征在于，步骤2所述测试位置为切割道的位置。
6.如权利要求1所述采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法，其特征在于，步骤2所述掩模层沉积于所述电容测试结构的有源区、所述标准多晶硅、所述准接地的多晶硅、所述P阱和所述N阱表面。
CN201410060338.6A 2014-02-21 2014-02-21 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法 Active CN103943527B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410060338.6A CN103943527B (zh) 2014-02-21 2014-02-21 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410060338.6A CN103943527B (zh) 2014-02-21 2014-02-21 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法

Publications (2)

Publication Number Publication Date
CN103943527A true CN103943527A (zh) 2014-07-23
CN103943527B CN103943527B (zh) 2016-08-17

Family

ID=51191136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410060338.6A Active CN103943527B (zh) 2014-02-21 2014-02-21 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法

Country Status (1)

Country Link
CN (1) CN103943527B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904000A (zh) * 2014-03-20 2014-07-02 上海华力微电子有限公司 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法
CN109148313A (zh) * 2017-06-16 2019-01-04 联华电子股份有限公司 用来监控镍硅化物的形成的方法
CN112117207A (zh) * 2020-09-25 2020-12-22 上海华力微电子有限公司 晶圆缺陷的监控方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050073282A (ko) * 2004-01-09 2005-07-13 주식회사 하이닉스반도체 반도체 소자의 결함 검출 방법
KR20070105201A (ko) * 2006-04-25 2007-10-30 주식회사 하이닉스반도체 반도체 기판의 하부결함 검출방법
CN101290900A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 刻蚀监测方法
CN101295624A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 缺陷的检测结构及其制作方法、检测方法
CN102420116A (zh) * 2011-06-07 2012-04-18 上海华力微电子有限公司 消除栅极凹形缺陷的方法
CN103346103A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 检测多晶硅栅极与接触孔对准度的方法
CN103346076A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 改善栅氧有源区缺陷的方法
CN103500720A (zh) * 2013-09-30 2014-01-08 上海华力微电子有限公司 电子束缺陷扫描仪匹配度测试结构及测试方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050073282A (ko) * 2004-01-09 2005-07-13 주식회사 하이닉스반도체 반도체 소자의 결함 검출 방법
KR20070105201A (ko) * 2006-04-25 2007-10-30 주식회사 하이닉스반도체 반도체 기판의 하부결함 검출방법
CN101290900A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 刻蚀监测方法
CN101295624A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 缺陷的检测结构及其制作方法、检测方法
CN102420116A (zh) * 2011-06-07 2012-04-18 上海华力微电子有限公司 消除栅极凹形缺陷的方法
CN103346103A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 检测多晶硅栅极与接触孔对准度的方法
CN103346076A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 改善栅氧有源区缺陷的方法
CN103500720A (zh) * 2013-09-30 2014-01-08 上海华力微电子有限公司 电子束缺陷扫描仪匹配度测试结构及测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ZHAO YI ET AL: ""Polysilicon Over-Etching Time Control of Advanced CMOS Processing with Emission Microscopy"", 《半导体学报》, vol. 29, no. 1, 31 January 2008 (2008-01-31), pages 17 - 19 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904000A (zh) * 2014-03-20 2014-07-02 上海华力微电子有限公司 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法
CN103904000B (zh) * 2014-03-20 2016-08-03 上海华力微电子有限公司 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法
CN109148313A (zh) * 2017-06-16 2019-01-04 联华电子股份有限公司 用来监控镍硅化物的形成的方法
CN112117207A (zh) * 2020-09-25 2020-12-22 上海华力微电子有限公司 晶圆缺陷的监控方法

Also Published As

Publication number Publication date
CN103943527B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN103871922A (zh) 采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法
CN102944196B (zh) 一种检测半导体圆形接触孔圆度的方法
JP5837012B2 (ja) モニタリング方法、プラズマモニタリング方法、モニタリングシステム及びプラズマモニタリングシステム
CN102194794B (zh) 等离子体损伤检测结构、其检测方法及其形成方法
JP5407019B2 (ja) プラズマモニタリング方法
CN102832152B (zh) 一种在线检测接触孔的方法
CN102842518B (zh) 多晶硅假栅移除后的监控方法
CN104143519A (zh) 一种产品通孔刻蚀缺陷的检测方法
JP3957705B2 (ja) プラズマ処理装置
CN103943527A (zh) 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法
US10254236B2 (en) Methods of measuring patterns and methods of manufacturing semiconductor devices including the same
CN204155929U (zh) 等离子体引入损伤的测试结构
CN103904000B (zh) 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法
CN103943608B (zh) 一种检测多晶硅残留的测试结构
CN103887196A (zh) 采用小窗口图形测试结构检测多晶硅底部桥连缺陷的方法
CN103400824B (zh) 检测件和晶圆
CN104217973B (zh) 检测多晶硅栅极氧化层缺失的方法
CN103824802B (zh) 半导体结构的形成方法
CN103822812B (zh) 半导体器件测试样品的制作方法
CN103887195B (zh) 采用离子击穿检测多晶硅底部刻蚀不足缺陷的方法
US11764116B2 (en) Method and structure for detecting physical short-circuit defect between first metal layer and gate below
CN104425455A (zh) 浅沟槽隔离结构边沟问题的测试结构和方法
CN108172526B (zh) 一种检测多晶硅是否出现短路的检测方法
US8419892B2 (en) Plasma process detecting sensor
CN103531499B (zh) 监控电子束扫描仪间匹配度的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant