CN1691304B - 一种抑制多晶硅针孔的多晶硅层缓冲局部场氧化硅结构工艺方法 - Google Patents

一种抑制多晶硅针孔的多晶硅层缓冲局部场氧化硅结构工艺方法 Download PDF

Info

Publication number
CN1691304B
CN1691304B CN 200410017895 CN200410017895A CN1691304B CN 1691304 B CN1691304 B CN 1691304B CN 200410017895 CN200410017895 CN 200410017895 CN 200410017895 A CN200410017895 A CN 200410017895A CN 1691304 B CN1691304 B CN 1691304B
Authority
CN
China
Prior art keywords
polysilicon
pinhole
silicon dioxide
silicon
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200410017895
Other languages
English (en)
Other versions
CN1691304A (zh
Inventor
李建文
胡晓龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 200410017895 priority Critical patent/CN1691304B/zh
Publication of CN1691304A publication Critical patent/CN1691304A/zh
Application granted granted Critical
Publication of CN1691304B publication Critical patent/CN1691304B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

本发明公开了一种抑制多晶硅针孔的PBL工艺方法，它与现有的PBL工艺方法的主要区别是，取消现有工艺方法中的原第10步骤湿法表面二氧化硅去除，将原第11步骤的等离子体多晶硅刻蚀改为两步刻蚀工艺，首先采用低选择比的干法等离子体刻蚀条件去除多晶硅表面二氧化硅，然后再采用高选择比的干法等离子体刻蚀条件回刻多晶硅。本发明可以有效避免多晶硅回刻时造成硅表面的缺陷，保证超快闪存储器/嵌入式超快闪存储器的性能。

Description

一种抑制多晶硅针孔的多晶硅层缓冲局部场氧化硅结构工艺方法
技术领域
本发明涉及半导体器件制造技术，特别是涉及一种用于超快闪存储器/嵌入式超快闪存储器的抑制多晶硅针孔的PBL工艺方法。
背景技术
对于0.30um以上CMOS(complementary metai-oxide-semic-onductor互补金属氧化物半导体)制作工艺，其场隔离基本采用LOCOS(locally oxidized silicon，局部场氧化硅)隔离技术。但是，由于各种产品性能要求不同、应用不同，LOCOS工艺出现了很多分支，PBL(polybuffered LOCOS，多晶硅层缓冲局部场氧化硅结构)工艺便是其中之一。
较为先进的超快闪存储器/嵌入式超快闪存储器制作工艺中采用了较为复杂的PBL场隔离工艺。随着超快闪存储器在各个领域的应用日益广泛，它对耐久性及数据保持性有很高的要求。超快闪存储器对耐久性最基本的要求是能擦写1万次以上，对数据保持性最基本的要求是能保持数据10年以上。PBL场隔离工艺的稳定性对超快闪存储器/嵌入式超快闪存储器的耐久性和数据保持性都是至关重要的。
现有技术中PBL简易工艺流程如图1所示。这里要特别说明第10、11两个步骤。进行第8步骤场氧化时，在缓冲多晶硅的末端和上层的氮化硅之间会形成一层较薄的二氧化硅。所以，在完成第9步骤氮化硅热磷酸去除后，要进行第10步骤的湿法表面二氧化硅去除。如果不有效去除这层薄二氧化硅层，进行第11步骤等离子体多晶硅刻蚀时就会造成这层薄二氧化硅层下面的多晶硅残留(这是因为等离子体多晶硅刻蚀对二氧化硅刻蚀率很低)。而多晶硅残留通常会极大地影响产品合格率，是完全不可接受的。
但是，这种现有技术中常用的PBL工艺流程有一个潜在的问题。由于在所述PBL工艺中缓冲多晶硅层通常很薄，约350～450
Figure G2004100178956D00021
左右，所以，这层薄缓冲多晶硅层难免会有一些针孔。当进行第10步骤湿法表面二氧化硅去除时，针孔处的毛细现象会导致薄缓冲多晶硅层下面的二氧化硅也被刻蚀。而进行第11步骤等离子体多晶硅刻蚀时，等离子体会刻蚀未被二氧化硅保护的硅(Si)衬底进而导致硅(Si)表面缺陷。
发明内容
本发明解决的技术问题是提供一种抑制多晶硅针孔的PBL工艺方法，它可以有效避免多晶硅回刻时造成硅表面的缺陷，保证超快闪存储器/嵌入式超快闪存储器的性能。
为解决上述技术问题，本发明所述的抑制多晶硅针孔的PBL工艺方法是，取消现有工艺方法中的原第10步骤湿法表面二氧化硅去除，将原第11步骤的等离子体多晶硅刻蚀改为两步刻蚀工艺，首先采用低选择比的干法等离子体刻蚀条件去除多晶硅表面二氧化硅，然后再采用高选择比的干法等离子体刻蚀条件回刻多晶硅。
本发明所述的抑制多晶硅针孔的PBL工艺方法，采用干法等离子体刻蚀技术去除表面二氧化硅.由于等离子体刻蚀的微负载效应，即使多晶硅有针孔，等离子体对针孔底部的二氧化硅刻蚀基本可以忽略.所以，多晶硅回刻时也就不会造成硅表面缺陷.
附图说明
图1是现有的PBL工艺方法流程图：
图2是本发明抑制多晶硅针孔的PBL工艺方法流程图。
具体实施方式
如图2所示，本发明所述的一种抑制多晶硅针孔的PBL工艺方法，包括如下步骤：1、硅衬底投入，2、热二氧化硅成长，3、多晶硅成长，4、氮化硅成长，5、场隔离光刻，6、等离子体氮化硅刻蚀，7、湿法去除光刻胶，8、场氧化，9、氮化硅热磷酸去除，1O、首先采用低选择比的干法等离子体刻蚀条件去除多晶硅表面二氧化硅，然后再采用高选择比的干法等离子体刻蚀条件回刻多晶硅。
所述低选择比或高选择比的干法等离子体刻蚀条件是指多晶硅相对二氧化硅刻蚀速率比。
本发明采取干法等离子体刻蚀技术去除氧化过成中产生的一层介于氮化硅层和缓冲多晶硅层之间的薄二氧化硅(SiO2)层。对于保证超快闪存储器/嵌入式超快闪存储器的性能(如数据保持性)及整个制作工艺可生产性十分重要。

Claims (1)

1.一种抑制多晶硅针孔的多晶硅层缓冲局部场氧化硅工艺方法，包括如下步骤：
步骤一、硅衬底投入；
步骤二、热二氧化硅成长；
步骤三、多晶硅成长；
步骤四、氮化硅成长；
步骤五、场隔离光刻；
步骤六、等离子体氮化硅刻蚀；
步骤七、湿法去除光刻胶；
步骤八、场氧化；
步骤九、氮化硅热磷酸去除；其特征在于：还包括，
步骤十、首先采用低选择比的干法等离子体刻蚀条件去除多晶硅表面的二氧化硅，然后再采用高选择比的干法等离子体刻蚀条件回刻多晶硅。
CN 200410017895 2004-04-23 2004-04-23 一种抑制多晶硅针孔的多晶硅层缓冲局部场氧化硅结构工艺方法 Expired - Fee Related CN1691304B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200410017895 CN1691304B (zh) 2004-04-23 2004-04-23 一种抑制多晶硅针孔的多晶硅层缓冲局部场氧化硅结构工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200410017895 CN1691304B (zh) 2004-04-23 2004-04-23 一种抑制多晶硅针孔的多晶硅层缓冲局部场氧化硅结构工艺方法

Publications (2)

Publication Number Publication Date
CN1691304A CN1691304A (zh) 2005-11-02
CN1691304B true CN1691304B (zh) 2010-05-05

Family

ID=35346606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200410017895 Expired - Fee Related CN1691304B (zh) 2004-04-23 2004-04-23 一种抑制多晶硅针孔的多晶硅层缓冲局部场氧化硅结构工艺方法

Country Status (1)

Country Link
CN (1) CN1691304B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364538B (zh) * 2007-08-09 2010-08-11 中芯国际集成电路制造(上海)有限公司 栅层形成方法
CN101577250B (zh) * 2008-05-06 2010-09-08 上海华虹Nec电子有限公司 在sonos产品中制备ono结构的方法
CN102130133B (zh) * 2010-01-18 2013-01-09 上海华虹Nec电子有限公司 Sonos器件及其制造方法
CN103165669A (zh) * 2011-12-09 2013-06-19 上海华虹Nec电子有限公司 沟槽功率mos器件及其制造方法
JP6302708B2 (ja) * 2013-03-29 2018-03-28 芝浦メカトロニクス株式会社 ウェットエッチング装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221745B1 (en) * 1998-11-27 2001-04-24 Taiwan Semiconductor Manufacturing Company High selectivity mask oxide etching to suppress silicon pits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221745B1 (en) * 1998-11-27 2001-04-24 Taiwan Semiconductor Manufacturing Company High selectivity mask oxide etching to suppress silicon pits

Also Published As

Publication number Publication date
CN1691304A (zh) 2005-11-02

Similar Documents

Publication Publication Date Title
US5393692A (en) Recessed side-wall poly plugged local oxidation
CN102543714B (zh) 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法
CN108807532B (zh) 半导体装置及其制造方法
US20030049893A1 (en) Method for isolating semiconductor devices
CN1691304B (zh) 一种抑制多晶硅针孔的多晶硅层缓冲局部场氧化硅结构工艺方法
CN109378314A (zh) 一种闪存器件的制造方法
CN100452317C (zh) 缩小特征尺寸的方法和半导体蚀刻方法
KR100355034B1 (ko) 선택적 에피택셜 성장층을 가진 반도체 장치 및 그 소자분리방법
US20090032935A1 (en) Semiconductor device
CN100565839C (zh) 不同厚度的栅氧化层的制造方法
CN108063088B (zh) SiC衬底的图形化方法
CN109461651A (zh) 改善硅化物阻挡层刻蚀缺陷的方法
US20080280418A1 (en) Method for manufacturing the shallow trench isolation structure
CN107527810B (zh) 一种场氧化层的平坦化方法
JP2002270688A (ja) 半導体装置の製造方法。
US6265286B1 (en) Planarization of LOCOS through recessed reoxidation techniques
US20120178255A1 (en) Method for improving within die uniformity of metal plug chemical mechanical planarization process in gate last route
US20010046750A1 (en) Method for manufacturing semiconductor device having a STI structure
US20020155721A1 (en) Method of forming shallow trench isolation structure
CN105280545A (zh) 半导体装置的浅沟槽隔离结构与其制造方法
CN110931421A (zh) 浅沟槽隔离结构及制作方法
CN105097683A (zh) 一种半导体器件的制造方法
CN101314852B (zh) 蚀刻溶液、基板的表面处理方法及形成浅沟槽隔离的方法
JPH0745560A (ja) 半導体装置及びその製造方法
CN101943855B (zh) 移相掩模板结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171225

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: No. 1188, Chuan Qiao Road, Pudong, Shanghai

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100505

Termination date: 20180423

CF01 Termination of patent right due to non-payment of annual fee