CN103035500B - 沟槽栅的形成方法 - Google Patents

沟槽栅的形成方法 Download PDF

Info

Publication number
CN103035500B
CN103035500B CN201210181083.XA CN201210181083A CN103035500B CN 103035500 B CN103035500 B CN 103035500B CN 201210181083 A CN201210181083 A CN 201210181083A CN 103035500 B CN103035500 B CN 103035500B
Authority
CN
China
Prior art keywords
dielectric layer
gate
trench gate
polysilicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210181083.XA
Other languages
English (en)
Other versions
CN103035500A (zh
Inventor
刘继全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210181083.XA priority Critical patent/CN103035500B/zh
Publication of CN103035500A publication Critical patent/CN103035500A/zh
Application granted granted Critical
Publication of CN103035500B publication Critical patent/CN103035500B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种沟槽栅的形成方法，包括步骤：在半导体衬底上形成第一介质层。形成多晶硅层。形成第二介质层。进行光刻刻蚀在沟槽栅区域形成多晶硅栅。进行多晶硅退火。淀积第三介质层。对第三介质层进行选择性刻蚀。进行选择性外延生长，在沟槽栅区域外的半导体衬底上形成半导体外延层，多晶硅栅的凹陷于半导体外延层中的部分组成沟槽栅。去除多晶硅栅顶部的第二介质层。本发明能消除沟槽栅中的空洞，能降低沟槽栅中的多晶硅的应力。

Description

沟槽栅的形成方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种沟槽栅的形成方法。
背景技术
为了成本的节约和性能的提高，集成电路的单位尺寸在逐渐的缩小，栅极技术从最初的平面技术发展到了沟槽栅技术，且沟槽栅的尺寸约来越小，导致沟槽的AR(深宽比)越来越大，在利用多晶硅对沟槽进行填充时，由于沟槽顶部生长比较快，沟槽底部生长比较慢，所以容易导致沟槽内部空洞残留，影响器件的性能；且后续去除沟槽外部的多晶硅时，容易把沟槽内部的空洞打开，导致后续工艺产生问题。如图1A至图1D所示，是现有沟槽栅的形成方法的各步骤中器件的结构示意图，现有沟槽栅的形成方法包括步骤：
如图1A所示，在硅衬底101或硅外延层上进行光刻刻蚀形成沟槽2。
如图1B所示，进行栅介质层3生长，所述栅介质层3要覆盖所述沟槽2的底部表面和侧面。
如图1C所示，进行多晶硅4生长，在所述沟槽2的区域中，多晶硅4会对所述沟槽2进行填充。由于多晶硅在所述沟槽2的顶部区域生长速率大于底部区域的生长速率，故当所述沟槽2的AR较大时，容易在所述沟槽2中形成空洞。
如图1D所示，对所述多晶硅4进行刻蚀，将所述沟槽2的区域外的所述多晶硅4去除，并将所述沟槽2区域内的所述多晶硅的表面和所述沟槽2的顶部相平。由图1D中可以看出，所述沟槽2中形成了空洞。
此外，沟槽填充后，在后续的热处理后（一般为离子注入的扩散），多晶硅会收缩，从而导致沟槽侧壁受到指向沟槽内部的拉力，沟槽越深，沟槽宽度越宽，受到的拉力越大，从而会导致硅片的变形，可能会对后续的工艺造成影响。下面表一是沟槽填充前后硅片的曲率半径变化情况：
表一
  步骤   硅片曲率半径
  多晶硅填充前   -266米
  多晶硅填充后   68米
  退火处理后   26米
发明内容
本发明所要解决的技术问题是提供一种沟槽栅的形成方法，能消除沟槽栅中的空洞，能降低沟槽栅中的多晶硅的应力。
为解决上述技术问题，本发明提供的沟槽栅的形成方法包括如下步骤：
步骤一、在半导体衬底上形成第一介质层。
步骤二、在所述第一介质层上形成多晶硅层。
步骤三、在所述多晶硅层上形成第二介质层，所述第二介质层的组成材料和所述第一介质层的组成材料不同。
步骤四、采用光刻工艺定义出沟槽栅区域，采用刻蚀工艺依次将沟槽栅区域外的所述第二介质层、所述多晶硅层和所述第一介质层去除，在所述沟槽栅区域保留的所述多晶硅层作为多晶硅栅，在所述沟槽栅区域保留的所述第一介质层作为所述多晶硅栅底部的栅介质层，在所述沟槽栅区域保留的所述第二介质层作为后续选择性外延生长的掩模。
步骤五、对所述多晶硅栅进行退火。
步骤六、在退火后的所述半导体衬底的正面淀积第三介质层，所述第三介质层的组成材料和所述第一介质层的组成材料相同，所述第三介质层覆盖于所述沟槽栅区域外的所述半导体衬底表面、所述多晶硅栅的侧壁表面和所述多晶硅栅顶部的所述第二介质层表面。
步骤七、对所述第三介质层进行选择性刻蚀，刻蚀后，所述沟槽栅区域外的所述半导体衬底表面和所述多晶硅栅顶部的所述第二介质层表面的所述第三介质层被去除，所述多晶硅栅的侧壁表面的所述第三介质层保留并作为所述多晶硅栅侧面的栅介质层。
步骤八、在所述第三介质层选择性刻蚀后进行选择性外延生长，该选择性外延生长在所述沟槽栅区域外的所述半导体衬底上形成半导体外延层，该半导体外延层和所述多晶硅栅间由所述多晶硅栅侧面的栅介质层隔离；所述多晶硅栅的凹陷于所述半导体外延层中的部分组成沟槽栅，所述沟槽栅的深度等于所述半导体外延层的厚度。
步骤九、去除所述多晶硅栅顶部的所述第二介质层。
进一步的改进是，步骤一中所述第一介质层为SiO2、SiN、SiON、Al2O3、TaN、Ta2O5、HfO2、La2O3、Nb2O5、ZrO2中的至少一种。
进一步的改进是，步骤三中所述第二介质层为SiO2、SiN和SiON中的至少一种。
进一步的改进是，步骤五中的退火的温度为500℃～1300℃，时间为10分钟～300分钟。
进一步的改进是，所述半导体外延层的厚度等于所述多晶硅栅的厚度。
本发明是先形成沟槽栅的多晶硅，再形成沟槽栅外部的外延层，利用凹陷于外延层中的多晶硅组成沟槽栅，所以本发明能消除现有技术中先形成沟槽、再在沟槽中填充多晶硅时会产生空洞的问题，故本发明形成的沟槽栅不会产生空洞，能够提供沟槽栅的质量。
另外，本发明多晶硅的退火工艺是先对多晶硅进行退火，再形成沟槽栅结构的，故能避免现有技术中先在沟槽中填充多晶硅、再对多晶硅退火而产生的应力问题，所以本发明还能降低沟槽栅中的多晶硅的应力，消除了由于应力问题而对后续的工艺造成的影响，最终能提高产品良率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1D是现有沟槽栅的形成方法的各步骤中器件的结构示意图；
图2是本发明实施例沟槽栅的形成方法的流程图；
图3A-图3H是本发明实施例沟槽栅的形成方法的各步骤中器件的结构示意图。
具体实施方式
如图2是本发明实施例沟槽栅的形成方法的流程图；如图3A至图3H所示，是本发明实施例沟槽栅的形成方法的各步骤中器件的结构示意图。本发明实施例沟槽栅的形成方法包括如下步骤：
步骤一、如图3A所示，在半导体衬底1上形成第一介质层2；所述第一介质层2为SiO2、SiN、SiON、Al2O3、TaN、Ta2O5、HfO2、La2O3、Nb2O5、ZrO2中的至少一种。本发明实施例中半导体衬底1为硅衬底。
步骤二、如图3B所示，在所述第一介质层2上形成多晶硅层3。
步骤三、如图3C所示，在所述多晶硅层3上形成第二介质层4，所述第二介质层4的组成材料和所述第一介质层2的组成材料不同；所述第二介质层4为SiO2、SiN和SiON中的至少一种。
步骤四、如图3D所示，采用光刻工艺定义出沟槽栅区域，采用刻蚀工艺依次将沟槽栅区域外的所述第二介质层4、所述多晶硅层3和所述第一介质层2去除，在所述沟槽栅区域保留的所述多晶硅层3作为多晶硅栅3A，在所述沟槽栅区域保留的所述第一介质层2作为所述多晶硅栅3A底部的栅介质层2A。刻蚀后在所述沟槽栅区域保留的所述第二介质层4标示为4A，所述第二介质层4A作为后续选择性外延生长的掩模。
步骤五、如图3D所示，对所述多晶硅栅3A进行退火；退火的温度为500℃～1300℃，时间为10分钟～300分钟。
步骤六、如图3E所示，在退火后的所述半导体衬底1的正面淀积第三介质层5，所述第三介质层5的组成材料和所述第一介质层2的组成材料相同，所述第三介质层5覆盖于所述沟槽栅区域外的所述半导体衬底1表面、所述多晶硅栅3A的侧壁表面和所述多晶硅栅3A顶部的所述第二介质层4A表面。
步骤七、如图3F所示，对所述第三介质层5进行选择性刻蚀，该选择性刻蚀并不需要采用光刻工艺定义出所要刻蚀的区域，而是对所述第三介质层5进行全面刻蚀，全面刻蚀的方向垂直于所述半导体衬底1表面。刻蚀后，所述沟槽栅区域外的所述半导体衬底1表面和所述多晶硅栅3A顶部的所述第二介质层4A表面的所述第三介质层5被去除，所述多晶硅栅3A的侧壁表面的所述第三介质层5保留并作为所述多晶硅栅3A侧面的栅介质层5A。
步骤八、如图3G所示，在所述第三介质层5选择性刻蚀后进行选择性外延生长，该选择性外延生长在所述沟槽栅区域外的所述半导体衬底1上形成半导体外延层6，该半导体外延层6和所述多晶硅栅3A间由所述多晶硅栅3A侧面的栅介质层5A隔离。
由于在所述多晶硅栅3A顶部有所述第二介质层4A，而所述第二介质层4A的顶部不能形成外延层，故在所述沟槽栅区域不生长外延层。所以所述半导体外延层6只形成在所述沟槽栅区域外的所述半导体衬底1上。
所述多晶硅栅3A的凹陷于所述半导体外延层6中的部分组成沟槽栅，所述沟槽栅的深度等于所述半导体外延层6的厚度。本发明实施例中所述半导体外延层6的厚度等于所述多晶硅栅3A的厚度。
步骤九、如图3H所示，去除所述多晶硅栅3A顶部的所述第二介质层4A。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种沟槽栅的形成方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底上形成第一介质层；
步骤二、在所述第一介质层上形成多晶硅层；
步骤三、在所述多晶硅层上形成第二介质层，所述第二介质层的组成材料和所述第一介质层的组成材料不同；
步骤四、采用光刻工艺定义出沟槽栅区域，采用刻蚀工艺依次将沟槽栅区域外的所述第二介质层、所述多晶硅层和所述第一介质层去除，在所述沟槽栅区域保留的所述多晶硅层作为多晶硅栅，在所述沟槽栅区域保留的所述第一介质层作为所述多晶硅栅底部的栅介质层，在所述沟槽栅区域保留的所述第二介质层作为后续选择性外延生长的掩模；
步骤五、对所述多晶硅栅进行退火；
步骤六、在退火后的所述半导体衬底的正面淀积第三介质层，所述第三介质层的组成材料和所述第一介质层的组成材料相同，所述第三介质层覆盖于所述沟槽栅区域外的所述半导体衬底表面、所述多晶硅栅的侧壁表面和所述多晶硅栅顶部的所述第二介质层表面；
步骤七、对所述第三介质层进行选择性刻蚀，刻蚀后，所述沟槽栅区域外的所述半导体衬底表面和所述多晶硅栅顶部的所述第二介质层表面的所述第三介质层被去除，所述多晶硅栅的侧壁表面的所述第三介质层保留并作为所述多晶硅栅侧面的栅介质层；
步骤八、在所述第三介质层选择性刻蚀后进行选择性外延生长，该选择性外延生长在所述沟槽栅区域外的所述半导体衬底上形成半导体外延层，该半导体外延层和所述多晶硅栅间由所述多晶硅栅侧面的栅介质层隔离；所述多晶硅栅的凹陷于所述半导体外延层中的部分组成沟槽栅，所述沟槽栅的深度等于所述半导体外延层的厚度；
步骤九、去除所述多晶硅栅顶部的所述第二介质层。
2.如权利要求1所述的沟槽栅的形成方法，其特征在于：步骤一中所述第一介质层为SiO2、SiN、SiON、Al2O3、TaN、Ta2O5、HfO2、La2O3、Nb2O5、ZrO2中的至少一种。
3.如权利要求1所述的沟槽栅的形成方法，其特征在于：步骤三中所述第二介质层为SiO2、SiN和SiON中的至少一种。
4.如权利要求1所述的沟槽栅的形成方法，其特征在于：步骤五中的退火的温度为500℃～1300℃，时间为10分钟～300分钟。
CN201210181083.XA 2012-06-04 2012-06-04 沟槽栅的形成方法 Active CN103035500B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210181083.XA CN103035500B (zh) 2012-06-04 2012-06-04 沟槽栅的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210181083.XA CN103035500B (zh) 2012-06-04 2012-06-04 沟槽栅的形成方法

Publications (2)

Publication Number Publication Date
CN103035500A CN103035500A (zh) 2013-04-10
CN103035500B true CN103035500B (zh) 2015-06-03

Family

ID=48022286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210181083.XA Active CN103035500B (zh) 2012-06-04 2012-06-04 沟槽栅的形成方法

Country Status (1)

Country Link
CN (1) CN103035500B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951715B (zh) * 2019-12-10 2022-11-22 芯恩（青岛）集成电路有限公司 沟槽栅结构及沟槽型场效应晶体管结构的制备方法
CN116053197A (zh) * 2021-10-28 2023-05-02 长鑫存储技术有限公司 一种半导体器件的制造方法及半导体器件
CN115881523A (zh) * 2023-02-08 2023-03-31 合肥晶合集成电路股份有限公司 沟槽式栅极及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1485886A (zh) * 2002-09-27 2004-03-31 上海宏力半导体制造有限公司 形成凹槽栅极轮廓的方法
CN102005379A (zh) * 2010-10-25 2011-04-06 上海宏力半导体制造有限公司 提高沟槽栅顶角栅氧可靠性的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180310A (ja) * 2005-12-28 2007-07-12 Toshiba Corp 半導体装置
KR101035612B1 (ko) * 2008-09-04 2011-05-19 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1485886A (zh) * 2002-09-27 2004-03-31 上海宏力半导体制造有限公司 形成凹槽栅极轮廓的方法
CN102005379A (zh) * 2010-10-25 2011-04-06 上海宏力半导体制造有限公司 提高沟槽栅顶角栅氧可靠性的方法

Also Published As

Publication number Publication date
CN103035500A (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
US10276695B2 (en) Self-aligned inner-spacer replacement process using implantation
CN102169853B (zh) 集成电路结构的形成方法
CN108231589B (zh) 纳米线半导体器件中内间隔的形成
CN107403835A (zh) 半导体装置及其制作工艺
CN103854989A (zh) 具有相同鳍型场效晶体管栅极高度的结构及其形成方法
CN103035500B (zh) 沟槽栅的形成方法
CN110379765A (zh) 深槽隔离工艺方法
US8643123B2 (en) Method of making a semiconductor structure useful in making a split gate non-volatile memory cell
CN111029406A (zh) 一种半导体器件及其制备方法
US20190157425A1 (en) Semiconductor device and fabrication method thereof
KR20040079518A (ko) 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법
CN100370594C (zh) 单元晶体管的制造方法
CN104425520A (zh) 半导体器件及形成方法
CN104347409A (zh) 半导体结构的形成方法
US7858489B2 (en) Method for manufacturing semiconductor device capable of increasing current drivability of PMOS transistor
CN110277313B (zh) 侧墙的制造方法
US11011377B2 (en) Method for fabricating a semiconductor device
CN107331620A (zh) 低压超结mosfet栅极漏电改善方法
CN114914159B (zh) Gaa晶体管制备方法、器件的制备方法、器件以及设备
US20120241866A1 (en) Transistor structure and manufacturing method which has channel epitaxial equipped with lateral epitaxial structure
CN101465373B (zh) 半导体器件及其制造方法
US7910447B1 (en) System and method for providing a self aligned bipolar transistor using a simplified sacrificial nitride emitter
CN101692434B (zh) 绝缘体上硅的深槽隔离结构的填充方法
KR20200051637A (ko) 깊은 홈 에칭에 기초한 캐비티 형성 방법
JP3811323B2 (ja) 量子細線の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140120

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140120

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant