JP4728210B2 - 高耐圧縦型mosトランジスタ - Google Patents
高耐圧縦型mosトランジスタ Download PDFInfo
- Publication number
- JP4728210B2 JP4728210B2 JP2006334039A JP2006334039A JP4728210B2 JP 4728210 B2 JP4728210 B2 JP 4728210B2 JP 2006334039 A JP2006334039 A JP 2006334039A JP 2006334039 A JP2006334039 A JP 2006334039A JP 4728210 B2 JP4728210 B2 JP 4728210B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- region
- semiconductor substrate
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
〔1〕高耐圧縦型MOSトランジスタにおいて、半導体基板層の上に形成された第1導電形のエピタキシャル層と、前記エピタキシャル層の上に形成された第2導電形のベース層と、前記ベース層の上に形成された第1導電形のソース層と、前記エピタキシャル層と前記ベース層と前記ソース層とを通って前記半導体基板層の中にまで延長されたトレンチ領域と、前記トレンチ領域の内壁全ての上に形成された第1の絶縁膜と、前記第1の絶縁膜上で且つ少なくとも前記第1導電型のエピタキシャル領域を含む前記ベース層及び前記ソース層以外の領域に形成された第2の絶縁膜と、前記トレンチ領域の内部に形成されたゲート電極層とを有すること。
〔2〕上記〔1〕記載の高耐圧縦型MOSトランジスタにおいて、前記第1の絶縁膜はゲート酸化膜であり、前記第2の絶縁膜は窒化膜であること。
図1は本発明の第1参考例の製造工程図である。
以上詳細に説明したように、本発明の第1参考例の高耐圧縦型MOSトランジスタは、前記ゲート電極層が一度の工程で形成されるため、即ち、前記ポリシリコンの成長とその平坦化のエッチバック処理が一度の工程で形成されるため、従来必要であった前記ゲート電極層上部にホトリソグラフィ工程を用いてパターニングを施す工程や、第2のゲート電極層を形成する工程が不要となり、工程の削減と共に前記トレンチ幅を小さくすることができる。
図2は本発明の第1実施例の高耐圧縦型MOSトランジスタの配線工程を施す前の断面構造図である。
以上詳細に説明したとおり、本発明の第1実施例の高耐圧縦型MOSトランジスタは、低いオン抵抗と高いブレイクダウン耐圧を有し、且つ、半導体基板とゲート電極層間の絶縁耐圧も高い、優れた性能を有する。
図3は本発明の第2参考例の製造工程図である。
以上詳細に説明したように、本発明の第2参考例の高耐圧縦型MOSトランジスタは、ゲート電極層が同一のトレンチ領域内にセルフアラインで形成されるため、従来必要であった前記ゲート電極層上部にホトリソグラフィ工程を用いてパターニングを施す工程が不要となり、工程の削減と共に前記トレンチ幅を小さくすることができる。
図4は本発明の第2実施例の高耐圧縦型MOSトランジスタの配線工程を施す前の断面構造図である。
以上詳細に説明したとおり、本発明の第2実施例の高耐圧縦型MOSトランジスタは、低いオン抵抗と高いブレイクダウン耐圧を有し且つ、半導体基板とゲート電極層間の絶縁耐圧も高い、優れた性能を有する。
図5は本発明の第3参考例の製造工程図である。
工程2:図5(b)に示すように、次いで埋め込み技術を用いて第1ポリシリコンでトレンチ領域15を埋め込み、エッチング時間を延長することにより前記トレンチ領域15内のドリフト領域12を覆い、前記ベース層13にかかる程度までエッチング除去し、第1のゲート電極層20cを形成する。
以上詳細に説明したように、本発明の第3参考例の高耐圧縦型MOSトランジスタは、第2のゲート電極層20dが同一のトレンチ領域15内にセルフアラインで形成されるため、従来必要であった前記第1のゲート電極層20c上部にホトリソグラフィ工程を用いてパターニングを施す工程が不要となり、工程の削減と共に前記トレンチ幅を小さくすることができる。
12 エピタキシャル層(ドリフト領域)
13 ベース層
14 ソース層(拡散層)
15 トレンチ領域
16 厚い酸化膜
16b 酸化膜
17 打ち込み
18 打ち込まれた領域
19 薄い酸化膜
20、20a、20b、20c、20d ゲート電極層
21、23 ゲート酸化膜
22、22a、22b 窒化膜
Claims (2)
- 半導体基板層の上に形成された第1導電形のエピタキシャル層と、前記エピタキシャル層の上に形成された第2導電形のベース層と、前記ベース層の上に形成された第1導電形のソース層と、前記エピタキシャル層と前記ベース層と前記ソース層とを通って前記半導体基板層の中にまで延長されたトレンチ領域と、前記トレンチ領域の内壁全ての上に形成された第1の絶縁膜と、前記第1の絶縁膜上で且つ少なくとも前記第1導電型のエピタキシャル領域を含む前記ベース層及び前記ソース層以外の領域に形成された第2の絶縁膜と、前記トレンチ領域の内部に形成されたゲート電極層とを有することを特徴とする高耐圧縦型MOSトランジスタ。
- 請求項1記載の高耐圧縦型MOSトランジスタにおいて、前記第1の絶縁膜はゲート酸化膜であり、前記第2の絶縁膜は窒化膜であることを特徴とする高耐圧縦型MOSトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006334039A JP4728210B2 (ja) | 2006-12-12 | 2006-12-12 | 高耐圧縦型mosトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006334039A JP4728210B2 (ja) | 2006-12-12 | 2006-12-12 | 高耐圧縦型mosトランジスタ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002008741A Division JP3908040B2 (ja) | 2002-01-17 | 2002-01-17 | 高耐圧縦型mosトランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007116189A JP2007116189A (ja) | 2007-05-10 |
JP4728210B2 true JP4728210B2 (ja) | 2011-07-20 |
Family
ID=38098019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006334039A Expired - Fee Related JP4728210B2 (ja) | 2006-12-12 | 2006-12-12 | 高耐圧縦型mosトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4728210B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9299830B1 (en) * | 2015-05-07 | 2016-03-29 | Texas Instruments Incorporated | Multiple shielding trench gate fet |
JP7248541B2 (ja) * | 2019-08-23 | 2023-03-29 | 株式会社東芝 | 半導体装置 |
CN113990929B (zh) * | 2021-10-28 | 2023-05-26 | 电子科技大学 | 一种半导体纵向器件及制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63296282A (ja) * | 1987-05-27 | 1988-12-02 | Sony Corp | 半導体装置 |
JPH077149A (ja) * | 1993-01-04 | 1995-01-10 | Texas Instr Inc <Ti> | 高特性高電圧の垂直形トランジスタとその製造法 |
JP2001111050A (ja) * | 1999-10-13 | 2001-04-20 | Toyota Central Res & Dev Lab Inc | 縦型半導体装置 |
JP2001230414A (ja) * | 2000-02-16 | 2001-08-24 | Toyota Central Res & Dev Lab Inc | 縦型半導体装置およびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6545316B1 (en) * | 2000-06-23 | 2003-04-08 | Silicon Wireless Corporation | MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same |
EP1162665A3 (en) * | 2000-06-08 | 2002-10-09 | Siliconix Incorporated | Trench gate MIS device and method of fabricating the same |
-
2006
- 2006-12-12 JP JP2006334039A patent/JP4728210B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63296282A (ja) * | 1987-05-27 | 1988-12-02 | Sony Corp | 半導体装置 |
JPH077149A (ja) * | 1993-01-04 | 1995-01-10 | Texas Instr Inc <Ti> | 高特性高電圧の垂直形トランジスタとその製造法 |
JP2001111050A (ja) * | 1999-10-13 | 2001-04-20 | Toyota Central Res & Dev Lab Inc | 縦型半導体装置 |
JP2001230414A (ja) * | 2000-02-16 | 2001-08-24 | Toyota Central Res & Dev Lab Inc | 縦型半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007116189A (ja) | 2007-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10446678B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5505407B2 (ja) | 高電圧fet用ゲートエッチング方法 | |
JP6170812B2 (ja) | 半導体装置の製造方法 | |
JP2007311557A (ja) | 半導体装置及びその製造方法 | |
JP5341639B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005510088A (ja) | 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
US20070152245A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2013182934A (ja) | 半導体装置およびその製造方法 | |
JP4500639B2 (ja) | トレンチゲート型半導体装置およびその製造方法 | |
JP4440188B2 (ja) | 半導体装置の製造方法 | |
JP4735235B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP4728210B2 (ja) | 高耐圧縦型mosトランジスタ | |
JP3908040B2 (ja) | 高耐圧縦型mosトランジスタの製造方法 | |
JP2006202940A (ja) | 半導体装置およびその製造方法 | |
JP2011071231A (ja) | 半導体装置およびその製造方法 | |
US8513077B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4561114B2 (ja) | 半導体装置の製造方法 | |
JP2009176953A (ja) | 半導体装置 | |
JP5135884B2 (ja) | 半導体装置の製造方法 | |
JP5390758B2 (ja) | 半導体装置 | |
JP2011171420A (ja) | 半導体装置及びその製造方法 | |
JP4572541B2 (ja) | 半導体装置の製造方法 | |
JP2006229182A (ja) | 半導体装置及びその製造方法 | |
JP2009266961A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4728210 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |