JPS63296282A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63296282A JPS63296282A JP62130929A JP13092987A JPS63296282A JP S63296282 A JPS63296282 A JP S63296282A JP 62130929 A JP62130929 A JP 62130929A JP 13092987 A JP13092987 A JP 13092987A JP S63296282 A JPS63296282 A JP S63296282A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- type
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- XUKUURHRXDUEBC-KAYWLYCHSA-N Atorvastatin Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-KAYWLYCHSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置、特にデュアルゲートの電界効果
トランジスタに関する。
トランジスタに関する。
本発明は、デュアルゲートのパワーＭＯＳトランジスタ
であり、半導体基板のトレンチに絶縁膜を介して積層し
て形成した第１のゲート電極は、ドレイン領域に対応し
て形成し、また第２のゲート電極は、チャネル領域に対
応して形成することにより、高耐圧化と高出力化を図る
ことができるようにしたものである。
であり、半導体基板のトレンチに絶縁膜を介して積層し
て形成した第１のゲート電極は、ドレイン領域に対応し
て形成し、また第２のゲート電極は、チャネル領域に対
応して形成することにより、高耐圧化と高出力化を図る
ことができるようにしたものである。
従来安定で高利得の高周波増幅を行なうことができるＭ
ＯＳ ＦＥＴとして、ソース領域と「レイン領域の間
に縦統的に２つのゲートを形成した、デュアルゲートＭ
Ｏ５ＦＥＴが提案されている。
ＯＳ ＦＥＴとして、ソース領域と「レイン領域の間
に縦統的に２つのゲートを形成した、デュアルゲートＭ
Ｏ５ＦＥＴが提案されている。
近年、従来のデュアルゲ−１−ＭＯ３Ｆ’ＥＴを史に高
耐圧、且つ高出力とすることが要請されている。本発明
は斯る点に鑑みて、このような要請を実現させることが
できる新規な構造を有するデヱアルゲートＭＯ５ｌ−’
Ｅ’！’を提供するものである。
耐圧、且つ高出力とすることが要請されている。本発明
は斯る点に鑑みて、このような要請を実現させることが
できる新規な構造を有するデヱアルゲートＭＯ５ｌ−’
Ｅ’！’を提供するものである。
本発明に係る半導体装置においては、半導体基＆（１）
に形成されたトレンチ（８）の側壁にソース領域（１Ｂ
）、チャネル領域（１３）及びドレイン領域（１１）を
形成し、トレンチ（８）内にはゲート絶縁膜（９）を介
して第１と第２のゲート電極（１０） 、 （１２）
を積層して形成し、第１のゲート電極（１０）は、ドレ
イン領域 （１１）に対応して形成し、この第１のゲー
ト電極（ｌＯ）でドレイン砥抗を制御し、第２のゲート
電極（１２）は、チャネル領域（１３）に対応して形成
し、第２のゲート電極（■２〕でスイッチング動作をす
ることを特徴とする。
に形成されたトレンチ（８）の側壁にソース領域（１Ｂ
）、チャネル領域（１３）及びドレイン領域（１１）を
形成し、トレンチ（８）内にはゲート絶縁膜（９）を介
して第１と第２のゲート電極（１０） 、 （１２）
を積層して形成し、第１のゲート電極（１０）は、ドレ
イン領域 （１１）に対応して形成し、この第１のゲー
ト電極（ｌＯ）でドレイン砥抗を制御し、第２のゲート
電極（１２）は、チャネル領域（１３）に対応して形成
し、第２のゲート電極（■２〕でスイッチング動作をす
ることを特徴とする。
本発明によれば、トランジスタを縦型に形成するため、
高密度化が図られ、高出力を得ることができる。また、
第２のゲート電極（１２）とドレイン領域（１１）間の
容量Ｃｄｇが、第１のゲート電極（１０）があることに
より、ない場合と比べて小さくすることができるため、
高周波特性が良くなる。
高密度化が図られ、高出力を得ることができる。また、
第２のゲート電極（１２）とドレイン領域（１１）間の
容量Ｃｄｇが、第１のゲート電極（１０）があることに
より、ない場合と比べて小さくすることができるため、
高周波特性が良くなる。
図面を参照して本発明の実施例をその製法例と共に説明
する。
する。
先ず第１図、Ａに示すように、０．０１〜Ｏ，ＬΩ１の
Ｎ＋型（１００）Ｓｔ基板（１）に１０”’ 〜１０１
′ａ ｔｏｗ／ ｃｃのＮ型ｓｉ層（２）と１０１５〜
１０”’ ａ ｔｏｗ／ ｃｃのＰ−型５ｉＩｉｉ（３
）をエピタキシャル成長により形成する。
Ｎ＋型（１００）Ｓｔ基板（１）に１０”’ 〜１０１
′ａ ｔｏｗ／ ｃｃのＮ型ｓｉ層（２）と１０１５〜
１０”’ ａ ｔｏｗ／ ｃｃのＰ−型５ｉＩｉｉ（３
）をエピタキシャル成長により形成する。
次に！１８１図Ｂに示すように、５１０２層（４）又は
ホトレジスト層等をマスクにしてＰ型不純物を拡散して
１０” 〜１０” ａｔｏｒ＊／ ｃｃのＰ領域（５）
を形成し、次に連続してＮ型不純物を拡散して１０’°
ａｔｏｍ／ｃｃ以上のＮ＋領領域６）を形成する。この
ようにＰ一層（３）とＮ＋領領域６）の間にＰ領域（５
）を形成し、またＮＪｉｉｍ（２）の下の基板（１）を
Ｎ＋とすることにより空乏層の拡がりを抑えることがで
き、Ｎ＋領領域６）（ソース領域）とＮ＋基板（１）（
ドレイン領域）とが石い距離で高耐圧（３０〜２００Ｖ
）にすることが可能になる。
ホトレジスト層等をマスクにしてＰ型不純物を拡散して
１０” 〜１０” ａｔｏｒ＊／ ｃｃのＰ領域（５）
を形成し、次に連続してＮ型不純物を拡散して１０’°
ａｔｏｍ／ｃｃ以上のＮ＋領領域６）を形成する。この
ようにＰ一層（３）とＮ＋領領域６）の間にＰ領域（５
）を形成し、またＮＪｉｉｍ（２）の下の基板（１）を
Ｎ＋とすることにより空乏層の拡がりを抑えることがで
き、Ｎ＋領領域６）（ソース領域）とＮ＋基板（１）（
ドレイン領域）とが石い距離で高耐圧（３０〜２００Ｖ
）にすることが可能になる。
次に第１図Ｃに示すように、Ｎ＋領領域６）を分離する
ように、そして高耐圧を得るためにＮ＋基扱（１）に達
するように５ｉ０２層（７）をマスクにしてＲＩＥによ
りＳｉの′穴掘りを行ってトレンチ（８）を形成する。
ように、そして高耐圧を得るためにＮ＋基扱（１）に達
するように５ｉ０２層（７）をマスクにしてＲＩＥによ
りＳｉの′穴掘りを行ってトレンチ（８）を形成する。
次に第１図Ｅに示すように、トレンチ（８）内壁のダメ
ージ層を除去した後、ゲート酸化１１（９） （または
５ｉＯｚ ／Ｓｔ ３ Ｎ４ ／５ｔ（ｈ等でもよい）
を形成する。次にこのトレンチ（８）内に多結晶シリコ
ンより成る第１のゲート電極（ｌＯ）をドレイン領域（
１１）に対応するように形成し、またこの第１のゲート
電極（１０）の上にゲー）Ｍ化膜（９）を介して同じく
多結晶シリコンより成る第２のゲート電極（１２）をチ
ャネル領域（１３）及びソース領域（１日）の一部分に
対応するように形成する。この第１のゲート電極（１０
）は、数ボルトの正の電圧を印加し、ＭＯＳ）ランジス
タのオン瓜抗及び第２のゲート電極（１２）とドレイン
領域（１１）間の容量を小さくする機能を持つ。そして
、第２のゲート電極（１２）により、トランジスタのス
イッチング動作をする。この後、ＰＳＧ （リン・シリ
ケート・ガラス） Ｗ （１４）を形成し、窓明けを行
った後、ＡＩより成るソース電極（１５）を形成し、ま
た裏面側にはドレイン電ｆｆ１（１６）を形成して、本
実施例に係るデュアルゲートのＭＯ３Ｉ−ランジスタ（
１７）を作製する。なお、第１図りにおいて両ソース領
域（１８）の間にＰ″″Ｎ（３）の一部が表面に露出し
てソース電極（１５）と接続しているが、第１図Ｂに示
す工程で５ｉ０２層（４）の幅とＰ型不純物の拡散を制
御することにより、Ｐ領域（５）のみを表面に露出させ
てソース電極（１５）と接続させることができる。
ージ層を除去した後、ゲート酸化１１（９） （または
５ｉＯｚ ／Ｓｔ ３ Ｎ４ ／５ｔ（ｈ等でもよい）
を形成する。次にこのトレンチ（８）内に多結晶シリコ
ンより成る第１のゲート電極（ｌＯ）をドレイン領域（
１１）に対応するように形成し、またこの第１のゲート
電極（１０）の上にゲー）Ｍ化膜（９）を介して同じく
多結晶シリコンより成る第２のゲート電極（１２）をチ
ャネル領域（１３）及びソース領域（１日）の一部分に
対応するように形成する。この第１のゲート電極（１０
）は、数ボルトの正の電圧を印加し、ＭＯＳ）ランジス
タのオン瓜抗及び第２のゲート電極（１２）とドレイン
領域（１１）間の容量を小さくする機能を持つ。そして
、第２のゲート電極（１２）により、トランジスタのス
イッチング動作をする。この後、ＰＳＧ （リン・シリ
ケート・ガラス） Ｗ （１４）を形成し、窓明けを行
った後、ＡＩより成るソース電極（１５）を形成し、ま
た裏面側にはドレイン電ｆｆ１（１６）を形成して、本
実施例に係るデュアルゲートのＭＯ３Ｉ−ランジスタ（
１７）を作製する。なお、第１図りにおいて両ソース領
域（１８）の間にＰ″″Ｎ（３）の一部が表面に露出し
てソース電極（１５）と接続しているが、第１図Ｂに示
す工程で５ｉ０２層（４）の幅とＰ型不純物の拡散を制
御することにより、Ｐ領域（５）のみを表面に露出させ
てソース電極（１５）と接続させることができる。
第２図はこのトランジスタ（１７）の平面図を示す。同
図で（１９）は、第１のゲート電極（１０）のコンタク
ト部、（２０）は第２のゲート電極（１２）のコンタク
ト部である。
図で（１９）は、第１のゲート電極（１０）のコンタク
ト部、（２０）は第２のゲート電極（１２）のコンタク
ト部である。
第３図は本発明に係るトランジスタのＶ−価回路図を示
す。同図で、（３１）はドレイン、（３２）はソース、
（３３）は第１のゲート、（３４）は第２のゲートであ
る。
す。同図で、（３１）はドレイン、（３２）はソース、
（３３）は第１のゲート、（３４）は第２のゲートであ
る。
本発明によれば、２市拡散法によってＮ＋ソース領域（
１８）の周囲にＰ領域（５）を形成し、更にＰ’一層（
３）に続くドレイン領域（１１）をＮ ｒｔ４ （２１
及びＮ＋基板（１）として形成することにより、ソース
領域（１８）とＮ＋ドレイン領域（１１）とを短い龍離
で高耐圧化することができる。また、Ｐ一層（３）とＮ
層（２）との接合面が平面であり、曲面ではないので、
高耐圧が得られる。トランジスタの高密度化を図ること
ができるため、単位面積当たりの出力を大きくすること
が可能になる。Ｎドレイン領域（１１）と第１のゲート
電極（１０）により、−千圧を劣化させないでトランジ
スタのオン抵抗を改善することができる。 ｇｓ＋ａＣ
Ｗ／ Ｌ （Ｗ ：チャネル幅、Ｌ：チャネル長）の関
係があるが、本発明によれば４面のチャネル領域が形成
されることになるので、ｇｌｌが大きくなる。そして、
ｆａｃ ｇｍ／ Ｃｄｇの関係があることにより、第
２のゲート電極（１２） とドレイン領域（１１）間の
容量が、第１のゲート電極（１０）の存在により、これ
がない場合と比べて小さくすることができるため、高周
波特性が良くなる。
１８）の周囲にＰ領域（５）を形成し、更にＰ’一層（
３）に続くドレイン領域（１１）をＮ ｒｔ４ （２１
及びＮ＋基板（１）として形成することにより、ソース
領域（１８）とＮ＋ドレイン領域（１１）とを短い龍離
で高耐圧化することができる。また、Ｐ一層（３）とＮ
層（２）との接合面が平面であり、曲面ではないので、
高耐圧が得られる。トランジスタの高密度化を図ること
ができるため、単位面積当たりの出力を大きくすること
が可能になる。Ｎドレイン領域（１１）と第１のゲート
電極（１０）により、−千圧を劣化させないでトランジ
スタのオン抵抗を改善することができる。 ｇｓ＋ａＣ
Ｗ／ Ｌ （Ｗ ：チャネル幅、Ｌ：チャネル長）の関
係があるが、本発明によれば４面のチャネル領域が形成
されることになるので、ｇｌｌが大きくなる。そして、
ｆａｃ ｇｍ／ Ｃｄｇの関係があることにより、第
２のゲート電極（１２） とドレイン領域（１１）間の
容量が、第１のゲート電極（１０）の存在により、これ
がない場合と比べて小さくすることができるため、高周
波特性が良くなる。
第１図は実施例の工程図、第２図は実施例の平面図、第
３図は実施例の回路図である。 （１）はＳｉ基板、（２）はＮＮ、（３）はＰ一層、（
５）はＰ仙域、（６）はＮ＋領領域（８）はトレンチ、
（９）はゲート酸化検、（１０）は第１のゲート電極、
（１１）はドレイン領域、（１２）は第２のゲート電極
、（１３）はチャネル領域、（１８）はソース領域であ
る。
３図は実施例の回路図である。 （１）はＳｉ基板、（２）はＮＮ、（３）はＰ一層、（
５）はＰ仙域、（６）はＮ＋領領域（８）はトレンチ、
（９）はゲート酸化検、（１０）は第１のゲート電極、
（１１）はドレイン領域、（１２）は第２のゲート電極
、（１３）はチャネル領域、（１８）はソース領域であ
る。
Claims (1)
- 【特許請求の範囲】 半導体基板に形成されたトレンチの側壁にソース領域、
チャネル領域及びドレイン領域が形成され、 上記トレンチ内にはゲート絶縁膜を介して第１と第２の
ゲート電極が積層して形成され、上記第１のゲート電極
は、上記ドレイン領域に対応して形成され、 該第１のゲート電極でドレイン抵抗を制御し、上記第２
のゲート電極は、上記チャネル領域に対応して形成され
、 該第２のゲート電極でスイッチング動作をすることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130929A JP2570742B2 (ja) | 1987-05-27 | 1987-05-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130929A JP2570742B2 (ja) | 1987-05-27 | 1987-05-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63296282A true JPS63296282A (ja) | 1988-12-02 |
| JP2570742B2 JP2570742B2 (ja) | 1997-01-16 |
Family
ID=15046018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62130929A Expired - Fee Related JP2570742B2 (ja) | 1987-05-27 | 1987-05-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570742B2 (ja) |
Cited By (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02309678A (ja) * | 1989-05-24 | 1990-12-25 | Fuji Electric Co Ltd | 絶縁ゲート電界効果型トランジスタの製造方法 |
| WO1995018465A1 (en) * | 1993-12-28 | 1995-07-06 | North Carolina State University | Three-terminal gate-controlled semiconductor switching device with rectifying-gate |
| US5488236A (en) * | 1994-05-26 | 1996-01-30 | North Carolina State University | Latch-up resistant bipolar transistor with trench IGFET and buried collector |
| WO2000005767A1 (en) * | 1998-07-23 | 2000-02-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for fabricating the same |
| WO2000025365A2 (en) * | 1998-10-26 | 2000-05-04 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
| US6191447B1 (en) | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
| JP2002083963A (ja) * | 2000-06-30 | 2002-03-22 | Toshiba Corp | 半導体素子 |
| US6545316B1 (en) | 2000-06-23 | 2003-04-08 | Silicon Wireless Corporation | MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same |
| US6621121B2 (en) | 1998-10-26 | 2003-09-16 | Silicon Semiconductor Corporation | Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes |
| FR2850791A1 (fr) * | 2003-01-30 | 2004-08-06 | St Microelectronics Sa | Composant unipolaire vertical |
| US6781194B2 (en) | 2001-04-11 | 2004-08-24 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein |
| US6784486B2 (en) | 2000-06-23 | 2004-08-31 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions therein |
| US6800897B2 (en) | 2001-04-11 | 2004-10-05 | Silicon Semiconductor Corporation | Integrated circuit power devices having junction barrier controlled schottky diodes therein |
| JP2005507160A (ja) * | 2001-10-17 | 2005-03-10 | フェアチャイルド セミコンダクター コーポレイション | 半導体装置および電界効果トランジスタならびにそれらの形成方法 |
| JP2006093506A (ja) * | 2004-09-27 | 2006-04-06 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2007116189A (ja) * | 2006-12-12 | 2007-05-10 | Oki Electric Ind Co Ltd | 高耐圧縦型ｍｏｓトランジスタ |
| JP2007529115A (ja) * | 2003-12-30 | 2007-10-18 | フェアチャイルド・セミコンダクター・コーポレーション | パワー半導体デバイスおよびその製造方法 |
| JP2008227533A (ja) * | 2008-05-12 | 2008-09-25 | Hitachi Ltd | 半導体装置 |
| US7494876B1 (en) | 2005-04-21 | 2009-02-24 | Vishay Siliconix | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same |
| US7521332B2 (en) | 2007-03-23 | 2009-04-21 | Alpha & Omega Semiconductor, Ltd | Resistance-based etch depth determination for SGT technology |
| US7768064B2 (en) | 2006-01-05 | 2010-08-03 | Fairchild Semiconductor Corporation | Structure and method for improving shielded gate field effect transistors |
| US7834407B2 (en) | 2005-05-20 | 2010-11-16 | Renesas Electronics Corporation | Semiconductor device |
| US7868381B1 (en) | 2002-03-22 | 2011-01-11 | Vishay-Siliconix | Structures of and methods of fabricating trench-gated MIS devices |
| US7936008B2 (en) | 2003-12-30 | 2011-05-03 | Fairchild Semiconductor Corporation | Structure and method for forming accumulation-mode field effect transistor with improved current capability |
| US8021563B2 (en) | 2007-03-23 | 2011-09-20 | Alpha & Omega Semiconductor, Ltd | Etch depth determination for SGT technology |
| US8080848B2 (en) | 2006-05-11 | 2011-12-20 | Fairchild Semiconductor Corporation | High voltage semiconductor device with lateral series capacitive structure |
| US8193565B2 (en) | 2008-04-18 | 2012-06-05 | Fairchild Semiconductor Corporation | Multi-level lateral floating coupled capacitor transistor structures |
| JP2013258327A (ja) * | 2012-06-13 | 2013-12-26 | Toshiba Corp | 半導体装置及びその製造方法 |
| US8624302B2 (en) | 2010-02-05 | 2014-01-07 | Fairchild Semiconductor Corporation | Structure and method for post oxidation silicon trench bottom shaping |
| US8669623B2 (en) | 2008-06-20 | 2014-03-11 | Fairchild Semiconductor Corporation | Structure related to a thick bottom dielectric (TBD) for trench-gate devices |
| US8704296B2 (en) | 2012-02-29 | 2014-04-22 | Fairchild Semiconductor Corporation | Trench junction field-effect transistor |
| US8829624B2 (en) | 2008-06-30 | 2014-09-09 | Fairchild Semiconductor Corporation | Power device with monolithically integrated RC snubber |
| US8890252B2 (en) | 2010-07-27 | 2014-11-18 | Denso Corporation | Semiconductor device having switching element and free wheel diode and method for controlling the same |
| WO2015114802A1 (ja) * | 2014-01-31 | 2015-08-06 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置および電源システム |
| JP2016076729A (ja) * | 2015-12-28 | 2016-05-12 | 株式会社東芝 | 半導体装置 |
| US9419129B2 (en) | 2009-10-21 | 2016-08-16 | Vishay-Siliconix | Split gate semiconductor device with curved gate oxide profile |
| US9425305B2 (en) | 2009-10-20 | 2016-08-23 | Vishay-Siliconix | Structures of and methods of fabricating split gate MIS devices |
| US9443973B2 (en) | 2014-11-26 | 2016-09-13 | Infineon Technologies Austria Ag | Semiconductor device with charge compensation region underneath gate trench |
| US9577089B2 (en) | 2010-03-02 | 2017-02-21 | Vishay-Siliconix | Structures and methods of fabricating dual gate devices |
| JP2017045827A (ja) * | 2015-08-26 | 2017-03-02 | 株式会社東芝 | 半導体装置 |
| US9711637B2 (en) | 2014-01-31 | 2017-07-18 | Renesas Electronics Corporation | Semiconductor device |
| US10234486B2 (en) | 2014-08-19 | 2019-03-19 | Vishay/Siliconix | Vertical sense devices in vertical trench MOSFET |
| US11114559B2 (en) | 2011-05-18 | 2021-09-07 | Vishay-Siliconix, LLC | Semiconductor device having reduced gate charges and superior figure of merit |
| US11217541B2 (en) | 2019-05-08 | 2022-01-04 | Vishay-Siliconix, LLC | Transistors with electrically active chip seal ring and methods of manufacture |
| US11218144B2 (en) | 2019-09-12 | 2022-01-04 | Vishay-Siliconix, LLC | Semiconductor device with multiple independent gates |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53142189A (en) * | 1977-05-17 | 1978-12-11 | Matsushita Electronics Corp | Insulating gate type field effect transistor |
| JPS61234066A (ja) * | 1985-04-10 | 1986-10-18 | Hitachi Ltd | 半導体装置 |
-
1987
- 1987-05-27 JP JP62130929A patent/JP2570742B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53142189A (en) * | 1977-05-17 | 1978-12-11 | Matsushita Electronics Corp | Insulating gate type field effect transistor |
| JPS61234066A (ja) * | 1985-04-10 | 1986-10-18 | Hitachi Ltd | 半導体装置 |
Cited By (87)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02309678A (ja) * | 1989-05-24 | 1990-12-25 | Fuji Electric Co Ltd | 絶縁ゲート電界効果型トランジスタの製造方法 |
| WO1995018465A1 (en) * | 1993-12-28 | 1995-07-06 | North Carolina State University | Three-terminal gate-controlled semiconductor switching device with rectifying-gate |
| US5488236A (en) * | 1994-05-26 | 1996-01-30 | North Carolina State University | Latch-up resistant bipolar transistor with trench IGFET and buried collector |
| US6307246B1 (en) | 1998-07-23 | 2001-10-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor resurf devices formed by oblique trench implantation |
| WO2000005767A1 (en) * | 1998-07-23 | 2000-02-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for fabricating the same |
| WO2000025365A3 (en) * | 1998-10-26 | 2001-09-07 | Univ North Carolina State | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
| US6764889B2 (en) | 1998-10-26 | 2004-07-20 | Silicon Semiconductor Corporation | Methods of forming vertical mosfets having trench-based gate electrodes within deeper trench-based source electrodes |
| JP4790908B2 (ja) * | 1998-10-26 | 2011-10-12 | ノース・キャロライナ・ステイト・ユニヴァーシティ | 改良された高周波スイッチング特性と降伏特性を備えたパワー半導体デバイス |
| US6388286B1 (en) | 1998-10-26 | 2002-05-14 | North Carolina State University | Power semiconductor devices having trench-based gate electrodes and field plates |
| JP2002528916A (ja) * | 1998-10-26 | 2002-09-03 | ノース・キャロライナ・ステイト・ユニヴァーシティ | 改良された高周波スイッチング特性と降伏特性を備えたパワー半導体デバイス |
| WO2000025365A2 (en) * | 1998-10-26 | 2000-05-04 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
| US6621121B2 (en) | 1998-10-26 | 2003-09-16 | Silicon Semiconductor Corporation | Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes |
| US6191447B1 (en) | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
| US6365462B2 (en) | 1999-05-28 | 2002-04-02 | Micro-Ohm Corporation | Methods of forming power semiconductor devices having tapered trench-based insulating regions therein |
| US6545316B1 (en) | 2000-06-23 | 2003-04-08 | Silicon Wireless Corporation | MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same |
| US6784486B2 (en) | 2000-06-23 | 2004-08-31 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions therein |
| JP4528460B2 (ja) * | 2000-06-30 | 2010-08-18 | 株式会社東芝 | 半導体素子 |
| JP2002083963A (ja) * | 2000-06-30 | 2002-03-22 | Toshiba Corp | 半導体素子 |
| US7041559B2 (en) | 2001-04-11 | 2006-05-09 | Silicon Semiconductor Corporation | Methods of forming power semiconductor devices having laterally extending base shielding regions |
| US6791143B2 (en) | 2001-04-11 | 2004-09-14 | Silicon Semiconductor Corporation | Power semiconductor devices having laterally extending base shielding regions that inhibit base reach-through |
| US6781194B2 (en) | 2001-04-11 | 2004-08-24 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein |
| US6800897B2 (en) | 2001-04-11 | 2004-10-05 | Silicon Semiconductor Corporation | Integrated circuit power devices having junction barrier controlled schottky diodes therein |
| JP2005507160A (ja) * | 2001-10-17 | 2005-03-10 | フェアチャイルド セミコンダクター コーポレイション | 半導体装置および電界効果トランジスタならびにそれらの形成方法 |
| US7868381B1 (en) | 2002-03-22 | 2011-01-11 | Vishay-Siliconix | Structures of and methods of fabricating trench-gated MIS devices |
| US9324858B2 (en) | 2002-03-22 | 2016-04-26 | Vishay-Siliconix | Trench-gated MIS devices |
| FR2850791A1 (fr) * | 2003-01-30 | 2004-08-06 | St Microelectronics Sa | Composant unipolaire vertical |
| US7078783B2 (en) | 2003-01-30 | 2006-07-18 | Stmicroelectronics S.A. | Vertical unipolar component |
| JP2007529115A (ja) * | 2003-12-30 | 2007-10-18 | フェアチャイルド・セミコンダクター・コーポレーション | パワー半導体デバイスおよびその製造方法 |
| US7936008B2 (en) | 2003-12-30 | 2011-05-03 | Fairchild Semiconductor Corporation | Structure and method for forming accumulation-mode field effect transistor with improved current capability |
| JP2012109580A (ja) * | 2003-12-30 | 2012-06-07 | Fairchild Semiconductor Corp | パワー半導体デバイスおよびその製造方法 |
| JP2008227514A (ja) * | 2003-12-30 | 2008-09-25 | Fairchild Semiconductor Corp | パワー半導体デバイスおよびその製造方法 |
| JP4903055B2 (ja) * | 2003-12-30 | 2012-03-21 | フェアチャイルド・セミコンダクター・コーポレーション | パワー半導体デバイスおよびその製造方法 |
| JP2006093506A (ja) * | 2004-09-27 | 2006-04-06 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
| US7494876B1 (en) | 2005-04-21 | 2009-02-24 | Vishay Siliconix | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same |
| US10211332B2 (en) | 2005-05-20 | 2019-02-19 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| US11107912B2 (en) | 2005-05-20 | 2021-08-31 | Renesas Electronics Corporation | Trench gate semiconductor device with dummy gate electrode and manufacturing method of the same |
| US9245973B2 (en) | 2005-05-20 | 2016-01-26 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| US9013006B2 (en) | 2005-05-20 | 2015-04-21 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| US8232610B2 (en) | 2005-05-20 | 2012-07-31 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| US8604563B2 (en) | 2005-05-20 | 2013-12-10 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| US7834407B2 (en) | 2005-05-20 | 2010-11-16 | Renesas Electronics Corporation | Semiconductor device |
| US9478530B2 (en) | 2005-05-20 | 2016-10-25 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| US8592920B2 (en) | 2005-05-20 | 2013-11-26 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| US9837528B2 (en) | 2005-05-20 | 2017-12-05 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| US8193570B2 (en) | 2006-01-05 | 2012-06-05 | Fairchild Semiconductor Corporation | Synchronous buck converter using shielded gate field effect transistors |
| US7768064B2 (en) | 2006-01-05 | 2010-08-03 | Fairchild Semiconductor Corporation | Structure and method for improving shielded gate field effect transistors |
| US8592906B2 (en) | 2006-05-11 | 2013-11-26 | Fairchild Semiconductor Corporation | High-voltage semiconductor device with lateral series capacitive structure |
| US8080848B2 (en) | 2006-05-11 | 2011-12-20 | Fairchild Semiconductor Corporation | High voltage semiconductor device with lateral series capacitive structure |
| JP2007116189A (ja) * | 2006-12-12 | 2007-05-10 | Oki Electric Ind Co Ltd | 高耐圧縦型ｍｏｓトランジスタ |
| JP4728210B2 (ja) * | 2006-12-12 | 2011-07-20 | Ｏｋｉセミコンダクタ株式会社 | 高耐圧縦型ｍｏｓトランジスタ |
| US8884406B2 (en) | 2007-03-23 | 2014-11-11 | Alpha & Omega Semiconductor Ltd | Etch depth determination structure |
| US7795108B2 (en) | 2007-03-23 | 2010-09-14 | Alpha & Omega Semiconductor, Ltd | Resistance-based etch depth determination for SGT technology |
| US7521332B2 (en) | 2007-03-23 | 2009-04-21 | Alpha & Omega Semiconductor, Ltd | Resistance-based etch depth determination for SGT technology |
| US8021563B2 (en) | 2007-03-23 | 2011-09-20 | Alpha & Omega Semiconductor, Ltd | Etch depth determination for SGT technology |
| US8580644B2 (en) | 2008-04-18 | 2013-11-12 | Fairchild Semiconductor Corporation | Multi-level lateral floating coupled capacitor transistor structures |
| US8193565B2 (en) | 2008-04-18 | 2012-06-05 | Fairchild Semiconductor Corporation | Multi-level lateral floating coupled capacitor transistor structures |
| JP2008227533A (ja) * | 2008-05-12 | 2008-09-25 | Hitachi Ltd | 半導体装置 |
| US8669623B2 (en) | 2008-06-20 | 2014-03-11 | Fairchild Semiconductor Corporation | Structure related to a thick bottom dielectric (TBD) for trench-gate devices |
| US8829624B2 (en) | 2008-06-30 | 2014-09-09 | Fairchild Semiconductor Corporation | Power device with monolithically integrated RC snubber |
| US9425305B2 (en) | 2009-10-20 | 2016-08-23 | Vishay-Siliconix | Structures of and methods of fabricating split gate MIS devices |
| US9419129B2 (en) | 2009-10-21 | 2016-08-16 | Vishay-Siliconix | Split gate semiconductor device with curved gate oxide profile |
| US9893168B2 (en) | 2009-10-21 | 2018-02-13 | Vishay-Siliconix | Split gate semiconductor device with curved gate oxide profile |
| US8624302B2 (en) | 2010-02-05 | 2014-01-07 | Fairchild Semiconductor Corporation | Structure and method for post oxidation silicon trench bottom shaping |
| US10453953B2 (en) | 2010-03-02 | 2019-10-22 | Vishay-Siliconix | Structures and methods of fabricating dual gate devices |
| US9577089B2 (en) | 2010-03-02 | 2017-02-21 | Vishay-Siliconix | Structures and methods of fabricating dual gate devices |
| US8890252B2 (en) | 2010-07-27 | 2014-11-18 | Denso Corporation | Semiconductor device having switching element and free wheel diode and method for controlling the same |
| US9515067B2 (en) | 2010-07-27 | 2016-12-06 | Denso Corporation | Semiconductor device having switching element and free wheel diode and method for controlling the same |
| US11114559B2 (en) | 2011-05-18 | 2021-09-07 | Vishay-Siliconix, LLC | Semiconductor device having reduced gate charges and superior figure of merit |
| US8704296B2 (en) | 2012-02-29 | 2014-04-22 | Fairchild Semiconductor Corporation | Trench junction field-effect transistor |
| JP2013258327A (ja) * | 2012-06-13 | 2013-12-26 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR20160114498A (ko) | 2014-01-31 | 2016-10-05 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 집적 회로 장치 및 전원 시스템 |
| US10263522B2 (en) | 2014-01-31 | 2019-04-16 | Renesas Electronics Corporation | Semiconductor integrated circuit device and power supply system |
| US9711637B2 (en) | 2014-01-31 | 2017-07-18 | Renesas Electronics Corporation | Semiconductor device |
| WO2015114802A1 (ja) * | 2014-01-31 | 2015-08-06 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置および電源システム |
| US10003262B2 (en) | 2014-01-31 | 2018-06-19 | Renesas Electronics Corporation | Semiconductor integrated circuit device and power supply system |
| US10074744B2 (en) | 2014-01-31 | 2018-09-11 | Renesas Electronics Corporation | Semiconductor device |
| US9397568B2 (en) | 2014-01-31 | 2016-07-19 | Renesas Electronics Corporation | Semiconductor integrated circuit device and power supply system |
| US9722592B2 (en) | 2014-01-31 | 2017-08-01 | Renesas Electronics Corporation | Semiconductor integrated circuit device and power supply system |
| US10234486B2 (en) | 2014-08-19 | 2019-03-19 | Vishay/Siliconix | Vertical sense devices in vertical trench MOSFET |
| US10444262B2 (en) | 2014-08-19 | 2019-10-15 | Vishay-Siliconix | Vertical sense devices in vertical trench MOSFET |
| US10527654B2 (en) | 2014-08-19 | 2020-01-07 | Vishay SIliconix, LLC | Vertical sense devices in vertical trench MOSFET |
| US9443973B2 (en) | 2014-11-26 | 2016-09-13 | Infineon Technologies Austria Ag | Semiconductor device with charge compensation region underneath gate trench |
| US10199456B2 (en) | 2014-11-26 | 2019-02-05 | Infineon Technologies Austria Ag | Method of manufacturing a semiconductor device having a charge compensation region underneath a gate trench |
| JP2017045827A (ja) * | 2015-08-26 | 2017-03-02 | 株式会社東芝 | 半導体装置 |
| JP2016076729A (ja) * | 2015-12-28 | 2016-05-12 | 株式会社東芝 | 半導体装置 |
| US11217541B2 (en) | 2019-05-08 | 2022-01-04 | Vishay-Siliconix, LLC | Transistors with electrically active chip seal ring and methods of manufacture |
| US11218144B2 (en) | 2019-09-12 | 2022-01-04 | Vishay-Siliconix, LLC | Semiconductor device with multiple independent gates |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2570742B2 (ja) | 1997-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63296282A (ja) | 半導体装置 | |
| JP3291958B2 (ja) | バックソースｍｏｓｆｅｔ | |
| US5589405A (en) | Method for fabricating VDMOS transistor with improved breakdown characteristics | |
| JP3291957B2 (ja) | 縦型トレンチｍｉｓｆｅｔおよびその製造方法 | |
| JP3130323B2 (ja) | 基板ソースコンタクトを具備するｍｏｓｆｅｔ及びその製造方法 | |
| JPH04233764A (ja) | 縦形トランジスタ | |
| JPS6359545B2 (ja) | ||
| JP3219045B2 (ja) | 縦型ｍｉｓｆｅｔの製造方法 | |
| US5940721A (en) | Termination structure for semiconductor devices and process for manufacture thereof | |
| JPH02210871A (ja) | 半導体装置 | |
| JPH0621468A (ja) | 絶縁ゲート型半導体装置 | |
| GB2049273A (en) | Method for short-circuting igfet source regions to a substrate | |
| JPH0237777A (ja) | 縦型電界効果トランジスタ | |
| JP2667465B2 (ja) | 半導体装置 | |
| WO2019128555A1 (zh) | 一种半导体器件的制造方法和集成半导体器件 | |
| US5049512A (en) | Method of forming a MOS field-effect transistor | |
| JPH0251279A (ja) | 縦型電界効果トランジスタ | |
| JPS6159543B2 (ja) | ||
| US6180981B1 (en) | Termination structure for semiconductor devices and process for manufacture thereof | |
| JPH0548104A (ja) | 半導体装置及びその製造方法 | |
| JPH1126761A (ja) | ディプレッション型半導体装置及びその製造方法 | |
| JPH01207977A (ja) | 半導体装置 | |
| JPH06181312A (ja) | 半導体装置及びその製造方法 | |
| JPS62159468A (ja) | 半導体装置 | |
| JPS62133763A (ja) | Ｍｏｓトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |