JP2005507160A - 半導体装置および電界効果トランジスタならびにそれらの形成方法 - Google Patents

半導体装置および電界効果トランジスタならびにそれらの形成方法 Download PDF

Info

Publication number
JP2005507160A
JP2005507160A JP2003537103A JP2003537103A JP2005507160A JP 2005507160 A JP2005507160 A JP 2005507160A JP 2003537103 A JP2003537103 A JP 2003537103A JP 2003537103 A JP2003537103 A JP 2003537103A JP 2005507160 A JP2005507160 A JP 2005507160A
Authority
JP
Japan
Prior art keywords
charge control
control electrodes
region
semiconductor substrate
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003537103A
Other languages
English (en)
Other versions
JP2005507160A5 (ja
Inventor
ココン、クリストファー、ボグスロー
Original Assignee
フェアチャイルド セミコンダクター コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェアチャイルド セミコンダクター コーポレイション filed Critical フェアチャイルド セミコンダクター コーポレイション
Publication of JP2005507160A publication Critical patent/JP2005507160A/ja
Publication of JP2005507160A5 publication Critical patent/JP2005507160A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
    • H01L31/119—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation characterised by field-effect operation, e.g. MIS type detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

半導体装置が開示される。半導体装置は、１つ又はそれ以上の電荷制御電極複数の電荷制御電極を含む。この１つ又はそれ以上の電荷制御電極は半導体装置のドリフト領域内の電界を制御することができる。

Description

【技術分野】
【０００１】
本発明は、一般に半導体技術に関し、より詳しくは、半導体装置及びそれらの製造に関する。
【背景技術】
【０００２】
従来の垂直ＭＯＳＦＥＴ（メタルオキサイド半導体電界効果トランジスタ）装置においては、装置のドレイン−ツウ−ソース（ｄｒａｉｎ−ｔｏ−ｓｏｕｒｃｅ）抵抗又はＲＤＳ（ｏｎ）を最小にすることが望ましい。ＲＤＳ（ｏｎ）はＭＯＳＦＥＴ装置が「オン」の間に消費される電力に比例し、その結果、ＲＤＳ（ｏｎ）を減少させるとＭＯＳＦＥＴ装置により消費される電力が減少する。ＲＤＳ（ｏｎ）は、装置のドリフト領域におけるドーパント（又はキャリヤ）濃度を増加させることにより減少させることができるであろう。しかし、ドーパント濃度を増加させることは望ましくないが、その理由は、ドーパント濃度を増加させると装置の降伏電圧を減少させるからである。逆に、ＭＯＳＦＥＴ装置のドリフト領域におけるキャリヤ濃度は、ＲＤＳ（ｏｎ）を望ましくないのに増加させることなしでは、降伏電圧を増加させるため減少させることはできない。
【０００３】
米国特許第５，２１６，２７５号は、増加した降伏電圧と改良されたオン−抵抗特性をもつ半導体装置を記載する。この特許に記載された型式の装置は、「スーパージャンクション（ｓｕｐｅｒｊｕｎｃｔｉｏｎ）」装置と呼ばれる。記載されたスーパージャンクション装置の各々は複合バッファ層を含む。この複号バッファ層は、交互にドープされたＰ及びＮ領域をもち、これらは電荷がバランスしている。科学的文献によれば、スーパージャンクショントランジスタ装置は、従来の高電圧ＭＯＳＦＥＴ装置よりも５−１００倍低い特定オン−抵抗（Ｒｏｎ，ｓｐ）を示す。
【０００４】
このようなスーパージャンクショントランジスタ装置は、高い降伏電圧と低いオン−抵抗を示す一方で、これらは製造が困難である。スーパージャンクション装置が正しく機能するためには、複合バッファ層における交互のＰ及びＮドープされた領域は、完全な電荷バランスを達成するために同じ量の電荷材料でドープされねばならない。これは、実際において達成が困難である。例えば、シェノイ等の「スーパージャンクションＭＯＳＦＥＴの静的及び動的特性上の電荷不平衡の効果の分析」、ＩＳＰＳＤ‘９９のＰｒｏｃ．ｐｐ．９５−９８，１９９９．を見よ。加えて、スーパージャンクショントランジスタ装置の複合バッファ層におけるドーピングを正確にバランスさせるのは極めて困難であるために、複合バッファ層において実際に達成可能な最大電界は、およそ２ｘ１０５Ｖ／ｃｍである。スーパージャンクショントランジスタ装置により達成される実際の最大電界は、その降伏電圧を制限する。
【０００５】
製造に余り困難でなく、かつ上述のスーパージャンクション装置より高い降伏電圧と低いオン−抵抗とを持つ改良された半導体装置を提供することは望ましいであろう。
【発明の開示】
【０００６】
本発明の実施例は、半導体装置と半導体装置の製造方法を対象とする。
【０００７】
本発明の１つの実施例は半導体装置を対象としたものであって、これは、ａ）半導体基板と、ｂ）半導体基板の中の第１の導電型式の第１の領域と、ｃ）半導体基板の中の第２の導電型式の第２の領域と、ｄ）複数の電荷制御電極であって、そこに複数の電荷制御電極の中の各電荷制御電極が当該複数の電荷制御電極の中の他の電荷制御電極とは異なるバイアスをされるのに適合し、ｅ）積み重ねられた電荷制御電極の各々の周りに配置された誘電体材料と、を包含する。
【０００８】
本発明の別の実施例は電界効果トランジスタを対象としたものであって、これは、ａ）主表面、ドリフト領域、及びドレイン領域をもつ第１の導電型式の半導体基板と、ｂ）半導体基板の中に形成された第２の導電型式のウエル領域と、ｃ）ウエル領域の中に形成された第１の導電型式のソース領域と、ｄ）ソース領域に隣接して形成されたゲート電極と、ｅ）ドリフト領域内に埋め込まれた複数の積み重ねられた電荷制御電極であって、そこに当該複数の積み重ねられた電荷制御電極の各々が当該複数の電荷制御電極における別の電荷制御電極とは異なるバイアスをされるのに適合し、そこに当該複数の積み重ねられた電荷制御電極は半導体基板のドリフト領域内の電界プロファイルを調節するのに適合し、ｆ）当該積み重ねられた電荷制御電極の各々の周りに配置された誘電体材料と、を包含する。
【０００９】
本発明の別の実施例は半導体装置を形成する方法を対象としたものであって、これは、ａ）主表面、ドリフト領域、及びドレイン領域をもつ第１の導電型式の半導体基板を準備し、ｂ）半導体基板の中に第２の導電型式の領域を形成し、ｃ）第１の電荷制御電極を形成し、ｄ）第２の電荷制御電極を形成し、そこに第１の電荷制御電極が第１の電荷制御電極とは異なるバイアスをされるのに適合している。
【００１０】
本発明の別の実施例は電界効果トランジスタを対象としたものであって、これは、ａ）主表面、ドリフト領域、及びドレイン領域をもつ第１の導電型式の半導体基板と、ｂ）半導体基板の中に形成された第２の導電型式のウエル領域と、ｃ）ウエル領域の中に形成された第１の導電型式のソース領域と、ｄ）ソース領域に結合したソース接点層と、ｅ）ソース領域に隣接して形成されたゲート電極と、ｆ）ドリフト領域内に埋め込まれた電荷制御電極であって、そこに電荷制御電極がゲート電極又はソース接点層とは異なるバイアスをされるのに適合し、またドリフト領域における電界を制御するのに適合しており、ｇ）電荷制御電極の周りに配置された誘電体材料と、を包含する。
【００１１】
発明の別の実施例は電界効果トランジスタを形成するための方法を対象としたものであって、これは、ａ）主表面、ドリフト領域、及びドレイン領域をもつ第１の導電型式の半導体基板を準備し、ｂ）半導体基板の中に第２の導電型式のウエル領域を形成し、ｃ）ウエル領域の中に第１の導電型式のソース領域を形成し、ｄ）ソース領域上にソース接点層を形成し、ｅ）ソース領域に隣接してゲート電極を形成し、ｆ）ドリフト領域内に電荷制御電極を形成し、そこに電荷制御電極はゲート電極又はソース接点層とは異なる電位にバイアスをされるのに適合し、またドリフト領域における電界を制御するのに適合しており、ｇ）電荷制御電極の周りに誘電体材料を形成する、ことを包含する。
【実施例】
【００１２】
本発明の実施例は半導体装置を対象とする。この半導体装置は、好ましくはパワー半導体装置である。このような半導体装置の例は、垂直ＭＯＳＦＥＴ（例えば、プレーナゲート又はトレンチゲート垂直ＭＯＳＦＥＴ）、側面ＭＯＳＦＥＴ、バイポーラトランジスタ、パワーダイオード等を含む。
【００１３】
半導体装置は、シリコン又はガリュームヒ素基板のような半導体基板を含む。半導体基板は、第１の導電型式の領域（例えば、Ｎ型式領域）を含み、また主表面を含むことができる。第２の導電型式の領域（例えば、Ｐ型式領域）もまた、半導体基板内に形成される。
【００１４】
発明の実施例においては、半導体装置は１つ又はそれより多くの電荷制御電極を含む。電荷制御電極は、半導体材料内の電界を制御するためゲート、ソース、及びドレインとは異なる電位でバイアスをされることができる。いくつかの実施例において、これらの電荷制御電極は、「フィールドプレート（ｆｉｅｌｄ ｐｌａｔｅ）」と呼ばれることがある。電荷制御電極の間隔及び配列は、種々の縞状又はセル状デザインにセットアップできる。いくつかの実施例において、各電荷制御電極の側壁は本質的に平行である。
【００１５】
好ましい垂直半導体装置実施例においては、電荷制御電極は積み重ねられ、半導体基板内に埋め込まれる。電荷制御電極の積み重ねは、一般に半導体基板の主表面に対して垂直の向きである。誘電体材料が、積み重ねられた電荷制御電極の各々の周りに配置され、電荷制御電極の各々を半導体基板内の半導体材料から分離する。水平半導体装置実施例においては、電荷制御電極は半導体基板の上又は中に横方向に配置することができ、積み重ねる必要がない。垂直及び水平実施例のいずれにおいても、複数の電荷制御電極の方向は一般にドリフト領域の電流の流れの方向に平行にすることができる。
【００１６】
発明のいくつかの実施例において、第１、第２、第３等複数の電荷制御電極が存在するかも知れない。各複数の電荷制御電極は別個の誘電体材料構造の中に埋めることができる。これらの異なる複数の電荷制御電極は半導体基板の中の如何なる適当な場所にも位置させることができる。例えば、垂直ＭＯＳＦＥＴ装置において、異なる複数の積み重ねられた電荷制御電極は装置の一つのゲートの下に配置でき、及び／又はゲートの側方に配置できる。異なる複数の電荷制御電極は、半導体基板内の電界を変えるため相互に独立して又は一緒に機能できる。
【００１７】
複数の電荷制御電極における各電荷制御電極は、同じ複数の電荷制御電極における他の電荷制御電極とは異なるバイアスをされるのに適合している。異なるバイアスをされた電荷制御電極は、半導体基板内の電界の調節に使用できる。垂直ＭＯＳＦＥＴ装置が閉塞状態にある時、例えば、複数の電荷制御電極内の電荷制御電極は、半導体基板のドリフト領域内で電界を本質的に均一でかつ高く維持するため異なるバイアスをされることができる。ドリフト領域内で本質的に均一な電界を維持することにより、垂直ＭＯＳＦＥＴ装置の降伏電圧は増加する。ドリフト領域は、装置の降伏電圧特性を妥協させることなく、半導体装置のオン−抵抗を減少させるため高度にドープされることができる。従って、発明の実施例においては、高い降伏電圧及び／又は低いオン−抵抗特性をもつ半導体装置が生産される。
【００１８】
発明の実施例は、従来の半導体装置（例えば、垂直ＭＯＳＦＥＴ装置）に対していくつかの利点をもつ。例えば、発明の実施例においては、電荷制御電極は半導体基板における電荷散布のために使用される。装置のドリフト領域における電荷散布は、電荷制御電極のバイアスにより制御され、これは正確にセットできる。この結果、半導体基板における最大電界は、スーパージャンクション装置により達成可能な最大の実際的電界の約２ｘ１０５Ｖ／ｃｍより遥かに大きくできる。発明の実施例においては、半導体基板において創ることのできる最大電界は、電荷制御電極の電圧を支持するため電荷制御電極を取り巻いている誘電体材料の能力によってのみ制限される。発明の実施例において達成可能な最大電界は、スーパージャンクション装置において達成可能な値、３．５ｘ１０５Ｖ／ｃｍを容易に超えることができる。提案されている構造の別の利点は、半導体基板の中に比較的狭い電荷分布領域を容易に作れることである。これは半導体基板の使用法及び効率を改善する。また、発明の実施例による半導体装置は、反対の導電型式の正確にドープされた複合バッファ層の使用を必要としない。従って、反対の導電型式の正確にドープされた領域の製造に関連する問題は、減少又は除去される。さらに、発明の実施例においては、半導体装置は低から中間電圧範囲における降伏レーティングを持ち、一方では低いオン−抵抗を示す。例えば、１５０Ｖ Ｎ−チャネルパワーＭＯＳＦＥＴに対して、発明の実施例の単位面積当たりのオン抵抗は、従来の１５０Ｖ Ｎ−チャネルパワーＭＯＳＦＥＴの単位面積当たりのオン−抵抗より５０％少なくシミュレートされた。スーパージャンクション装置は、低いオン−抵抗特性を持っているが、スーパージャンクション装置の正確なドーピングの要求は、これら装置の降伏電圧格付けを中間電圧範囲（例えば、＜２００Ｖ）に下げるのを妨げてきた。拡散されたＰ／Ｎコラム（ｃｏｌｕｍｎｓ）が使用される電圧が低いほど、要求されるピッチは小さい。熱処理はこのような小さなピッチ構造の形成を困難にしているが、それは不可避なドーパント間拡散（ｉｎｔｅｒ−ｄｏｐａｎｔ ｄｉｆｆｕｓｉｏｎ）問題の故である。発明の実施例はこのような制約を持たない。
【００１９】
図１は、発明の実施例によるトレンチＭＯＳＦＥＴ装置２００の横断面を示す。このＭＯＳＦＥＴ装置２００は、主表面２５２をもつ半導体基板２５０を含む。この半導体基板２５０は第１の導電型式である。この例において、第１の導電型式はＮ型式であり、また半導体基板２５０は、Ｎ−ドリフト領域２４０及びＮ＋ドレイン領域２１８を含む。ドリフト領域２４０は、垂直ＭＯＳＦＥＴ装置における「エピタキシャル」又は「エピ」層に対応させることができる。ドレイン電極２２６はドレイン領域２１８に隣接し、またトレンチＭＯＳＦＥＴ装置２００のためのドレイン端末として使用しても良い。
【００２０】
トレンチＭＯＳＦＥＴ装置２００は、第２の導電型式のウエル（ｗｅｌｌ）領域２３０及びウエル領域２３０の中に形成されたソース領域３２２を含む。この例において、第２の導電型式はＰ−型式であり、またソース領域３２２はＮ＋ドーピングを持つ。Ｐ＋ヘビーボディー（ｈｅａｖｙ ｂｏｄｙ）領域２４６もまた、半導体基板２５０の中に形成しても良い。
【００２１】
ゲート構造２３６はトレンチ２１０（ｂ）の中に形成され、それ故にトレンチゲート構造と考えても良い。ゲート構造２３６は、ドープされ又はドープされないポリシリコン、又は金属（例えば、耐熱金属）を含む如何なる適当な導電性材料を包含しても良い。この例において、ゲート構造２３６は、トレンチ２１０（ｂ）の中の誘電体材料２０６（ｂ）の中のＵ溝を満たす。他の実施例において、ゲート構造は誘電体材料中のＶ溝を満たすこともできるであろう。ゲート構造２３６を取り巻く誘電体材料２０６（ｂ）は、１つ又はそれよリ多くの、例えば、二酸化シリコン、窒化シリコン、ガラス、等を包含しても良い。
【００２２】
誘電体キャップ構造２０８は、ゲート構造２３６をソース領域２３２から隔離するため覆う。誘電体キャップ構造２０８は、例えば、ホウケイ酸ガラスを包含しても良い。ソース接点層２０２は、Ｎ＋ソース領域２３２と接触できる。このソース接点層２０２は、タングステン、又はポリサイド（ｐｏｌｙｃｉｄｅ）のような材料を包含できる。ソース金属層２４２は、アルミニュウムのような金属を包含してもよく、また誘電体キャップ構造２０８と同様に、ソース接点層２０２を覆うことができる。
【００２３】
複数のトレンチ２１０（ａ）−２１０（ｃ）が半導体基板２５０に形成される。トレンチ２１０（ａ）−２１０（ｃ）の各々は、主表面２５２からドリフト領域２４０の中に延びる。トレンチ２１０（ａ）−２１０（ｃ）の底部は、ドレイン領域２１８より上にあるが、ドレイン領域２１８の中に延びることができる。
【００２４】
異なる複数の電荷制御電極がＭＯＳＦＥＴ装置の中に存在する。各電荷制御電極は、如何なる適当な材料で形成されても良い。例えば、電荷制御電極はドープされ又はドープされないポリシリコン、又は金属から形成できる。
【００２５】
図１に示す例においては、第１の複数の電荷制御電極２１２（ａ）−２１２（ｂ）、第２の複数の電荷制御電極２１４（ａ）−２１４（ｂ）、及び第３の複数の電荷制御電極２１６（ａ）−２１６（ｂ）はそれぞれ第１、第２、及び第３のトレンチ２１０（ａ）−２１０（ｃ）に配置される。共通のトレンチ内の電荷制御電極は、積み重ねられた関係に示される。これら電荷制御電極は、相互から及びＮ−ドリフト領域２４０から、トレンチ２１０（ａ）−２１０（ｃ）の各々の内の誘電体材料２０６（ａ）−２０６（ｃ）により分離される。異なる複数の電荷制御電極内の電荷制御電極は、主表面２５２から同じ垂直距離とすることができる。例えば、電荷制御電極２１２（ａ），２１４（ａ），及び２１６（ａ）は、半導体基板２５２内の同じ垂直位置とすることができる。
【００２６】
この例において、各トレンチにおける各複数の電荷制御電極は２つの電荷制御電極からなる。２つの電荷制御電極は、図１に示される実施例においてトレンチ２１０（ａ）−２１０（ｃ）の各々に示されるが、如何なる適当な数の電荷制御電極も発明の実施例の各トレンチにおいて存在できることを理解すべきである。例えば、発明のいくつかの実施例において、３，４，５、等の垂直に積み重ねられた電荷制御電極が各トレンチに存在する。一般に、もしより多くの電荷制御電極が電荷制御電極の積み重ね当たりに存在すれば、より均一な電界をドリフト領域に作ることができる。
【００２７】
他の実施例（例えば、電界効果トランジスタ実施例）において、装置のドリフト領域に埋め込まれた１つの電荷制御電極（例えば、トレンチ当たり）が存在できる。この１つの電荷制御電極は、ゲート電極の直接下に配置されてもよく又はゲート電極の側方に配置することもできるであろう。電界効果トランジスタにおいて、１つ又はそれより多くの電荷制御電極は、好ましくはソース接点金属、ゲート電極及び／又はドレイン電極とは異なる電位にバイアスする。
【００２８】
ゲート電極を含むＭＯＳＦＥＴ装置実施例において、１つ又はそれより多くの電荷制御電極は、如何なる適当な領域にも位置させることができる。例えば、電荷制御電極は、例えば、（ｉ）ゲート電極の一方又は両側でゲート電極の直接下ではない、（ｉｉ）ゲート電極の直接下だけであるが、ゲート電極の両側ではない、又は（ｉｉｉ）ゲート電極の直接下でかつゲート電極の両側である。上に記した様にゲート電極はトレンチに入れられ又はプレーナで良い。
【００２９】
電荷制御電極２１２（ａ）−２１２（ｂ），２１４（ａ）−２１４（ｂ），２１６（ａ）−２１６（ｂ）の各々は、半導体基板２５０の中又は上に形成しても良いバイアス素子（示されず）を用いて個々にバイアスできる。バイアス素子は、電荷制御電極２１２（ａ）−２１２（ｂ），２１４（ａ）−２１４（ｂ），２１６（ａ）−２１６（ｂ）を、ソース接点金属２０２、ゲート電極２３６及び／又はドレイン電極２２６とは異なる電位にバイアスをすることができる。如何なる適当なバイアス素子も電荷制御電極をバイアスをするため使用できる。例えば、バイアス素子は、分圧器において異なる抵抗値をもつ抵抗器であることができる。代わりに、バイアス素子は、異なる電圧格付けをもつ一連のダイオードも使用できよう。適当なダイオードの例は、米国特許第５，０７９，６０８号に見出すことができ、これはその全体をここに組み入れる。いくつかの実施例において、バイアス素子は電荷制御電極に結合させても良い。例えば、ソース電極２４２は、電荷制御電極２１２（ａ）−２１２（ｂ），２１４（ａ）−２１４（ｂ），２１６（ａ）−２１６（ｂ）に適切なバイアス電圧を与えるためにバイアス素子とタップ接続することもできよう。バイアス素子は、ゲート電極２１６、又はドレイン電極２２６に結合することもできよう。
【００３０】
各トレンチ中のバイアスされた電荷制御電極２１２（ａ）−２１２（ｂ），２１４（ａ）−２１４（ｂ），２１６（ａ）−２１６（ｂ）は、半導体基板２５０のドリフト領域２４０内の電界を変えるのに使用できる。装置２００が閉塞状態にある時は、バイアスされた電荷制御電極２１２（ａ）−２１２（ｂ），２１４（ａ）−２１４（ｂ），２１６（ａ）−２１６（ｂ）は、ドリフト領域２４０内の電界を変え、そのため、もし電荷制御手段がドリフト領域２１８に存在しないとすれば、結果として生じるドリフト領域２４０における電界プロファイルはより高く、かつより均一になる。好ましくは、バイアスされた電荷制御電極２１２（ａ）−２１２（ｂ），２１４（ａ）−２１４（ｂ），２１６（ａ）−２１６（ｂ）は、ドリフト領域２４０内の電界を変え、そのためドリフト領域２１８の本質的部分を相当の又は少なくとも電流がソース領域２３２からドレイン領域２１８へドリフト領域２４０を通って流れる地帯において、電界は高くかつ本質的に均一である。
【００３１】
ドリフト領域における電界は、次の方程式により支配することができ、ここにＥは電界、Ｖｓは半導体基板におけるある点における電圧、ＶｃｃＥは電荷制御電極における電圧、及びｄは半導体基板における当該点と電荷制御電極との間の誘電体材料の厚みである。
【００３２】
【数１】
Figure 2005507160
【００３３】
例示的な例において、図１を参照すると、ドリフト領域２４０における約３．０ｘ１０５Ｖ／ｃｍの一般に一定の電界は、電荷制御電極２１４（ａ）−２１４（ｂ），２１６（ａ）−２１６（ｂ）を使用して作ることができる。トレンチ２１０（ｂ），２１０（ｃ）における誘電体材料２０６（ｂ），２０６（ｃ）の厚みｔは約１ミクロンで良い。ドリフト領域２４０における点Ａにおいて、半導体は約４０Ｖの電位を持つことができ、一方ドリフト領域２４０における点Ｂにおける電位は約６０Ｖである。水平方向に向いたドリフト領域２４０における約３．０ｘ１０５Ｖ／ｃｍの電界を一定に維持するために、それぞれのトレンチ２１０（ｂ），２１０（ｃ）における第１の電荷制御電極２１４（ａ），２１６（ａ）は、１０ｖにバイアスすることができ、一方第２の電荷制御電極２１４（ｂ），２１６（ｂ）は３０ｖにバイアスすることができる。この例で示した様に、異なる、個々の電荷制御電極に印加されるバイアス電圧はＰボディー／Ｎ−ドリフトジャンクションからドレイン領域の方へ増加することができる。この例に示すように、いくつかの実施例においては、半導体基板において同じ垂直位置にあるけれども、異なる複数の電荷制御電極内にある電荷制御電極は、およそ同じ電圧にバイアスすることができる。例えば、図１のＭＯＳＦＥＴ装置２００において、低い方の電荷制御電極２１２（ｂ），２１４（ｂ），２１６（ｂ）は同様にバイアスできる。しかし、いくつかの実施例においては、低い方の電荷制御電極２１２（ｂ），２１４（ｂ），２１６（ｂ）に印加されるバイアス電圧は、高い方の電荷制御電極２１２（ａ），２１４（ａ），２１６（ａ）に印加されるバイアス電圧とは異なるであろう。
【００３４】
半導体装置のドリフト領域において異なるバイアスをした電荷制御電極の使用は、ドリフト領域を横切る電界プロファイルを「平坦にする」（電荷制御電極のないドリフト領域に存在するであろう電界プロファイルと比較して）。もし電荷制御電極が存在しなければ、電界プロファイルはドリフト領域を横切って「三角」であろう。従来の装置において、電界は、ボディー／ドリフト又はウエル／ドリフトＰＮジャンクションにおいて最大で、ドレイン領域において最少である。電界プロファイルは、次にＰＮジャンクションからドレイン領域へ線形に減少する。本発明者は、半導体装置のドリフト領域を横切るより平坦でかつより高い電界プロファイルは増加した降伏電圧を導くことを決定した。ドリフト領域におけるより平坦でより高い電界は電荷制御電極を使用して作ることができる。一般に、ドリフト領域におけるより異なるバイアスの電荷制御電極の使用は、ドリフト領域におけるより均一な電界を生じる結果となる。
【００３５】
例示的に、図２（ａ）は、２つの積み重ねられた電荷制御電極を持つ垂直トレンチパワーＭＯＳＦＥＴ装置を通る電界及び降伏電位対垂直距離のグラフを示す。このグラフはコンピュータシミュレーションの結果である。ｘ軸上の低い方の値（即ち、Ｙ（ミクロン）はＭＯＳＦＥＴ装置のソース領域に最も近い半導体基板の中の点（複数）を表し、一方高い方の値はドレイン領域に最も近い点（複数）を表す。グラフのｘ軸上の値は半導体基板の中の一つの特定の垂直位置を表す。
【００３６】
図２（ａ）に示すグラフは、２つの線を持ち、距離の関数としての電界（Ｅｍ）の第１の線１２と距離の関数としての降伏電位を示している第２の線１４である。第１の線１２は、半導体基板（例えば、Ｐウエル／Ｎドリフトダイオード）の中のＰＮジャンクションにおける電界に対応するピーク１６（ａ）を含む。ピーク１６（ｂ）は、第１の電荷制御電極（例えば、図１の電荷制御電極２１６（ａ））に起因する局地最大電界に対応することができる。第１の電荷制御電極は、例えば、２５Ｖにバイアスしても良い。ピーク１６（ｂ）は、第２の電荷制御電極（例えば、図１の電荷制御電極２１６（ｂ））に起因する局地最大電界に対応することができる。第２の電荷制御電極は、例えば、６４Ｖにバイアスしても良い。図２（ａ）に示す様に、第１の線１２は一般に台形を持つ。それは、電荷制御電極とＰＮジャンクションが存在する所に局地最大点を持ち、また局地最大点の間に鞍部を持つ。もしより多くの電荷制御電極が使用されると、台形の頂部はより平坦になり又鞍部はより少なくなるであろう。第２の線１４は、降伏電位はＰＮジャンクションの近くでより小さくなり、又半導体装置のドリフト領域に接近するとより大きくなることを示す。第２の線１４により示される様に降伏電位はドリフト領域を通り緩やかに上昇する。
【００３７】
これと比較して、図２（ｂ）は、コンピュータシミュレーションにより作られるような、従来の垂直ＭＯＳＦＥＴ装置（電荷制御電極無しの）のための電界及び降伏電位対垂直距離のグラフを示す。このグラフは、第１の線２２及び第２の線２４を含む。第１の線２２は電界対距離の関数であり、一方第２の線２４は降伏電圧対距離の関数である。第１の線２２により示される様に、最大２６電界がＭＯＳＦＥＴ装置におけるＰＮジャンクションに存在し、また電界はドレイン領域の方に減少する。第１の線２２は、半導体装置の厚みを通る電界プロファイルは、図２（ａ）に示すような一般に平坦の代わりに「三角」である。第２の線２４は、降伏電圧はドレイン領域を通り速やかに上昇することを示す。
【００３８】
降伏電位対距離のためのグラフ関数の比較は、降伏電位は、発明の実施例によるＭＯＳＦＥＴ装置よりも、従来のＭＯＳＦＥＴ装置においてドレイン領域の方へ速やかに上昇することを示している。例えば、図２（ａ）における線１４と図２（ｂ）における線２６を比較する。コンピュータシミュレーションは、発明の実施例では、電荷制御電極を持たないＭＯＳＦＥＴ装置よりも、より高い降伏電圧を持つであろうことを示している。例えば、コンピュータシミュレーションは、同じドリフト領域キャアリヤ濃度に対して、従来のＭＯＳＦＥＴ装置の降伏電圧は約８０Ｖであり一方電荷制御電極を持つＭＯＳＦＥＴ装置の降伏電圧は約１３８Ｖと推定されたことを示している。
【００３９】
電荷制御電極を持つ種々の他の装置実施例は図３から６を参照して説明できる。
【００４０】
図３は、発明の別の実施例による垂直ＭＯＳＦＥＴ１００を示す。この垂直ＭＯＳＦＥＴ１００もまたＰ＋ウエル領域及びＮ＋ソース領域をその中に形成した半導体基板１５０を含む。Ｐ＋ボディー領域１４６もまたＮ＋ソース領域１３２に最も近くにある。ドレイン領域１１８及びドリフト領域１４０もまた半導体基板１５０の中に存在する。ドレイン電極１２６はＮ＋ドレイン領域１１８を含み、しかるにソース金属１０２はＮ＋ソース領域１３２を含む。この図において、垂直ＭＯＳＦＥＴ１００は、ゲート酸化物１２２に取り巻かれたプレーナゲート構造１２０を持つ。また、この例において、プレーナゲート構造１２０真下には電荷制御電極はない。
【００４１】
２つのトレンチ１１０（ａ）−１１０（ｂ）がそれぞれゲート構造１２０の反対側に配置される。各トレンチ１１０（ａ）−１１０（ｂ）は、積み重ねられた、電荷制御電極１１２（ａ）−１１２（ｂ），１１４（ａ）−１１４（ｂ）を含み、これらは相互から又ドリフト領域１４０の中の半導体材料から誘電体材料１０６（ａ），１０６（ｂ）により隔離される。上に記した様に、この例では、２つの電荷制御電極１１２（ａ）−１１２（ｂ），１１４（ａ）−１１４（ｂ）がトレンチ当たり又は複数の電荷制御電極当たりに存在するが、他の実施例においては、３，４，５、等、又はそれより多くの電荷制御電極がトレンチ当たり又は複数の電荷制御電極当たりに存在しても良い。
【００４２】
電荷制御電極１１２（ａ）−１１２（ｂ），１１４（ａ）−１１４（ｂ）は、垂直ＭＯＳＦＥＴ装置１００のドリフト領域１４０内の電界を本質的に均一に形成するため適切にバイアスされることができる。ダイオード又は分圧器のようなバイアス素子（示されず）が、電荷制御電極１１２（ａ）−１１２（ｂ），１１４（ａ）−１１４（ｂ）を適切にバイアスするため使用できる。バイアス素子は、垂直ＭＯＳＦＥＴ装置１００のソース、ゲート、又はドレインに結合できる。
【００４３】
図４は、発明の実施例によるパワーダイオード８０を示す。パワーダイオード８０は、第１の導電型式の第１の領域８６及び第２の導電型式の第２の領域８２を持つ半導体基板８５を含む。この例において、第１の領域８６はＮドーピングを持ち、また第２の領域８２はＰ＋ドーピングを持つ。半導体基板８５はまた、第１の導電型式（即ち、Ｎ＋領域）の接点領域８４を含む。
【００４４】
複数のトレンチ９８（ａ）−９８（ｄ）が半導体基板８５の中に形成される。各トレンチ９８（ａ）−９８（ｄ）は、半導体基板８５の主表面から所定距離半導体基板８５の中ヘ延びても良い。
【００４５】
各トレンチ９８（ａ）−９８（ｄ）は、複数の積み重ねられた、電荷制御電極９０（ａ）−９０（ｂ），９２（ａ）−９２（ｂ），９４（ａ）−９４（ｂ），９６（ａ）−９６（ｂ）を含む。以前に説明した実施例の様に、電荷制御電極はバイアス素子（示されず）を使用して異なるバイアスをしても良い。誘電体材料８８（ａ）−８８（ｄ）（例えば、二酸化シリコン）は、電荷制御電極９０（ａ）−９０（ｂ），９２（ａ）−９２（ｂ），９４（ａ）−９４（ｂ），９６（ａ）−９６（ｂ）を第１の導電型式の第１の領域８６における半導体材料から隔離するためトレンチ９８（ａ）−９８（ｄ）の各々の中に存在しても良い。
【００４６】
異なるバイアスをされた電荷制御電極９０（ａ）−９０（ｂ），９２（ａ）−９２（ｂ），９４（ａ）−９４（ｂ），９６（ａ）−９６（ｂ）は、パワーダイオード８０の降伏電圧を増加させるため第１の導電型式の第１の領域８６の至る所に均一の電界を形成できる。従来の実施例の様に、第１の導電型式の第１の領域８６は、パワーダイオードの順方向バイアス状態における抵抗を減少させ、一方ではパワーダイオードの逆バイアス状態における閉塞電圧を増加させるため、より重くドープされることができる。
【００４７】
図５は、発明の実施例によるバイポーラトランジスタ３００の横断面を示す。バイポーラトランジスタ３００は、Ｎ−ドリフト領域（又はＮ−エピ領域）３４０及びＮ＋領域３１８を持つ半導体基板３５０を含む。
【００４８】
半導体基板３５０はまた、Ｐベース領域３３０内に形成されたＮエミッタ領域３３２を含む。ベース金属３４２はＰベース領域３３０に結合されまたエミッタ金属３０２はエミッタ領域３３２に結合される。Ｎコレクタ領域３１６及びコレクタ金属３２６はエミッタ金属３０２及びＮエミッタ領域３３２から間隔を置いている。
【００４９】
レベル間（ｉｎｔｅｒｌｅｖｅｌ）誘電体層３０６は、ベース金属３４２及びエミッタ金属３０２を隔離する。レベル間誘電体層３０６はまたバイアスされた電荷制御電極３１４（ａ），３１４（ｂ）をカプセルに封じ込める。バイアス素子（示されず）は電荷制御電極３１４（ａ），３１４（ｂ）を異なる電位でバイアスするのに適合している。バイアス素子は、ベース金属３４２、ソースエミッタ金属３０２、又はコレクタ金属３２６に結合しても良い。電荷制御電極３１４（ａ），３１４（ｂ）が正しくバイアスされる時は、これらはＰベース領域３３０とＮコレクタ領域３１６との間のドリフト領域３４０の地域内の電界を制御できる。
【００５０】
代わりの実施例において、電荷制御電極３１４（ａ），３１４（ｂ）は、バイポーラトランジスタ３００のドリフト領域３４０の中に埋め込むこともできよう。誘電体材料は、埋め込まれた電荷制御電極を覆うことができる。
【００５１】
図６は、発明の実施例による側面ＭＯＳＦＥＴ装置４００を示す。側面ＭＯＳＦＥＴ装置４００は、Ｎ−ドリフト領域４４０とＮ＋領域４１８を持つ半導体基板４５０を含む。Ｐ−ウェル領域４３０が半導体基板４５０の中に形成される。Ｐ＋ボディー領域４３０及びＮ＋ソース領域４３２はＰ−ウェル領域４３０内に形成される。Ｎ＋ドレイン領域４２８は、Ｐ−ウェル領域４３０からドリフト領域４４０により分離される。ソース金属４４２及びドレイン金属４２６はそれぞれＮ＋ソース領域４３２及びＮ＋ドレイン領域４２８に結合される。
【００５２】
プレーナゲート構造４１６が、Ｎ＋ソース領域４３２とＮ＋ドレイン領域４２８との間にある。バイアスされた電極４１４（ａ），４１４（ｂ）は、半導体基板４５０の主表面から間隔を置いている。バイアスされた電極４１４（ａ），４１４（ｂ）及びプレーナゲート構造は、レベル間誘電体層４０６により覆われる。バイアス素子（示めされず）が電極４１４（ａ），４１４（ｂ）をバイアスするため使用されても良い。
【００５３】
代わりの実施例において、電荷制御電極４１４（ａ），４１４（ｂ）は、ＭＯＳＦＥＴ装置４００のドリフト領域４４０の中に埋め込まれることもできよう。誘電体材料が埋め込まれた電荷制御電極を覆うことができる。
【００５４】
発明の他の実施例は、電荷制御電極を持つ半導体装置を形成するための方法を対象とする。例えば、いくつかの実施例において、第１の導電型式の第１の領域を持つ半導体基板が得られる。第２の導電型式の第２の領域が半導体基板の中に形成される。第２の導電型式の第２の領域の形成の前又は後に、第１の電荷制御電極及び第２の電荷制御電極が形成される。第１及び第２の電荷制御電極は相互に隣接しかつ半導体基板の中又は半導体基板の上に形成しても良い。第１の電荷制御電極は第１の電荷制御電極とは異なるバイアスに適合している。
【００５５】
積み重ねられた電荷制御電極を半導体基板におけるトレンチ内に形成するための例示的方法実施例は図７（ａ）から７（ｂ）を参照して説明できる。
【００５６】
図７（ａ）を参照すると、半導体基板５００は最初に得ることができ、トレンチ５０２は半導体基板５００の中にエッチングできる。異方性エッチング工程がトレンチ５０２を形成するため使用できる。トレンチ５０２を形成した後、第１の酸化物層５０４がトレンチ５０２の壁の上及び半導体基板５００の主表面の上に形成される。第１の酸化物層５０２は、例えば、酸化工程又は化学蒸着法（ＣＶＤ）のような付着工程により形成できる。
【００５７】
図７（ｂ）を参照すると、酸化物層５０４を形成した後、ポリシリコン層５１０が半導体基板５００の上に形成でき、そのためトレンチ５０２はポリシリコンで満たされる。トレンチ５０２を満たすポリシリコンは、第１の電荷制御電極（示されず）を形成するため使用できる。
【００５８】
図７（ｃ）を参照すると、ポリシリコン層５１０を形成した後、第１の電荷制御電極５０８を形成するためポリシリコンくぼみエッチ（ｅｔｃｈ）が遂行される。典型的に、ポリシリコン層５１０は、ドライＲＩＥ（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈ）エッチ工程でエッチされる。図７（ｃ）に示す様に、作られる電荷制御電極５０８は、半導体基板５００の主表面より十分の下に配置され、また半導体基板５００内に埋め込まれる。
【００５９】
図７（ｄ）を参照すると、第１の電荷制御電極５０８を形成した後、トレンチ５０２の空の空間を満たすため、誘電体層５１４を半導体基板５００上に付着させることができる。誘電体層５１４は、例えば、ＢＰＳＧ（ホウケイ酸ガラス）又はＢＳＧ（ボロシリケートガラス）のようなガラスを包含しても良い。もし、ガラスが使用されると、このガラスは、例えば、これに続くリフロー（ｒｅｆｌｏｗ）ステップをもつ化学蒸着工程を使用して付着させることができる。リフローステップにおいては、ガラスを流すため全体の構造が加熱されそのためガラスはトレンチ５０２の空の空間を満たすことができる。代わりに、シリコン酸化物又は窒化シリコンが誘電体層５１４に使用できよう。
【００６０】
図７（ｅ）を参照すると、誘電体層５１４を付着させた後、それは別のくぼみエッチ工程において適当なエッチアント（ｅｔｃｈａｎｔ）を用いてエッチされる。誘電体層５１４は、誘電体構造５１６が第１の電荷制御電極５０８の上にあるようにエッチされる。誘電体構造５１６は、第１の電荷制御電極５０８と後で形成される第２の電荷制御電極（示されず）との間の障壁として役立つことができる。
【００６１】
図７（ｆ）を参照すると、誘電体構造５１６を形成した後、第２の酸化物層５１８が、半導体基板５００上に形成されることができる。前に説明した第１の酸化物層の様に、第２の酸化物層５１８は、酸化工程又は化学蒸着工程（例えば、ＣＶＤ）を使用して形成できる。
【００６２】
図７（ｇ）を参照すると、第２の酸化物層５１８を形成した後、別のポリシリコン層５２０を半導体基板５００上に形成できる。ポリシリコン層５２０は、前に説明したポリシリコン層と同じ又は異なる方法で形成できる。
【００６３】
図７（ｈ）を参照すると、ポリシリコン層５２０を形成した後、第２の電荷制御電極５２２を形成するため別のエッチ工程が遂行される。この例において、第２の電荷制御電極５２２は半導体基板５００の主表面５３０より下に配置される。第１及び第２の電荷制御電極５０８、５２２は、相互からかつ半導体基板５００における半導体材料から誘電体材料により分離される。
【００６４】
図７（ｉ）を参照すると、第２の電荷制御電極５２２が形成された後、第２の酸化物層５１８の一部分を除去することができ、そのため残りの部分は半導体基板５００の主表面より下にある。ここに記載される一般工程シーケンスが、追加の電荷制御電極を第２の電荷制御電極５２２の上部に、又は側面に形成するため使用できるであろうことは明白である。
【００６５】
第１及び第２の電荷制御電極５０８、５２２が形成された後、ＭＯＳＦＥＴ装置（例えば、ウエル形成、ボディー形成、ソース形成、等）を形成するため使用される周知の工程が図７（ｉ）に示す構造上に遂行できる。代わりに、ウエル形成、ボディー形成、ソース形成のような１つ又はそれより多くのＭＯＳＦＥＴ装置工程が、第１及び／又は第２の電荷制御電極５０８、５２２の形成前に遂行できる。
【００６６】
ウエル領域、ゲート構造、ソース領域、及びヘビーボディー（ｈｅａｖｙ ｂｏｄｉｅｓ）の形成に関する追加の詳細は、ブライアン スッツェキモ、ドチャウ、ステイーブンサップ、アイザックベンキュア、及びデイーンエドワードプロブストによる「電界効果トランジスタ及びその製造の方法」と題する米国特許出願第０８／９７０，２２１号に提供されている。この出願は、本出願の譲受人と同じ譲受人に譲渡され、またこの出願は、あらゆる目的のためその全体をここに引用して組み入れる。
【００６７】
図７（ａ）から図７（ｉ）を参照して述べた工程シーケンスはまた、ゲート構造をもつトレンチ及びトレンチの中の電荷制御電極を形成するため使用できる。例えば、図７（ｈ）に示す電荷制御電極５２２は、電荷制御電極の代わりにゲート構造として形成できるであろう。この場合、形成されたゲート構造の下に１つの電荷制御電極５０８があるであろう。
【００６８】
いくつかの実施例において、主表面、ドリフト領域、及びドレイン領域をもつ第１の導電型式の半導体基板を準備することにより電界効果トランジスタが形成できる。第２の導電型式のウエル領域が半導体基板の中に形成され、また第１の導電型式のソース領域がウエル領域の中に形成される。ソース領域が形成された後、ソース接点層がソース領域の上に形成される。これらのステップの前又は後に、ゲート電極がソース領域に隣接して形成される。ソース領域及び／又はゲート電極が形成される前又は後に、１つ又はそれより多くの電荷制御電極が形成されまたドリフト領域内に埋め込まれる。各電荷制御電極は、ゲート電極又はソース接点層とは異なる電位にバイアスされるのに適合しており、また各電荷制御電極はドリフト領域内の電界を制御するのに適合している。誘電体材料が電荷制御電極の周りに１つ又はそれより多くのステップで形成される。電荷制御電極の形成及び電荷制御電極を覆う誘電体材料は図７（ａ）から図７（ｉ）に示される。
【００６９】
いくつかの特定の実施例が、上に示されかつ記載されたが発明の実施例はそれらには限定されない。例えば、示されかつ記載されたドーピング極性は反転することができ、及び／又は種々の素子のドーピング濃度は発明から逸脱することなく変更できることが理解される。
【００７０】
前述は、本発明のいくつかの好ましい実施例を対象としており、発明の他の及びさらなる実施例は発明の基本的範囲から逸脱することなく考え出すことができる。このような代わりの実施例は、本発明の範囲内に含まれることを意図している。さらに、発明の１つ又はそれ以上の実施例の特徴は、発明の他の実施例の１つ又はそれ以上の特徴と発明の範囲から逸脱することなく組み合わせることができる。例えば、図１の垂直装置はゲートの下に電荷制御電極を示さないが、発明の他の実施例においては電荷制御電極はゲートの下にあることができるであろう。
【図面の簡単な説明】
【００７１】
発明のこれら及び他の実施例は以下の図面及び詳細な説明を参照して記載される。
【図１】発明の実施例による垂直トレンチＭＯＳＦＥＴ装置の横断面図である。
【図２（ａ）】発明の実施例による垂直トレンチＭＯＳＦＥＴ装置における電界及び降伏電位対距離（ミクロン）のグラフである。
【図２（ｂ）】電荷制御電極のない従来の垂直トレンチＭＯＳＦＥＴ装置による垂直トレンチＭＯＳＦＥＴ装置における電界及び降伏電位対距離（ミクロンで）のグラフである。
【図３】発明の実施例による垂直プレーナＭＯＳＦＥＴ装置の横断面図である。
【図４】発明の実施例によるパワーダイオード装置の横断面図である。
【図５】発明の実施例によるバイポーラトランジスタの横断面図である。
【図６】発明の実施例による側面ＭＯＳＦＥＴの横断面図である。
【図７（ａ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。
【図７（ｂ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。
【図７（ｃ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。
【図７（ｄ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。
【図７（ｅ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。
【図７（ｆ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。
【図７（ｇ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。
【図７（ｈ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。
【図７（ｉ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。

Claims (32)

  1. 半導体装置であって、
    ａ）半導体基板と、
    ｂ）半導体基板の中の第１の導電性型式の第１の領域と、
    ｃ）半導体基板の中の第２の導電性型式の第２の領域と、
    ｄ）複数の電荷制御電極であって、当該複数の電荷制御電極における各電荷制御電極は、当該複数の電荷制御電極における他の電荷制御電極とは異なるバイアスをされるのに適合し、
    ｅ）積み重ねられた電荷制御電極の各々の周りに配置された誘電体材料と、
    を包含する半導体装置。
  2. 請求項１に記載の半導体装置であって、前記半導体装置がパワーダイオードである、半導体装置。
  3. 請求項１に記載の半導体装置であって、前記半導体装置がバイポーラトランジスタである、半導体装置。
  4. 請求項１に記載の半導体装置であって、前記半導体基板がトレンチを含み、かつ複数の電荷制御電極における電荷制御電極がトレンチ内に積み重ねられている、半導体装置。
  5. 半導体装置であって、前記複数の電荷制御電極が第１の複数の電荷制御電極であり、かつ半導体装置が第２の複数の電荷制御電極を含む、半導体装置。
  6. 請求項１に記載の半導体装置であって、前記第１の導電性型式がｎ型式であり、かつ第２の導電性型式はｐ型式である、半導体装置。
  7. 請求項１に記載の半導体装置であって、前記複数の電荷制御電極の各々がポリシリコンを有する、半導体装置。
  8. 請求項１に記載の半導体装置であって、前記複数の電荷制御電極が第１の領域内に一般に均一な電界を作るためにバイアスされる、半導体装置。
  9. 電界効果トランジスタであって、
    ａ）主表面、ドリフト領域、及びドレイン領域を持つ第１の導電性型式の半導体基板と、
    ｂ）半導体基板の中に形成された第２の導電性型式のウエル領域と、
    ｃ）ウエル領域の中に形成された第１の導電性型式のソース領域と、
    ｄ）ソース領域に隣接して形成されたゲート電極と、
    ｅ）ドリフト領域内に埋め込まれた複数の積み重ねられた電荷制御電極であって、そこに当該複数の積み重ねられた電荷制御電極の各々は、当該複数の電荷制御電極における他の電荷制御電極とは異なるバイアスをされるのに適合し、
    ｆ）積み重ねられた電荷制御電極の各々の周りに配置された誘電体材料と、
    を有する電界効果トランジスタ。
  10. 請求項９に記載の電界効果トランジスタであって、前記複数の積み重ねられた電荷制御電極がゲート電極の直接下にある、電界効果トランジスタ。
  11. 請求項９に記載の電界効果トランジスタであって、前記ゲート電極がトレンチに入れられたゲート電極である、電界効果トランジスタ。
  12. 請求項９に記載の電界効果トランジスタであって、さらに前記複数の電荷制御電極内の電荷制御電極をそれぞれバイアスできる複数のバイアス素子を有する、電界効果トランジスタ。
  13. 請求項９に記載の電界効果トランジスタであって、前記複数の積み重ねられた電荷制御電極がゲート電極の一つの側面に配置されている、電界効果トランジスタ。
  14. 請求項９に記載の電界効果トランジスタであって、前記複数の積み重ねられた電荷制御電極が第１の複数の積み重ねられた制御電極であり、かつ電界効果トランジスタは、さらに第２の複数の積み重ねられた制御電極を有する、電界効果トランジスタ。
  15. 請求項９に記載の電界効果トランジスタであって、前記複数の積み重ねられた電荷制御電極が半導体基板のドリフト領域内の電界プロファイルを調節するのに適合し、そのためドリフト領域の全体にわたって電界の大きさが一般に均一で、２ｘ１０5Ｖ／ｃｍを超える、電界効果トランジスタ。
  16. 請求項９に記載の電界効果トランジスタであって、さらにトレンチを含み、前記複数の積み重ねられた電荷制御電極内の電荷制御電極がトレンチ内に配置される、電界効果トランジスタ。
  17. 請求項９に記載の電界効果トランジスタであって、前記電界効果トランジスタがパワー金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である、電界効果トランジスタ。
  18. 半導体装置を形成する方法であって、その方法が、
    ａ）第１の導電性型式の第１の領域を持つ半導体基板を準備し、
    ｂ）半導体基板の中に第２の導電性型式の一つの領域を形成し、
    ｃ）第１の電荷制御電極を形成し、
    ｄ）第２の電荷制御電極を形成し、第１の電荷制御電極が第１の電荷制御電極バイアスをされるのに適合している、
    半導体装置を形成する方法。
  19. 請求項１８に記載の方法であって、さらに前記トレンチを半導体基板の中に形成し、かつ前記第１の電荷制御電極の形成が導電性材料をトレンチの中に付着させ、そして次に付着した導電性材料をエッチングすることを含む、半導体装置を形成する方法。
  20. 請求項１９に記載の方法であって、前記導電性材料が第１の導電性材料であり、かつ第２の電荷制御電極の形成がトレンチの中に第２の導電性材料を付着させ、そして付着した第２の導電性材料をエッチングすることを含む、半導体装置を形成する方法。
  21. 請求項１８に記載の方法であって、さらに
    前記半導体基板の中にトレンチされたゲート構造を形成することを含む、半導体装置を形成する方法。
  22. 請求項１８に記載の方法であって、前記第１及び第２の電荷制御電極がポリシリコンを含む、半導体装置を形成する方法。
  23. 請求項１８に記載の方法であって、前記方法が、さらに複数のバイアス素子を前記半導体基板の上又は内に形成することを含み、前記バイアス素子が、当該第１及び第２の電荷制御電極を異なる電圧にバイアスするのに適合している、半導体装置を形成する方法。
  24. 請求項１８に記載の方法であって、前記半導体装置が、パワーＭＯＳＦＥＴである、半導体装置を形成する方法。
  25. 電界効果トランジスタであって、
    ａ）主表面、ドリフト領域、及びドレイン領域を持つ第１の導電性型式の半導体基板と、
    ｂ）当該半導体基板の中に形成された第２の導電性型式のウエル領域と、
    ｃ）当該ウエル領域の中に形成された第１の導電性型式のソース領域と、
    ｄ）当該ソース領域に結合されたゲート接点層と、
    ｅ）当該ソース領域に隣接して形成されたゲート電極と、
    ｆ）当該ドリフト領域の中に埋め込まれた電荷制御電極であって、前記電荷制御電極がゲート電極又はソース接点層と異なる電位にバイアスされるのに適合し、かつドリフト領域の中の電界を制御するのに適合し、
    ｇ）当該電荷制御電極の周りに配置された誘電体材料と、
    を有する電界効果トランジスタ。
  26. 請求項２５に記載の電界効果トランジスタであって、さらに前記電荷制御電極を異なる電位にバイアスするのに適合したバイアス素子を有する、電界効果トランジスタ。
  27. 請求項２５に記載の電界効果トランジスタあって、前記ゲート電極がトレンチされたゲート電極である、電界効果トランジスタ。
  28. 請求項２５に記載の電界効果トランジスタあって、前記電荷制御電極がゲート電極の直接下にある、電界効果トランジスタ。
  29. 請求項２５に記載の電界効果トランジスタあって、前記電荷制御電極がゲート電極の直接下にあり、かつ前記ゲート電極がトレンチされたゲート電極である、電界効果トランジスタ。
  30. 電界効果トランジスタを形成する方法であって、
    ａ）主表面、ドリフト領域、及びドレイン領域を持つ第１の導電性型式の半導体基板を準備し、
    ｂ）当該半導体基板の中に第２の導電性型式のウエル領域を形成し、
    ｃ）当該ウエル領域の中に第１の導電性型式のソース領域を形成し、
    ｄ）当該ソース領域の上にソース接点層を形成し、
    ｅ）当該ソース領域に隣接してゲート電極を形成し、
    ｆ）当該ドリフト領域の中に電荷制御電極を形成し、前記電荷制御電極がゲート電極又はソース接点層と異なる電位にバイアスされるのに適合し、かつドリフト領域の中の電界を制御するのに適合し、
    ｇ）当該電荷制御電極の周りに誘電体材料を形成すること、を含む電界効果トランジスタを形成する方法。
  31. 請求項３０に記載の方法であって、前記ゲート電極がトレンチされたゲート電極である、電界効果トランジスタを形成する方法。
  32. 請求項３０に記載の方法であって、さらに
    バイアス素子を形成することを含み、前記バイアス素子が電荷制御電極をバイアスするのに適合している、電界効果トランジスタを形成する方法。
JP2003537103A 2001-10-17 2002-10-16 半導体装置および電界効果トランジスタならびにそれらの形成方法 Pending JP2005507160A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/981,583 US6677641B2 (en) 2001-10-17 2001-10-17 Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
PCT/US2002/033515 WO2003034470A2 (en) 2001-10-17 2002-10-16 Semiconductor structure with improved smaller forward voltage loss and higher blocking capability

Publications (2)

Publication Number Publication Date
JP2005507160A true JP2005507160A (ja) 2005-03-10
JP2005507160A5 JP2005507160A5 (ja) 2005-12-22

Family

ID=25528484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003537103A Pending JP2005507160A (ja) 2001-10-17 2002-10-16 半導体装置および電界効果トランジスタならびにそれらの形成方法

Country Status (8)

Country Link
US (3) US6677641B2 (ja)
JP (1) JP2005507160A (ja)
KR (1) KR100886420B1 (ja)
CN (1) CN100339959C (ja)
AU (1) AU2002335103A1 (ja)
DE (1) DE10297349T5 (ja)
TW (1) TW587328B (ja)
WO (1) WO2003034470A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529115A (ja) * 2003-12-30 2007-10-18 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
JP2012204529A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置及びその製造方法
KR101221242B1 (ko) 2005-08-09 2013-01-11 페어차일드 세미컨덕터 코포레이션 실드 게이트 전계 효과 트랜지스터 내에 인터폴리 유전체를형성하는 구조 및 방법
JP2016062981A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置及びその製造方法
JP7447769B2 (ja) 2020-11-13 2024-03-12 三菱電機株式会社 半導体素子、半導体装置

Families Citing this family (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7132712B2 (en) * 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US7221011B2 (en) 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
CN1179397C (zh) * 2001-09-27 2004-12-08 同济大学 一种制造含有复合缓冲层半导体器件的方法
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6555883B1 (en) * 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US6750524B2 (en) * 2002-05-14 2004-06-15 Motorola Freescale Semiconductor Trench MOS RESURF super-junction devices
US7576388B1 (en) * 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
WO2004032244A1 (ja) * 2002-10-04 2004-04-15 Shindengen Electric Manufacturing Co., Ltd. 半導体装置、半導体装置の製造方法
JP2004335990A (ja) * 2003-03-10 2004-11-25 Fuji Electric Device Technology Co Ltd Ｍｉｓ型半導体装置
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10339488B3 (de) * 2003-08-27 2005-04-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone
DE10339455B3 (de) * 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
US7142297B2 (en) * 2003-10-31 2006-11-28 Synopsys Switzerland Llc Method for simulating the movement of particles
US7368777B2 (en) * 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
DE102004005775B4 (de) * 2004-02-05 2009-10-22 Infineon Technologies Ag Halbleiterbauelement
US7268395B2 (en) * 2004-06-04 2007-09-11 International Rectifier Corporation Deep trench super switch device
US20050275037A1 (en) * 2004-06-12 2005-12-15 Chung Shine C Semiconductor devices with high voltage tolerance
EP3570374B1 (en) 2004-06-23 2022-04-20 pSemi Corporation Integrated rf front end
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE102004064308B3 (de) 2004-08-25 2018-10-31 Infineon Technologies Austria Ag Laterale Halbleiterdiode mit einer Feldelektrode und einer Eckstruktur
DE102004041198B4 (de) * 2004-08-25 2016-06-09 Infineon Technologies Austria Ag Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
JP4959928B2 (ja) * 2004-09-07 2012-06-27 株式会社東芝 絶縁ゲート型半導体装置
DE102004044619B4 (de) * 2004-09-13 2009-07-16 Infineon Technologies Ag Kondensatorstruktur in Grabenstrukturen von Halbleiterbauteilen und Halbleiterbauteile mit derartigen Kondensatorstrukturen und Verfahren zur Herstellung derselben
DE102004046697B4 (de) * 2004-09-24 2020-06-10 Infineon Technologies Ag Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
DE102004047772B4 (de) * 2004-09-30 2018-12-13 Infineon Technologies Ag Lateraler Halbleitertransistor
US7767527B2 (en) * 2004-09-30 2010-08-03 Infineon Technologies Ag Method for producing a vertical transistor component
US7265415B2 (en) * 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
DE102004057791B4 (de) * 2004-11-30 2018-12-13 Infineon Technologies Ag Trenchtransistor sowie Verfahren zu dessen Herstellung
FR2880193A1 (fr) * 2004-12-23 2006-06-30 St Microelectronics Sa Diode schottky a barriere verticale
US7250668B2 (en) * 2005-01-20 2007-07-31 Diodes, Inc. Integrated circuit including power diode
KR101236030B1 (ko) * 2005-04-06 2013-02-21 페어차일드 세미컨덕터 코포레이션 트랜치-게이트 전계효과 트랜지스터 및 그 형성 방법
US20060255401A1 (en) * 2005-05-11 2006-11-16 Yang Robert K Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
JP4955222B2 (ja) 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7535057B2 (en) * 2005-05-24 2009-05-19 Robert Kuo-Chang Yang DMOS transistor with a poly-filled deep trench for improved performance
CN101536163B (zh) 2005-06-10 2013-03-06 飞兆半导体公司 电荷平衡场效应晶体管
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US7282765B2 (en) * 2005-07-13 2007-10-16 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US8692324B2 (en) * 2005-07-13 2014-04-08 Ciclon Semiconductor Device Corp. Semiconductor devices having charge balanced structure
US7589378B2 (en) * 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
US8461648B2 (en) 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
US8110868B2 (en) 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
JP5087542B2 (ja) 2005-07-27 2012-12-05 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト ドリフト領域とドリフト制御領域とを有する半導体素子
DE102006009942B4 (de) * 2006-03-03 2012-02-09 Infineon Technologies Austria Ag Laterales Halbleiterbauelement mit niedrigem Einschaltwiderstand
US7235845B2 (en) * 2005-08-12 2007-06-26 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US7420247B2 (en) * 2005-08-12 2008-09-02 Cicion Semiconductor Device Corp. Power LDMOS transistor
SG130099A1 (en) * 2005-08-12 2007-03-20 Ciclon Semiconductor Device Co Power ldmos transistor
DE102005039804B4 (de) * 2005-08-22 2009-07-09 Infineon Technologies Ag Laterales Halbleiterbauelement mit Driftstrecke und Potentialverteilungsstruktur, Verwendung des Halbleiterbauelements sowie Verfahren zur Herstellung desselben
US7514743B2 (en) * 2005-08-23 2009-04-07 Robert Kuo-Chang Yang DMOS transistor with floating poly-filled trench for improved performance through 3-D field shaping
DE102005041257B4 (de) * 2005-08-31 2009-06-25 Infineon Technologies Austria Ag Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102005041256B4 (de) 2005-08-31 2007-12-20 Infineon Technologies Ag Trenchtransistor
DE102005041358B4 (de) 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102005043916B3 (de) * 2005-09-14 2006-12-21 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit einer Feldelektrode und Verfahren zu dessen Herstellung
DE102005047056B3 (de) * 2005-09-30 2007-01-18 Infineon Technologies Ag Leistungshalbleiterbauelement mit einer Feldelektrodenstruktur und Verfahren zur Herstellung einer Feldelektrodenstruktur
US8598659B2 (en) * 2005-10-26 2013-12-03 Hewlett-Packard Development Company, L.P. Single finger gate transistor
US7378717B2 (en) * 2005-11-15 2008-05-27 International Business Machines Corporation Semiconductor optical sensors
US7446375B2 (en) * 2006-03-14 2008-11-04 Ciclon Semiconductor Device Corp. Quasi-vertical LDMOS device having closed cell layout
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US8080848B2 (en) 2006-05-11 2011-12-20 Fairchild Semiconductor Corporation High voltage semiconductor device with lateral series capacitive structure
DE102006026943B4 (de) * 2006-06-09 2011-01-05 Infineon Technologies Austria Ag Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
WO2008039459A1 (en) * 2006-09-27 2008-04-03 Maxpower Semiconductor, Inc. Power mosfet with recessed field plate
US8093621B2 (en) 2008-12-23 2012-01-10 Power Integrations, Inc. VTS insulated gate bipolar transistor
DE102006055742B4 (de) * 2006-11-25 2011-07-14 Infineon Technologies Austria Ag Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden
WO2008086366A2 (en) * 2007-01-09 2008-07-17 Maxpower Semiconductor, Inc. Semiconductor device
US8564057B1 (en) 2007-01-09 2013-10-22 Maxpower Semiconductor, Inc. Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
DE102007002965A1 (de) 2007-01-19 2008-07-24 Infineon Technologies Ag Verfahren zur Herstellung einer kapazitiven Struktur oder Varistorstruktur in einem Graben eines Halbleiterkörper
DE102007004091B4 (de) * 2007-01-26 2014-08-14 Infineon Technologies Austria Ag Bauelementanordnung mit einem eine Driftsteuerzone aufweisenden Leistungshalbleiterbauelement
DE102007004323A1 (de) * 2007-01-29 2008-07-31 Infineon Technologies Austria Ag Bauelementanordnung mit einem eine Feldelektrode aufweisenden MOS-Transistor
DE102007004331B4 (de) 2007-01-29 2014-08-21 Infineon Technologies Austria Ag Halbleiterbauelement mit reduziertem mechanischen Stress
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7595523B2 (en) 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7521332B2 (en) * 2007-03-23 2009-04-21 Alpha & Omega Semiconductor, Ltd Resistance-based etch depth determination for SGT technology
US8021563B2 (en) 2007-03-23 2011-09-20 Alpha & Omega Semiconductor, Ltd Etch depth determination for SGT technology
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US20080296636A1 (en) * 2007-05-31 2008-12-04 Darwish Mohamed N Devices and integrated circuits including lateral floating capacitively coupled structures
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US7745846B2 (en) * 2008-01-15 2010-06-29 Ciclon Semiconductor Device Corp. LDMOS integrated Schottky diode
US7956411B2 (en) * 2008-01-15 2011-06-07 Fairchild Semiconductor Corporation High aspect ratio trench structures with void-free fill material
EP2568608B1 (en) 2008-02-28 2014-05-14 Peregrine Semiconductor Corporation Method and Apparatus for use in Digitally Tuning a Capacitor in an Integrated Circuit Device
US8193565B2 (en) 2008-04-18 2012-06-05 Fairchild Semiconductor Corporation Multi-level lateral floating coupled capacitor transistor structures
US20090267145A1 (en) * 2008-04-23 2009-10-29 Ciclon Semiconductor Device Corp. Mosfet device having dual interlevel dielectric thickness and method of making same
DE102008028452B4 (de) * 2008-06-14 2012-10-25 X-Fab Semiconductor Foundries Ag Leistungstransistor für hohe Spannungen in SOI-Technologie
WO2009154882A2 (en) * 2008-06-20 2009-12-23 Maxpower Semiconductor Inc. Semiconductor power switches having trench gates
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US9030248B2 (en) * 2008-07-18 2015-05-12 Peregrine Semiconductor Corporation Level shifter with output spike reduction
US8994452B2 (en) 2008-07-18 2015-03-31 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US7906810B2 (en) * 2008-08-06 2011-03-15 United Microelectronics Corp. LDMOS device for ESD protection circuit
US8642459B2 (en) 2008-08-28 2014-02-04 Infineon Technologies Ag Method for forming a semiconductor device with an isolation region on a gate electrode
US7800176B2 (en) * 2008-10-27 2010-09-21 Infineon Technologies Austria Ag Electronic circuit for controlling a power field effect transistor
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US7871882B2 (en) * 2008-12-20 2011-01-18 Power Integrations, Inc. Method of fabricating a deep trench insulated gate bipolar transistor
US20100155831A1 (en) * 2008-12-20 2010-06-24 Power Integrations, Inc. Deep trench insulated gate bipolar transistor
WO2010098742A1 (en) * 2009-02-24 2010-09-02 Maxpower Semiconductor Inc. Trench device structure and fabrication
US7989293B2 (en) 2009-02-24 2011-08-02 Maxpower Semiconductor, Inc. Trench device structure and fabrication
DE102009038709B4 (de) * 2009-08-25 2017-05-11 Infineon Technologies Austria Ag Halbleiterbauelement mit dielektrischem Schichtstapel
US8129778B2 (en) * 2009-12-02 2012-03-06 Fairchild Semiconductor Corporation Semiconductor devices and methods for making the same
US8198678B2 (en) * 2009-12-09 2012-06-12 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
US8624302B2 (en) * 2010-02-05 2014-01-07 Fairchild Semiconductor Corporation Structure and method for post oxidation silicon trench bottom shaping
US8525260B2 (en) * 2010-03-19 2013-09-03 Monolithic Power Systems, Inc. Super junction device with deep trench and implant
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8373206B2 (en) 2010-07-20 2013-02-12 Nth Tech Corporation Biosensor apparatuses and methods thereof
US8569842B2 (en) 2011-01-07 2013-10-29 Infineon Technologies Austria Ag Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices
US8455948B2 (en) 2011-01-07 2013-06-04 Infineon Technologies Austria Ag Transistor arrangement with a first transistor and with a plurality of second transistors
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
US8461646B2 (en) * 2011-02-04 2013-06-11 Vishay General Semiconductor Llc Trench MOS barrier schottky (TMBS) having multiple floating gates
US8610235B2 (en) * 2011-09-22 2013-12-17 Alpha And Omega Semiconductor Incorporated Trench MOSFET with integrated Schottky barrier diode
US8716788B2 (en) * 2011-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with self-charging field electrodes
US8866253B2 (en) * 2012-01-31 2014-10-21 Infineon Technologies Dresden Gmbh Semiconductor arrangement with active drift zone
US8759939B2 (en) 2012-01-31 2014-06-24 Infineon Technologies Dresden Gmbh Semiconductor arrangement with active drift zone
US9070585B2 (en) 2012-02-24 2015-06-30 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein and a process of forming the same
US8697560B2 (en) 2012-02-24 2014-04-15 Semiconductor Components Industries, Llc Process of forming an electronic device including a trench and a conductive structure therein
US8704296B2 (en) 2012-02-29 2014-04-22 Fairchild Semiconductor Corporation Trench junction field-effect transistor
US8829562B2 (en) * 2012-07-24 2014-09-09 Infineon Technologies Ag Semiconductor device including a dielectric structure in a trench
JP2014027182A (ja) * 2012-07-27 2014-02-06 Toshiba Corp 半導体装置
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US9853140B2 (en) * 2012-12-31 2017-12-26 Vishay-Siliconix Adaptive charge balanced MOSFET techniques
US20150236748A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Devices and Methods for Duplexer Loss Reduction
JP6004109B2 (ja) * 2013-07-19 2016-10-05 日産自動車株式会社 半導体装置及びその製造方法
JP6229646B2 (ja) * 2013-12-20 2017-11-15 株式会社デンソー 半導体装置
US9190478B2 (en) * 2013-12-22 2015-11-17 Alpha And Omega Semiconductor Incorporated Method for forming dual oxide trench gate power MOSFET using oxide filled trench
US9400513B2 (en) 2014-06-30 2016-07-26 Infineon Technologies Austria Ag Cascode circuit
CN104241376B (zh) 2014-09-01 2017-12-05 矽力杰半导体技术(杭州)有限公司 超结结构及其制备方法和半导体器件
US9431532B1 (en) 2015-02-13 2016-08-30 PowerWyse, Inc. System and method for fabricating high voltage power MOSFET
JP2016152377A (ja) * 2015-02-19 2016-08-22 株式会社リコー 半導体デバイス及びその製造方法並びに撮像装置
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9818827B2 (en) 2015-04-08 2017-11-14 Infineon Technologies Austria Ag Field plate trench semiconductor device with planar gate
US9761656B2 (en) * 2015-04-10 2017-09-12 Macronix International Co., Ltd. Semiconductor device having buried region and method of fabricating same
TWI599041B (zh) * 2015-11-23 2017-09-11 節能元件控股有限公司 具有底部閘極之金氧半場效電晶體功率元件及其製作方法
US10388783B2 (en) 2016-02-17 2019-08-20 Polar Semiconductor, Llc Floating-shield triple-gate MOSFET
DE102016103587B4 (de) * 2016-02-29 2020-12-03 Infineon Technologies Ag Halbleitervorrichtung mit Hilfselektrodenpins
DE102016107203B4 (de) * 2016-04-19 2021-12-23 Infineon Technologies Austria Ag Leistungshalbleiterbauelementgraben mit Feldplatte und Gateelektrode und Verfahren zur Herstellung
DE102016114229B3 (de) * 2016-08-01 2017-12-07 Infineon Technologies Austria Ag Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
CN106298937B (zh) * 2016-08-17 2019-02-01 电子科技大学 一种沟槽型vdmos
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
EP3624201B1 (en) * 2018-09-17 2022-11-02 Infineon Technologies Austria AG Transistor device
CN112786695B (zh) * 2019-11-08 2022-05-03 株洲中车时代电气股份有限公司 一种分裂栅沟槽功率半导体器件
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch
US11830830B2 (en) * 2021-05-12 2023-11-28 Texas Instruments Incorporated Semiconductor doped region with biased isolated members
CN115498010A (zh) * 2021-06-18 2022-12-20 力晶积成电子制造股份有限公司 半导体结构以及其形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173764A (ja) * 1986-01-27 1987-07-30 Matsushita Electric Works Ltd 半導体装置
JPS63296282A (ja) * 1987-05-27 1988-12-02 Sony Corp 半導体装置
JPH09191109A (ja) * 1995-11-06 1997-07-22 Toshiba Corp 半導体装置
WO2000017931A1 (de) * 1998-09-23 2000-03-30 Infineon Technologies Ag Halbleiterbauelement mit feldformungsgebieten
JP2001237423A (ja) * 1999-12-17 2001-08-31 Matsushita Electric Ind Co Ltd 高耐圧半導体装置
US6362505B1 (en) * 1998-11-27 2002-03-26 Siemens Aktiengesellschaft MOS field-effect transistor with auxiliary electrode
JP2002531952A (ja) * 1998-11-27 2002-09-24 インフィネオン テクノロジース アクチエンゲゼルシャフト 補助電極を有するｍｏｓ電界効果トランジスタ
JP2002299622A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 電力用半導体素子

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404295A (en) 1964-11-30 1968-10-01 Motorola Inc High frequency and voltage transistor with added region for punch-through protection
US3412297A (en) 1965-12-16 1968-11-19 United Aircraft Corp Mos field-effect transistor with a onemicron vertical channel
US3497777A (en) 1967-06-13 1970-02-24 Stanislas Teszner Multichannel field-effect semi-conductor device
US3564356A (en) 1968-10-24 1971-02-16 Tektronix Inc High voltage integrated circuit transistor
US3660697A (en) 1970-02-16 1972-05-02 Bell Telephone Labor Inc Monolithic semiconductor apparatus adapted for sequential charge transfer
US4003072A (en) 1972-04-20 1977-01-11 Sony Corporation Semiconductor device with high voltage breakdown resistance
US4337474A (en) 1978-08-31 1982-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US4698653A (en) 1979-10-09 1987-10-06 Cardwell Jr Walter T Semiconductor devices controlled by depletion regions
US4638344A (en) 1979-10-09 1987-01-20 Cardwell Jr Walter T Junction field-effect transistor controlled by merged depletion regions
US4345265A (en) 1980-04-14 1982-08-17 Supertex, Inc. MOS Power transistor with improved high-voltage capability
US4868624A (en) 1980-05-09 1989-09-19 Regents Of The University Of Minnesota Channel collector transistor
US4300150A (en) 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
US4326332A (en) 1980-07-28 1982-04-27 International Business Machines Corp. Method of making a high density V-MOS memory array
EP0051693B1 (de) 1980-11-12 1985-06-19 Ibm Deutschland Gmbh Elektrisch umschaltbarer Festwertspeicher
US4969028A (en) 1980-12-02 1990-11-06 General Electric Company Gate enhanced rectifier
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US4974059A (en) 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
JPS6016420A (ja) 1983-07-08 1985-01-28 Mitsubishi Electric Corp 選択的エピタキシヤル成長方法
US4639761A (en) 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
FR2566179B1 (fr) 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
US4774556A (en) 1985-07-25 1988-09-27 Nippondenso Co., Ltd. Non-volatile semiconductor memory device
US5262336A (en) 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US5034785A (en) 1986-03-24 1991-07-23 Siliconix Incorporated Planar vertical channel DMOS structure
US4716126A (en) 1986-06-05 1987-12-29 Siliconix Incorporated Fabrication of double diffused metal oxide semiconductor transistor
US4746630A (en) 1986-09-17 1988-05-24 Hewlett-Packard Company Method for producing recessed field oxide with improved sidewall characteristics
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
JP2577330B2 (ja) 1986-12-11 1997-01-29 新技術事業団 両面ゲ−ト静電誘導サイリスタの製造方法
US5105243A (en) 1987-02-26 1992-04-14 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide field effect transistor with single gate structure
US4821095A (en) 1987-03-12 1989-04-11 General Electric Company Insulated gate semiconductor device with extra short grid and method of fabrication
AU601537B2 (en) 1987-03-25 1990-09-13 Kabushiki Kaisha Komatsu Seisakusho Hydraulic clutch pressure control apparatus
US4823176A (en) 1987-04-03 1989-04-18 General Electric Company Vertical double diffused metal oxide semiconductor (VDMOS) device including high voltage junction exhibiting increased safe operating area
US4801986A (en) 1987-04-03 1989-01-31 General Electric Company Vertical double diffused metal oxide semiconductor VDMOS device with increased safe operating area and method
US5164325A (en) 1987-10-08 1992-11-17 Siliconix Incorporated Method of making a vertical current flow field effect transistor
US4893160A (en) 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US4914058A (en) 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
US4967245A (en) 1988-03-14 1990-10-30 Siliconix Incorporated Trench power MOSFET device
KR0173111B1 (ko) 1988-06-02 1999-02-01 야마무라 가쯔미 트렌치 게이트 mos fet
JPH0216763A (ja) 1988-07-05 1990-01-19 Toshiba Corp 半導体装置の製造方法
US4853345A (en) 1988-08-22 1989-08-01 Delco Electronics Corporation Process for manufacture of a vertical DMOS transistor
US5268311A (en) 1988-09-01 1993-12-07 International Business Machines Corporation Method for forming a thin dielectric layer on a substrate
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
JP2611429B2 (ja) * 1989-05-26 1997-05-21 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
US4992390A (en) 1989-07-06 1991-02-12 General Electric Company Trench gate structure with thick bottom oxide
WO1991003842A1 (en) 1989-08-31 1991-03-21 Nippondenso Co., Ltd. Insulated gate bipolar transistor
US5248894A (en) 1989-10-03 1993-09-28 Harris Corporation Self-aligned channel stop for trench-isolated island
JPH03145768A (ja) * 1989-10-31 1991-06-20 Nec Kansai Ltd 電界効果トランジスタ
US5071782A (en) 1990-06-28 1991-12-10 Texas Instruments Incorporated Vertical memory cell array and method of fabrication
US5079608A (en) 1990-11-06 1992-01-07 Harris Corporation Power MOSFET transistor circuit with active clamp
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5164802A (en) 1991-03-20 1992-11-17 Harris Corporation Power vdmosfet with schottky on lightly doped drain of lateral driver fet
US5219793A (en) 1991-06-03 1993-06-15 Motorola Inc. Method for forming pitch independent contacts and a semiconductor device having the same
KR940006702B1 (ko) 1991-06-14 1994-07-25 금성일렉트론 주식회사 모스패트의 제조방법
US5298761A (en) 1991-06-17 1994-03-29 Nikon Corporation Method and apparatus for exposure process
JP2570022B2 (ja) 1991-09-20 1997-01-08 株式会社日立製作所 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法
JPH0613627A (ja) 1991-10-08 1994-01-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH05304297A (ja) 1992-01-29 1993-11-16 Nec Corp 電力用半導体装置およびその製造方法
US5315142A (en) 1992-03-23 1994-05-24 International Business Machines Corporation High performance trench EEPROM cell
US5554862A (en) 1992-03-31 1996-09-10 Kabushiki Kaisha Toshiba Power semiconductor device
JPH06196723A (ja) 1992-04-28 1994-07-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5640034A (en) 1992-05-18 1997-06-17 Texas Instruments Incorporated Top-drain trench based resurf DMOS transistor structure
US5233215A (en) 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5430324A (en) 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
US5294824A (en) 1992-07-31 1994-03-15 Motorola, Inc. High voltage transistor having reduced on-resistance
GB9216599D0 (en) 1992-08-05 1992-09-16 Philips Electronics Uk Ltd A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device
US5300447A (en) 1992-09-29 1994-04-05 Texas Instruments Incorporated Method of manufacturing a minimum scaled transistor
JPH06163907A (ja) 1992-11-20 1994-06-10 Hitachi Ltd 電圧駆動型半導体装置
US5275965A (en) 1992-11-25 1994-01-04 Micron Semiconductor, Inc. Trench isolation using gated sidewalls
US5326711A (en) 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
US5418376A (en) 1993-03-02 1995-05-23 Toyo Denki Seizo Kabushiki Kaisha Static induction semiconductor device with a distributed main electrode structure and static induction semiconductor device with a static induction main electrode shorted structure
US5341011A (en) 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
BE1007283A3 (nl) 1993-07-12 1995-05-09 Philips Electronics Nv Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.
JPH07122749A (ja) 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
US5412228A (en) * 1994-02-10 1995-05-02 North Carolina State University Multifunctional semiconductor switching device having gate-controlled regenerative and non-regenerative conduction modes, and method of operating same
US5429977A (en) 1994-03-11 1995-07-04 Industrial Technology Research Institute Method for forming a vertical transistor with a stacked capacitor DRAM cell
US5454435A (en) 1994-05-25 1995-10-03 Reinhardt; Lisa Device for facilitating insertion of a beach umbrella in sand
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
US5405794A (en) 1994-06-14 1995-04-11 Philips Electronics North America Corporation Method of producing VDMOS device of increased power density
US5424231A (en) 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
DE69525003T2 (de) 1994-08-15 2003-10-09 Siliconix Inc Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken
US5581100A (en) 1994-08-30 1996-12-03 International Rectifier Corporation Trench depletion MOSFET
US5583065A (en) 1994-11-23 1996-12-10 Sony Corporation Method of making a MOS semiconductor device
US5597765A (en) 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
JPH08204179A (ja) 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
US5670803A (en) 1995-02-08 1997-09-23 International Business Machines Corporation Three-dimensional SRAM trench structure and fabrication method therefor
JP3325736B2 (ja) 1995-02-09 2002-09-17 三菱電機株式会社 絶縁ゲート型半導体装置
US5595927A (en) 1995-03-17 1997-01-21 Taiwan Semiconductor Manufacturing Company Ltd. Method for making self-aligned source/drain mask ROM memory cell using trench etched channel
US5592005A (en) 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
US5567634A (en) 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US5648670A (en) 1995-06-07 1997-07-15 Sgs-Thomson Microelectronics, Inc. Trench MOS-gated device with a minimum number of masks
US5629543A (en) 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
US5689128A (en) 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US5705409A (en) 1995-09-28 1998-01-06 Motorola Inc. Method for forming trench transistor structure
US5616945A (en) 1995-10-13 1997-04-01 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
EP0772244B1 (en) 1995-11-06 2000-03-22 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno MOS technology power device with low output resistance and low capacity and related manufacturing process
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
KR970054363A (ko) 1995-12-30 1997-07-31 김광호 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US5742076A (en) * 1996-06-05 1998-04-21 North Carolina State University Silicon carbide switching devices having near ideal breakdown voltage capability and ultralow on-state resistance
JPH11251592A (ja) * 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
US6150697A (en) * 1998-04-30 2000-11-21 Denso Corporation Semiconductor apparatus having high withstand voltage
DE19848828C2 (de) 1998-10-22 2001-09-13 Infineon Technologies Ag Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
US6194741B1 (en) * 1998-11-03 2001-02-27 International Rectifier Corp. MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance
US6566804B1 (en) * 1999-09-07 2003-05-20 Motorola, Inc. Field emission device and method of operation
US6137122A (en) * 1999-12-02 2000-10-24 Analog And Power Electronics Corp. Latch-up controllable insulated gate bipolar transistor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173764A (ja) * 1986-01-27 1987-07-30 Matsushita Electric Works Ltd 半導体装置
JPS63296282A (ja) * 1987-05-27 1988-12-02 Sony Corp 半導体装置
JPH09191109A (ja) * 1995-11-06 1997-07-22 Toshiba Corp 半導体装置
WO2000017931A1 (de) * 1998-09-23 2000-03-30 Infineon Technologies Ag Halbleiterbauelement mit feldformungsgebieten
JP2002525872A (ja) * 1998-09-23 2002-08-13 インフィネオン テクノロジース アクチエンゲゼルシャフト フィールド形成領域を有する半導体構成素子
US6362505B1 (en) * 1998-11-27 2002-03-26 Siemens Aktiengesellschaft MOS field-effect transistor with auxiliary electrode
JP2002531952A (ja) * 1998-11-27 2002-09-24 インフィネオン テクノロジース アクチエンゲゼルシャフト 補助電極を有するｍｏｓ電界効果トランジスタ
JP2001237423A (ja) * 1999-12-17 2001-08-31 Matsushita Electric Ind Co Ltd 高耐圧半導体装置
JP2002299622A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 電力用半導体素子

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529115A (ja) * 2003-12-30 2007-10-18 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
JP2008227514A (ja) * 2003-12-30 2008-09-25 Fairchild Semiconductor Corp パワー半導体デバイスおよびその製造方法
JP4903055B2 (ja) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
KR101221242B1 (ko) 2005-08-09 2013-01-11 페어차일드 세미컨덕터 코포레이션 실드 게이트 전계 효과 트랜지스터 내에 인터폴리 유전체를형성하는 구조 및 방법
JP2012204529A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置及びその製造方法
JP2016062981A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置及びその製造方法
JP7447769B2 (ja) 2020-11-13 2024-03-12 三菱電機株式会社 半導体素子、半導体装置

Also Published As

Publication number Publication date
DE10297349T5 (de) 2005-01-27
US6991977B2 (en) 2006-01-31
WO2003034470A3 (en) 2003-09-12
US6677641B2 (en) 2004-01-13
US6717230B2 (en) 2004-04-06
CN100339959C (zh) 2007-09-26
WO2003034470A2 (en) 2003-04-24
CN1605119A (zh) 2005-04-06
US20030071320A1 (en) 2003-04-17
AU2002335103A1 (en) 2003-04-28
KR20040062570A (ko) 2004-07-07
TW587328B (en) 2004-05-11
KR100886420B1 (ko) 2009-03-02
US20040063269A1 (en) 2004-04-01
US20030073287A1 (en) 2003-04-17

Similar Documents

Publication Publication Date Title
JP2005507160A (ja) 半導体装置および電界効果トランジスタならびにそれらの形成方法
US9704955B2 (en) Nanotube semiconductor devices
US8247329B2 (en) Nanotube semiconductor devices
US10755931B2 (en) Semiconductor device and method of forming including superjunction structure formed using angled implant process
US6992350B2 (en) High voltage power MOSFET having low on-resistance
US8390058B2 (en) Configurations and methods for manufacturing devices with trench-oxide-nano-tube super-junctions
US6432775B2 (en) Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface
US7602014B2 (en) Superjunction power MOSFET
US6787872B2 (en) Lateral conduction superjunction semiconductor device
US20080017897A1 (en) Semiconductor device and method of manufacturing same
JP2003523087A (ja) 増加する逆阻止電圧のための分圧器を伴う半導体装置
JPWO2003065459A1 (ja) 半導体装置
JP2005522052A (ja) 側方空乏構造を有する電界効果トランジスタ
Chen et al. Progressive development of superjunction power MOSFET devices
US7482285B2 (en) Dual epitaxial layer for high voltage vertical conduction power MOSFET devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090821

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091221

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100427