KR20040062570A - 낮은 순방향 전압 손실과 높은 차단 능력을 갖는 반도체구조물 - Google Patents

낮은 순방향 전압 손실과 높은 차단 능력을 갖는 반도체구조물 Download PDF

Info

Publication number
KR20040062570A
KR20040062570A KR10-2004-7005669A KR20047005669A KR20040062570A KR 20040062570 A KR20040062570 A KR 20040062570A KR 20047005669 A KR20047005669 A KR 20047005669A KR 20040062570 A KR20040062570 A KR 20040062570A
Authority
KR
South Korea
Prior art keywords
charge control
control electrodes
region
semiconductor substrate
electrode
Prior art date
Application number
KR10-2004-7005669A
Other languages
English (en)
Other versions
KR100886420B1 (ko
Inventor
코콘크리스토퍼보거슬로
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20040062570A publication Critical patent/KR20040062570A/ko
Application granted granted Critical
Publication of KR100886420B1 publication Critical patent/KR100886420B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
    • H01L31/119—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation characterised by field-effect operation, e.g. MIS type detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 반도체 소자에 관한 것이다. 본 발명의 반도체 소자는 1개 이상의, 복수 개의 전하 제어 전극을 포함한다. 상기 1개 이상의 전하 제어 전극은 반도체 소자의 드리프트 영역 내에서 전기장을 제어할 수 있다.

Description

낮은 순방향 전압 손실과 높은 차단 능력을 갖는 반도체 구조물 {SEMICONDUCTOR STRUCTURE WITH IMPROVED SMALLER FORWARD VOLTAGE LOSS AND HIGHER BLOCKING CAPABILITY}
종래의 종형 MOSFET(vertical metal oxide semiconductor field effect transistor) 소자에서는 드레인-소스(source) 간 저항, 다시 말하면 상기 소자의 RDS(on)을 최소화하는 것이 바람직하다. 이 RDS(on)은 MOSFET 소자가 온(on) 상태인 동안 소비하는 전력량에 비례하기 때문에, MOSFET 소자가 소비하는 전력량을 감소시킨다. 이 RDS(on)를 감소시키려면, 소자의 드리프트(drift) 영역 내에 불순물(또는 캐리어)의 농도를 증가시키는 방법을 이용할 수 있다. 그러나, 불순물의 농도를 증가시키면 소자의 항복 전압(breakdown voltage)이 저하되므로, 이처럼 불순물의 농도를 증가시키는 것이 바람직하다고 할 수는 없다. 역설적으로, RDS(on)을 증가시키지 않으면서 소자의 항복 전압을 증가시키기 위해서는, MOSFET 소자의 드리프트 영역에서의 캐리어 농도를 감소시킬 수 없다.
미국특허 제5,216,275호 공보에는 증가된 항복 전압 및 개선된 드레인-소스 간 온-저항(on-resistance) 특성을 갖는 반도체 소자에 대해 기재되어 있다. 상기 공보에 기재된 유형의 소자는 "수퍼정션(superjunction)" 소자라 칭한다. 상기 공보에 기재된 각각의 수퍼정션 소자들은 복합 버퍼층(composite buffer layer)을 포함한다. 이 복합 버퍼층은 P 및 N 도핑 영역을 교대로 포함한다. 기술 문헌에 따르면, 상기 수퍼정션 트랜지스터 소자는 종래의 고전압 MOSFET 소자에 비해 5 내지 100 배 낮은 온-비저항(specific on-resistance)(Ron,sp)을 나타낸다고 한다.
상기 수퍼정션 트랜지스터 소자는 높은 항복 전압과 낮은 온-저항을 나타내지만 제조하기 까다롭다. 수퍼정션 소자가 제대로 작동할 수 있도록 하기 위해서는, 상기 복합 버퍼층에 교대로 나타나는 P 및 N 도핑 영역이 완벽한 전하 균형을 이루도록, 상기 영역들이 동일한 양의 하전성 물질(charge material)로 도핑되어야 한다. 그러나, 실제로는 이와 같이 하기가 어렵다. 예를 들면, Shenoy 등의 "Analysis of the Effect of Charge Imbalance on the Static and Dynamic Characteristics of the Super Junction MOSFET",Proc. of the ISPSD '99, pp.95∼98, 1999를 참조한다. 또한, 수퍼정션 트랜지스터 소자의 복합 버퍼층에서의 도핑이 정확하게 균형을 이루도록 하는 것이 대단히 어렵기 때문에, 상기 복합 버퍼층에서 얻을 수 있는 실제의 최대 전기장이 대략 2×105V/㎝으로 제한된다. 항복 전압은 실제의 수퍼정션 소자에서 얻어지는 최대 전기장에 의해 제한된다.
이에 따라, 제조가 까다롭지 않으면서, 전술한 수퍼정션 소자에 비해 높은항복 전압 및 낮은 온-저항을 갖도록 개선된 반도체 소자가 필요한 실정이다.
본 발명은 반도체 기술에 관한 것으로, 더욱 상세하게는 반도체 소자 및 그의 제조 방법에 관한 것이다.
도 1은 본 발명의 일 실시예에 따른 종형 트렌치 MOSFET 소자의 단면도.
도 2(a)는 본 발명의 일 실시예에 따른 종형 트렌치 MOSFET 소자에서의 거리(마이크로미터 단위)에 대한 전기장 및 항복 전위를 도시한 그래프.
도 2(b)는 전하 제어 전극을 갖지 않는 종래의 종형 트렌치 MOSFET 소자에서의 거리(마이크로미터 단위)에 대한 전기장 및 항복 전위를 도시한 그래프.
도 3은 본 발명의 일 실시예에 따른 평면 종형(vertical planar) MOSFET 소자의 단면도.
도 4는 본 발명의 일 실시예에 따른 파워 다이오드 소자의 단면도.
도 5는 본 발명의 일 실시예에 따른 바이폴라(bipolar) 트랜지스터의 단면도.
도 6은 본 발명의 일 실시예에 따른 횡형(lateral) MOSFET의 단면도.
도 7(a) 내지 도 7(i)는 적층된 전극들이 형성되어 있는 반도체 기판을 도시한 단면도.
본 발명의 구현예는 반도체 소자 및 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 구현예에서, 본 발명은 a) 반도체 기판; b) 상기 반도체 기판에 위치하는 제1 도전형의 제1 영역; c) 상기 반도체 기판에 위치하는 제2 도전형의 제2 영역; d) 복수 개의 전하 제어 전극(charge control electrode)들의 각각의 전하 제어 전극들이 복수 개의 전하 제어 전극들의 다른 전하 제어 전극들과 서로 상이하게 바이어스(bias) 된, 복수 개의 전하 제어 전극; 및 e) 적층된(stacked) 전하 제어 전극들 각각의 주위에 배치된 유전성 물질을 포함하는 반도체 소자를 제공한다.
본 발명의 다른 구현예에서, 본 발명은 a) 주표면(major surface), 드리프트 영역 및 드레인 영역을 갖는 제1 도전형의 반도체 기판; b) 상기 반도체 기판에 형성된 제2 도전형의 웰(well) 영역; c) 상기 웰 영역에 형성된 제1 도전형의 소스 영역; d) 상기 소스 영역에 인접하여 형성된 게이트 전극; e) 상기 드리프트 영역에 매립된 복수 개의 적층된 전하 제어 전극으로서, 상기 복수 개의 적층된 전하 제어 전극의 각각의 전하 제어 전극이 상기 복수 개의 전하 제어 전극의 다른 전하 제어 전극들과 서로 상이하게 바이어스 되도록 되어 있고, 상기 복수 개의 적층된 전하 제어 전극이 상기 반도체 기판의 드리프트 영역 내 전기장 프로파일을 조정하도록 된, 복수 개의 전하 제어 전극; 및 f) 상기 적층된 전하 제어 전극들 각각의주위에 배치된 유전성 물질을 포함하는 전계 효과 트랜지스터(field effect transistor)를 제공한다.
본 발명의 또 다른 구현예에서, 본 발명은 a) 제1 도전형의 제1 영역을 갖는 반도체 기판을 제공하는 단계; b) 상기 반도체 기판에 제2 도전형의 영역을 형성하는 단계; c) 제1 전하 제어 전극을 형성하는 단계; 및 d) 상기 제1 전하 제어 전극과는 서로 상이하게 바이어스 되도록 되어 있는 제2 전하 제어 전극을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
본 발명의 다른 구현예에서, 본 발명은 a) 주표면, 드리프트 영역 및 드레인 영역을 갖는 제1 도전형의 반도체 기판; b) 상기 반도체 기판에 형성된 제2 도전형의 웰 영역; c) 상기 웰 영역에 형성된 제1 도전형의 소스 영역; d) 상기 소스 영역에 결합된(coupled) 소스 접촉층(source contact layer); e) 상기 소스 영역에 인접하여 형성된 게이트 전극; f) 상기 드리프트 영역에 매립된 전하 제어 전극으로서, 상기 전하 제어 전극이 상기 게이트 전극 또는 상기 소스 접촉층과 상이한 전위에서 바이어스 되도록 되어 있으며, 상기 드리프트 영역 내 전기장을 제어하도록 되어 있는 전하 제어 전극; 및 g) 상기 전하 제어 전극 주위에 배치된 유전성 물질을 포함하는 전계 효과 트랜지스터를 제공한다.
본 발명의 또 다른 구현예에서, 본 발명은 a) 주표면, 드리프트 영역 및 드레인 영역을 갖는 제1 도전형의 반도체 기판을 제공하는 단계; b) 상기 반도체 기판에 제2 도전형의 웰 영역을 형성하는 단계; c) 상기 웰 영역에 제1 도전형의 소스 영역을 형성하는 단계; d) 상기 소스 영역 상에 소스 접촉층을 형성하는 단계;e) 상기 소스 영역에 인접하여 게이트 전극을 형성하는 단계; f) 상기 드리프트 영역에 전하 제어 전극을 형성하는 단계로서, 상기 전하 제어 전극이 상기 게이트 전극 또는 상기 소스 접촉층과 상이한 전위로 바이어스 되도록 되어 있으며, 상기 드리프트 영역 내 전기장을 제어하도록 되어 있는 단계; 및 g) 상기 전하 제어 전극 주위에 유전성 물질을 형성하는 단계를 포함하는 전계 효과 트랜지스터의 제조 방법을 제공한다.
첨부 도면 및 이하의 설명을 통해 본 발명의 구현예를 더욱 상세하게 설명한다.
본 발명의 구현예를 통해 본 발명을 더욱 상세하게 설명한다.
본 발명의 일 구현예에서, 본 발명은 반도체 소자를 제공한다. 본 발명의 반도체 소자는 파워 반도체 소자(power semiconductor device)인 것이 바람직하다. 이러한 반도체 소자를 예시하면, 종형 MOSFET(예를 들면, 평면형 게이트화된(planar gated) 또는 트렌치 게이트화된(trench gated) 종형 MOSFET), 횡형 MOSFET, 바이폴라 트랜지스터(bipolar transistor), 파워 다이오드(power diode) 등을 들 수 있다.
상기 반도체 소자는 실리콘 또는 갈륨 아르세나이드 기판과 같은 반도체 기판을 포함한다. 이러한 반도체 기판은 제1 도전형의 영역(예를 들어, N-형 영역)을 포함하며, 또한 주표면(major surface)을 가질 수 있다. 아울러, 상기 반도체 기판에는 제2 도전형의 영역(예를 들어, P-형 영역)도 형성된다.
본 발명의 구현예에서, 상기 반도체 소자는 1개 이상의 전하 제어전극(charge control electrode)를 포함한다. 상기 전하 제어 전극은 반도체 재료 내에서 전기장을 제어하기 위해, 게이트, 소스 및 드레인과 상이한 전위를 갖도록 바이어스 될 수 있다. 어떤 구현예에서는, 상기 전하 제어 전극을 "필드 플레이트(field plate)"라고 칭할 수 있다. 상기 전하 제어 전극의 간격 및 배치는 다양한 스트라이프 형 또는 셀 형태로 할 수 있다. 어떤 구현예에서는, 각 전하 제어 전극의 측벽이 실질적으로 평행하도록 배치할 수 있다.
본 발명의 바람직한 종형 반도체 소자에서는, 상기 전하 제어 전극이 적층되어 반도체 기판에 매립되어 있다. 이 전하 제어 전극은 통상적으로 반도체 기판의 주표면에 대해 수직 배향으로 적층된다. 적층되어 있는 각각의 전하 제어 전극 주위에는 유전성 물질이 배치되어, 반도체 기판 내에 반도체 재료와 각각의 전하 제어 전극을 분리시킨다. 횡형 반도체 소자(horizaontal semiconductor device)의 경우에는, 전하 제어 전극을 반도체 기판 상에 또는 반도체 기판 내에 횡방향으로 배치할 수 있어, 전하 제어 전극을 적층할 필요가 없다. 전술한 종형과 횡형 반도체 소자의 두 구현예에서, 복수 개의 전하 제어 전극의 배향은 통상적으로 드리프트 영역 내 전류의 흐름 방향과 평행하게 할 수 있다.
본 발명의 어떤 구현예에서는, 제1, 제2, 제3 등의 복수 개의 전하 제어 전극들이 존재할 수 있다. 이 복수 개의 전하 제어 전극들은 각각 개별적인 유전성 물질 구조체 내에 매립될 수 있다. 상이한 복수 개의 전하 제어 전극들은 상기 반도체 소자 내 임의의 위치에 존재할 수 있다. 예를 들어, 종형 MOSFET 소자에서는 상이한 복수 개의 적층된 전하 제어 전극이 반도체 소자의 게이트 밑에, 및/또는상기 게이트의 측면에 위치할 수 있다. 상이한 복수 개의 전하 제어 전극은 서로 독립적으로 또는 함께 작용하여, 반도체 기판 내에 전기장을 변화시킨다.
복수 개의 전하 제어 전극들의 각각의 전하 제어 전극은 그와 동일한 복수 개의 전하 제어 전극들의 다른 제어 전극들과 서로 상이하게 바이어스 되도록 되어 있다. 서로 상이하게 바이어스 된 전하 제어 전극들은 상기 반도체 기판 내 전기장을 조정하는데 사용될 수 있다. 종형 MOSFET 소자가 차단 상태(blocking state)에 있는 경우에는, 이를테면, 복수 개의 전하 제어 전극들의 전하 제어 전극이 반도체 기판의 드리프트 영역 내에서 실질적으로 균일하고도 높은 전기장 상태를 유지하도록 서로 상이하게 바이어스 될 수 있다. 상기 드리프트 영역에서 실질적으로 균일한 전기장을 유지시킴으로써, 종형 MOSFET 소자의 항복 전압이 증가된다. 또한, 반도체 소자의 항복 전압 특성을 저하시키지 않으면서 소자의 온-저항을 감소시키기 위해, 상기 드리프트 영역을 고농도로 도핑할 수 있다. 이에 따라, 본 발명의 구현예에서는 높은 항복 전압 및/또는 낮은 온-저항 특성을 갖는 반도체 소자를 제조할 수 있다.
본 발명의 구현예에서는 상기 전하 제어 전극의 개수가 종래의 반도체 소자(예를 들면, 종형 MOSFET 소자)에 비해 바람직하다. 예를 들면, 본 발명의 구현예에서, 상기 전하 제어 전극은 전하를 반도체 기판 상에 분산시키기(spreading) 위해 이용된다. 소자의 드리프트 영역 내 전하의 분산은 전하 제어 전극의 바이어스에 의해 제어되며, 이는 매우 세밀하게 세팅될 수 있다. 따라서, 반도체 기판 내 최대 전기장은 수퍼정션 소자에 의해 얻을 수 있는 실제의 최대 전기장값인 약2×105V/㎝일 수 있다. 본 발명의 구현예에서, 상기 반도체 기판에 생성될 수 있는 최대 전기장은 상기 전하 제어 전극의 전압이 지지되도록 전하 제어 전극 주위에 배치된 유전성 물질에 의해서만 제한된다. 본 발명의 구현예에서 얻을 수 있는 최대 전기장은, 수퍼정션 소자에서 얻을 수 있는 최대 전기장값에 비해 큰 수치인 3.5×105V/㎝를 쉽게 초과할 수 있다. 본 발명에서 제공하는 구조물이 갖는 또 다른 이점은 반도체 기판 내에 전하의 분포가 좁은 영역을 형성하기가 비교적 쉽다는 점이다. 이러한 점에서 반도체 기판의 실용성 및 효율을 향상시킬 수 있다. 또한, 본 발명에 따른 반도체 소자는 반대의 도전형으로 미세하게 도핑된 영역을 갖는 복합 버퍼층을 이용할 필요가 없다. 따라서, 이 같은 반대의 도전형으로 미세하게 도핑된 영역의 형성과 관된된 문제를 줄이거나 없앨 수 있다. 아울러, 본 발명의 구현예에서, 상기 반도체 소자는 낮은 온-저항을 나타내면서, 저압 내지 중간 전압 범위의 항복 전압 등급(breakdown rating)을 가질 수 있다. 예를 들어, 본 발명의 구현예에 따른 150 V의 N-채널 파워 MOSFET에서는 단위 면적 당 온-저항이 종래의 150 V의 N-채널 파워 MOSFET의 것에 비해 50% 작게 나타났다. 수퍼정션 소자는 미세하게 도핑해야 할 필요가 있기 때문에, 낮은 온-저항 특성을 가지면서도, 저압 내지 중간 전압 범위(예를 들면, ＜200 V)의 항복 전압 등급을 가질 수 없었다. 이로써, 확산된 P/N 칼럼의 사용 전압을 낮출수록, 요구되는 피치는 더 작아진다. 또한, 열 처리 공정 시 피할 수 없는 내부 도펀트 확산 반응 문제로 인해, 작은 피치의 구조물을 형성하기 어렵다. 본 발명의 구현예는 이러한 제한점이 없다.
도 1은 본 발명의 실시예에 따른 트렌치 MOSFET 소자(200)의 단면도를 도시한 것이다. 상기 MOSFET 소자(200)는 주표면(252)을 갖는 반도체 기판(250)을 포함한다. 상기 반도체 기판(250)은 제1 도전형의 것이다. 본 실시예에서는 제1 도전형이 N-형이고, 상기 반도체 기판(250)은 N-드리프트 영역(240) 및 N+드레인 영역(218)을 포함한다. 상기 드리프트 영역(240)은 종형 MOSFET 소자에서 "에피택셜(epitaxial)"층 또는 "에피(epi)"층에 해당될 수 있다. 드레인 전극(226)은 드레인 영역(218)과 인접하며, 상기 트렌치 MOSFET 소자(200)에서의 드레인 단자로 제공될 수 있다.
상기 트렌치 MOSFET 소자(200)는 제2 도전형의 웰 영역(230) 및 상기 웰 영역(230)에 형성된 소스 영역(232)을 포함한다. 본 실시예에서는, 상기 제2 도전형은 P-형이고, 상기 소스 영역(232)은 N+도핑된다. 또한, 상기 반도체 기판(250) 에는 P+헤비 바디(heavy body) 영역(246)이 형성될 수 있다.
게이트 구조물(236)은 트렌치(210(b))에 형성되어, 트렌치 게이트 구조물로 간주될 수 있다. 상기 게이트 구조물(236)은 도핑된 또는 도핑되지 않은 폴리실리콘, 또는 금속(예를 들면, 내화 금속)을 포함하는 임의의 적합한 도전성 물질을 포함할 수 있다. 본 실시예에서는, 게이트 구조물(236)이 트렌치(210(b)) 내의 유전성 물질(206(b)) 내에 U자 홈(groove)을 충전한다. 상기 게이트 구조물(236)을 둘러싸는 유전성 물질(206(b))은 1종 이상의, 이를테면 실리콘 디옥사이드, 실리콘 나이트라이드, 유리 등의 물질을 포함할 수 있다.
유전성 캡 구조물(208)은 상기 게이트 구조물(236)을 덮어, 게이트 구조물(236)과 소스 영역(232)을 분리시킨다. 유전성 캡 구조물(208)은 예를 들면, 보로실리케이트 글래스와 같은 물질을 포함할 수 있다. 소스 접촉층(202)은상기 N+소스 영역(232)와 접촉할 수 있다. 상기 소스 접촉층(202)은 텅스텐 같은 물질 또는 폴리사이드(polycide)를 포함할 수 있다. 소스 금속층(242)은 알루미늄과 같은 금속을 포함할 수 있으며, 상기 유전성 캡 구조물(208)과 소스 접촉층(202)을 덮을 수 있다.
상기 반도체 기판(250)에는 복수 개의 트렌치(210(a) 내지 210(c))가 형성된다. 각각의 트렌치(210(a) 내지 210(c))는 주표면(252)으로부터 드리프트 영역(240) 쪽으로 확장되어 있다. 이 트렌치(210(a) 내지 210(c))의 바닥은 드레인 영역(218) 위쪽으로 존재하되, 드레인 영역(218) 내로 확장되어 있지 않다.
상기 MOSFET 소자에는 상이한 복수 개의 전하 제어 전극들이 존재한다. 각각의 전하 제어 전극은 임의의 적절한 물질로 형성될 수 있다. 예를 들면, 상기 전하 제어 전극은 도핑된 또는 도핑되지 않은 폴리실리콘, 금속으로부터 형성될 수 있다.
도 1에 도시한 실시예에서, 제1의 복수 개의 전하 제어 전극(212(a)-212(b)), 제2의 복수 개의 전하 제어 전극(214(a)-214(b)) 및 제3의 복수 개의 전하 제어 전극(216(a)-216(c))은 각각 제1, 제2 및 제3 트렌치(210(a) 내지 210(c)) 내에 배치될 수 있다. 통상의 트렌치 내에 전하 제어 전극들은 적층된 관계로 나타난다. 상기 전하 제어 전극들은, 각각의 트렌치(210(a) 내지 210(c)) 내에 있는 유전성 물질(206(a) 내지 206(c))에 의해 서로 그리고 상기 N-드리프트 영역(240)으로부터 분리되어 있다. 전술한 것과 상이한 복수 개의 전하 제어 전극들의 전하제어 전극은 상기 주표면(252)에서 거의 동일한 거리로 존재할 수 있다. 예를 들어, 전하 제어 전극(212(a), 214(a) 및 216(a))은 상기 반도체 기판(252) 내에서 동일한 수직 위치에 있을 수 있다.
본 실시예에서, 각각의 트렌치 내에 복수 개의 전하 제어 전극들 각각은 2개의 전하 제어 전극으로 구성된다. 도 1에 도시한 실시예에서는 2개의 전하 제어 전극이 각각의 트렌치(210(a) 내지 210(c)) 내에 도시되어 있어도, 본 발명에 따른 각각의 트렌치 내에 전하 제어 전극이 임의의 적합한 개수로 존재할 수 있다고 간주된다. 예를 들면, 본 발명의 다른 실시예에서는, 각각의 트렌치 내에 수직으로 적층된 전하 제어 전극의 개수가 3개, 4개, 5개 등일 수 있다. 통상적으로, 전하 제어 전극의 스택(stack) 당 전하 제어 전극의 개수가 많을수록, 상기 드리프트 영역(240) 내에 더욱 균일한 전기장을 형성할 수 있다.
본 발명의 실시예에서(예를 들면, 전계 효과 트랜지스터), 소자의 드리프트 영역에 1개의 전하 제어 전극(예를 들면, 트렌치 당)이 매립되어 있을 수 있다. 1개의 전하 제어 전극은 게이트 전극의 바로 밑에 위치할 수 있고, 또는 게이트 전극 옆에 위치할 수도 있다. 전계 효과 트랜지스터에서는 1개 이상의 전하 제어 전극이 소스 접촉 금속, 게이트 전극 및/또는 드레인 전극과는 상이한 전압으로 바이어스되어 있는 것이 바람직하다.
게이트 전극을 포함하는 MOSFET 소자 실시예에서, 1개 이상의 전하 제어 전극은 임의의 적합한 영역에 위치할 수 있다. 예를 들어, 상기 전하 제어 전극이 (ⅰ) 상기 게이트 전극의 한 면 또는 양면에, (ⅱ) 상기 게이트 전극 바로 아래에만위치하되, 상기 게이트 전극면이 아니도록, 또는 (ⅲ)상기 게이트 전극 바로 아래에 위치하면서 상기 게이트 전극면에 위치할 수 있다. 전술한 바와 같이, 게이트 전극은 트렌치형 또는 평면형(planar)일 수 있다.
각각의 전하 제어 전극(212(a)-212(b), 214(a)-214(b), 216(a)-216(b))은 반도체 기판(250) 내에 또는 상기 반도체 기판(250) 상에 형성될 수 있는 바이어스 소자(biasing element)들(도시하지 않음)를 이용하여 개별적으로 바이어스 될 수 있다. 상기 바이어스 소자들은 전하 제어 전극들(212(a)-212(b), 214(a)-214(b), 216(a)2-16(b))을 소스 접촉 금속(202), 게이트 전극(236) 및/또는 드레인 전극(226)과 상이한 전위로 바이어스할 수 있다. 이처럼, 전하 제어 전극들을 바이어스 하기 위해서 임의의 적절한 바이어스 소자가 사용될 수 있었다. 이러한 적절한 바이어스 소자를 예시하면, 분압기(voltage divider) 내에서 상이한 저항값을 갖는 저항기를 들 수 있다. 대안으로서, 상기 바이어스 소자가 상이한 전압 등급을 갖는 일련의 다이오드일 수 있다. 본 발명에 적합한 다이오드를 예시하면, 미국특허 제5,079,608호에 기재된 것을 들 수 있으며, 상기 문헌은 본 발명의 참조 문헌으로서 그 전문이 본 명세서에 병합된다. 어떤 실시예에서는, 상기 바이어스 소자가 전하 제어 전극과 결합될 수 있다. 예를 들어, 소스 전극(242)을 바이어스 소자로 탭핑(tapping)함으로써, 상기 전하 제어 전극들(212(a)-212(b), 214(a)-214(b), 216(a)-216(b))에 적절한 바이어스 전압을 제공할 수 있다. 또한, 상기 바이어스 소자는 게이트 전극(216) 또는 드레인 전극(226)과 결합될 수 있다.
상기와 같이 각각의 트렌치(210(a) 내지 210(c)) 내에 바이어스된 전하 제어전극들(212(a)-212(b), 214(a)-214(b), 216(a)-216(b))을 이용하여 반도체 기판(250)의 드리프트 영역(240) 내에 전기장을 변화시킬 수 있다. 상기 소자(200)가 차단 상태에 있는 경우에, 바이어스된 제어 전극들(212(a)- 212(b), 214(a)-214(b), 216(a)-216(b))이 상기 드리프트 영역(240) 내의 전기장을 변화시켜, 드리프트 영역(218) 내에 전하 제어 수단이 존재하지 않아도 상기 드리프트 영역(240) 내에서의 전기장 프로파일이 더욱 높고도 균일하게 한다. 바람직하게는, 상기 바이어스된 전하 제어 전극들(212(a)-212(b), 214(a)-214(b), 216(a)-216(b))이 드리프트 영역(240) 내에서의 전기장을 변화시켜, 전기장이 드리프트 영역(218)의 실질적인 부분, 또는 적어도 드리프트 영역(240)을 통해 소스 영역(232)으로부터 드레인 영역(218)으로의 전류가 흐르는 실질적인 부분을 통하여 높고도 실질적으로 균일하게 될 수 있다.
상기 드리프트 영역 내 전기장은 하기 계산식에 따라 산출되며, 하기 계산식에서 E는 전기장이고, Vs는 반도체 기판 내 한 지점에서의 전압이고, VCCE는 전하 제어 전극에서의 전압이며, d는 상기 반도체 기판에서의 지점과 전하 제어 전극 사이에 있는 유전성 물질의 두께이다:
(계산식)
.
실시예를 도시한 도 1을 참조하여 볼 때, 전하 제어 전극들(212(a)-212(b), 214(a)-214(b), 216(a)-216(b))을 이용하면 통상적으로 드리프트 영역(240) 내에서는 약 3.0×105V/㎝의 일정한 전기장이 생성될 수 있다. 상기 트렌치(210(b), 210(c)) 내에 유전성 물질(206(b), 206(c))의 두께는 약 1 ㎛일 수 있다. 드리프트 영역(240) 내 A 지점에서는 반도체가 약 40 V의 전위를 가질 수 있으며, 드리프트 영역(240) 내 B 지점에서는 반도체가 약 60 V의 전위를 가질 수 있다. 드리프트 영역(240) 내에 수직 배향된, 약 3.0×105V/㎝의 일정한 전기장을 유지하기 위해서는, 각각의 트렌치(210(b), 210(c)) 내에 제1 전하 제어 전극들(214(a), 216(a))이 10 V로 바이어스될 수 있는 한편, 제2 전하 제어 전극들(214(b), 216(b))이 30 V로 바이어스될 수 있다. 본 실시예에 나타낸 바와 같이, 상이한 각각의 전하 제어 전극에 인가된 바이어스 전압은 P 바디/N-드리프트 정션으로부터 드레인 영역쪽으로 증가할 수 있다. 본 실시예에서와 같이, 어떤 실시예에서는 반도체 기판 내에 동일한 수직 위치에 있되, 상이한 복수 개의 전하 제어 전극들의 전하 제어 전극들이 거의 동일한 전압으로 바이어스될 수 있다. 예를 들면, 도 1에 도시한 MOSFET 소자(200)에서는 하부의 전하 제어 전극들(212(b), 214(b), 216(b))이 동일하게 바이어스 될 수 있다. 그러나, 어떤 실시예에서는, 하부의 전하 제어 전극들(212(b), 214(b), 216(b))에 인가되는 바이어스 전압이 상부의 전하 제어 전극들(212(a), 214(a), 216(a))에 인가되는 바이어스 전압과 상이할 수 있다.
상기 반도체 소자의 드리프트 영역 내에 서로 상이하게 바이어스 된 전하 제어 전극들을 이용하면, (전하 제어 전극이 없는 드리프트 영역 내에서 나타나는 전기장 프로파일에 비해) 상기 드리프트 영역에 걸친 전기장 프로파일이 평평하게(flatten out) 나타난다. 전하 제어 전극이 존재하지 않는 경우라면, 상기 드리프트 영역에 걸친 전기장 프로파일이 "삼각형"으로 나타날 수 있다. 종래의 소자에서는, 전기장이 바디/드리프트 또는 웰/드리프트 PN 정션에서 최대이고, 드레인 영역에서 최소이다. 이에 따라, 종래 소자에서 나타나는 전기장 프로파일은 PN 정션에서 드레인 영역까지 선형 감소하는 형태이다. 본 발명자들은 반도체 소자의 드리프트 영역에 걸친 전기장 프로파일 더 평평하면서도 높을수록, 항복 전압이 증가한다고 결론 내렸다. 전하 제어 전극들을 이용하면 드리프트 영역에서의 평평하고도 높은 전기장을 생성할 수 있다. 통상적으로, 드리프트 영역 내에 더욱 서로 상이하게 바이어스된 전하 제어 전극들을 사용하여, 드리프트 영역 내에서 더욱 균일한 전기장을 생성할 수 있다.
실례를 들면, 도 2(a)는 전기장 및 항복 전위 대 2개의 적층된 전하 제어 전극을 갖는 종형 트렌치 파워 MOSFET 소자를 통과하는 수직 거리의 그래프를 도시한 것이다. 상기 그래프는 컴퓨터 시뮬레이션 결과이다. x-축(즉, Y(㎛)) 상에서의 낮은 수치는 상기 MOSFET 소자의 소스 영역에 근접해 있는 반도체 기판 내 지점을 나타내고, 높은 수치는 드레인 영역에 근접해 있는 지점을 나타낸다. 상기 그래프의 x-축 상의 수치는 반도체 기판 내에서의 특정 수직 위치를 나타낸다.
도 2(a)에 도시한 그래프에는, 거리의 함수로서 전기장(Em)의 선(12)과 거리의 함수로서 항복 전위를 나타내는 선(14)의 두 개의 선이 존재한다. 상기한 선(12)는 상기 반도체 기판 내 PN 정션에서의(예를 들면, P 웰/N 드리프트 다이오드) 전기장에 해당하는 피크(16(a))를 포함한다. 피크(16(b))는 제1 전하 제어 전극(예를 들면, 도 1에서의 전하 제어 전극(216(a))으로 인한 국소의 최대 전기장에 해당될 수 있다. 상기 제1 전하 제어 전극은 예를 들면, 25 V의 전압으로 바이어스 될 수 있다. 피크(16(b))는 제2 전하 제어 전극(예를 들면, 도 2에 도시된 전하 제어 전극(216(b)))으로 인한 국소의 최대 전기장에 해당될 수 있다. 상기 제2 전하 제어 전극은 예를 들면, 64 V의 전압으로 바이어스 될 수 있다. 도 2(a)에 도시한 바와 같이, 선(12)는 통상 사다리꼴 형태를 나타낸다. 상기 전하 제어 전극들 및 PN 정션이 존재하는 지점에서 국소 최대값이 나타나며, 또한 이들 국소 최대값들 사이에서 안장 형태를 이룬다. 전하 제어 전극이 더 많이 사용되는 경우에는, 상기 사다리꼴 형태의 정상부가 더 평평하며, 안장 형태가 적게 나타날 수 있다. 선(14)는 항복 전위가 PN 정션 부근에서는 더 작아지고, 반도체 소자의 드리프트 영역에 가까울수록 더 커짐을 나타낸다. 선(14)에 도시한 바와 같이, 드리프트 영역을 통과하는 항복 전위는 서서히 증가한다.
이에 반해, 도 2(b)는 전기장 및 항복 전위 대 종래의 종형 MOSFET 소자(전하 제어 전극을 갖지 않음)의 수직 거리를 컴퓨터 시뮬레이션하여 도시한 그래프이다. 상기 그래프는 선(22) 및 선(24)를 포함한다. 선(22)은 전기장 대 거리의 함수이고, 선(24)는 MOSFET 소자에서의 항복 전압 대 거리의 함수이다. 선(22)에서 알 수 있듯이, 상기 MOSFET 소자 내 PN 정션에 최대(26) 전기장이 존재하며, 드레인 영역 쪽으로 전기장이 감소된다. 선(22)는 반도체 소자의 두께를 통한 전기장 프로파일이 도 2(a)에 도시된 것과 같은 보통의 단조로운 형태가 아니라, 삼각형임으로 나타난다. 선(24)는 드리프트 영역에 걸쳐 항복 전압이 급속하게 상승함을 나타낸다.
항복 전위 대 거리의 함수를 나타내는 그래프를 비교해 보면, 종래의 MOSFET 소자에서의 항복 전위가 본 발명의 실시예에 따른 MOSFET 소자에서보다도 드레인 영역 방향으로 빠르게 증가함을 알 수 있다. 이는 도 2(a)에 선(14)와 도 2(b)의 선(26)을 참조하여 비교할 수 있다. 컴퓨터 시뮬레이션을 통해, 본 발명의 실시예가 전하 제어 전극을 갖지 않는 종래의 MOSFET 소자에 비해 더 높은 항복 전압을 가짐을 확인할 수 있다. 예를 들면, 동일한 드리프트 영역의 캐리어 농도에서 종래의 MOSFET 소자와 본 발명의 소자를 컴퓨터 시뮬레이션한 결과, 종래의 MOSFET 소자의 항복 전압은 약 80V인 반면, 전하 제어 전극들을 갖는 MOSFET 소자의 항복 전압은 약 138 V로 나타났다.
도 3 내지 도 6은 전하 제어 전극을 갖는 다른 소자들을 도시한 것이다.
도 3은 본 발명의 또 다른 실시예에 따른 종형 MOSFET(100)을 도시한 것이다. 종형 MOSFET(100) 역시 P+웰 영역(130) 및 N+소스 영역(132)이 형성된 반도체 기판(150)을 포함한다. 아울러, P+바디 영역(146)은 상기 N+소스 영역(132)에 인접해 있다. 반도체 기판(150)은 또한 드레인 영역(118) 및 드리프트 영역(140)을 포함한다. 드레인 전극(126)은 N+드레인 영역(118)을 포함하며, 소스 금속(102)은 상기 N+소스 영역(132)과 접촉한다. 도 3에서, 종형 MOSFET(100)은게이트 산화물(122)로 둘러싸인 평면형 게이트 구조물(120)을 갖는다. 또한, 본 실시예에서, 상기 평면형 게이트 구조물(120) 밑에는 전하 제어 전극이 존재하지 않는다.
상기 게이트 구조물(120)의 반대편에는 2개의 트렌치(110(a) 및 110(b))가 존재한다. 각각의 트렌치(110(a) 및 110(b))는, 유전성 물질(106(a), 106(b))에 의해 상기 드리프트 영역 내에서 서로 그리고 반도체 재료와 분리되어 적층된 전하 제어 전극(112(a)-112(b), 114(a)-114(b))을 포함한다. 전술한 바와 같이, 본 발명의 실시예에서는 트렌치 당, 또는 복수 개의 전하 제어 전극 당 2개의 전하 제어 전극(112(a)-112(b), 114(a)-114(b))이 존재하나, 기타 실시예에서는 트렌치 당, 또는 복수 개의 전하 제어 전극들 당 전하 제어 전극의 개수가 3개, 4개, 5개 또는 그 이상일 수 있다.
종형 MOSFET 소자(100)의 드리프트 영역(140) 내에 실질적으로 균일한 전기장을 형성하기 위해, 상기 전하 제어 전극들(112(a)-112(b), 114(a)-114(b))이 적절히 바이어스될 수 있다. 다이오드 또는 분압기와 같은 바이어스 소자(도시하지 않음)를 이용하면, 전하 제어 전극들(112(a)-112(b), 114(a)-114(b))을 적절하게 바이어스할 수 있다. 바이어스 소자들은 종형 MOSFET 소자(100)의 소스, 게이트 또는 드레인과 결합될 수 있다.
도 4는 본 발명의 실시예에 따른 파워 다이오드(80)를 도시한 것이다. 파워 다이오드(80)는 제1 도전형의 제1 영역(86) 및 제2 도전형의 제2 영역(82)을 갖는 반도체 기판(85)을 포함한다. 본 실시예에서는, 제1 영역(86)은 N 도핑되고, 제2영역(82)은 P+도핑된다. 또한, 반도체 기판(85)은 제1 도전형의 접촉 영역(84)(즉, N+영역)을 포함한다.
반도체 기판(85)에는 복수 개의 트렌치(98(a) 내지 98(d))가 형성된다. 각각의 트렌치(98(a) 내지 98(d))는 반도체 기판(85)의 주표면으로부터 반도체 기판(85) 내 소정의 거리로 확장될 수 있다.
복수 개의 트렌치(98(a) 내지 98(d))는 복수 개의 적층된 전하 제어 전극들(90(a)-90(b), 92(a)-92(b), 94(a)-94(b), 96(a)-96(b))을 포함한다. 전술한 실시예들에서와 마찬가지로, 상기 전하 제어 전극들은 바이어스 소자(도시하지 않음)를 이용하여 서로 상이하게 바이어스될 수 있다. 각각의 트렌치(98(a) 내지 98(d)) 내에는 상기 전하 제어 전극들(90(a)-90(b), 92(a)-92(b), 94(a)-94(b), 96(a)-96(b))을 제1 도전형의 제1 영역(86) 내 반도체 재료와 분리하기 위한 유전성 물질(88(a) 내지 88(d))(예를 들면, 실리콘 디옥사이드)이 존재할 수 있다.
파워 다이오드(80)의 항복 전압을 증가시키기 위해, 서로 상이하게 바이어스 된 전하 제어 전극들(90(a)-90(b), 92(a)-92(b), 94(a)-94(b), 96(a)-96(b))은 제1 도전형의 제1 영역(86)에 걸쳐 균일한 전기장을 형성할 수 있다. 전술한 실시예와 같이, 파워 다이오드의 역방향 바이어스 상태에서의 차단 전압은 증가시키면서, 파워 다이오드의 순방향 바이어스 상태에서의 저항을 감소시키기 위해 제1 도전형의 제1 영역(86)을 더 많은 양으로 도핑할 수 있다.
도 5는 본 발명의 실시예에 따른 바이폴라 트랜지스터(300)의 단면도를 도시한 것이다. 바이폴라 트랜지스터(300)는 N-드리프트 영역(또는 N-에피 영역)(340) 및 N+영역(318)을 갖는 반도체 기판(350)을 포함한다.
또한, 반도체 기판(350)은 P 베이스 영역(330)에 형성된 N 에미터 영역(332)을 포함한다. 베이스 금속(342)은 P 베이스 영역(330)에 결합되어 있고, 에미터 금속(302)은 에미터 영역(332)에 결합되어 있다. N 콜렉터 영역(316) 및 콜렉터 금속(326)은 에미터 금속(302) 및 N 에미터 영역(332)과 거리를 두고 떨어져 있다.
레벨간(interlevel) 유전층(306)은 베이스 금속(342)과 에미터 금속(302)를 분리시킨다. 또한, 레벨간 유전층(306)은 바이어스된 전하 제어 전극들(314(a), 314(b))을 덮는다. 전하 제어 전극(314(a), 314(b)을 상이한 전위로 바이어스하기 위해 바이어스 소자(도시하지 않음)를 적용할 수 있다. 이 바이어스 소자는 베이스 금속(342), 소스 에미터 금속(302) 또는 콜렉터 금속(326)에 결합되어 있을 수 있다. 전하 제어 전극(314(a), 314(b))이 적절하게 바이어스 된 경우에는, P 베이스 영역(330)과 N 콜렉터 영역(316) 사이에 있는 드리프트 영역(340)에서의 전기장을 제어할 수 있다.
대안의 실시예에서, 전하 제어 전극(314(a), 314(b))은 바이폴라 트랜지스터(300)의 드리프트 영역(340) 내에 매립되어 있을 수 있다. 매립된 전하 제어 전극은 유전성 물질로 덮여있을 수 있다.
도 6은 본 발명의 실시예에 따른 횡형 MOSFET 소자(400)를 도시한 것이다. 횡형 MOSFET(400)은 N-드리프트 영역(440) 및 N+영역(418)을 갖는 반도체기판(450)을 포함한다. 반도체 기판(450)에는 P-웰 영역(430)이 형성된다. 드리프트 영역(440)에 의해 P-웰 영역(430)과 N+드레인 전극(428)이 분리되어 있다. 소스 금속(442) 및 드레인 금속(426)은 각각 N-소스 영역(432) 및 N+드레인 영역(428)에 결합되어 있다.
평면형 게이트 구조물(416)은 N+소스 영역(432)과 N+드레인 영역(428) 사이에 위치한다. 바이어스 된 전극(414(a), 414(b))은 반도체 기판(450)의 주표면으로부터 거리를 두고 떨어져 있다. 바이어스된 전극(414(a), 414(b)) 및 평면형 게이트 구조물은 레벨간 유전층(406)으로 덮여있다. 상기 전극들(414(a), 414(b))을 바이어스 하기 위해 바이어스 소자(도시하지 않음)를 이용할 수 있다.
또 다른 실시예에서, 전하 제어 전극(414(a), 414(b))은 MOSFET 소자(400)의 드리프트 영역에 매립되어 있을 수 있다. 매립된 전하 제어 전극은 유전성 물질로 덮여있을 수 있다.
본 발명의 기타 실시예에서는 전하 제어 전극을 갖는 반도체 소자의 형성 방법을 제공한다. 예를 들면, 어떤 실시예에서, 제1 도전형의 제1 영역을 갖는 반도체 기판을 얻는다. 상기 반도체 기판에 제2 도전형의 제2 영역을 형성한다. 상기 제2 도전형의 제2 영역을 형성하기 이전 또는 이후에 제1 전하 제어 전극 및 제2 전하 제어 전극을 형성한다. 상기 제1 및 제2 전하 제어 전극은 서로 인접할 수 있고, 반도체 기판 내에 또는 반도체 기판 상에 형성될 수 있다. 상기 제1 전하제어 전극은 제1 전하 제어 전극과 서로 상이하게 바이어스 된다.
본 발명의 실시예로서, 도 7(a) 내지 도 7(i)를 참조하여 반도체 기판의 트렌치 내에 적층된 전하 제어 전극 형성 방법을 설명할 수 있다.
도 7(a)를 참조하면, 우선 반도체 기판(500)을 얻고, 상기 반도체 기판(500) 에 트렌치(502)를 에칭할 수 있다. 이 때, 이방성 에칭(anisotropic etching) 공정을 수행하여, 트렌치(502)를 형성할 수 있다. 트렌치(502)를 형성한 후, 상기 트렌치(502)의 벽과 반도체 기판(500)의 주표면에 제1 산화물층(504)을 형성한다. 제1 산화물층(504)은 예를 들면, 산화 공정 또는 CVD(chemical vapor deposition)법과 같은 증착 공정을 이용하여 형성될 수 있다.
도 7(b)를 참조하여 볼 때, 제1 산화물층(504)을 형성한 후에, 트렌치(502)가 폴리실리콘으로 충전되도록, 반도체 기판(500) 상에 폴리실리콘층(510)을 형성할 수 있다. 이처럼 트렌치(502)에 충전되는 폴리실리콘을 이용하여 제1 전하 제어 전극(도시하지 않음)을 형성할 수 있다.
도 7(c)를 참조하여 볼 때, 폴리실리콘층(510)을 형성한 후, 폴리실리콘 리세스 에칭(recess etching)을 수행하여, 제1 전하 제어 전극(508)을 형성할 수 있다. 통상적으로, 폴리실리콘층(510)은 건식 RIE(reactive ion etch) 공정에 의해 에칭된다. 도 7(c)에 도시된 바와 같이, 생성된 전하 제어 전극(508)은 반도체 기판(500)의 주표면(530) 바로 아래에 위치하고, 아울러 반도체 기판(500)에 매립되어 있다.
도 7(d)를 참조하여 볼 때, 제1 전하 제어 전극(508)을 형성한 뒤, 반도체기판(500) 상에 유전층(514)을 증착시켜 트렌치(502)의 빈 공간을 충전할 수 있다. 예를 들어, 유전층(514)은 BPSG(borophosphosilicate glass) 또는 BSG(borosilicate glass)와 같은 유리를 포함할 수 있다. 유리를 이용하는 경우에는, 예를 들면, 후속의 환류(reflow) 단계를 포함하는 기상 증착 공정을 이용하여 유리를 증착시킬 수 있다. 상기 환류 단계에서 전체 구조물을 가열하여 유리를 용융함으로써, 트렌치(502)의 빈 공간에 용융시킨 유리를 충전할 수 있다. 대안으로서, 유전층(514) 내에 실리콘 옥사이드 또는 실리콘 나이트라이드와 같은 유전성 물질이 사용될 수 있다.
도 7(e)를 참조하여 볼 때, 유전층(514)을 증착한 뒤, 다시 리세스 에칭 공정에서의 적절한 에칭제(etchant)를 이용하여 이를 에칭한다. 유전성 구조물(516)이 제1 전하 제어 전극(508) 상에 위치하도록 유전층(514)을 에칭한다. 유전성 구조물(516)은 제1 전하 제어 전극(508)과 나중에 형성되는 제2 전하 제어 전극(도시하지 않음) 사이에 배리어(barrier)를 제공할 수 있다.
도 7(f)를 참조하여 볼 때, 유전성 구조물(516)을 형성한 뒤, 반도체 기판(500) 상에 제2 산화물층(518)을 형성할 수 있다. 전술한 제1 산화물층과 마찬가지로, 산화 공정 또는 기상 증착 공정(예를 들면, CVD)을 이용하여 제2 산화물층(518)을 형성할 수 있다.
도 7(g)를 참조하여 볼 때, 제2 산화물층(518)을 형성한 뒤, 반도체 기판(500) 상에 또 다른 폴리실리콘층(520)을 형성할 수 있다. 이 폴리실리콘층(520)은 전술한 폴리실리콘층과 동일한 방법 또는 상이한 방법으로 형성될 수 있다.
도 7(h)를 참조하여 볼 때, 폴리실리콘층(520)을 형성한 뒤, 다시 리세스 에칭 공정을 수행하여 제2 전하 제어 전극(522)를 형성한다. 본 실시예에서, 제2 전하 제어 전극(522)은 반도체 기판(500)의 주표면(530) 바로 아래에 위치한다. 제1 및 제2 전하 제어 전극(508, 522)은 둘 다 유전성 물질에 의해 서로 그리고 반도체 기판(500) 내에 반도체 재료와 분리되어 있다.
도 7(i)를 참조하여 볼 때, 제2 전하 제어 전극(522)을 형성한 뒤, 제2 산화물층(518) 부분을 제거하여, 나머지 부분이 반도체 기판(500)의 주표면 아래에 위치하도록 할 수 있다. 또한, 본 명세서에 기재된 통상의 일련 공정을 이용하여, 제2 전하 제어 전극(522)의 상부에 또는 측부에 추가의 전하 제어 전극들을 형성할 수 있다.
제1 및 제2 전하 제어 전극(508,522)를 형성한 뒤, 도 7(i)에 도시된 구조물 상에 MOSFET 소자를 형성하는데 이용되는 공지의 여러 공정 단계(예를 들면, 웰 형성, 바디 형성, 소스 형성 단계 등)를 수행할 수 있다. 대안으로서, 제1 및/또는 제2 전하 제어 전극(508, 522)을 형성하기 전에, 웰 형성 단계, 바디 형성 단계 및 소스 형성 단계와 같은, 1종 이상의 MOSFET 소자 공정 단계를 수행할 수 있다.
웰 영역, 게이트 구조물, 소스 영역 및 헤비 바디의 형성과 관련된 추가의 세부적인 사항은 Brian Sze-Ki Mo, Duc Chau, Steven Sapp, Izak Bencuya 및 Dean Edward Probst에 의한 미국특허출원 제08/970,221호의 "전계 효과 트랜지스터 및 그의 제조 방법(Field Effect Transistor and Method of Its Manufacture)"에 기재되어 있다. 상기 출원은 본 출원의 양수인과 동일한 양수인에게 양도된 것으로, 본 발명의 참조 문헌으로서 그 전문이 본 명세서에 병합된다.
또한, 도 7(a) 내지 도 7(i)를 참조하여 볼 때, 일련의 공정을 이용하면 트렌치 내에 게이트 구조물 및 전하 제어 전극을 갖는 트렌치를 형성할 수 있다. 예를 들어, 도 7(h)에 도시된 전하 제어 전극(522)은 전하 제어 전극 대신 게이트 구조물로서 형성될 수 있다. 이 같은 경우에는 형성된 게이트 구조물 밑에 1개의 전하 제어 전극(508)이 존재할 수 있다.
어떤 실시예에서는, 주표면, 드리프트 영역 및 드레인 영역을 갖는 제1 도전형의 반도체 기판을 포함하는 전계 효과 트랜지스터를 형성할 수 있다. 상기 반도체 기판에 제2 도전형의 웰 영역을 형성하고, 상기 웰 영역에는 제1 도전형의 소스 영역을 형성한다. 소스 영역을 형성한 후, 상기 소스 영역에 소스 접촉층을 형성한다. 이런 단계들을 수행하기 전 또는 후에, 상기 소스 영역에 인접하여 게이트 전극을 형성한다. 상기 소스 영역 및/또는 게이트 전극을 형성하기 이전 또는 이후에, 상기 드리프트 영역에 1개 이상의 전하 제어 전극을 형성하여 매립시킨다. 각각의 전하 제어 전극은 게이트 전극 또는 소스 접촉층과 상이한 전위로 바이어스 되도록 되어 있고, 각각의 전하 제어 전극은 드리프트 영역 내에 전기장을 제어하도록 되어 있다. 하나 이상의 단계에서, 상기 전하 제어 전극들 주위에 유전성 물질을 형성한다. 도 7(a) 내지 도 7(i)에는 상기 전하 제어 전극의 형성 및 상기 전하 제어 전극을 덮는 유전성 물질이 도시되어 있다.
본 발명은 전술한 실시예에 제한되지 않는다. 예를 들어, 도면과 함께 설명한 도핑 극성은 그 반대일 수 있고, 및/또는 다양한 소자들의 도핑 농도는 본 발명의 범위를 벗어나지 않는 한 변경될 수 있다.
상술한 본 발명의 실시예 외에도, 본 발명의 기본 범위를 벗어나지 않는다면 기타 추가의 실시예들이 고안될 수 있다. 이 같은 변형예는 본 발명의 범위 내에 포함되는 것으로 간주한다. 아울러, 본 발명에 따른 1개 이상의 실시예는 본 발명의 범위를 벗어나지 않는 한, 본 발명에 따른 1개 이상의 기타 실시예들과 통합될 수 있다. 예를 들어, 도 1에 도시한 종형 소자에는 게이트 밑에 전하 제어 전극이 존재하지 않으나, 본 발명의 다른 실시예에서는 게이트 밑에 전하 제어 전극이 존재할 수 있다.

Claims (32)

  1. a) 반도체 기판;
    b) 상기 반도체 기판에 위치하는 제1 도전형의 제1 영역;
    c) 상기 반도체 기판에 위치하는 제2 도전형의 제2 영역;
    d) 복수 개의 전하 제어 전극들의 각각의 전하 제어 전극들이 복수 개의 전하 제어 전극들의 다른 전하 제어 전극들과 서로 상이하게 바이어스 된, 복수 개의 전하 제어 전극; 및
    e) 적층된 각각의 전하 제어 전극 주위에 배치된 유전성 물질
    을 포함하는 반도체 소자.
  2. 제1항에 있어서,
    상기 반도체 소자가 파워 다이오드(power diode)인 것을 특징으로 하는 반도체 소자.
  3. 제1항에 있어서,
    상기 반도체 소자가 바이폴라 트랜지스터(bipolar transistor)인 것을 특징으로 하는 반도체 소자.
  4. 제1항에 있어서,
    상기 반도체 기판이 트렌치를 포함하고, 상기 복수 개의 전하 제어 전극의 전하 제어 전극이 상기 트렌치 내에 적층되어 있는
    것을 특징으로 하는 반도체 소자.
  5. 상기 복수 개의 전하 제어 전극이 제1의 복수 개의 전하 제어 전극이고, 상기 반도체 소자가 제2의 복수 개의 전하 제어 전극을 포함하는
    것을 특징으로 하는 반도체 소자.
  6. 제1항에 있어서,
    상기 제1 도전형이 n-형이고, 상기 제2 도전형이 p-형인
    것을 특징으로 하는 반도체 소자.
  7. 제1항에 있어서,
    상기 복수 개의 전하 제어 전극 각각이 폴리실리콘을 포함하는
    것을 특징으로 하는 반도체 소자.
  8. 제1항에 있어서,
    상기 복수 개의 전하 제어 전극이 상기 제1 영역 내에서 전체적으로 균일한 전기장을 형성하도록 바이어스 되는
    것을 특징으로 하는 반도체 소자.
  9. a) 주표면, 드리프트 영역 및 드레인 영역을 갖는 제1 도전형의 반도체 기판;
    b) 상기 반도체 기판에 형성된 제2 도전형의 웰(well) 영역;
    c) 상기 웰 영역에 형성된 제1 도전형의 소스 영역;
    d) 상기 소스 영역에 인접하여 형성된 게이트 전극;
    e) 상기 드리프트 영역에 매립된 복수 개의 적층된 전하 제어 전극으로서, 상기 복수 개의 적층된 전하 제어 전극의 각각의 전하 제어 전극이 상기 복수 개의 전하 제어 전극의 다른 전하 제어 전극들과 서로 상이하게 바이어스 된, 복수 개의 전하 제어 전극; 및
    f) 상기 적층된 전하 제어 전극 각각의 주위에 배치된 유전성 물질
    을 포함하는 전계 효과 트랜지스터.
  10. 제9항에 있어서,
    상기 복수 개의 적층된 전하 제어 전극이 상기 게이트 전극의 바로 밑에 위치하는 것을 특징으로 하는 전계 효과 트랜지스터.
  11. 제9항에 있어서,
    상기 게이트 전극이 트렌치형 게이트 전극(trenched gate electrode)인 것을 특징으로 하는 전계 효과 트랜지스터.
  12. 제9항에 있어서,
    상기 복수 개의 전하 제어 전극의 전하 제어 전극 각각을 바이어스할 수 있는 복수 개의 바이어스 소자(biasing element)를 추가로 포함하는
    것을 특징으로 하는 전계 효과 트랜지스터.
  13. 제9항에 있어서,
    상기 복수 개의 적층된 전하 제어 전극이 상기 게이트 전극 측면에 배치된 것을 특징으로 하는 전계 효과 트랜지스터.
  14. 제9항에 있어서,
    상기 복수 개의 적층된 전하 제어 전극이 제1의 복수 개의 적층된 전하 제어 전극이고,
    상기 전계 효과 트랜지스터가 제2의 복수 개의 적층된 전하 제어 전극을 추가로 포함하는
    것을 특징으로 하는 전계 효과 트랜지스터.
  15. 제9항에 있어서,
    상기 복수 개의 적층된 전하 제어 전극이 상기 반도체 기판의 드리프트 영역 내에서 전기장 프로파일을 조정하도록 되어 있어서, 상기 드리프트 영역에 걸친 전기장의 세기가 전체적으로 균일하며 2×105V/㎝를 초과하는
    것을 특징으로 하는 전계 효과 트랜지스터.
  16. 제9항에 있어서,
    트렌치를 더 포함하며, 상기 복수 개의 적층된 전하 제어 전극들 내에 전하 제어 전극이 상기 트렌치 내에 배치되어 있는
    것을 특징으로 하는 전계 효과 트랜지스터.
  17. 제9항에 있어서,
    상기 전계 효과 트랜지스터가 MOSFET(metal oxide semiconductor field effect transistor)인 것을 특징으로 하는 전계 효과 트랜지스터.
  18. a) 제1 도전형의 제1 영역을 갖는 반도체 기판을 제공하는 단계;
    b) 상기 반도체 기판에 제2 도전형의 영역을 형성하는 단계;
    c) 제1 전하 제어 전극을 형성하는 단계; 및
    d) 상기 제1 전하 제어 전극과는 서로 상이하게 바이어스 되도록 되어 있는 제2 전하 제어 전극을 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  19. 제18항에 있어서,
    상기 반도체 기판에 트렌치를 형성하는 단계를 추가로 포함하며,
    상기 제1 전하 제어 전극을 형성하는 단계가 상기 트렌치 내에 도전성 물질을 증착하고, 이어서 상기 증착된 도전성 물질을 에칭하는 단계를 포함하는
    것을 특징으로 하는 방법.
  20. 제19항에 있어서,
    상기 도전성 물질이 제1 도전성 물질이고,
    상기 제2 전하 제어 전극을 형성하는 단계가 상기 트렌치 내에 제2 도전성 물질을 증착하고, 이어서 상기 증착된 제2 도전성 물질을 에칭하는 단계를 포함하는
    것을 특징으로 하는 방법.
  21. 제18항에 있어서,
    상기 반도체 기판에 트렌치형 게이트 구조물을 형성하는 단계를 추가로 포함하는
    것을 특징으로 하는 방법.
  22. 제18항에 있어서,
    상기 제1 및 제2 전하 제어 전극이 폴리실리콘을 포함하는 것을 특징으로 하는 방법.
  23. 제18항에 있어서,
    상기 반도체 기판 상에 또는 반도체 기판에, 상기 제1 및 제2 전하 제어 전극을 상이한 전압으로 바이어스하도록 되어 있는 복수 개의 바이어스 소자를 형성하는 단계를 추가로 포함하는
    것을 특징으로 하는 방법.
  24. 제18항에 있어서,
    상기 반도체 소자가 파워 MOSFET인 것을 특징으로 하는 방법.
  25. a) 주표면, 드리프트 영역 및 드레인 영역을 갖는 제1 도전형의 반도체 기판;
    b) 상기 반도체 기판에 형성된 제2 도전형의 웰 영역;
    c) 상기 웰 영역에 형성된 제2 도전형의 소스 영역;
    d) 상기 소스 영역에 결합된 소스 접촉층;
    e) 상기 소스 영역에 인접하여 형성된 게이트 전극;
    f) 상기 드리프트 영역에 매립된 전하 제어 전극으로서, 상기 전하 제어 전극이 상기 게이트 전극 또는 상기 소스 접촉층과 상이한 전위에서 바이어스 되도록 되어 있으며, 상기 드리프트 영역 내 전기장을 제어하도록 되어 있는 전하 제어 전극; 및
    g) 상기 전하 제어 전극 주위에 배치된 유전성 물질
    을 포함하는 전계 효과 트랜지스터.
  26. 제25항에 있어서,
    상기 전하 제어 전극을 상이한 전위에서 바이어스 하도록 되어 있는 바이어스 소자를 추가로 포함하는
    것을 특징으로 하는 전계 효과 트랜지스터.
  27. 제25항에 있어서,
    상기 게이트 전극이 트렌치형 게이트 전극인 것을 특징으로 하는 전계 효과 트랜지스터.
  28. 제25항에 있어서,
    상기 전하 제어 전극이 상기 게이트 전극 바로 밑에 존재하는 것을 특징으로 하는 전계 효과 트랜지스터.
  29. 제25항에 있어서,
    상기 전하 제어 전극이 상기 게이트 전극 바로 밑에 존재하며, 상기 게이트 전극이 트렌치형 게이트 전극인
    것을 특징으로 하는 전계 효과 트랜지스터.
  30. a) 주표면, 드리프트 영역 및 드레인 영역을 갖는 제1 도전형의 반도체 기판을 제공하는 단계;
    b) 상기 반도체 기판에 제2 도전형의 웰 영역을 형성하는 단계;
    c) 상기 웰 영역에 제1 도전형의 소스 영역을 형성하는 단계;
    d) 상기 소스 영역 상에 소스 접촉층을 형성하는 단계;
    e) 상기 소스 영역에 인접하여 게이트 전극을 형성하는 단계;
    f) 상기 드리프트 영역에, 상기 게이트 전극 또는 상기 소스 접촉층과 상이한 전위로 바이어스 되도록 되어 있으며, 상기 드리프트 영역 내 전기장을 제어하도록 되어 있는 전하 제어 전극을 형성하는 단계; 및
    g) 상기 전하 제어 전극 주위에 유전성 물질을 형성하는 단계
    를 포함하는 전계 효과 트랜지스터의 형성 방법.
  31. 제30항에 있어서,
    상기 게이트 전극이 트렌치형 게이트 전극인 것을 특징으로 하는 방법.
  32. 제30항에 있어서,
    상기 방법이 바이어스 소자를 형성하는 단계를 더 포함하며, 상기 바이어스 소자가 전하 제어 전극을 바이어스 하도록 되어 있는
    것을 특징으로 하는 방법.
KR1020047005669A 2001-10-17 2002-10-16 낮은 순방향 전압 손실과 높은 차단 능력을 갖는 반도체구조물 KR100886420B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/981,583 2001-10-17
US09/981,583 US6677641B2 (en) 2001-10-17 2001-10-17 Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
PCT/US2002/033515 WO2003034470A2 (en) 2001-10-17 2002-10-16 Semiconductor structure with improved smaller forward voltage loss and higher blocking capability

Publications (2)

Publication Number Publication Date
KR20040062570A true KR20040062570A (ko) 2004-07-07
KR100886420B1 KR100886420B1 (ko) 2009-03-02

Family

ID=25528484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047005669A KR100886420B1 (ko) 2001-10-17 2002-10-16 낮은 순방향 전압 손실과 높은 차단 능력을 갖는 반도체구조물

Country Status (8)

Country Link
US (3) US6677641B2 (ko)
JP (1) JP2005507160A (ko)
KR (1) KR100886420B1 (ko)
CN (1) CN100339959C (ko)
AU (1) AU2002335103A1 (ko)
DE (1) DE10297349T5 (ko)
TW (1) TW587328B (ko)
WO (1) WO2003034470A2 (ko)

Families Citing this family (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7132712B2 (en) * 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6803626B2 (en) * 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US7221011B2 (en) 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
CN1179397C (zh) * 2001-09-27 2004-12-08 同济大学 一种制造含有复合缓冲层半导体器件的方法
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6555883B1 (en) * 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US6750524B2 (en) * 2002-05-14 2004-06-15 Motorola Freescale Semiconductor Trench MOS RESURF super-junction devices
US7576388B1 (en) * 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
AU2003268710A1 (en) * 2002-10-04 2004-04-23 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and process for fabricating the same
JP2004335990A (ja) * 2003-03-10 2004-11-25 Fuji Electric Device Technology Co Ltd Ｍｉｓ型半導体装置
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10339488B3 (de) * 2003-08-27 2005-04-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone
DE10339455B3 (de) * 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
US7142297B2 (en) * 2003-10-31 2006-11-28 Synopsys Switzerland Llc Method for simulating the movement of particles
JP4903055B2 (ja) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
DE102004005775B4 (de) * 2004-02-05 2009-10-22 Infineon Technologies Ag Halbleiterbauelement
US7268395B2 (en) * 2004-06-04 2007-09-11 International Rectifier Corporation Deep trench super switch device
US20050275037A1 (en) * 2004-06-12 2005-12-15 Chung Shine C Semiconductor devices with high voltage tolerance
EP3570374B1 (en) 2004-06-23 2022-04-20 pSemi Corporation Integrated rf front end
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE102004064308B3 (de) 2004-08-25 2018-10-31 Infineon Technologies Austria Ag Laterale Halbleiterdiode mit einer Feldelektrode und einer Eckstruktur
DE102004041198B4 (de) * 2004-08-25 2016-06-09 Infineon Technologies Austria Ag Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
JP4959928B2 (ja) * 2004-09-07 2012-06-27 株式会社東芝 絶縁ゲート型半導体装置
DE102004044619B4 (de) * 2004-09-13 2009-07-16 Infineon Technologies Ag Kondensatorstruktur in Grabenstrukturen von Halbleiterbauteilen und Halbleiterbauteile mit derartigen Kondensatorstrukturen und Verfahren zur Herstellung derselben
DE102004046697B4 (de) * 2004-09-24 2020-06-10 Infineon Technologies Ag Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
US7767527B2 (en) * 2004-09-30 2010-08-03 Infineon Technologies Ag Method for producing a vertical transistor component
DE102004047772B4 (de) * 2004-09-30 2018-12-13 Infineon Technologies Ag Lateraler Halbleitertransistor
US7265415B2 (en) * 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
DE102004057791B4 (de) * 2004-11-30 2018-12-13 Infineon Technologies Ag Trenchtransistor sowie Verfahren zu dessen Herstellung
FR2880193A1 (fr) * 2004-12-23 2006-06-30 St Microelectronics Sa Diode schottky a barriere verticale
US7250668B2 (en) * 2005-01-20 2007-07-31 Diodes, Inc. Integrated circuit including power diode
AT504998A2 (de) 2005-04-06 2008-09-15 Fairchild Semiconductor Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben
US20060255401A1 (en) * 2005-05-11 2006-11-16 Yang Robert K Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
JP4955222B2 (ja) 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7535057B2 (en) * 2005-05-24 2009-05-19 Robert Kuo-Chang Yang DMOS transistor with a poly-filled deep trench for improved performance
US7393749B2 (en) 2005-06-10 2008-07-01 Fairchild Semiconductor Corporation Charge balance field effect transistor
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US20080076371A1 (en) * 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US7589378B2 (en) * 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
US7282765B2 (en) * 2005-07-13 2007-10-16 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US8692324B2 (en) * 2005-07-13 2014-04-08 Ciclon Semiconductor Device Corp. Semiconductor devices having charge balanced structure
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
DE102006009942B4 (de) * 2006-03-03 2012-02-09 Infineon Technologies Austria Ag Laterales Halbleiterbauelement mit niedrigem Einschaltwiderstand
US8461648B2 (en) 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
WO2007012490A2 (de) 2005-07-27 2007-02-01 Infineon Technologies Austria Ag Halbleiterbauelement mit einer driftzone und einer driftsteuerzone
US8110868B2 (en) * 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7420247B2 (en) * 2005-08-12 2008-09-02 Cicion Semiconductor Device Corp. Power LDMOS transistor
US7235845B2 (en) * 2005-08-12 2007-06-26 Ciclon Semiconductor Device Corp. Power LDMOS transistor
SG130099A1 (en) * 2005-08-12 2007-03-20 Ciclon Semiconductor Device Co Power ldmos transistor
DE102005039804B4 (de) * 2005-08-22 2009-07-09 Infineon Technologies Ag Laterales Halbleiterbauelement mit Driftstrecke und Potentialverteilungsstruktur, Verwendung des Halbleiterbauelements sowie Verfahren zur Herstellung desselben
US7514743B2 (en) * 2005-08-23 2009-04-07 Robert Kuo-Chang Yang DMOS transistor with floating poly-filled trench for improved performance through 3-D field shaping
DE102005041358B4 (de) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102005041256B4 (de) * 2005-08-31 2007-12-20 Infineon Technologies Ag Trenchtransistor
DE102005041257B4 (de) * 2005-08-31 2009-06-25 Infineon Technologies Austria Ag Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102005043916B3 (de) * 2005-09-14 2006-12-21 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit einer Feldelektrode und Verfahren zu dessen Herstellung
DE102005047056B3 (de) * 2005-09-30 2007-01-18 Infineon Technologies Ag Leistungshalbleiterbauelement mit einer Feldelektrodenstruktur und Verfahren zur Herstellung einer Feldelektrodenstruktur
US8598659B2 (en) * 2005-10-26 2013-12-03 Hewlett-Packard Development Company, L.P. Single finger gate transistor
US7378717B2 (en) * 2005-11-15 2008-05-27 International Business Machines Corporation Semiconductor optical sensors
US7446375B2 (en) * 2006-03-14 2008-11-04 Ciclon Semiconductor Device Corp. Quasi-vertical LDMOS device having closed cell layout
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US8080848B2 (en) * 2006-05-11 2011-12-20 Fairchild Semiconductor Corporation High voltage semiconductor device with lateral series capacitive structure
DE102006026943B4 (de) * 2006-06-09 2011-01-05 Infineon Technologies Austria Ag Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
KR101375035B1 (ko) * 2006-09-27 2014-03-14 맥스파워 세미컨덕터 인크. Ｍｏｓｆｅｔ 및 그 제조 방법
US8093621B2 (en) 2008-12-23 2012-01-10 Power Integrations, Inc. VTS insulated gate bipolar transistor
DE102006055742B4 (de) * 2006-11-25 2011-07-14 Infineon Technologies Austria Ag Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden
US8564057B1 (en) 2007-01-09 2013-10-22 Maxpower Semiconductor, Inc. Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
WO2008086366A2 (en) * 2007-01-09 2008-07-17 Maxpower Semiconductor, Inc. Semiconductor device
DE102007002965A1 (de) 2007-01-19 2008-07-24 Infineon Technologies Ag Verfahren zur Herstellung einer kapazitiven Struktur oder Varistorstruktur in einem Graben eines Halbleiterkörper
DE102007004091B4 (de) 2007-01-26 2014-08-14 Infineon Technologies Austria Ag Bauelementanordnung mit einem eine Driftsteuerzone aufweisenden Leistungshalbleiterbauelement
DE102007004323A1 (de) 2007-01-29 2008-07-31 Infineon Technologies Austria Ag Bauelementanordnung mit einem eine Feldelektrode aufweisenden MOS-Transistor
DE102007004331B4 (de) 2007-01-29 2014-08-21 Infineon Technologies Austria Ag Halbleiterbauelement mit reduziertem mechanischen Stress
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7595523B2 (en) 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7521332B2 (en) * 2007-03-23 2009-04-21 Alpha & Omega Semiconductor, Ltd Resistance-based etch depth determination for SGT technology
US8021563B2 (en) 2007-03-23 2011-09-20 Alpha & Omega Semiconductor, Ltd Etch depth determination for SGT technology
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US20080296636A1 (en) * 2007-05-31 2008-12-04 Darwish Mohamed N Devices and integrated circuits including lateral floating capacitively coupled structures
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US7956411B2 (en) * 2008-01-15 2011-06-07 Fairchild Semiconductor Corporation High aspect ratio trench structures with void-free fill material
US7745846B2 (en) * 2008-01-15 2010-06-29 Ciclon Semiconductor Device Corp. LDMOS integrated Schottky diode
EP2255443B1 (en) 2008-02-28 2012-11-28 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US8193565B2 (en) 2008-04-18 2012-06-05 Fairchild Semiconductor Corporation Multi-level lateral floating coupled capacitor transistor structures
US20090267145A1 (en) * 2008-04-23 2009-10-29 Ciclon Semiconductor Device Corp. Mosfet device having dual interlevel dielectric thickness and method of making same
DE102008028452B4 (de) * 2008-06-14 2012-10-25 X-Fab Semiconductor Foundries Ag Leistungstransistor für hohe Spannungen in SOI-Technologie
US20100308400A1 (en) * 2008-06-20 2010-12-09 Maxpower Semiconductor Inc. Semiconductor Power Switches Having Trench Gates
US9030248B2 (en) * 2008-07-18 2015-05-12 Peregrine Semiconductor Corporation Level shifter with output spike reduction
EP2385616A2 (en) 2008-07-18 2011-11-09 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US7906810B2 (en) * 2008-08-06 2011-03-15 United Microelectronics Corp. LDMOS device for ESD protection circuit
US8642459B2 (en) * 2008-08-28 2014-02-04 Infineon Technologies Ag Method for forming a semiconductor device with an isolation region on a gate electrode
US7800176B2 (en) * 2008-10-27 2010-09-21 Infineon Technologies Austria Ag Electronic circuit for controlling a power field effect transistor
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US20100155831A1 (en) * 2008-12-20 2010-06-24 Power Integrations, Inc. Deep trench insulated gate bipolar transistor
US7871882B2 (en) * 2008-12-20 2011-01-18 Power Integrations, Inc. Method of fabricating a deep trench insulated gate bipolar transistor
WO2010098742A1 (en) * 2009-02-24 2010-09-02 Maxpower Semiconductor Inc. Trench device structure and fabrication
US7989293B2 (en) 2009-02-24 2011-08-02 Maxpower Semiconductor, Inc. Trench device structure and fabrication
DE102009038709B4 (de) * 2009-08-25 2017-05-11 Infineon Technologies Austria Ag Halbleiterbauelement mit dielektrischem Schichtstapel
US8129778B2 (en) * 2009-12-02 2012-03-06 Fairchild Semiconductor Corporation Semiconductor devices and methods for making the same
US8198678B2 (en) * 2009-12-09 2012-06-12 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
US8624302B2 (en) * 2010-02-05 2014-01-07 Fairchild Semiconductor Corporation Structure and method for post oxidation silicon trench bottom shaping
US8525260B2 (en) * 2010-03-19 2013-09-03 Monolithic Power Systems, Inc. Super junction device with deep trench and implant
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8373206B2 (en) 2010-07-20 2013-02-12 Nth Tech Corporation Biosensor apparatuses and methods thereof
US8569842B2 (en) 2011-01-07 2013-10-29 Infineon Technologies Austria Ag Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices
US8455948B2 (en) 2011-01-07 2013-06-04 Infineon Technologies Austria Ag Transistor arrangement with a first transistor and with a plurality of second transistors
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
US8461646B2 (en) * 2011-02-04 2013-06-11 Vishay General Semiconductor Llc Trench MOS barrier schottky (TMBS) having multiple floating gates
JP2012204529A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置及びその製造方法
US8610235B2 (en) * 2011-09-22 2013-12-17 Alpha And Omega Semiconductor Incorporated Trench MOSFET with integrated Schottky barrier diode
US8716788B2 (en) * 2011-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with self-charging field electrodes
US8866253B2 (en) * 2012-01-31 2014-10-21 Infineon Technologies Dresden Gmbh Semiconductor arrangement with active drift zone
US8759939B2 (en) * 2012-01-31 2014-06-24 Infineon Technologies Dresden Gmbh Semiconductor arrangement with active drift zone
US8697560B2 (en) 2012-02-24 2014-04-15 Semiconductor Components Industries, Llc Process of forming an electronic device including a trench and a conductive structure therein
US9070585B2 (en) 2012-02-24 2015-06-30 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein and a process of forming the same
US8704296B2 (en) 2012-02-29 2014-04-22 Fairchild Semiconductor Corporation Trench junction field-effect transistor
US8829562B2 (en) * 2012-07-24 2014-09-09 Infineon Technologies Ag Semiconductor device including a dielectric structure in a trench
JP2014027182A (ja) * 2012-07-27 2014-02-06 Toshiba Corp 半導体装置
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US9853140B2 (en) * 2012-12-31 2017-12-26 Vishay-Siliconix Adaptive charge balanced MOSFET techniques
US20150236798A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Methods for Increasing RF Throughput Via Usage of Tunable Filters
CN105556647B (zh) * 2013-07-19 2017-06-13 日产自动车株式会社 半导体装置及其制造方法
JP6229646B2 (ja) * 2013-12-20 2017-11-15 株式会社デンソー 半導体装置
US9190478B2 (en) * 2013-12-22 2015-11-17 Alpha And Omega Semiconductor Incorporated Method for forming dual oxide trench gate power MOSFET using oxide filled trench
US9400513B2 (en) 2014-06-30 2016-07-26 Infineon Technologies Austria Ag Cascode circuit
CN104241376B (zh) * 2014-09-01 2017-12-05 矽力杰半导体技术(杭州)有限公司 超结结构及其制备方法和半导体器件
JP2016062981A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置及びその製造方法
US9431532B1 (en) 2015-02-13 2016-08-30 PowerWyse, Inc. System and method for fabricating high voltage power MOSFET
JP2016152377A (ja) * 2015-02-19 2016-08-22 株式会社リコー 半導体デバイス及びその製造方法並びに撮像装置
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9818827B2 (en) 2015-04-08 2017-11-14 Infineon Technologies Austria Ag Field plate trench semiconductor device with planar gate
US9761656B2 (en) * 2015-04-10 2017-09-12 Macronix International Co., Ltd. Semiconductor device having buried region and method of fabricating same
TWI599041B (zh) * 2015-11-23 2017-09-11 節能元件控股有限公司 具有底部閘極之金氧半場效電晶體功率元件及其製作方法
US10388783B2 (en) 2016-02-17 2019-08-20 Polar Semiconductor, Llc Floating-shield triple-gate MOSFET
DE102016103587B4 (de) * 2016-02-29 2020-12-03 Infineon Technologies Ag Halbleitervorrichtung mit Hilfselektrodenpins
DE102016107203B4 (de) * 2016-04-19 2021-12-23 Infineon Technologies Austria Ag Leistungshalbleiterbauelementgraben mit Feldplatte und Gateelektrode und Verfahren zur Herstellung
DE102016114229B3 (de) * 2016-08-01 2017-12-07 Infineon Technologies Austria Ag Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
CN106298937B (zh) * 2016-08-17 2019-02-01 电子科技大学 一种沟槽型vdmos
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
EP3624201B1 (en) * 2018-09-17 2022-11-02 Infineon Technologies Austria AG Transistor device
CN112786695B (zh) * 2019-11-08 2022-05-03 株洲中车时代电气股份有限公司 一种分裂栅沟槽功率半导体器件
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch
JP7447769B2 (ja) 2020-11-13 2024-03-12 三菱電機株式会社 半導体素子、半導体装置
US11830830B2 (en) 2021-05-12 2023-11-28 Texas Instruments Incorporated Semiconductor doped region with biased isolated members
CN115498010A (zh) * 2021-06-18 2022-12-20 力晶积成电子制造股份有限公司 半导体结构以及其形成方法

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404295A (en) 1964-11-30 1968-10-01 Motorola Inc High frequency and voltage transistor with added region for punch-through protection
US3412297A (en) 1965-12-16 1968-11-19 United Aircraft Corp Mos field-effect transistor with a onemicron vertical channel
US3497777A (en) 1967-06-13 1970-02-24 Stanislas Teszner Multichannel field-effect semi-conductor device
US3564356A (en) 1968-10-24 1971-02-16 Tektronix Inc High voltage integrated circuit transistor
US3660697A (en) 1970-02-16 1972-05-02 Bell Telephone Labor Inc Monolithic semiconductor apparatus adapted for sequential charge transfer
US4003072A (en) 1972-04-20 1977-01-11 Sony Corporation Semiconductor device with high voltage breakdown resistance
US4337474A (en) 1978-08-31 1982-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US4698653A (en) 1979-10-09 1987-10-06 Cardwell Jr Walter T Semiconductor devices controlled by depletion regions
US4638344A (en) 1979-10-09 1987-01-20 Cardwell Jr Walter T Junction field-effect transistor controlled by merged depletion regions
US4345265A (en) 1980-04-14 1982-08-17 Supertex, Inc. MOS Power transistor with improved high-voltage capability
US4868624A (en) 1980-05-09 1989-09-19 Regents Of The University Of Minnesota Channel collector transistor
US4300150A (en) 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
US4326332A (en) 1980-07-28 1982-04-27 International Business Machines Corp. Method of making a high density V-MOS memory array
DE3070786D1 (en) 1980-11-12 1985-07-25 Ibm Deutschland Electrically switchable read-only memory
US4969028A (en) 1980-12-02 1990-11-06 General Electric Company Gate enhanced rectifier
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US4974059A (en) 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
JPS6016420A (ja) 1983-07-08 1985-01-28 Mitsubishi Electric Corp 選択的エピタキシヤル成長方法
US4639761A (en) 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
FR2566179B1 (fr) 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
US4774556A (en) 1985-07-25 1988-09-27 Nippondenso Co., Ltd. Non-volatile semiconductor memory device
JPS62173764A (ja) * 1986-01-27 1987-07-30 Matsushita Electric Works Ltd 半導体装置
US5262336A (en) 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US5034785A (en) 1986-03-24 1991-07-23 Siliconix Incorporated Planar vertical channel DMOS structure
US4716126A (en) 1986-06-05 1987-12-29 Siliconix Incorporated Fabrication of double diffused metal oxide semiconductor transistor
US4746630A (en) 1986-09-17 1988-05-24 Hewlett-Packard Company Method for producing recessed field oxide with improved sidewall characteristics
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
JP2577330B2 (ja) 1986-12-11 1997-01-29 新技術事業団 両面ゲ−ト静電誘導サイリスタの製造方法
US5105243A (en) 1987-02-26 1992-04-14 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide field effect transistor with single gate structure
US4821095A (en) 1987-03-12 1989-04-11 General Electric Company Insulated gate semiconductor device with extra short grid and method of fabrication
EP0308509B1 (en) 1987-03-25 1993-09-15 Kabushiki Kaisha Komatsu Seisakusho Hydraulic clutch pressure control apparatus
US4823176A (en) 1987-04-03 1989-04-18 General Electric Company Vertical double diffused metal oxide semiconductor (VDMOS) device including high voltage junction exhibiting increased safe operating area
US4801986A (en) 1987-04-03 1989-01-31 General Electric Company Vertical double diffused metal oxide semiconductor VDMOS device with increased safe operating area and method
JP2570742B2 (ja) * 1987-05-27 1997-01-16 ソニー株式会社 半導体装置
US5164325A (en) 1987-10-08 1992-11-17 Siliconix Incorporated Method of making a vertical current flow field effect transistor
US4893160A (en) 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US4914058A (en) 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
US4967245A (en) 1988-03-14 1990-10-30 Siliconix Incorporated Trench power MOSFET device
KR0173111B1 (ko) 1988-06-02 1999-02-01 야마무라 가쯔미 트렌치 게이트 mos fet
JPH0216763A (ja) 1988-07-05 1990-01-19 Toshiba Corp 半導体装置の製造方法
US4853345A (en) 1988-08-22 1989-08-01 Delco Electronics Corporation Process for manufacture of a vertical DMOS transistor
US5268311A (en) 1988-09-01 1993-12-07 International Business Machines Corporation Method for forming a thin dielectric layer on a substrate
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
JP2611429B2 (ja) * 1989-05-26 1997-05-21 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
US4992390A (en) 1989-07-06 1991-02-12 General Electric Company Trench gate structure with thick bottom oxide
EP0450082B1 (en) 1989-08-31 2004-04-28 Denso Corporation Insulated gate bipolar transistor
US5248894A (en) 1989-10-03 1993-09-28 Harris Corporation Self-aligned channel stop for trench-isolated island
JPH03145768A (ja) * 1989-10-31 1991-06-20 Nec Kansai Ltd 電界効果トランジスタ
US5071782A (en) 1990-06-28 1991-12-10 Texas Instruments Incorporated Vertical memory cell array and method of fabrication
US5079608A (en) 1990-11-06 1992-01-07 Harris Corporation Power MOSFET transistor circuit with active clamp
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5164802A (en) 1991-03-20 1992-11-17 Harris Corporation Power vdmosfet with schottky on lightly doped drain of lateral driver fet
US5219793A (en) 1991-06-03 1993-06-15 Motorola Inc. Method for forming pitch independent contacts and a semiconductor device having the same
KR940006702B1 (ko) 1991-06-14 1994-07-25 금성일렉트론 주식회사 모스패트의 제조방법
US5298761A (en) 1991-06-17 1994-03-29 Nikon Corporation Method and apparatus for exposure process
JP2570022B2 (ja) 1991-09-20 1997-01-08 株式会社日立製作所 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法
JPH0613627A (ja) 1991-10-08 1994-01-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5366914A (en) 1992-01-29 1994-11-22 Nec Corporation Vertical power MOSFET structure having reduced cell area
US5315142A (en) 1992-03-23 1994-05-24 International Business Machines Corporation High performance trench EEPROM cell
US5554862A (en) 1992-03-31 1996-09-10 Kabushiki Kaisha Toshiba Power semiconductor device
JPH06196723A (ja) 1992-04-28 1994-07-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5640034A (en) 1992-05-18 1997-06-17 Texas Instruments Incorporated Top-drain trench based resurf DMOS transistor structure
US5233215A (en) 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5430324A (en) 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
US5294824A (en) 1992-07-31 1994-03-15 Motorola, Inc. High voltage transistor having reduced on-resistance
GB9216599D0 (en) 1992-08-05 1992-09-16 Philips Electronics Uk Ltd A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device
US5300447A (en) 1992-09-29 1994-04-05 Texas Instruments Incorporated Method of manufacturing a minimum scaled transistor
JPH06163907A (ja) 1992-11-20 1994-06-10 Hitachi Ltd 電圧駆動型半導体装置
US5275965A (en) 1992-11-25 1994-01-04 Micron Semiconductor, Inc. Trench isolation using gated sidewalls
US5326711A (en) 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
US5418376A (en) 1993-03-02 1995-05-23 Toyo Denki Seizo Kabushiki Kaisha Static induction semiconductor device with a distributed main electrode structure and static induction semiconductor device with a static induction main electrode shorted structure
US5341011A (en) 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
BE1007283A3 (nl) 1993-07-12 1995-05-09 Philips Electronics Nv Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.
JPH07122749A (ja) 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
US5412228A (en) * 1994-02-10 1995-05-02 North Carolina State University Multifunctional semiconductor switching device having gate-controlled regenerative and non-regenerative conduction modes, and method of operating same
US5429977A (en) 1994-03-11 1995-07-04 Industrial Technology Research Institute Method for forming a vertical transistor with a stacked capacitor DRAM cell
US5454435A (en) 1994-05-25 1995-10-03 Reinhardt; Lisa Device for facilitating insertion of a beach umbrella in sand
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
US5405794A (en) 1994-06-14 1995-04-11 Philips Electronics North America Corporation Method of producing VDMOS device of increased power density
US5424231A (en) 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
DE69525003T2 (de) 1994-08-15 2003-10-09 Siliconix Inc Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken
US5581100A (en) 1994-08-30 1996-12-03 International Rectifier Corporation Trench depletion MOSFET
US5583065A (en) 1994-11-23 1996-12-10 Sony Corporation Method of making a MOS semiconductor device
US5597765A (en) 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
JPH08204179A (ja) 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
US5670803A (en) 1995-02-08 1997-09-23 International Business Machines Corporation Three-dimensional SRAM trench structure and fabrication method therefor
JP3325736B2 (ja) 1995-02-09 2002-09-17 三菱電機株式会社 絶縁ゲート型半導体装置
US5595927A (en) 1995-03-17 1997-01-21 Taiwan Semiconductor Manufacturing Company Ltd. Method for making self-aligned source/drain mask ROM memory cell using trench etched channel
US5592005A (en) 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
US5567634A (en) 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US5648670A (en) 1995-06-07 1997-07-15 Sgs-Thomson Microelectronics, Inc. Trench MOS-gated device with a minimum number of masks
US5629543A (en) 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
US5689128A (en) 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US5705409A (en) 1995-09-28 1998-01-06 Motorola Inc. Method for forming trench transistor structure
US5616945A (en) 1995-10-13 1997-04-01 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
DE69515876T2 (de) 1995-11-06 2000-08-17 St Microelectronics Srl Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren
JP3392665B2 (ja) * 1995-11-06 2003-03-31 株式会社東芝 半導体装置
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
KR970054363A (ko) 1995-12-30 1997-07-31 김광호 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US5742076A (en) * 1996-06-05 1998-04-21 North Carolina State University Silicon carbide switching devices having near ideal breakdown voltage capability and ultralow on-state resistance
JPH11251592A (ja) * 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
US6150697A (en) * 1998-04-30 2000-11-21 Denso Corporation Semiconductor apparatus having high withstand voltage
DE19843659A1 (de) * 1998-09-23 2000-04-06 Siemens Ag Halbleiterbauelement mit strukturiertem Halbleiterkörper
DE19848828C2 (de) 1998-10-22 2001-09-13 Infineon Technologies Ag Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
US6194741B1 (en) * 1998-11-03 2001-02-27 International Rectifier Corp. MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance
KR100401278B1 (ko) * 1998-11-27 2003-10-17 인피니언 테크놀로지스 아게 보조전극을 가진 mos 전계효과 트랜지스터
DE19854915C2 (de) * 1998-11-27 2002-09-05 Infineon Technologies Ag MOS-Feldeffekttransistor mit Hilfselektrode
US6566804B1 (en) * 1999-09-07 2003-05-20 Motorola, Inc. Field emission device and method of operation
US6137122A (en) * 1999-12-02 2000-10-24 Analog And Power Electronics Corp. Latch-up controllable insulated gate bipolar transistor
JP3425131B2 (ja) * 1999-12-17 2003-07-07 松下電器産業株式会社 高耐圧半導体装置
JP2002299622A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 電力用半導体素子

Also Published As

Publication number Publication date
DE10297349T5 (de) 2005-01-27
US20030071320A1 (en) 2003-04-17
KR100886420B1 (ko) 2009-03-02
JP2005507160A (ja) 2005-03-10
US20030073287A1 (en) 2003-04-17
WO2003034470A2 (en) 2003-04-24
TW587328B (en) 2004-05-11
CN1605119A (zh) 2005-04-06
US20040063269A1 (en) 2004-04-01
WO2003034470A3 (en) 2003-09-12
US6991977B2 (en) 2006-01-31
US6677641B2 (en) 2004-01-13
US6717230B2 (en) 2004-04-06
AU2002335103A1 (en) 2003-04-28
CN100339959C (zh) 2007-09-26

Similar Documents

Publication Publication Date Title
KR100886420B1 (ko) 낮은 순방향 전압 손실과 높은 차단 능력을 갖는 반도체구조물
US8390058B2 (en) Configurations and methods for manufacturing devices with trench-oxide-nano-tube super-junctions
US7276773B2 (en) Power semiconductor device
US8829641B2 (en) Method of forming a dual-trench field effect transistor
EP1425802B1 (en) Power mosfet having a trench gate electrode and method of making the same
US7323386B2 (en) Method of fabricating semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US8598623B2 (en) Nanotube semiconductor devices and nanotube termination structures
US6069043A (en) Method of making punch-through field effect transistor
US6713813B2 (en) Field effect transistor having a lateral depletion structure
US6787420B2 (en) Semiconductor device with alternating conductivity type layer and method of manufacturing the same
EP1168455B1 (en) Power semiconductor switching element
US7084455B2 (en) Power semiconductor device having a voltage sustaining region that includes terraced trench with continuous doped columns formed in an epitaxial layer
US6787872B2 (en) Lateral conduction superjunction semiconductor device
US20020175412A1 (en) Process for forming MOS-gated power device having segmented trench and extended doping zone
US20010000919A1 (en) MOS-gated power device having extended trench and doping zone and process for forming same
US7230310B2 (en) Super-junction voltage sustaining layer with alternating semiconductor and High-K dielectric regions
US7061066B2 (en) Schottky diode using charge balance structure
JP2004511910A (ja) トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
US7602036B2 (en) Trench type Schottky rectifier with oxide mass in trench bottom
US7538388B2 (en) Semiconductor device with a super-junction
US7482285B2 (en) Dual epitaxial layer for high voltage vertical conduction power MOSFET devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee