DE102005041256B4 - Trenchtransistor - Google Patents

Trenchtransistor Download PDF

Info

Publication number
DE102005041256B4
DE102005041256B4 DE102005041256A DE102005041256A DE102005041256B4 DE 102005041256 B4 DE102005041256 B4 DE 102005041256B4 DE 102005041256 A DE102005041256 A DE 102005041256A DE 102005041256 A DE102005041256 A DE 102005041256A DE 102005041256 B4 DE102005041256 B4 DE 102005041256B4
Authority
DE
Germany
Prior art keywords
electrode structure
gate electrode
trench
shielding
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005041256A
Other languages
English (en)
Other versions
DE102005041256A1 (de
Inventor
Franz Dr. Hirler
Markus Dr. Zundel
Martin Pölzl
Rudolf Zelsacher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005041256A priority Critical patent/DE102005041256B4/de
Priority to US11/513,969 priority patent/US7414286B2/en
Publication of DE102005041256A1 publication Critical patent/DE102005041256A1/de
Application granted granted Critical
Publication of DE102005041256B4 publication Critical patent/DE102005041256B4/de
Priority to US12/186,242 priority patent/US7790550B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

Trenchtransistor (40, 50), mit einem Halbleiterkörper (2), in dem:
– eine Trenchstruktur (3) sowie
– eine in die Trenchstruktur (3) eingebettete Elektrodenstruktur (4) vorgesehen sind, wobei
– die Elektrodenstruktur (4) durch eine Isolationsstruktur (5) gegenüber dem Halbleiterkörper (2) elektrisch isoliert ist und eine Gateelektrodenstruktur (41) sowie eine unterhalb der Gateelektrodenstruktur (41) angeordnete und von dieser elektrisch isolierte Feldelektrodenstruktur (42) aufweist, und
– zwischen der Gateelektrodenstruktur (41) und der Feldelektrodenstruktur (42) eine Abschirmstruktur (13, 14, 15) zur Reduzierung der kapazitiven Kopplung zwischen der Gateelektrodenstruktur (41) und der Feldelektrodenstruktur (42) vorgesehen ist, wobei die Abschirmstruktur (13) eine auf festem Potenzial liegende Abschirmelektrode ist, die gegenüber der Gateelektrodenstruktur (41), der Feldelektrodenstruktur (42) sowie dem Halbleiterkörper (2) elektrisch isoliert ist,
dadurch gekennzeichnet,
dass der Innenwiderstand der Abschirmelektrode (13) geringer ist als der Innenwiderstand der Gateelektrodenstruktur (41) und geringer ist als der Innenwiderstand der Feldelektrodenstruktur (42).

Description

  • Die Erfindung betrifft einen Trenchtransistor nach dem Oberbegriff des Patentanspruches 1 oder des Patentanspruches 3 oder des Patentanspruches 7.
  • Trenchtransistoren weisen einen Halbleiterkörper auf, in dem eine Trenchstruktur sowie eine in die Trenchstruktur eingebettete Elektrodenstruktur vorgesehen sind. Die Elektrodenstruktur wird mittels einer Isolationsstruktur gegenüber dem Halbleiterkörper elektrisch isoliert. Im Falle eines Feldplatten-Trenchtransistors ist die Elektrodenstruktur in eine Gateelektrodenstruktur sowie eine unterhalb der Gateelektrodenstruktur angeordnete Feldelektrodenstruktur aufgeteilt, wobei die Feldelektrodenstruktur gegenüber der Gateelektrodenstruktur elektrisch isoliert sein kann.
  • Es ist stets Ziel, die Integrationsdichte der Trenchtransistoren weiter zu erhöhen. Dies kann einerseits dadurch erfolgen, dass die Abstände zwischen den einzelnen Trenches der Trenchstruktur verringert werden (d. h. die Weite, des zwischen den Trenches befindlichen Teils des Halbleiterkörpers ("Mesagebiete") wird verringert). Andererseits kann die Weite der Trenches selbst reduziert werden. Wird von der zweiten Möglichkeit Gebrauch gemacht, d. h., die Weite der Trenches reduziert, so muss in der Regel die Dicke der Isolationsstruktur, die die Feldelektrodenstruktur gegenüber dem Halbleiterkörper elektrisch isoliert, ebenfalls reduziert werden (da die Reduktion der Isolationsstruktur-Dicke ein großes "Miniaturisierungs-Potenzial" aufweist). Dies ist jedoch problematisch, da bei zu dünnen Isolationsschichten zwischen der Feldelektrodenstruktur und dem Halbleiterkörper, insbesondere bei schnellen Schaltvorgängen, starke kapazitive Kopplungseffekte zwischen dem Drain-/Driftbereich des Trenchtransistors und der Gateelektrodenstruktur (Kopplung Drain-/Driftbereich-Feldelektrodenstruktur-Gateelektrodenstruktur) auftreten, insofern die Feldelektrodenstruktur gegenüber der Gateelektrodenstruktur elektrisch isoliert ist.
  • Im einzelnen ist aus der DE 103 39 455 B3 ein Trenchtransistor mit einem Halbleiterkörper bekannt, bei dem in einer Trenchstruktur eine Elektrodenstruktur vorgesehen ist. Diese Elektrodenstruktur ist durch eine Isolationsschicht gegenüber dem Halbleiterkörper elektrisch isoliert und weist eine Gateelektrode sowie eine unterhalb der Gatelektrode angeordnete und von dieser elektrisch isolierte Feldelektrode auf. Zwischen der Gateelektrode und der Feldelektrode ist noch eine Abschirmelektrode zur Reduzierung der kapazitiven Kopplung zwischen der Gateelektrode und der Feldelektrode vorgesehen. Die Abschirmelektrode ist gegenüber der Gateelektrode und der Feldelektrode isoliert und auf Sourcepotenzial gelegt.
  • Weiterhin ist aus der DE 102 97 349 T5 eine Halbleiteranordnung bekannt, bei der offenbar eine Gateelektrode eine größere Querschnittsfläche als eine Abschirmelektrode hat, so dass hier von einem größeren Innenwiderstand der Abschirmelektrode auszugehen ist. Weiterhin ist bei dieser Halbleiteranordnung die Schichtdicke einer Isolationsschicht für die Abschirmelektrode wenigstens doppelt so dick ausgeführt als die Dicke der Isolationsschicht für die Feldelektrode. Als geeignete Materialien für die Isolation werden Siliziumdioxid und Siliziumnitrid genannt.
  • Ähnlich Halbleiteranordnungen sind auch noch aus der US 2005/0167742 A1 oder der WO 2005/053032 A2 bekannt.
  • Die der Erfindung zugrunde liegende Aufgabe ist es, einen Trenchtransistor anzugeben, der gegenüber dem Stand der Tech nik einen erhöhten Miniaturisierungsgrad aufweist, gleichzeitig jedoch derartige Kopplungseffekte vermeidet.
  • Zur Lösung dieser Aufgabe stellt die Erfindung einen Trenchtransistor gemäß Patentanspruch 1 oder gemäß Patentanspruch 3 oder gemäß Patentanspruch 7 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Der vorliegende Trenchtransistor weist einen Halbleiterkörper auf, in dem eine Trenchstruktur sowie eine in die Trenchstruktur eingebettete Elektrodenstruktur vorgesehen sind. Die Elektrodenstruktur ist durch eine Isolationsstruktur gegenüber dem Halbleiterkörper elektrisch isoliert. Die Elektrodenstruktur weist eine Gateelektrodenstruktur sowie eine unterhalb der Gateelektrodenstruktur angeordnete und von dieser elektrisch isolierte Feldelektrodenstruktur auf. Zwischen der Gateelektrodenstruktur und der Feldelektrodenstruktur ist eine Abschirmstruktur zur Reduzierung der kapazitiven Kopplung zwischen der Gateelektrodenstruktur und der Feldelektrodenstruktur vorgesehen. Die Abschirmstruktur dient demnach zur Reduzierung elektromagnetischer bzw. elektrostatischer Kopplungseffekte zwischen der Gateelektrodenstruktur und der Feldelektrodenstruktur.
  • Die Verwendung einer Abschirmstruktur bewirkt, dass selbst bei einem hohen Integrationsgrad, d. h. bei einer geringen Trenchweite, Kopplungseffekte zwischen der Gateelektrodenstruktur und der Feldelektrodenstruktur gering gehalten werden können.
  • Die Abschirmstruktur kann auf unterschiedlichste Art und Weise ausgestaltet sein. Beispielsweise ist es möglich, die Abschirmstruktur als eine auf festem Potenzial liegende Abschirmelektrode auszugestalten, die gegenüber der Gatee lektrodenstruktur, der Feldelektrodenstruktur sowie dem Halbleiterkörper elektrisch isoliert ist. Die Abschirmelektrode liegt vorzugsweise auf Sourcepotenzial, kann jedoch auch auf einem beliebigen anderen festen Potenzial liegen.
  • Ist die Abschirmstruktur als Abschirmelektrode realisiert, so ist die Summe der Innenwiderstände der Abschirmelektrode und der Strom-/Spannungsversorgung der Abschirmelektrode geringer als entsprechende Innenwiderstandssummen für die Gateelektrodenstruktur und die Feldelektrodenstruktur. Dies hat den Vorteil, dass die Abschirmelektrode so gut wie nicht an sich schnell ändernde Drain-Potenziale bzw. Raumladunszonen-Potenziale ankoppelt, womit eine gute Abschirmwirkung gewährleistet ist.
  • Die Abschirmstruktur kann auch durch eine Abschirm-Isolationsschicht realisiert sein, deren Dicke größer ist als die Dicke des Isolationsstruktur-Bereichs, der die Feldelektrodenstruktur gegenüber dem Halbleiterkörper isoliert. Alternativ kann die Dicke der Abschirm-Isolationsschicht größer ausfallen als die doppelte Dicke des Isolationsstruktur-Bereichs, der die Feldelektrodenstruktur gegenüber dem Halbleiterkörper isoliert, oder größer ausfallen als die doppelte Dicke des Isolationstruktur-Bereichs, der die Feldelektrodenstruktur gegenüber dem Halbleiterkörper isoliert.
  • Die Abschirm-Isolationsschicht kann als Schichtfolge aus einer ersten Oxidschicht, einer Nitridschicht sowie einer zweiten Oxidschicht ausgebildet sein.
  • Ist die Abschirmstruktur in Form einer Abschirm-Isolationsschicht realisiert, so ist erfindungsgemäß der k-Wert der Abschirm-Isolationsschicht niedriger als der k-Wert der Isolationsstruktur. Über den niedrigen k-Wert kann, ähnlich wie im Falle der Abschirmelektrode, eine starke Reduzierung der Ka pazitivkopplung zwischen der Gateelektrodenstruktur und der Feldelektrodenstruktur erzielt werden.
  • In einer weiteren Ausführungsform ist erfindungsgemäß die Abschirmstruktur in Form eines Hohlraums realisiert.
  • Die horizontalen Abstände zwischen der Abschirmstruktur und dem Halbleiterkörper können, um die Abschirmwirkung zu verbessern, geringer ausfallen als die horizontalen Abstände zwischen der Gateelektrodenstruktur und dem Halbleiterkörper.
  • Ein Verfahren zur Erzeugung des vorangehend beschriebenen Trenchtransistors geht aus von einem vorprozessierten Halbleiterkörper, in dem eine Trenchstruktur sowie eine in die Trenchstruktur eingebettete Feldelektrodenstruktur vorgesehen sind, wobei die Feldelektrodenstruktur durch eine Feldelektroden-Isolationsstruktur gegenüber dem Halbleiterkörper elektrisch isoliert ist. Das Verfahren weist die folgenden Schritte auf: Zunächst wird isolierendes Material auf der Feldelektrodenstruktur abgeschieden. Dann wird eine Gateelektroden-Isolationsstruktur ausgebildet. Schließlich wird eine Gateelektrodenstruktur ausgebildet.
  • Das Verfahren ist für die Herstellung eines Trenchtransistors geeignet, dessen Abschirmstruktur in Form einer Abschirm-Isolationsschicht realisiert ist. Das Verfahren ermöglicht es, die Dicke des abgeschiedenen isolierenden Materials beliebig einzustellen, womit die Stärke der Abschirmwirkung ebenfalls beliebig eingestellt werden kann.
  • Der Schritt des Abscheidens von isolierendem Material beinhaltet vorzugsweise die folgenden Schritte: Ausbilden einer Schutzoxidschicht auf dem Halbleiterkörper, Ausbilden einer Siliziumnitrid- oder Polysiliziumschicht auf der Schutzoxidschicht, Verfüllen der verbleibenden Freiräume in der Trenchstruktur mit isolierendem Material und Rückätzen des so entstandenen Schichtverbunds aus Schutzoxidschicht, Siliziumnitrid- oder Polysiliziumschicht und dem isolierenden Material in die Trenchstruktur hinein bis auf eine bestimmte Tiefe, so dass das isolierend Material eine gewünschte Dicke aufweist.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1 einen Ausschnitt eines herkömmlichen Trenchtransistors in Querschnittsdarstellung.
  • 2 einen Ausschnitt eines herkömmlichen Trenchtransistors in Querschnittsdarstellung
  • 3 einen Ausschnitt eines herkömmlichen Trenchtransistors in Querschnittsdarstellung.
  • 4 einen vergrößerten Ausschnitt des in 3 gezeigten Trenchtransistors in Querschnittsdarstellung.
  • 5 einen Ausschnitt einer ersten Ausführungsform des erfindungsgemäßen Trenchtransistors in Querschnittsdarstellung.
  • 6 einen Ausschnitt einer zweiten Ausführungsform des erfindungsgemäßen Trenchtransistors in Querschnittsdarstellung.
  • 7 einen Ausschnitt einer dritten Ausführungsform des erfindungsgemäßen Trenchtransistors in Querschnittsdarstellung.
  • 8A bis 8J einen ersten bis zehnten Prozessschritt einer Ausführungsform des Herstellungsverfahrens.
  • In den Figuren sind identische bzw. einander entsprechende Bereiche, Bauteile bzw. Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet. Weiterhin können die Dotiertypen sämtlicher Ausführungsformen invers ausgestaltet sein, d. h. n-Gebiete können durch p-Gebiete ersetzt werden und umgekehrt.
  • In 1 ist ein Ausschnitt eines Trenchtransistors 1 gezeigt, der einen Halbleiterkörper 2 aufweist, in welchem eine Trenchstruktur 3 ausgebildet ist (in 1 ist lediglich ein Trench der Trenchstruktur 3 zu sehen). In der Trenchstruktur 3 ist eine Elektrodenstruktur vorgesehen, die durch eine Isolationsstruktur 5 gegenüber dem Halbleiter 2 elektrisch isoliert ist. Über die Elektrodenstruktur 4 können vertikal im Halbleiterkörper 2 verlaufende elektrische Ströme erzeugt bzw. gesteuert werden. Die gesamte Elektrodenstruktur 4 liegt auf Gatepotenzial. Dies hat zum Nachteil, dass zwischen der Elektrodenstruktur 4 und dem unterhalb der Trenchstruktur 3 bzw. neben der Trenchstruktur 3 befindlichen Driftgebiet/Draingebiet des Halbleiterkörpers 2 eine hohe Gate-Drain-Kapazität auftritt, was zu hohen Schaltverlusten führt.
  • Um diesem Problem zu begegnen, ist es bekannt, wie in 2 gezeigt ist, die Elektrodenstruktur 4 in einen Gateelektrodenstrukturteil 41 und einen Feldelektrodenstrukturteil 42 aufzuteilen. Der Feldelektrodenstrukturteil 42 liegt hierbei auf Sourcepotenzial, der Gateelektrodenstrukturteil 41 auf Gatepotenzial. Durch diese Aufteilung kann eine spürbare Reduzierung der Gate-Drain-Kapazität bewirkt werden.
  • Wenn, wie in 3 gezeigt ist, die Weite der Trenches der Trenchstruktur 3 verringert werden soll, muss die Dicke der Isolationsstruktur 5 stark reduziert werden. Dies hat jedoch zur Folge, dass zwischen dem Feldelektrodenstrukturteil 42 und dem unterhalb/neben der Trenchstruktur 3 vorhandenen Draingebiet/Driftgebiet im Halbleiterkörper 2 eine hohe kapazitive Kopplung besteht. Schwankungen des Drainpotenzials übertragen sich damit sehr stark auf das Potenzial, auf dem der Feldelektrodenstrukturteil 42 liegt. Die so entstehenden Potenzialschwankungen im Feldelektrodenstrukturteil 42 übertragen sich wiederum stark auf das am Gateelektrodenstrukturteil 41 vorherrschende Potenzial, was unerwünscht ist.
  • In 4 ist eine detailliertere Version des in 3 gezeigten Trenchtransistors 30 zu sehen. Der Trenchtransistor 30 weist einen Drainkontakt (beispielsweise Metallkontakt) 6 auf, auf dem ein Halbleiterkörper 2 vorgesehen ist. Innerhalb des Halbleiterkörpers 2 sind ein Draingebiet 7, ein Driftgebiet 8 sowie ein Bodygebiet 9 ausgebildet. In dem Halbleiterkörper 2 ist eine Trenchstruktur 3 vorgesehen, in die ein Gateelektrodenstrukturteil 41 sowie ein Feldelektrodenstrukturteil 42 eingebettet ist. Der Gateelektrodenstrukturteil 41 sowie der Feldelektrodenstrukturteil 42 sind durch eine Isolationsstruktur 5 (die im unteren Bereich der Trenchstruktur 3 verdickt ausgestaltet ist (Feldoxid), im oberen Bereich verdünnt ausgestaltet ist (Gateoxid)) gegenüber dem Halbleiterkörper 2 elektrisch isoliert. In dem Bodygebiet 9 sind Sourcegebiete 10 ausgebildet. Die Sourcegebiete 10 sowie das Bodygebiet 9 werden mittels eines Sourcekontakts 11 kontaktiert, wobei der Gateelektrodenstrukturteil 41 gegenüber dem Sourcekontakt 11 durch eine Isolationsstruktur 12 elektrisch isoliert ist.
  • In 5 ist eine erste Ausführungsform 40 des erfindungsgemäßen Trenchtransistors gezeigt. Diese Ausführungsform unterscheidet sich zunächst von der in 3 bzw. in 4 gezeigten Ausführungsform lediglich dadurch, dass zwischen dem Gateelektrodenstrukturteil 41 sowie dem Feldelektrodenstrukturteil 42 eine auf festem Potenzial (hier: Sourcepotenzial) liegende Abschirmelektrode 13 vorgesehen ist. Eine detailliertere Aufnahme der Ausführungsform 40 ist in 6 zu sehen. Das Potenzial des Feldelektrodenstrukturteils 42 kann auf einem festen Wert liegen oder floaten. Des Weiteren ist es möglich, unterschiedliche Teile des Feldelektrodenstrukturteils 42 (hier mit H1, H2 und H3 bezeichnet) auf jeweils unterschiedliches Potenzial zu legen. Das Potenzial der Abschirmelektrode 13 liegt vorzugsweise auf Sourcepotenzial, das Potenzial des Gateelektrodenstrukturteils 41 auf Gatepotenzial. Die Summe der Innenwiderstände der Abschirmelektrode 13 sowie der Strom-/Spannungsversorgung der Abschirmelektrode 13 ist erfindungsgemäß geringer als entsprechende Innenwiderstandssummen für den Gateelektrodenstrukturteil 41 sowie den Feldelektrodenstrukturteil 42 .
  • In 7 ist eine weitere Ausführungsform 50 des erfindungsgemäßen Trenchtransistors gezeigt. Diese Ausführungsform unterscheidet sich von der in 6 gezeigten Ausführungsform 40 lediglich dadurch, dass die Abschirmelektrode 13 ersetzt ist durch einen Hohlraum 14, an dem das obere Ende des Feldelektrodenstrukturteils 42 sowie das untere Ende des Gateelektrodenstrukturteils 41 angrenzt. Alternativ ist die Abschirmelektrode 13 durch eine Isolationsschicht 15 ersetzt, die einen niedrigen k-Wert und/oder eine große vertikale Ausdehnung besitzt. Durch jede der genannten Alternativen lässt sich die Kopplung zwischen dem Gateelektrodenstrukturteil 41 und dem Feldelektrodenstrukturteil 42 verringern.
  • In der folgenden Beschreibung wird unter Bezugnahme auf die 8A bis 8J ein Verfahren zur Herstellung der Isolationsschicht 15 bzw. ein Verfahren zur Herstellung eines Trenchtransistors, das eine derartige Isolationsschicht enthält, beschrieben. In sämtlichen Figuren ist im linken Teil eine Querschnittsdarstellung, und im rechten Teil eine dazu korrespondierende Längsschnittdarstellung gezeigt.
  • In einem ersten Prozessschritt wird in einen Halbleiterkörper 2 eine Trenchstruktur 3 eingebracht, beispielsweise mittels eines Ätzprozesses (8A). In einem zweiten Prozessschritt (8B) wird auf der Oberfläche des Halbleiterkörpers 2 eine Feldelektroden-Isolationsstruktur 52 (Feldplattenoxid) erzeugt, beispielsweise mittels eines thermischen Oxidationsprozesses. In einem dritten Prozessschritt (8C) wird in die Trenchstruktur 3 Polysilizium eingebracht, um eine Feldelektrodenstruktur 42 zu erzeugen. In einem vierten Prozessschritt (8D) wird die Feldelektrodenisolationsstruktur 42 in den Trench hinein rückgeätzt, derart, dass die oberen Enden der verbleibenden Feldelektroden-Isolationsstruktur 52 unterhalb der vertikalen Position des oberen Endes der Feldelektrodenstruktur 42 liegen. In einem fünften Prozessschritt (8E) wird auf der Oberfläche des so entstandenen Schichtverbunds eine erste Isolationsschicht 16 aufgebracht. In einem sechsten Prozessschritt (8F) wird auf die erste Hilfsisolationsschicht 16 eine Siliziumnitrid- bzw. Polysiliziumschicht 17 abgeschieden. In einem siebten Prozessschritt (8G) werden verbleibende Freiräume innerhalb der Tenchstruktur 3 mit TEOS (Tetraethylorthosilikat (Abscheideoxid)) 18 verfüllt. In einem achten Prozessschritt (8H) wird ein Teil des TEOS-Materials entfernt (beispielsweise mittels eines Ätzprozesses, derart, dass lediglich innerhalb der Trenchstruktur 3 ein Rest des TEOS-Materials 8 verbleibt. In einem neunten Prozessschritt (8I) werden die Siliziumnitrid-/Polysiliziumnitridschicht 17 sowie die Hilfsisolationsschicht 16 teilweise entfernt (oberhalb einer vertikalen Position, die der vertikalen Position der Oberseite der TEOS-Schicht 18 entspricht). In weiteren Prozessschritten (angedeutet durch 8J) wird oberhalb des Schichtverbunds, der aus der Hilfsisolationsschicht 16, der Siliziumnitrid-/Polysiliziumschicht 17 sowie der TEOS-Schicht 18 besteht, eine Gateelektroden-Isolationsstruktur erzeugt und anschließend eine Gateelektrodenstruktur ausgebildet (hier nicht gezeigt). Weitere Prozessschritte, die bis zur Fertigstellung des Trenchtransistors vonnöten sind, sind dem Fachmann bekannt.
  • In der folgenden Beschreibung sollen weitere Aspekte der Erfindung erläutert werden.
  • Bei der Entwicklung neuer Generationen von DMOS-Leistungstransistoren ist ein wichtiges Ziel die Verringerung des spezifischen Einschaltwiderstandes Ron·A. Um dies zu erreichen, wird versucht, in bekannten Trenchtransistorkonzepten den Pitch weiter zu reduzieren. Dies kann einerseits durch eine Reduktion der Mesaweite zwischen den Trenches erfolgen (Densetrench-Konzepte), andererseits kann jedoch die Trenchweite selbst reduziert werden. Insbesondere für höhere Spannungsklassen (> 40 V) bietet sich beim Feldplattentrenchkonzept eine Reduktion der Feldoxiddicke an. Wie dies ohne störende Einflüsse (Rückkopplungen) auf die Device-Parameter (Schaltgeschwindigkeiten) erreicht wird, ist Gegenstand dieser Erfindung.
  • Eine bekannte Methode, den spezifischen Einschaltwiderstand zu verringern, besteht darin, von der planaren Zellenstruktur abzugehen und Trenchzellen zu verwenden. Dadurch wird insbe sondere der Kanalwiderstand durch eine deutliche Vergrößerung der Kanalweite pro Fläche erniedrigt. Der Widerstand der Driftstrecke (Epiwiderstand) kann durch Verwendung von tiefen Trenches (vgl. US 4 941 026 ) reduziert werden. Dort wird ein Feldplattentrenchkonzept mit einer Gateelektrode im Trench vorgeschlagen (1), die jedoch aufgrund ihres relativ großen Überlapps mit der Epitaxieschicht und damit dem Draingebiet recht hohe Gate-Drain-Kapazitäten aufweist, die wiederum zu hohen Schaltverlusten führen. Deshalb wird in neueren Trenchtransistorgenerationen neben einer Gateelektrode im oberen Trenchbereich auch eine Sourceelektrode im Trenchbodenbereich (2) zur Reduzierung der Gate-Drain-Kapazitäten eingesetzt (vgl. US 5 998 833 A ). Soll andererseits das Feldplattenkonzept für höhere Spannungsklassen > 40 V bis typisch einige hundert Volt angewendet werden, so ist vor allem die Feldoxiddicke ("Fox") im Trenchbodenbereich möglichst zu reduzieren, um sowohl über den geringeren Pitch einen geringeren Einschaltwiderstand zu erreichen als auch die technologische Machbarkeit eines dicken Oxids im Trenchboden sicherzustellen. Dies kann durch Einführen von einer oder mehrerer Hilfselektroden (H3) im Trenchbodenbereich erreicht werden, wobei die Hilfselektroden (H3) auf geeignetes variierendes Potenzial gelegt werden oder floaten ( DE 103 39 455 B3 , siehe auch 3). Ein Nachteil dabei ergibt sich jedoch durch die Tatsache, dass eine solche Hilfselektrode bzw. die Spannungsversorgung für eine derartige Hilfselektrode (insbesondere, wenn sie auf dem Chip realisiert wird) einen relativ hohen Innenwiderstand (Ri) besitzt und sich dadurch beim schnellen Schalten Rückkopplungseffekte vom Drainpotenzial über die Hilfselektrode auf die direkt darüber befindliche Gateelektrode ergeben. Im Innenwiderstand RiH3 der Hilfselektrode H3 sei im Folgenden die Summe der Innenwiderstände von der Hilfselektrode selbst und der die Hilfselektrode H3 treibenden Spannungsquelle. Ist die Hilfselektrode H3 floa tend, so entspricht dies einem unendlich großen Innenwiderstand Ri.
  • Um Rückkopplungseffekte auf die Gateelektroden von Feldplattentransistoren zu vermeiden/zu reduzieren, wird eine (lokal kleine) Sourceelektrode zwischen der Gateelektrode im oberen Trenchbereich und den Hilfselektroden im Trenchbodenbereich zur Abschirmung eingeführt. Dies ist in 5 dargestellt. Hier wird zur einfacheren Darstellung stets nur eine Hilfselektrode (H3) im Trenchbodenbereich gezeigt. Es können jedoch auch mehrere Hilfselektroden vorgesehen werden, wie dies in 6 gezeigt ist (H3, H4, H5 ...).
  • Generell weist die Gateelektrode einen relativ geringen Gate-Innenwiderstand RiGate auf, so dass sich bei schnell veränderndem Drainpotenzial kaum Mitkopplungseffekte auf die Gateelektrode ergeben. Werden zur Reduzierung der Feldoxiddicke im Trenchbodenbereich eine oder mehrere Hilfselektroden H3, H4, ..., eingesetzt, die aufgrund des geringen Querschnitts, der geringen Dotierung oder der Tatsache, dass sie über lange Zuleitungen angeschlossen werden (RiH3 der Hilfselektrode >> RiGate der Gateelektrode) oder wegen des hohen Innenwiderstandes der Spannungsquelle recht hohe Innenwiderstände Ri besitzen, ergeben sich bei schnell veränderndem Drainpotenzial starke Mitkopplungseffekte auf die Hilfselektroden und durch die direkte Nachbarschaft der Hilfselektroden zur Gateelektrode indirekt auch auf die Gateelektrode. Im Extremfall, in dem die Hilfselektrode floatend ist, ist der Innenwiderstand RiH3 unendlich und die Hilfselektroden laufen fast zeitgleich mit dem Drainpotenzial bzw. dem Potenzial in der benachbarten Raumladungszone mit. Dadurch wird auch das Gatepotenzial unerwünscht verändert.
  • Es wird eine zusätzliche Sourceelektrode in den Bereich zwischen Hilfselektrode und Gateelektrode eingeführt, die dann den Einfluss der sich in den Hilfselektroden einstellenden Potenziale auf die Gateelektrode abschirmt. Diese Sourceelektrode koppelt aufgrund ihres sehr geringen Innenwiderstandes Ri kaum an ein schnell veränderndes Drainpotenzial bzw. ein Potenzial in der Raumladungszone und ist damit sehr gut zur Abschirmung geeignet. Weiterhin ist im Bereich der eingeführten Sourceelektrode kein besonders dickes Feldoxid nötig, da dort nur ein Bruchteil der maximalen Drainspannung im Sperrfall anliegt (typisch ca. 10% der Sperrspannung).
  • Es wird demnach eine lokale kleine Sourceelektrode in den Bereich zwischen der Gateelektrode und einer/mehrerer Hilfselektroden im Trench eines Feldplattentrenchtransistors zur Abschirmung von Rückkopplungseffekten eingeführt.
  • Die (vorzugsweise) auf Sourcepotenzial liegende Abschirmelektrode kann bei allen Trenchtransistoren eingesetzt werden, insbesondere bei Feldplattentrenchtransistoren (und hierbei wiederum insbesondere bei Transistoren mit einer oder mehreren Hilfselektroden im Trench), deren Feldplatten (Feldelektroden) auf einem Potenzial U1 zwischen Sourcepotenzial und Drainpotenzial liegen bzw. floatend ausgestaltet sind. Die Breite der Abschirmelektrode soll im Wesentlichen der Breite der Gateelektrode entsprechen (sehr gute Abschirmung). Die Oxidschichten zwischen Source-Abschirmelektrode und benachbarter Epitaxieschicht können dünn ausfallen und sogar im Bereich der Gateoxiddicke liegen, da über diesen Bereich typischerweise nur ein Bruchteil der Drainspannung abfällt.
  • Bei der Entwicklung neuer Generationen von DMOS-Leistungstransistoren spielt die Verringerung der Gate-zu-Drain-Kapazität eine große Rolle, um schneller schalten oder Treiber mit geringerer Leistung einsetzen zu können. Zur Erreichung einer niedrigen Gate-zu-Drain-Kapazität soll zusätzlich zu einer auf variablem Potenzial liegenden Feldelektrode eine Gateelektrode zum Einsatz kommen, die von der variablen Feldelektrode möglichst gut entkoppelt ist. Die Feldelektrode erlaubt, insbesondere im Fall höherer Spannungsklassen, eine Reduktion des Feldoxids. Anstatt einer Feldelektrode können auch mehrere übereinander liegende Feldelektroden verwendet werden, die vorteilhafterweise auf unterschiedlichen Potenzialen liegen.
  • Nachteilig bei bekannten Feldplattentrenchtransistoren ist, dass die Dicke des Dielektrikums, das die Gateelektrode von der Feldelektrode (Feldplatte) trennt, aufgrund der Prozessfolge in der Regel mit der Dicke des Gateoxides gekoppelt ist. Weiterhin können sich aufgrund der komplizierten Diffusionsverhältnisse Schwachstellen oder Dünnungen in diesem Dielektrikum ausbilden, welche die Zuverlässigkeit der DMOS-Bauteile stark einschränken.
  • Es wird demnach eine Struktur bereitgestellt, die mit wenig Platzbedarf in einem Trench eine Feldplatte, ein Gateoxid, eine Feldelektrode, ein Dielektrikum (bzw. ein Oxid-Metall-Oxid-Sandwich) und eine Gateelektrode realisiert. Dabei wird das Dielektrikum (bzw. ein Oxid-Metall-Oxid-Sandwich) unabhängig vom Gateoxid-Prozess realisiert, so dass seine Dicke frei eingestellt und damit auch die Gate-zu-Drain-Kapazität verringert werden kann. Die Vorteile sind eine geringere Gate-zu-Drain-Kapazität und eine erhöhte Zuverlässigkeit.
  • Ein Aspekt der Erfindung besteht also darin, die kapazitive Kopplung zwischen Gateelektrode und Feldelektrode möglichst klein zu machen. Dies kann durch Vergrößerung des Abstandes zwischen Gateelektrode und Feldelektrode und/oder Verringerung der Dielektrizitätszahl des isolierenden Materials zwischen Gateelektrode und Feldelektrode erreicht werden. Das isolierende Material sollte als low k-Material ausgelegt sein, d.h. als Material, das vorzugsweise eine niedrigere Dielektrizitätszahl als Oxid aufweist.
  • Zur Herstellung des isolierenden Materials zwischen der Gateelektrode und der Feldelektrode kann nach der Ätzung des Feldplattenoxides mit Hilfe der variablen Feldplatte (Polysilizium) der Kanalbereich des Transistors durch zwei Schichten (ein Oxid und ein Polysilizium oder Nitrid) geschützt werden. Danach wird ein Oxid abgeschieden und wieder zurückgeätzt. So entsteht aus den drei Schichten ein Dielektrikum, welches die variable Feldelektrode von der Gateelektrode trennt, wobei dessen Dicke weitgehend frei gestaltet werden kann. Damit wird das Ziel der Reduzierung der Gate-zu-Drain-Kapazität erreicht. Nach der Rückätzung werden die beiden zuerst aufgebrachten Hilfsschichten wieder entfernt. Anschließend wird der Prozess in bekannter Weise (Gateoxidation und Erzeugen des Gatepolys) fortgesetzt.

Claims (8)

  1. Trenchtransistor (40, 50), mit einem Halbleiterkörper (2), in dem: – eine Trenchstruktur (3) sowie – eine in die Trenchstruktur (3) eingebettete Elektrodenstruktur (4) vorgesehen sind, wobei – die Elektrodenstruktur (4) durch eine Isolationsstruktur (5) gegenüber dem Halbleiterkörper (2) elektrisch isoliert ist und eine Gateelektrodenstruktur (41 ) sowie eine unterhalb der Gateelektrodenstruktur (41 ) angeordnete und von dieser elektrisch isolierte Feldelektrodenstruktur (42 ) aufweist, und – zwischen der Gateelektrodenstruktur (41 ) und der Feldelektrodenstruktur (42 ) eine Abschirmstruktur (13, 14, 15) zur Reduzierung der kapazitiven Kopplung zwischen der Gateelektrodenstruktur (41 ) und der Feldelektrodenstruktur (42 ) vorgesehen ist, wobei die Abschirmstruktur (13) eine auf festem Potenzial liegende Abschirmelektrode ist, die gegenüber der Gateelektrodenstruktur (41 ), der Feldelektrodenstruktur (42 ) sowie dem Halbleiterkörper (2) elektrisch isoliert ist, dadurch gekennzeichnet, dass der Innenwiderstand der Abschirmelektrode (13) geringer ist als der Innenwiderstand der Gateelektrodenstruktur (41 ) und geringer ist als der Innenwiderstand der Feldelektrodenstruktur (42 ).
  2. Trenchtransistor (40) nach Anspruch 1, dadurch gekennzeichnet, dass die Abschirmelektrode (13) auf Sourcepotenzial liegt.
  3. Trenchtransistor (40, 50), mit einem Halbleiterkörper (2), in dem: – eine Trenchstruktur (3) sowie – eine in die Trenchstruktur (3) eingebettete Elektrodenstruktur (4) vorgesehen sind, wobei – die Elektrodenstruktur (4) durch eine Isolationsstruktur (5) gegenüber dem Halbleiterkörper (2) elektrisch isoliert ist und eine Gateelektrodenstruktur (41 ) sowie eine unterhalb der Gateelektrodenstruktur (41 ) angeordnete und von dieser elektrisch isolierte Feldelektrodenstruktur (42 ) aufweist, und – zwischen der Gateelektrodenstruktur (41 ) und der Feldelektrodenstruktur (42 ) eine Abschirmstruktur (13, 14, 15) zur Reduzierung der kapazitiven Kopplung zwischen der Gateelektrodenstruktur (41 ) und der Feldelektrodenstruktur (42 ) vorgesehen ist, dadurch gekennzeichnet, dass die Abschirmstruktur eine Abschirm-Isolationsschicht (15) aufweist, deren k-Wert niedriger ist als der k-Wert der Isolationsstruktur (5).
  4. Trenchtransistor (50) nach Anspruch 3, dadurch gekennzeichnet, dass die Abschirmstruktur (15) durch eine Abschirm-Isolationsschicht realisiert ist, deren Dicke größer ist als die Dicke des Bereichs der Isolationsstruktur, der die Feldelektrodenstruktur (42 ) gegenüber dem Halbleiterkörper (2) isoliert.
  5. Trenchtransistor (50) nach Anspruch 4, dadurch gekennzeichnet, dass die Dicke der Abschirm-Isolationsschicht (15) größer ist als die doppelte Dicke des Bereichs der Isolationsstruktur, der die Gateelektrodenstruktur (41 ) gegenüber dem Halbleiterkörper (2) isoliert oder größer ist als die doppelte Dicke des Bereichs der Isolationsstruktur (41 ), der die Feldelektrodenstruktur (42 ) gegenüber dem Halbleiterkörper (2) isoliert.
  6. Trenchtransistor (50) nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass die Abschirm-Isolationsschicht (15) eine Schichtfolge aus einer ersten Oxidschicht (16), einer Nitridschicht (17) sowie einer zweiten Oxidschicht (18) ist.
  7. Trenchtransistor (40, 50), mit einem Halbleiterkörper (2), in dem: – eine Trenchstruktur (3) sowie – eine in die Trenchstruktur (3) eingebettete Elektrodenstruktur (4) vorgesehen sind, wobei – die Elektrodenstruktur (4) durch eine Isolationsstruktur (5) gegenüber dem Halbleiterkörper (2) elektrisch isoliert ist und eine Gateelektrodenstruktur (41 ) sowie eine unterhalb der Gateelektrodenstruktur (41 ) angeordnete und von dieser elektrisch isolierte Feldelektrodenstruktur (42 ) aufweist, und – zwischen der Gateelektrodenstruktur (41 ) und der Feldelektrodenstruktur (42 ) eine Abschirmstruktur (13, 14, 15) zur Reduzierung der kapazitiven Kopplung zwischen der Gateelektrodenstruktur (41 ) und der Feldelektrodenstruktur (42 ) vorgesehen ist, dadurch gekennzeichnet, dass die Abschirmstruktur ein Hohlraum (14) ist.
  8. Trenchtransistor (40, 50) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die horizontalen Abstände zwischen der Abschirmstruktur (13, 14, 15) und dem Halbleiterkörper (2) geringer sind als die horizontalen Abstände zwischen der Gateelektrodenstruktur (41 ) und dem Halbleiterkörper (2).
DE102005041256A 2005-08-31 2005-08-31 Trenchtransistor Expired - Fee Related DE102005041256B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102005041256A DE102005041256B4 (de) 2005-08-31 2005-08-31 Trenchtransistor
US11/513,969 US7414286B2 (en) 2005-08-31 2006-08-31 Trench transistor and method for fabricating a trench transistor
US12/186,242 US7790550B2 (en) 2005-08-31 2008-08-05 Trench transistor and method for fabricating a trench transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005041256A DE102005041256B4 (de) 2005-08-31 2005-08-31 Trenchtransistor

Publications (2)

Publication Number Publication Date
DE102005041256A1 DE102005041256A1 (de) 2007-03-01
DE102005041256B4 true DE102005041256B4 (de) 2007-12-20

Family

ID=37715596

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005041256A Expired - Fee Related DE102005041256B4 (de) 2005-08-31 2005-08-31 Trenchtransistor

Country Status (2)

Country Link
US (2) US7414286B2 (de)
DE (1) DE102005041256B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009038709A1 (de) * 2009-08-25 2011-04-07 Infineon Technologies Austria Ag Halbleiterbauelement mit dielektrischem Schichtstapel
DE102009030510B4 (de) * 2008-06-26 2020-11-12 Fairchild Semiconductor Corporation Aufbau und Verfahren zum Ausbilden eines Trench-FET mit abgeschirmtem Gate mit einem Zwischenelektroden-Dielektrikum mit einer Nitridschicht darin

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007037858B4 (de) 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
KR100849192B1 (ko) * 2007-08-13 2008-07-30 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US7833862B2 (en) * 2008-03-03 2010-11-16 Infineon Technologies Austria Ag Semiconductor device and method for forming same
US7919388B2 (en) * 2008-05-30 2011-04-05 Freescale Semiconductor, Inc. Methods for fabricating semiconductor devices having reduced gate-drain capacitance
US7838389B2 (en) * 2008-05-30 2010-11-23 Freescale Semiconductor, Inc. Enclosed void cavity for low dielectric constant insulator
US8796764B2 (en) * 2008-09-30 2014-08-05 Infineon Technologies Austria Ag Semiconductor device comprising trench gate and buried source electrodes
US20100187602A1 (en) * 2009-01-29 2010-07-29 Woolsey Debra S Methods for making semiconductor devices using nitride consumption locos oxidation
KR20100106017A (ko) * 2009-03-23 2010-10-01 삼성전자주식회사 리세스 채널 트랜지스터 및 이의 제조 방법
US20100264486A1 (en) * 2009-04-20 2010-10-21 Texas Instruments Incorporated Field plate trench mosfet transistor with graded dielectric liner thickness
TWI380448B (en) * 2009-09-16 2012-12-21 Anpec Electronics Corp Overlapping trench gate semiconductor device and manufacturing method thereof
US8487370B2 (en) 2010-07-30 2013-07-16 Infineon Technologies Austria Ag Trench semiconductor device and method of manufacturing
JP2012164765A (ja) 2011-02-04 2012-08-30 Rohm Co Ltd 半導体装置
JP2012204529A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置及びその製造方法
WO2013001677A1 (ja) * 2011-06-28 2013-01-03 パナソニック株式会社 半導体装置とその製造方法
US8716788B2 (en) * 2011-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with self-charging field electrodes
US8637940B2 (en) * 2011-12-20 2014-01-28 Infineon Technologies Austria Ag Semiconductor device with self-charging field electrodes and compensation regions
US9391149B2 (en) 2013-06-19 2016-07-12 Infineon Technologies Austria Ag Semiconductor device with self-charging field electrodes
CN107135668B (zh) * 2015-02-20 2020-08-14 新电元工业株式会社 半导体装置
US10388783B2 (en) * 2016-02-17 2019-08-20 Polar Semiconductor, Llc Floating-shield triple-gate MOSFET
CN105957893A (zh) * 2016-05-26 2016-09-21 深圳尚阳通科技有限公司 屏蔽栅功率mosfet及其制造方法
CN106847880B (zh) * 2017-01-23 2019-11-26 矽力杰半导体技术(杭州)有限公司 一种半导体器件及其制备方法
CN107871787B (zh) 2017-10-11 2021-10-12 矽力杰半导体技术(杭州)有限公司 一种制造沟槽mosfet的方法
JP6980626B2 (ja) * 2018-09-18 2021-12-15 株式会社東芝 半導体装置
CN110047759A (zh) * 2019-04-28 2019-07-23 矽力杰半导体技术(杭州)有限公司 沟槽型mosfet器件制造方法
CN110620153A (zh) * 2019-08-28 2019-12-27 上海韦尔半导体股份有限公司 一种屏蔽栅场效应晶体管及其制造方法
CN111834464B (zh) * 2020-09-15 2020-12-25 中芯集成电路制造(绍兴)有限公司 屏蔽栅场效应晶体管及其形成方法、半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
DE10297349T5 (de) * 2001-10-17 2005-01-27 Fairchild Semiconductor Corp. Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
DE10339455B3 (de) * 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
WO2005053032A2 (en) * 2003-11-29 2005-06-09 Koninklijke Philips Electronics N.V. Trench insulated gate field effect transistor
US20050167742A1 (en) * 2001-01-30 2005-08-04 Fairchild Semiconductor Corp. Power semiconductor devices and methods of manufacture

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7385248B2 (en) * 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US20050167742A1 (en) * 2001-01-30 2005-08-04 Fairchild Semiconductor Corp. Power semiconductor devices and methods of manufacture
DE10297349T5 (de) * 2001-10-17 2005-01-27 Fairchild Semiconductor Corp. Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
DE10339455B3 (de) * 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
WO2005053032A2 (en) * 2003-11-29 2005-06-09 Koninklijke Philips Electronics N.V. Trench insulated gate field effect transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009030510B4 (de) * 2008-06-26 2020-11-12 Fairchild Semiconductor Corporation Aufbau und Verfahren zum Ausbilden eines Trench-FET mit abgeschirmtem Gate mit einem Zwischenelektroden-Dielektrikum mit einer Nitridschicht darin
DE102009038709A1 (de) * 2009-08-25 2011-04-07 Infineon Technologies Austria Ag Halbleiterbauelement mit dielektrischem Schichtstapel
DE102009038709B4 (de) * 2009-08-25 2017-05-11 Infineon Technologies Austria Ag Halbleiterbauelement mit dielektrischem Schichtstapel
US9786659B2 (en) 2009-08-25 2017-10-10 Infineon Technologies Austria Ag Semiconductor component with dielectric layer stack and voltage divider

Also Published As

Publication number Publication date
DE102005041256A1 (de) 2007-03-01
US7414286B2 (en) 2008-08-19
US20090206401A1 (en) 2009-08-20
US7790550B2 (en) 2010-09-07
US20070114600A1 (en) 2007-05-24

Similar Documents

Publication Publication Date Title
DE102005041256B4 (de) Trenchtransistor
DE10212149B4 (de) Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
DE10324754B4 (de) Halbleiterbauelement
DE102005041285B4 (de) Grabenstrukturhalbleitereinrichtung und Verfahren zu deren Herstellung
DE102005008354B4 (de) Halbleiterbauteil sowie Verfahren zu dessen Herstellung
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE10212144B4 (de) Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
DE102005041322B4 (de) Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE10393138T5 (de) Verfahren und Vorrichtung für eine verbesserte MOS-Gatestruktur zur Verringerung der Miller'schen Kapazität und der Schaltverluste
DE102005041257B4 (de) Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102004029435B4 (de) Feldplattentrenchtransistor
DE102006002065B4 (de) Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
DE102006026943B4 (de) Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden
DE602004012311T2 (de) Feldeffekttransistor mit isoliertem graben-gate
DE112009004071T5 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE10296457T5 (de) Leistungshalbleitervorrichtung mit einer Grabengateelektrode und Verfahren zum Herstellen derselben
DE112007001454T5 (de) Aufbau und Verfahren zum Ausbilden eines Trench-Fet mit abgeschirmtem Gate, wobei die Abschirm- und die Gate-Elektrode miteinander verbunden sind
DE10153739A1 (de) Halbleiterbauelement
DE102004041622A1 (de) Halbleiterbauteil
DE102007053104A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102009060072B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102004047772B4 (de) Lateraler Halbleitertransistor
DE102011016800A1 (de) Vorrichtungsabschlussstrukturen eines lateralen schwimmenden gekoppelten Kondensators
DE10085054B4 (de) Trench-IGBT
DE2338388C2 (de) Feldeffekt-Halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee