CN111834464B - 屏蔽栅场效应晶体管及其形成方法、半导体器件 - Google Patents

屏蔽栅场效应晶体管及其形成方法、半导体器件 Download PDF

Info

Publication number
CN111834464B
CN111834464B CN202010964286.0A CN202010964286A CN111834464B CN 111834464 B CN111834464 B CN 111834464B CN 202010964286 A CN202010964286 A CN 202010964286A CN 111834464 B CN111834464 B CN 111834464B
Authority
CN
China
Prior art keywords
layer
dielectric layer
trench
electrode
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010964286.0A
Other languages
English (en)
Other versions
CN111834464A (zh
Inventor
李艳旭
宋金星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
SMIC Manufacturing Shaoxing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SMIC Manufacturing Shaoxing Co Ltd filed Critical SMIC Manufacturing Shaoxing Co Ltd
Priority to CN202010964286.0A priority Critical patent/CN111834464B/zh
Publication of CN111834464A publication Critical patent/CN111834464A/zh
Application granted granted Critical
Publication of CN111834464B publication Critical patent/CN111834464B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种屏蔽栅场效应晶体管及其形成方法、半导体器件。利用牺牲层在沟槽的下沟槽中形成第一介质层，以构成上宽下窄的沟槽，从而在填充电极材料层时可以控制所产生空隙会位于下沟槽部中，避免了空隙的存在而对电极材料层的刻蚀过程造成影响，保障所形成的晶体管器件的性能。此外，本发明提供的形成方法，由于可容许电极材料层中产生有空隙，进而使得沟槽的侧壁可以为垂直或接近垂直的侧壁，有利于实现晶体管器件的尺寸缩减。

Description

屏蔽栅场效应晶体管及其形成方法、半导体器件
技术领域
本发明涉及影像传感器技术领域，特别涉及一种屏蔽栅场效应晶体管及其形成方法，以及半导体器件。
背景技术
屏蔽栅场效应晶体管（Shielded Gate Trench，SGT），由于其具有较低的栅漏电容Cgd、很低的导通电阻、以及较高的耐压性能，进而更有利于半导体集成电路的灵活应用。具体而言，在屏蔽栅场效应晶体管中，通过在栅电极的下方设置屏蔽电极，从而可以大幅降低了栅漏电容，并且屏蔽栅场效应晶体管的漂流区中还具有较高的杂质载流子浓度，能够为器件的击穿电压提供额外的益处，相应的可以降低导通电阻。
其中，屏蔽栅场效应晶体管的形成方法通常包括：首先，在沟槽中填充电极材料层并回刻蚀所述电极材料层，以在沟槽的底部形成屏蔽电极；接着，在所述屏蔽电极的上方依次形成隔离层和栅电极。
然而，在填充屏蔽电极的电极材料时，材料是由两侧向中心对称生长，因此在填充的过程中电极材料层在靠近沟槽开口的位置容易产生有空隙，此时，再对顶部形成有空隙的电极材料层进行回刻蚀时，不仅会导致刻蚀不均匀，并且还会进一步引发所形成的屏蔽电极对应于空隙的顶表面相应的凹陷，而基于屏蔽电极其凹陷的顶表面则会进一步影响所构成的晶体管器件的性能。例如，由于屏蔽电极的顶表面具有凹陷区域，相应的会使得屏蔽电极与其上方的栅电极在凹陷区域和非凹陷区域的间距不同，进而影响屏蔽电极和栅电极之间的耦合性能。尤其是，在批量制备晶体管器件时，存在工艺参数的波动，因此不同批次制备出的屏蔽电极的形貌也相应的会有偏差（例如，部分批次的屏蔽电极不存在凹陷；部分批次的屏蔽电极存在凹陷；或者，不同批次制备出的屏蔽电极的凹陷程度不同），进而使得所制备出的晶体管器件的性能不稳定。
发明内容
本发明的目的在于提供一种屏蔽栅场效应晶体管的形成方法，以解决在屏蔽电极的制备过程中由于空隙的存在而导致刻蚀不均，影响屏蔽电极的形貌。
为解决上述技术问题，本发明提供一种屏蔽栅场效应晶体管的形成方法，包括：
提供衬底，并在所述衬底中形成沟槽；
在所述沟槽中形成第一介质层，所述第一介质层覆盖所述沟槽的底壁和侧壁；
在所述沟槽中填充牺牲层，并使所述第一介质层中高于所述牺牲层的部分暴露出；
至少去除所述第一介质层中高于所述牺牲层的部分；
去除所述牺牲层；
在所述沟槽中形成屏蔽电极，所述屏蔽电极形成在所述第一介质层上，并且所述屏蔽电极的顶表面不高于所述第一介质层的顶表面；
在所述沟槽中依次形成隔离层和栅电极。
可选的，所述沟槽的侧壁相对于高度方向的倾斜角度小于等于5°。
可选的，所述牺牲层的形成方法包括：在所述沟槽中填充牺牲材料层，以及刻蚀所述牺牲材料层，并刻蚀停止在预定高度位置的上方；
以及，在形成所述屏蔽电极时，所述屏蔽电极的顶表面不高于所述预定高度位置。
可选的，至少去除所述第一介质层中高于所述牺牲层的部分的方法包括：对所述第一介质层执行刻蚀工艺，并过刻蚀所述第一介质层，使得剩余的第一介质层的顶表面低于所述牺牲层的顶表面，并且不低于所述预定高度位置。
可选的，在所述沟槽中形成屏蔽电极的方法包括：在所述沟槽中填充电极材料层；刻蚀所述电极材料层，直至所述电极材料层的顶表面不高于所述第一介质层的顶表面。
可选的，在所述电极材料层低于所述第一介质层的部分中产生有空隙, 并且在刻蚀所述电极材料层时刻蚀停止于所述空隙的上方，以使所述空隙封闭在所述屏蔽电极中。
本发明的另一目的在于提供一种屏蔽栅场效应晶体管，包括：
衬底，所述衬底中形成有沟槽；
第一介质层，形成在所述沟槽的下沟槽部中，以覆盖所述下沟槽部的底壁和侧壁；
屏蔽电极，形成在所述沟槽的下沟槽部中并位于所述第一介质层上，并且所述屏蔽电极的顶表面不高于所述第一介质层的顶表面；
隔离层，形成在所述沟槽中，并覆盖所述屏蔽电极；以及，
栅电极，形成在所述沟槽中，并位于所述隔离层上。
可选的，所述沟槽的侧壁相对于高度方向的倾斜角度小于等于5°。
可选的，所述屏蔽电极中形成空隙，所述空隙封闭在所述屏蔽电极中。
本发明的又一目的在于提供一种半导体器件，包括：多个如上所述的屏蔽栅场效应晶体管，所述多个屏蔽栅场效应晶体管中的多个沟槽沿着预定方向依次排布，并且所述沟槽的侧壁相对于高度方向的倾斜角度小于等于5°。
在本发明提供的屏蔽栅场效应晶体管的形成方法中，优先利用牺牲层定义出需要保留下的第一介质层的部分，从而在去除牺牲层后即可使得沟槽的上沟槽部（即，高于第一介质层的部分）的开口尺寸大于沟槽的下沟槽部（即，对应有第一介质层的部分）的开口尺寸，此时，在对上宽下窄的沟槽填充电极材料层时，即使会在电极材料层中形成有空隙，则空隙大概率会产生在下沟槽部中。而位于下沟槽部中的空隙并不会对电极材料层的刻蚀过程造成影响，因此所制备出的屏蔽电极的顶表面可以为平整表面，保障了所形成的晶体管器件的性能。此外，即使在制备不同的批次的晶体管器件时存在工艺参数的波动，然而不论所形成的屏蔽电极中是否存在有空隙均不会影响屏蔽电极的顶表面平整度，有效保障了所制备出的屏蔽栅场效应晶体管的性能稳定性。
可见，本发明提供的形成方法，通过控制空隙的形成位置，使得电极材料层中可允许产生有空隙，不仅能够降低屏蔽电极的制备难度，以及还可避免工艺参数的波动对所制备出的晶体管器件的性能造成影响，提高了器件性能的稳定性，并且还可以实现沟槽的侧壁为垂直或接近垂直的侧壁，有利于缩减沟槽的特征尺寸，并可进一步减小晶体管器件的空间占比。
附图说明
图1为本发明一实施例中的屏蔽栅场效应晶体管的形成方法的流程图；
图2~图9为本发明一实施例中的屏蔽栅场效应晶体管的形成方法在其制备过程中的结构示意图。
其中，附图标记如下：
100-衬底；
110-沟槽；
200-第一介质层；
300a-电极材料层；
300-屏蔽电极；
310-空隙；
400-隔离层；
500-第二介质层；
600-栅电极；
700-牺牲层；
800-掩模层；
810-衬氧化层；
820-第一掩模层；
830-第二掩模层。
具体实施方式
承如背景技术所述，在制备屏蔽电极时，由于是基于具有较大深宽比的沟槽进行电极材料填充的，从而使得所填充的电极材料层的顶部容易产生有空隙，此时，再回刻蚀电极材料层时由于空隙的存在会进一步导致所形成的屏蔽电极的顶表面凹陷，进而无法保证最终制备出的晶体管器件的性能稳定。
为了改善由于电极材料层中的空隙而导致屏蔽电极的顶表面凹陷的问题，一种解决方法为：增加沟槽侧壁的倾斜度，以提高对沟槽的填充性能，从而缓解在填充电极材料层时容易产生空隙的问题。然而，随着沟槽侧壁的倾斜度的增加，相应的会导致沟槽开口的尺寸增加，使得沟槽的特征尺寸增加，增大每一晶体管元胞的空间占比。另外，由于沟槽开口的尺寸增加，还会使得相邻的晶体管元胞在沟槽的底部位置的间距增大，进而会引起漏电流增大的问题。
有鉴于此，本发明提供了另一种解决方案，其可以在不增加沟槽侧壁的倾斜度的情况下，避免电极材料层中的空隙对后续形成的栅电极造成影响。具体可参考图1所示，本发明提供的屏蔽栅场效应晶体管的形成方法包括：
步骤S100，提供衬底，并在所述衬底中形成沟槽；
步骤S200，在所述沟槽中形成第一介质层，所述第一介质层覆盖所述沟槽的底壁和侧壁；
步骤S300，在所述沟槽中填充牺牲层，并使所述第一介质层中高于所述牺牲层的部分暴露出；
步骤S400，至少去除所述第一介质层中高于所述牺牲层的部分；
步骤S500，去除所述牺牲层；
步骤S600，在所述沟槽中形成屏蔽电极，所述屏蔽电极形成在所述第一介质层上，并且所述屏蔽电极的顶表面不高于所述第一介质层的顶表面；
步骤S700，在所述沟槽中依次形成隔离层和栅电极。
以下结合图2~图9和具体实施例对本发明提出的屏蔽栅场效应晶体管及其形成方法、半导体器件作进一步详细说明，其中图2~图9为本发明一实施例中的屏蔽栅场效应晶体管的形成方法在其制备过程中的结构示意图。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在步骤S100中，具体参考图2所示，提供衬底100，并在所述衬底100中形成沟槽110。在后续工艺中，即利用所述沟槽110由下至上依次容纳屏蔽电极和栅电极。
具体的，所述沟槽110的形成方法例如包括：首先，在所述衬底100的顶表面上形成掩模层800，以利用所述掩模层800定义出所述沟槽的图形；接着，利用所述掩模层800为掩模刻蚀所述衬底100，以形成所述沟槽110。
其中，所述掩模层800可以为具有多个膜层相互堆叠的叠层结构。具体的，所述掩模层800包括形成在衬底100顶表面上的衬氧化层810和形成在所述衬氧化层810上的第一掩模层820，所述第一掩模层820的材质例如包括氮化硅。当然，所述掩模层800还可以进一步包括第二掩模层830，所述第二掩模层830的材料可以不同于所述第一掩模层820的材料，例如包括氧化硅。即，本实施例中，由于第一掩模层820和第二掩模层830是间隔所述衬氧化层810而覆盖在所述衬底100上的，从而可以利用所述衬氧化层810缓解由衬氧化层上方的第一掩模层820（即，氮化硅层）施加于衬底100上的应力，并能够对衬底100的顶表面进行保护。
本实施例中，所述沟槽110的侧壁可以为垂直侧壁或者接近垂直的侧壁。即，所述沟槽110的侧壁相对于高度方向的倾斜角度较小，例如，倾斜角度小于等于5°，甚至倾斜角度还可以进一步小于等于1°。需要说明的是，此处所述的“沟槽110的侧壁相对于高度方向的倾斜角度”即为：沟槽110的侧壁与高度方向之间的夹角。
应当认识到，由于所述沟槽110的侧壁为垂直或接近垂直的侧壁，从而有利于缩减所述沟槽110的特征尺寸，相应的可以减小所形成的整个晶体管器件的空间占比。并且，基于垂直或接近垂直的沟槽侧壁，可以使得相邻晶体管元胞的沟槽在沟槽底部的位置的间距不会过大，不会导致器件的漏电流增大的问题。
在步骤S200中，具体参考图3所示，在所述沟槽110中形成第一介质层200，所述第一介质层200覆盖所述沟槽110的底壁和侧壁。其中，所述第一介质层200可以采用热氧化工艺形成，以及所述第一介质层200的材料例如包括氧化硅。
进一步的，所述第一介质层200的厚度可以根据所形成的屏蔽栅场效应晶体管的耐压要求对应调整。例如，当所形成的屏蔽栅场效应晶体管为高压晶体管（耐压范围例如大于等于60V，更具体的所述高压晶体管的耐压范围介于80V~150V）时，则可以使所述第一介质层200在垂直于沟槽侧壁方向上具有较大的厚度，以用于维持晶体管的高耐压性能。例如，可使所述第一介质层200在垂直于沟槽侧壁方向上的厚度尺寸大于等于3000埃等，更具体的，所述第一介质层200的厚度尺寸例如进一步介于5000埃~7000埃。
在步骤S300中，具体参考图4所示，在所述沟槽110中填充牺牲层700，并使所述第一介质层200中高于所述牺牲层700的部分暴露出。即，所述牺牲层700未填满所述沟槽110，从而使得第一介质层200中位于沟槽顶部的部分暴露出。以及，所述牺牲层700覆盖部分所述第一介质层200，用于在后续对第一介质层200进行回刻蚀时，对需要保留的部分进行掩模保护。
具体的，所述牺牲层700的形成方法包括：首先，在所述沟槽100中填充牺牲材料层，其中所述牺牲材料层例如为光刻胶层或者多晶硅层等；接着，刻蚀所述牺牲材料层，并刻蚀停止在预定高度位置H的上方，此时即相应的使所形成的牺牲层700的顶表面高于所述预定高度位置H。
本实施例中，通过控制所述牺牲层700的高度，以确保后续可以保留足够高度的第一介质层，进而保障屏蔽电极的高度，后续工艺中所形成的屏蔽电极的顶表面即不高于所述预定高度位置H。
在步骤S400中，具体参考图5所示，至少去除所述第一介质层200中高于所述牺牲层700的部分。具体的，可以利用干法刻蚀工艺部分去除所述第一介质层200，也可以利用湿法刻蚀工艺部分去除所述第一介质层200。
可选的方案中，在对所述第一介质层200执行刻蚀工艺时，还进一步过刻蚀所述第一介质层200，以确保所述第一介质层200中高于所述牺牲层700的部分能够完全被去除，此时，即会使得剩余的第一介质层200的顶表面低于所述牺牲层700的顶表面。
具体的，可以通过控制对第一介质层200的过刻蚀时间，以使剩余的第一介质层200的顶表面不低于所述预定高度位置H，如此，以确保后续形成在所述第一介质层200上的屏蔽电极的高度。本实施例中，在刻蚀所述第一介质层200时，刻蚀停止于所述预定高度位置H， 进而使剩余的第一介质层200的顶表面齐平或者接近齐平于所述预定高度位置H。
在步骤S500中，具体参考图6所示，去除所述牺牲层。此时，即可释放出所述沟槽110的下部空间，以用于容纳屏蔽电极。
如图6所示，在去除所述牺牲层后，所述沟槽110对应有第一介质层的下沟槽部的开口尺寸小于所述沟槽110高于第一介质层的上沟槽部的开口尺寸。
具体的，所述牺牲层例如为光刻胶层，此时可以直接利用光刻胶去除剂去除所述光刻胶层。或者，所述牺牲层也可以为多晶硅层，此时可以利用刻蚀工艺去除所述多晶硅层。
在步骤S600中，具体参考图7和图8所示，在所述沟槽110中形成屏蔽电极300，所述屏蔽电极300形成在所述第一介质层200上，并且所述屏蔽电极300的顶表面不高于所述第一介质层200的顶表面。
具体的，所述屏蔽电极300的形成方法可参考如下步骤。
第一步骤，具体参考图7所示，在所述沟槽110中填充电极材料层300a，此时所述电极材料层300a可填满所述沟槽110。以及，所述电极材料层300a可采用沉积工艺形成。
如上所述，在去除所述牺牲层后，由于所述沟槽110的下沟槽部中形成有第一介质层200，从而使得所述沟槽110的上沟槽部的开口尺寸大于下沟槽部的开口尺寸。基于此，在对所述沟槽110进行填充时，即使所填充的电极材料层300a中会产生有空隙，然而所产生的空隙310通常也是形成在所述沟槽110的下沟槽部中。即，所述空隙310低于所述第一介质层200的顶表面。
第二步骤，具体参考图8所示，刻蚀所述电极材料层，直至所述电极材料层的顶表面不高于所述第一介质层200的顶表面，以形成所述屏蔽电极300。由于所述屏蔽电极300的顶表面不高于所述第一介质层200的顶表面，即相当于使得所述屏蔽电极300和沟槽侧壁之间间隔有所述第一介质层200，避免屏蔽电极300接触沟槽的侧壁。
本实施例中，所述屏蔽电极300的顶表面和所述第一介质层200的顶表面齐平或接近齐平（即，所述屏蔽电极300的顶表面对应于所述预定高度位置H）。此时，即可确保所述屏蔽电极300中的空隙310不会被释放出，而仍然封闭在所述屏蔽电极300中。
需要说明的是，针对屏蔽电极300而言，即使存在有空隙310，仍然不会对屏蔽电极300的性能造成影响，即不会影响所述屏蔽电极300在晶体管器件中所起的作用。
在步骤S700中，具体参考图9所示，在所述沟槽110中依次形成隔离层400和栅电极600。
其中，所述隔离层400的形成方法具体包括：首先，采用高密度等离子体工艺（HighDensity Plasma，HDP）在所述沟槽110中填充隔离材料层；接着，刻蚀所述隔离材料层以部分去除隔离材料层，并利用剩余的隔离材料层构成隔离层400，所述隔离层400覆盖所述屏蔽电极300的顶表面。
以及，在形成所述栅电极600之前，还包括：在所述沟槽110暴露出的侧壁上形成第二介质层500。具体的，可以利用热氧化工艺形成所述第二介质层500，所述第二介质层500用于构成栅极氧化层。以及，在形成所述第二介质层500之后，形成所述栅电极600。
综上所述，如上所述的形成方法中，在填充电极材料层时，通过控制空隙310的产生位置，使得空隙310大概率下只会存在于下沟槽部中，从而在刻蚀电极材料层时可以有效避免空隙310被释放出，因此不会导致所形成的屏蔽电极300的顶表面凹陷（即，可以形成具有平整顶表面的屏蔽电极300），进而可以防止对其上方的栅电极600造成影响。
由此可知，基于如上所述的形成方法，允许用于形成屏蔽电极的电极材料层中可形成有空隙，一方面有利于降低屏蔽电极的制备难度；另一方面，可以使沟槽110的侧壁为垂直或接近垂直的侧壁，有利于实现晶体管器件的尺寸缩减。
具体的，基于如上所述的形成方法，所制备出的屏蔽栅场效应晶体管包括：
衬底100，所述衬底100中形成有沟槽110；
第一介质层200，形成在所述沟槽110的下沟槽部中，以覆盖所述下沟槽部的底壁和侧壁；
屏蔽电极300，形成在所述沟槽110的下沟槽部中并位于所述第一介质层200上，并且所述屏蔽电极300的顶表面不高于所述第一介质层200的顶表面；
隔离层400，形成在所述沟槽110中，并覆盖所述屏蔽电极300；以及，
栅电极600，形成在所述沟槽110中，并位于所述隔离层400上，以利用所述隔离层400间隔所述屏蔽电极300和所述栅电极600。
重点参考图9所示，本实施例中，可以使所述屏蔽电极300的顶表面和所述第一介质层200的顶表面齐平或接近平齐。如此，一方面可以确保屏蔽电极300不会连接至沟槽的侧壁；另一方面，当所述屏蔽电极300中形成有空隙310时，则还可以使得空隙310能够被完全的封闭在屏蔽电极300中，进而避免由于空隙310的存在而对其上方的栅电极600造成影响。
进一步的，在将如上所述的屏蔽栅场效应晶体管应用于半导体器件中时，则相应的可以实现半导体器件的尺寸缩减。此外，还有利于改善器件的漏电流现象。
具体而言，半导体器件可包括多个屏蔽栅场效应晶体管，所述多个屏蔽栅场效应晶体管中的多个沟槽沿着预定方向依次排布。如上所述，所述沟槽的侧壁可以为垂直或接近垂直的侧壁，因此可以使得相邻的沟槽在沟槽底部位置的间隔尺寸不会过大，有利于改善器件的漏电流现象。例如，所述沟槽的侧壁相对于高度方向的倾斜角度小于等于5°，优选的方案中，还可使所述沟槽的侧壁的倾斜角度小于等于1°。基于此，则还可使相邻的沟槽在沟槽底部位置的间隔尺寸小于1.5倍的沟槽顶部的开口尺寸，即，有效缩减了多个沟槽的空间占比，提高基片的空间利用率。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第 二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或 多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。

Claims (7)

1.一种屏蔽栅场效应晶体管的形成方法，其特征在于，包括
提供衬底，并在所述衬底中形成沟槽；
在所述沟槽中形成第一介质层，所述第一介质层覆盖所述沟槽的底壁和侧壁；
在所述沟槽中填充牺牲层，并使所述第一介质层中高于所述牺牲层的部分暴露出；
至少去除所述第一介质层中高于所述牺牲层的部分；
去除所述牺牲层；
在所述沟槽中形成屏蔽电极，所述屏蔽电极形成在所述第一介质层上，并且所述屏蔽电极的顶表面不高于所述第一介质层的顶表面，其中所述屏蔽电极的形成方法包括：在所述沟槽中填充电极材料层，并在所述电极材料层低于所述第一介质层的部分中产生有空隙，以及刻蚀所述电极材料层直至不高于所述第一介质层的顶表面，并刻蚀停止于所述空隙的上方，以使所述空隙封闭在所述屏蔽电极中；
在所述沟槽中依次形成隔离层和栅电极。
2.如权利要求1所述的屏蔽栅场效应晶体管的形成方法，其特征在于，所述沟槽的侧壁相对于高度方向的倾斜角度小于等于5°。
3.如权利要求1所述的屏蔽栅场效应晶体管的形成方法，其特征在于，所述牺牲层的形成方法包括：在所述沟槽中填充牺牲材料层，以及刻蚀所述牺牲材料层，并刻蚀停止在预定高度位置的上方；
以及，在形成所述屏蔽电极时，所述屏蔽电极的顶表面不高于所述预定高度位置。
4.如权利要求3所述的屏蔽栅场效应晶体管的形成方法，其特征在于，至少去除所述第一介质层中高于所述牺牲层的部分的方法包括：
对所述第一介质层执行刻蚀工艺，并过刻蚀所述第一介质层，使得剩余的第一介质层的顶表面低于所述牺牲层的顶表面，并且不低于所述预定高度位置。
5.一种采用如权利要求1~4任一项所述的形成方法制备的屏蔽栅场效应晶体管，包括：
衬底，所述衬底中形成有沟槽；
第一介质层，形成在所述沟槽的下沟槽部中，以覆盖所述下沟槽部的底壁和侧壁；
屏蔽电极，形成在所述沟槽的下沟槽部中并位于所述第一介质层上，并且所述屏蔽电极的顶表面不高于所述第一介质层的顶表面，以及所述屏蔽电极中形成空隙，所述空隙封闭在所述屏蔽电极中；
隔离层，形成在所述沟槽中，并覆盖所述屏蔽电极；以及，
栅电极，形成在所述沟槽中，并位于所述隔离层上。
6.如权利要求5所述的屏蔽栅场效应晶体管，其特征在于，所述沟槽的侧壁相对于高度方向的倾斜角度小于等于5°。
7.一种半导体器件，其特征在于，包括：多个如权利要求5~6任一项所述的屏蔽栅场效应晶体管，所述多个屏蔽栅场效应晶体管中的多个沟槽沿着预定方向依次排布，并且所述沟槽的侧壁相对于高度方向的倾斜角度小于等于5°。
CN202010964286.0A 2020-09-15 2020-09-15 屏蔽栅场效应晶体管及其形成方法、半导体器件 Active CN111834464B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010964286.0A CN111834464B (zh) 2020-09-15 2020-09-15 屏蔽栅场效应晶体管及其形成方法、半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010964286.0A CN111834464B (zh) 2020-09-15 2020-09-15 屏蔽栅场效应晶体管及其形成方法、半导体器件

Publications (2)

Publication Number Publication Date
CN111834464A CN111834464A (zh) 2020-10-27
CN111834464B true CN111834464B (zh) 2020-12-25

Family

ID=72919005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010964286.0A Active CN111834464B (zh) 2020-09-15 2020-09-15 屏蔽栅场效应晶体管及其形成方法、半导体器件

Country Status (1)

Country Link
CN (1) CN111834464B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041256B4 (de) * 2005-08-31 2007-12-20 Infineon Technologies Ag Trenchtransistor
US7956411B2 (en) * 2008-01-15 2011-06-07 Fairchild Semiconductor Corporation High aspect ratio trench structures with void-free fill material
CN105244374B (zh) * 2015-08-31 2018-10-26 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅mosfet的制造方法
CN110993502A (zh) * 2019-12-30 2020-04-10 广州粤芯半导体技术有限公司 屏蔽栅沟槽功率器件的制造方法

Also Published As

Publication number Publication date
CN111834464A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
US7355242B2 (en) Semiconductor device
KR100610496B1 (ko) 채널용 핀 구조를 가지는 전계효과 트랜지스터 소자 및 그제조방법
JPH11111983A (ja) 半導体装置およびその製造方法
CN106057895A (zh) 用于沟槽功率mosfet的自对准接头
CN111446157A (zh) 屏蔽栅场效应晶体管及其形成方法
CN110896053B (zh) 屏蔽栅场效应晶体管及其形成方法
US20160276439A1 (en) Output capacitance reduction in power transistors
CN111180342B (zh) 屏蔽栅场效应晶体管及其形成方法
KR20120117127A (ko) 소자 분리막 구조물 및 그 형성 방법
CN113013028A (zh) 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法
CN111681963B (zh) 一种屏蔽栅场效应晶体管及其形成方法
KR20210117118A (ko) 반도체 디바이스 및 그 제조 방법
US20010014511A1 (en) Technique for forming shallow trench isolation structure without corner exposure and resulting structure
CN111834464B (zh) 屏蔽栅场效应晶体管及其形成方法、半导体器件
CN111180341B (zh) 屏蔽栅场效应晶体管及其形成方法
CN210296385U (zh) 晶体管
KR102600345B1 (ko) 반도체 전력 소자의 제조 방법
CN211455690U (zh) 沟槽型功率器件的沟槽栅结构
US11502194B2 (en) MOSFET manufacturing method
CN210272358U (zh) 半导体结构及动态随机存储器
CN111933712B (zh) 沟槽型场效应晶体管及其形成方法
CN112466933B (zh) 一种屏蔽栅场效应晶体管及其形成方法
CN113517341A (zh) 沟槽型功率器件的沟槽栅结构及其制造方法
CN117542795B (zh) 半导体器件及其制作方法
US20230275130A1 (en) Semiconductor structure and fabrication method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 518 Shaoxing Road, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Address before: 518 Shaoxing Road, Zhejiang Province

Patentee before: SMIC manufacturing (Shaoxing) Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220705

Address after: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Patentee after: SMIC international integrated circuit manufacturing (Shanghai) Co., Ltd

Address before: 518 Shaoxing Road, Zhejiang Province

Patentee before: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.