CN210296385U - 晶体管 - Google Patents

Abstract

本实用新型提供了一种晶体管及其形成方法、半导体器件。晶体管中的栅极介质层具有上层部和下层部，并且上层部为叠层设置，从而可以在不改变下层部的厚度的基础上，增加上层部的厚度。如此，即能够在维持晶体管的性能的基础上，改善栅极感应漏电流(GIDL)现象；并且，本实用新型中是通过叠层设置以增加上层部的厚度，进而有利于实现对上层部的参数的灵活调整。

Description

晶体管

技术领域

本实用新型涉及半导体技术领域，特别涉及一种晶体管。

背景技术

随着半导体器件尺寸的不断缩减，场效应晶体管的特征尺寸也迅速缩小，对应的栅极介质层的厚度也越来越薄，由于薄的栅极介质层而带来的器件可靠性能的问题也日益突出。

具体的说，由于晶体管器件越来越薄，晶体管在关闭状态下或等待状态下所产生的栅极感应漏电流(gate-induced drain leakage，GIDL)也越来越严重，这会对晶体管的可靠性产生较大的影响，导致晶体管的不稳定性以及会使晶体管的静态功耗增加。因此，随着晶体管特征尺寸的不断缩减，如何降低器件的漏电流已经成为了高密度、低功耗的半导体技术的一个关键问题。

实用新型内容

本实用新型的目的在于提供一种晶体管，以改善现有的晶体管存在栅极感应漏电流(GIDL)的现象。

为解决上述技术问题，本实用新型提供一种晶体管，包括：

衬底，所述衬底中形成有栅极沟槽；以及，

栅极介质层，覆盖所述栅极沟槽的内壁，其中所述栅极介质层具有上层部和下层部，所述上层部覆盖所述栅极沟槽中高于预定高度位置的内壁，所述下层部覆盖所述栅极沟槽中低于所述预定高度位置的内壁；其中，所述上层部包括内衬层和外盖层，所述内衬层覆盖所述栅极沟槽的内壁，所述外盖层覆盖所述内衬层的外侧壁，并且所述内衬层和所述外盖层的厚度之和大于所述下层部的厚度值。

可选的，所述栅极介质层中，所述下层部相对于所述内衬层的厚度差值小于所述外盖层的厚度值；或者所述下层部相对于所述外盖层的厚度差值小于所述内衬层的厚度值。

可选的，所述栅极介质层包括第一介质层和第二介质层；

其中，所述第一介质层覆盖所述栅极沟槽的内壁，并且所述第一介质层低于所述预定高度位置的部分构成所述下层部，所述第一介质层高于所述预定高度位置的部分构成所述内衬层；以及，所述第二介质层覆盖所述第一介质层中高于所述预定高度位置的部分，以构成所述上层部的外盖层。

可选的，所述上层部的所述外盖层相对于所述下层部往远离沟槽内壁的方向凸出。

可选的，所述晶体管还包括：

栅极导电层，所述栅极导电层形成在所述栅极介质层上并位于所述栅极沟槽中，以及所述栅极导电层从所述下层部延伸至所述上层部，并且所述栅极导电层高于预定高度位置的宽度尺寸小于所述栅极导电层低于预定高度位置的宽度尺寸。

可选的，所述栅极介质层包括第一介质层和第二介质层；

其中，所述第一介质层覆盖所述栅极沟槽高于预定高度位置的内壁，以构成所述内衬层；以及，所述第二介质层覆盖所述第一介质层和所述栅极沟槽低于预定高度位置的内壁，并且所述第二介质层中高于预定高度位置的部分构成所述外盖层，所述第二介质层中低于预定高度位置的部分构成所述下层部。

可选的，所述上层部的所述内衬层相对于所述下层部往靠近沟槽内壁的方向凸出。

可选的，所述晶体管还包括：

栅极导电层，所述栅极导电层形成在所述栅极介质层上并位于所述栅极沟槽中，并且所述栅极导电层的侧壁边界顺应所述第二介质层的侧壁从所述下层部延伸至所述上层部。

可选的，所述晶体管还包括：

源漏区，所述源漏区的底部边界低于所述栅极导电层的顶部位置并高于所述预定高度位置，以使所述源漏区和所述栅极导电层之间间隔有所述栅极介质层的上层部。

在本实用新型提供的晶体管中，栅极介质层具有厚度不同的上层部和下层部，其中上层部为包括内衬层和外盖层的叠层结构。即，本实用新型的栅极介质层中，能够在维持其下层部的厚度不会增加的情况下，通过叠层设置膜层以进一步增加上层部的厚度，如此，即可以在维持晶体管的导通性能、饱和电流的基础上，改善栅极感应漏电流(GIDL)的现象，克服了现有的晶体管中存在的晶体管性能和栅极感应漏电流的现象相互限制的问题。

并且，需要说明的是，由于栅极介质层的上层部是通过叠层设置以实现厚度的增加，从而有利于灵活调整上层部中各个叠层的参数(例如，可以灵活调整各个叠层的厚度、材料等)，进而可以根据实际需求对应调整所述栅极介质层的上层部的参数。

附图说明

图1a为本实用新型实施例一中的晶体管的结构示意图；

图1b为本实用新型实施例一中的晶体管其栅极介质层的结构示意图

图2a～图2f为本本实用新型实施例一中的晶体管的形成方法在其制备过程中的结构示意图；

图3a为本实用新型实施例二中的晶体管的结构示意图；

图3b为本实用新型实施例二中的晶体管其栅极介质层的结构示意图；

图4a～图4e为本实用新型实施例二中的晶体管的形成方法在其制备过程中的结构示意图。

其中，附图标记如下：

10-衬底；

100/100’-栅极导电层；

100a/100a’-栅极沟槽；

110a-第一沟槽；

200/200’-栅极介质层；

210/210’-第一介质层；

220/220’-第二介质层；

200a/200a’-下层部；

200b/200b’-上层部；

210b/210b’-内衬层；

220b/220b’-外盖层；

310-第一源/漏区；

320-第二源/漏区；

400-绝缘介质层；

500-牺牲层；

H1-第一高度位置；

H2-第二高度位置；

H3-第三高度位置。

具体实施方式

承如背景技术所述的，随着半导体器件尺寸的不断缩减，现有的晶体管中由于其栅极介质层的厚度也随之减薄，从而使得栅极感应漏电流(GIDL)的现象尤其明显。

为了改善现有的晶体管的栅极感应漏电流(GIDL)，而直接增加栅极介质层的厚度，这固然可以改善晶体管的漏电流的问题，然而随之也将会对晶体管的导通性能造成不利影响，例如，会导致晶体管的开启电压增大、晶体管的饱和电流降低等问题。可见，针对晶体管性能和栅极感应漏电流的现象，两者相互限制，导致现有的晶体管无法同时满足。

有鉴于此，本实用新型提供了一种晶体管，其可以在确保晶体管性能的基础上，改善晶体管的漏电流现象。

以下结合附图和具体实施例对本实用新型提出的晶体管及其形成方法、半导体器件作进一步详细说明。根据下面说明，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

实施例一

图1a为本实用新型实施例一中的晶体管的结构示意图，图1b为本实用新型实施例一中的晶体管其栅极介质层的结构示意图。如图1a和图1b所示，所述晶体管包括：衬底10，所述衬底10中形成有栅极沟槽100a；以及，覆盖所述栅极沟槽100a的内壁的栅极介质层200。

重点参考图1b并结合图1a所示，所述栅极介质层200具有上层部200b和下层部200a，所述上层部200b覆盖所述栅极沟槽100a中高于预定高度位置(即，第一高度位置H1)的内壁，所述下层部200a覆盖所述栅极沟槽100a中低于所述预定高度位置(即，第一高度位置H1)的内壁。

其中，所述上层部200b为叠层结构，以使所述上层部200b的厚度大于所述下层部200a的厚度。本实施例中，所述上层部200b包括内衬层210b和外盖层220b，所述内衬层210b覆盖所述栅极沟槽100a的内壁，所述外盖层220b覆盖所述内衬层210b的外侧壁，并且所述内衬层210b和所述外盖层220b的厚度之和大于所述下层部200a的厚度值。

进一步的，本实施例的栅极介质层200中，所述下层部200a相对于所述内衬层210b的厚度差值小于所述外盖层220b的厚度值；或者，所述下层部200a相对于所述外盖层220b的厚度差值小于所述内衬层210b的厚度值。如此，即可使所述内衬层210b和所述外盖层220b的厚度之和则必然大于下层部200a的厚度值。

以一具体示例进行说明，由于下层部200a与内衬层210b的厚度差值较小(即，厚度差值小于外盖层220b的厚度值)，例如所述下层部200a与所述内衬层210b具有相同或相近的厚度值，此时，基于所述上层部200b还包括外盖层220b，进而使得所述上层部200b的厚度值必然会大于所述下层部200a的厚度值。

继续参考图1a所示，在具体的晶体管中，所述栅极介质层200中的下层部200a对应在栅极导电层100和用于构成导电沟道的衬底之间，其中所述下层部200a可以根据实际需求进行调整，以保障晶体管的导通性能，维持晶体管的饱和电流。以及，所述栅极介质层200中的上层部200b则至少对应在栅极导电层100和源漏区之间，由于上层部200b的厚度较厚，从而可以有效缓解栅极感应漏电流(GIDL)，缓解晶体管的漏电流现象，以进一步提高晶体管的整体性能。即，本实施例中的晶体管能够在保证晶体管的导通性能、饱和电流的基础上，减小晶体管的栅极感应漏电流(GIDL)，进而可对晶体管的整体性能进行改善。

可以理解的是，本实施例中所述的预定高度位置即为：不低于栅极导电层和源漏区相互交叠的交叠区域的底部边界。

具体的，所述晶体管的源漏区包括分别位于所述栅极沟槽100a两侧的第一源/漏区310和第二源/漏区320，所述第一源/漏区310和所述第二源/漏区320的侧缘边界均延伸至所述栅极沟槽100a的侧壁。并且，所述第一源/漏区310和所述第二源/漏区320的底部边界不低于所述预定高度位置。本实施例中，所述第一源/漏区310和所述第二源/漏区320的底部位置为第二高度位置H2，所述第二高度位置H2高于所述第一高度位置H1。

以及，所述栅极导电层100形成在所述栅极介质层200上并位于所述栅极沟槽100a内，并且所述栅极导电层100从所述栅极介质层200的下层部200a延伸至上层部200b，以使所述栅极导电层100的顶部位置高于所述预定高度位置(即，第一高度位置H1)。

具体而言，所述栅极导电层100的顶部位置对应第三高度位置H3，所述第三高度位置H3高于所述第一高度位置H1。并且，所述第三高度位置H3还进一步高于第二高度位置H2，可以认为，所述栅极导电层100和所述源漏区之间的交叠区域即介于第二高度位置H2至第三高度位置H3之间。

如上所述，所述栅极介质层200中的上层部200b覆盖所述栅极沟槽100a中高于预定高度位置的内壁，则所述上层部200b相应的覆盖所述栅极沟槽100a中介于第二高度位置H2至第三高度位置H3之间的内壁，以使所述栅极导电层100和所述源漏区之间的间隔有厚度较厚的上层部200b。

继续参考图1a和图1b所示，所述栅极介质层200包括依次覆盖沟槽内壁的第一介质层210和第二介质层220。其中，第一介质层210和第二介质层220可以采用相同的材料形成，例如均包括氧化硅。当然，也可以采用不同的材料形成，此将在后续进行详细说明。

本实施例中，所述第一介质层210覆盖所述栅极沟槽100a的内壁，并且所述第一介质层210中低于所述预定高度位置(即，第一高度位置H1)的部分构成所述下层部200a，所述第一介质层210中高于所述预定高度位置(即，第一高度位置H1)的部分构成所述上层部200b的内衬层210b；以及，所述第二介质层220覆盖所述第一介质层210中高于所述预定高度位置的部分，构成所述上层部200b的外盖层220b。

可以理解的是，本实施例中，所述栅极介质层200的下层部200a采用第一介质层210构成，而栅极介质层的上层部200b则在第一介质层210的基础上叠加第二介质层220构成，从而增加了上层部200b的厚度。应当认识到，所述第二介质层220的厚度可以根据实际需求调整，而不会对第一介质层210的厚度造成影响，例如可以使第二介质层220在垂直于沟槽侧壁方向上的厚度尺寸大于等于第一介质层210在垂直于沟槽侧壁方向上的厚度尺寸。

如上所述，第一介质层210和第二介质层220的材质可以相同，也可以不同。本实施例中，用于构成上层部和下层部的第一介质层210的材料例如包括氧化硅(SiO)。以及，用于构成上层部的第二介质层220的材料则可以根据实际需求调整。具体而言，可以采用与第一介质层210相同的材料构成第二介质层220，此时，即相当于增加了上层部200b的厚度；或者，还可以采用具有较好的阻挡性能的材料形成第二介质层220(例如，第二介质层220的材料包括氮化硅等)，如此，即可以在增加上层部200b的厚度的基础上，进一步降低栅极感应漏电流(GIDL)。

进一步的，所述栅极沟槽100a的侧壁为平滑侧壁，所述第一介质层210顺应所述栅极沟槽100a的内壁保形的覆盖所述栅极沟槽100a的内壁，所述第二介质层220覆盖所述第一介质层210的外侧壁以构成上层部200b的外盖层220b，从而使得所述外盖层220b相对于所述下层部200a往远离沟槽内壁的方向凸出。

可以认为，所述栅极介质层200覆盖所述栅极沟槽100a的内壁，并在栅极沟槽100a中进一步界定出一用于容纳栅极导电层的容置空间。其中，所述栅极介质层200中，其上层部200b相对于下层部200a往远离沟槽内壁的方向凸出，基于此，则由所述栅极介质层200界定出的容置空间高于预定高度位置的开口尺寸小于所述容置空间低于预定高度位置的开口尺寸。如此，即可使得填充在所述容纳空间中的栅极导电层100，其高于预定高度位置的侧壁相对于其低于预定高度位置的侧壁凹陷，相应的使所述栅极导电层100高于预定高度位置的宽度尺寸小于所述栅极导电层100低于预定高度位置的宽度尺寸。

继续参考图1a所示，所述栅极导电层100的顶部位置低于所述栅极沟槽100a的顶部位置，以及在所述栅极沟槽100a高于所述栅极导电层100的空间中还填充有绝缘介质层400，以覆盖所述栅极导电层100。

可以理解的是，本实施例的晶体管中，其栅极介质层200包括第一介质层210和第二介质层220。其中，所述第一介质层210覆盖所述栅极沟槽100a的底壁和侧壁，所述第二介质层220覆盖所述第一介质层210高于预定高度位置(第一高度位置H1)的部分，进而使得栅极介质层200中高于预定高度位置的部分相对于栅极介质层200中低于预定高度位置的部分往远离沟槽侧壁的方向凸出。

以及，所述晶体管中的栅极导电层100填充于所述栅极沟槽100a内，并且所述栅极导电层100中低于预定高度位置的侧壁和所述第一介质层210贴合，所述栅极导电层100中高于所述预定高度位置的侧壁和所述第二介质层220贴合，进而使所述栅极导电层100呈现为凸形结构。

基于如上所述的晶体管，以下对本实施例中的晶体管的形成方法进行详细说明。图2a～图2f为本本实用新型实施例一中的晶体管的形成方法在其制备过程中的结构示意图。

首先参考图2a所示，提供一衬底10，所述衬底10中形成有栅极沟槽100a。

本实施例中，是在形成栅极沟槽100a之后，继续在所述栅极沟槽10a中制备栅极介质层。下面结合参考图2b～2d，对本实施例中的栅极介质层的形成方法进行说明。

具体参考图2b所示，形成第一介质层210在所述栅极沟槽100a的内壁。其中，所述第一介质层210的材质例如包括氧化硅。

进一步的，所述第一介质层210例如可采用热氧化工艺形成。以及，本实施例中，形成所述第一介质层210在所述栅极沟槽100a的内壁上的同时，还进一步在所述衬底10的顶表面上也形成有介质层。

需要说明的是，所述第一介质层210中低于预定高度位置的部分，即用于构成所形成的晶体管其栅极导电层和导电沟道之间的栅极介质层，因此，第一介质层210的厚度可以根据具体所形成的晶体管对应调整，以满足所形成的晶体管的器件性能。

接着参考图2b所示，填充牺牲层500在所述栅极沟槽100a中，所述牺牲层500从所述栅极沟槽100a的底部向上填充至预定高度位置(第一高度位置H1)。即，利用所述牺牲层500覆盖所述第一介质层210中低于所述预定高度位置的部分，并暴露出所述第一介质层210中高于所述牺牲层的外侧壁。

其中，所述牺牲层500的材料例如包括有机材料。以及，所述牺牲层500的具体形成方法例如包括：首先采用旋涂工艺填充有机材料至所述栅极沟槽100a中；接着，执行回刻蚀工艺，以降低栅极沟槽100a中的有机材料的高度至预定高度位置，以构成所述牺牲层500。

接着参考图2c所示，形成第二介质层220在所述第一介质层210暴露出的外侧壁上，即，所述第二介质层220相应的形成在第一介质层210高于预定高度位置的外侧壁上。

其中，所述第一介质层210和所述第二介质层220构成栅极介质层，并且所述第一介质层210中低于预定高度位置的部分构成所述下层部，所述第一介质层210中高于预定高度位置的部分构成所述内衬层，以及所述第二介质层220构成所述外盖层。

进一步的，所述第二介质层220的材质可以和所述第一介质层210的材质相同，例如均包括氧化硅。以及，所述第二介质层220可以采用化学气相沉积工艺形成或者原子层沉积工艺形成，又或者还可以采用原位水蒸汽氧化方法(in-situ steam generation，ISSG)形成，以获得高品质的栅极介质层。

具体的，所述第二介质层220的形成方法包括：首先，沉积一介质材料层在所述衬底10上，所述介质材料层覆盖所述第一介质层210暴露出的外侧壁、牺牲层500的顶表面以及衬底10的顶表面；接着，执行回刻蚀工艺，以去除所述介质材料层覆盖所述衬底顶表面的部分和覆盖牺牲层顶表面的部分，并保留所述介质材料层中覆盖所述第一介质层的外侧壁的部分，以构成第二介质层220。

接着参考图2d所示，去除所述牺牲层500，从而可以暴露出所述第一介质层210低于预定高度位置的部分。

即，本实施例的栅极介质层中，其下层部由所述第一介质层210构成，其上层部由所述第一介质层210和所述第二介质层220构成，从而使得上层部相对于下层部往远离沟槽内壁的方向凸出。

接着参考图2e所示，在形成所述栅极介质层之后，还包括：形成栅极导电层100在所述栅极沟槽100a中。所述栅极导电层100的材料例如包括多晶硅或者钨等。

具体的，所述栅极导电层100的顶部位置(第三高度位置H3)高于所述预定高度位置(第一高度位置H1)，以使所述栅极导电层100从所述栅极介质层200的所述下层部延伸至所述上层部。

本实施例中，所述栅极导电层100的顶部位置还低于所述衬底10的顶表面，即，所述栅极导电层100未填满所述栅极沟槽100a。具体的，例如可通过回刻蚀工艺降低所述栅极导电层100在栅极沟槽100a中的高度，以使栅极导电层100的顶表面低于衬底10的顶表面。

在进一步的方案中，具体参考图2f所示，所述晶体管的形成方法还包括：填充绝缘介质层400在所述栅极沟槽100a高于栅极导电层100的空间中，以覆盖所述栅极导电层100。其中，所述绝缘介质层500的材质例如包括氮化硅。

继续参考图2f所示，所述晶体管的形成方法还包括：形成源漏区在所述衬底100中，所述源漏区的侧缘边界延伸至栅极沟槽100a靠近顶部开口的侧壁，并且所述源漏区的底部边界(对应于第二高度位置H2)低于所述栅极导电层的顶部位置(第三高度位置H3)并高于所述预定高度位置(第一高度位置H1)。

因此，所述栅极导电层100和所述源漏区即在第二高度位置至第三高度位置之间存在交叠区域，并且所述栅极导电层100和所述源漏区在所述交叠区域内是利用栅极介质层200的上层部相互间隔。

具体的，所述源漏区包括第一源/漏区310和第二源/漏区320，所述第一源/漏区310和所述第二源/漏区320分别位于所述栅极沟槽100a的两侧。

需要说明的是，本实施例中，是在形成所述栅极沟槽并形成栅极导电层之后，再制备所述源漏区。然而，在其他实施例中，也可以优先形成所述源漏区，接着在依次制备栅极沟槽和栅极导电层，此处不做限制。

实施例二

与实施例一的区别在于，本实施例中的栅极介质层，其上层部相对于下层部往靠近沟槽内壁的方向凸出。以下结合图3a和图3b对本实施例中的晶体管进行详细说明。

图3a为本实用新型实施例二中的晶体管的结构示意图，图3b为本实用新型实施例二中的晶体管其栅极介质层的结构示意图。如图3a和图3b所示，本实施例中，所述栅极介质层200’包括第一介质层210’和第二介质层220’。

其中，所述第一介质层210’覆盖所述栅极沟槽100a’高于预定高度位置(第一高度位置H1)的内壁，用于构成所述上层部200b’的内衬层210b’。所述第二介质层220’覆盖所述第一介质层210’以及所述栅极沟槽100a’中低于预定高度位置的内壁，以及所述第二介质层220’中高于预定高度位置的部分构成所述外盖层220b’，所述第二介质层220’中低于预定高度位置的部分构成所述下层部200a’。

可以理解的是，本实施例中，所述栅极介质层200’的下层部200a’采用第二介质层220’构成，而栅极介质层的上层部200b’则在第二介质层220’的基础上叠加第一介质层210’构成，从而增加了上层部200b’的厚度。应当认识到，所述第一介质层210’的厚度可以根据实际需求调整，而不会对第二介质层220’的厚度造成影响，例如可以使第一介质层210’在垂直于沟槽侧壁方向上的厚度尺寸大于等于第二介质层220’在垂直于沟槽侧壁方向上的厚度尺寸。

与实施例一类似的，本实施例中的第一介质层220’和第二介质层220’可以采用相同的材料，也可以采用不同的材料。具体的，用于构成上层部和下层部的第二介质层220’的材料可以包括氧化硅。以及，用于构成上层部的第一介质层210’的材料也可以包括氧化硅。或者，所述第一介质层210’还可以采用具有较好的阻挡性能的材料形成(例如，第一介质层210’的材料包括氮化硅等)，如此，即可以在增加上层部200b的厚度的基础上，进一步降低栅极感应漏电流(GIDL)。

结合实施例一和实施例二可知，在选取所述第一介质层和所述第二介质层的材料时，针对同时用于构成上层部和下层部的介质层而言，则可以采用例如氧化硅形成，以及针对仅用于构成上层部的介质层而言，则可以根据实际需求进行调整(例如，包括氮化硅和/或氧化硅)。

继续参考图3a所示，本实施例中，所述栅极沟槽100a’高于预定高度位置(第一高度位置H1)的侧壁相对于所述栅极沟槽100a’低于预定高度位置(第一高度位置H1)的侧壁凹陷。可以理解为，相对于所述栅极沟槽100a’低于预定高度位置(第一高度位置H1)的侧壁，所述栅极沟槽100a’高于预定高度位置(第一高度位置H1)的侧壁中具有一凹陷区域。

本实施例中，所述第一介质层210’即形成在所述凹陷区域中，以覆盖所述栅极沟槽100a’高于预定高度位置的侧壁。以及，所述第二介质层220’顺应所述第一介质层210’的外侧壁和栅极沟槽100a’低于预定高度位置的内壁，保形的覆盖所述第一介质层210’和栅极沟槽的内壁。如此，即可使得所述内衬层210b’相对于所述下层部200a’往靠近沟槽内壁的方向凸出。

可以认为，本实施例中，由所述栅极介质层200’在栅极沟槽100a’内界定出的容置空间时，所述容置空间的侧壁即对应为第二介质层220’的外侧壁，进而可以呈现为平滑侧壁。如此，即可使得填充在所述容纳空间中的栅极导电层100’其侧壁边界顺应所述第二介质层220’的外侧壁。

下面对本实施例中的晶体管的形成方法做详细说明。具体而言，本实施例的晶体管的形成方法中，是在制备栅极介质层的过程中，形成栅极沟槽。以下结合图4a～图4e进行详细说明，其中图4a～图4e为本实用新型实施例二中的晶体管的形成方法在其制备过程中的结构示意图。

首先参考图4a所示，提供一衬底10，并形成第一沟槽110a在所述衬底10中，所述第一沟槽110a的底部位置位于预定高度位置(第一高度位置H1)。

接着参考图4b所示，形成第一介质层210’在所述第一沟槽110a的侧壁上。此时，所述第一介质层210’即相应的高于预定高度位置。

接着参考图4c所示，以所述第一介质层210’为掩膜刻蚀所述第一沟槽110a的底部，以形成第二沟槽，所述第二沟槽与所述第一沟槽110a上下连通。即，所述第二沟槽从预定高度位置进一步向下延伸，并由所述第二沟槽和所述第一沟槽110a构成所述栅极沟槽100a’。

需要说明的是，虽然本实施例的附图中未示出衬底顶表面上的掩膜层，然而应当认识到，在刻蚀衬底10以形成第一沟槽和第二沟槽的过程中，所述衬底10的顶表面上通常都会形成有掩膜层，以避免衬底中非对应沟槽的区域被刻蚀。

如图4c所示，本实施例中的栅极沟槽100a’，其第二沟槽的侧壁即相应的与第一介质层210’的外侧壁平滑连接，以及第二沟槽和第一沟槽110a的侧壁之间呈现为台阶状，并使第二沟槽的开口尺寸小于第一沟槽110a的开口尺寸。

接着参考图4d所示，形成第二介质层220’在所述栅极沟槽100a’中，所述第二介质层220’覆盖所述第二沟槽的内壁以及所述第一介质层210’的外侧壁。

以及，由所述第二介质层220’和所述第一介质层210’即可构成所述栅极介质层200’。其中，所述第一介质层210’构成所述内衬层，所述第二介质层220’覆盖所述第一介质层210’的部分构成所述外盖层，以及所述第二介质层220’覆盖所述第二沟槽内壁的部分构成所述下层部。

接着参考图4e所示，在形成所述栅极介质层200’之后，即可进一步填充栅极导电层100’至所述栅极沟槽100a’中。本实施例中，所述栅极导电层100’的侧壁边界即顺应所述第二介质层220’的侧壁从所述下层部延伸至所述上层部。

与实施例一类似的，所述栅极导电层100’的顶部位置低于栅极沟槽100a’的顶部位置，基于此，则在形成所述栅极导电层100’之后，还包括填充绝缘介质层400在所述栅极沟槽位于栅极导电层上方的空间中。

如上所述的晶体管，其栅极介质层具有较厚的上层部和较薄的下层部，以使栅极导电层和源漏区在相互交叠的交叠区域中通过较厚的上层部相互间隔，并使栅极导电层和用于构成导电沟道的衬底之间间隔有较薄的下层部。如此一来，一方面由于栅极导电层和用于构成导电沟道的衬底之间仍然采用厚度较薄的栅极介质层，保障了晶体管的性能；另一方面，在栅极导电层和源漏区之间采用较厚的栅极介质层相互间隔，从而可以有效改善栅极感应漏电流(GIDL)现象。

此外，如上所述的晶体管中，其栅极介质层的上层部为叠层设置，从而可以在不改变下层部的厚度的基础上，增加上层部的厚度，这不仅能够在维持晶体管的性能的基础上，改善栅极感应漏电流(GIDL)现象，并且还有利于实现对上层部的参数进行灵活调整，例如，可以灵活调整上层部的厚度和材料等。

应当认识到，在将如上所述的晶体管应用于半导体器件中时，则相应的可以提高所述半导体器件的性能。下面以所述半导体器件为存储器为例进行解释说明。

在存储器的存储区域中通常具有多个有源区，以及在所述有源区中即可形成有晶体管，以用于构成存储单元。因此，当有源区中的晶体管具备较好的性能时，则相应的可以提高所述存储器的性能。具体的，所述存储器还包括多条字线，所述字线可以与相应的有源区相交，并且所述字线中与有源区相交的部分即可构成晶体管的栅极导电层。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需要说明的是，虽然本实用新型已以较佳实施例披露如上，然而上述实施例并非用以限定本实用新型。对于任何熟悉本领域的技术人员而言，在不脱离本实用新型技术方案范围情况下，都可利用上述揭示的技术内容对本实用新型技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围。

还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本实用新型的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本实用新型实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (14)

1.一种晶体管，其特征在于，包括：

衬底，所述衬底中形成有栅极沟槽；以及，

栅极介质层，覆盖所述栅极沟槽的内壁，其中所述栅极介质层具有上层部和下层部，所述上层部覆盖所述栅极沟槽中高于预定高度位置的内壁，所述下层部覆盖所述栅极沟槽中低于所述预定高度位置的内壁；其中，所述上层部包括内衬层和外盖层，所述内衬层覆盖所述栅极沟槽的内壁，所述外盖层覆盖所述内衬层的外侧壁，并且所述内衬层和所述外盖层的厚度之和大于所述下层部的厚度值。

2.如权利要求1所述的晶体管，其特征在于，所述栅极介质层中，所述下层部相对于所述内衬层的厚度差值小于所述外盖层的厚度值；或者所述下层部相对于所述外盖层的厚度差值小于所述内衬层的厚度值。

3.如权利要求1所述的晶体管，其特征在于，所述栅极介质层包括第一介质层和第二介质层；

其中，所述第一介质层覆盖所述栅极沟槽的内壁，并且所述第一介质层低于所述预定高度位置的部分构成所述下层部，所述第一介质层高于所述预定高度位置的部分构成所述内衬层；以及，所述第二介质层覆盖所述第一介质层中高于所述预定高度位置的部分，以构成所述上层部的外盖层。

4.如权利要求3所述的晶体管，其特征在于，所述第二介质层在垂直于沟槽侧壁方向上的厚度尺寸大于所述第一介质层在垂直于沟槽侧壁方向上的厚度尺寸。

5.如权利要求3所述的晶体管，其特征在于，所述上层部的所述外盖层相对于所述下层部往远离沟槽内壁的方向凸出。

6.如权利要求5所述的晶体管，其特征在于，所述晶体管还包括：

栅极导电层，所述栅极导电层形成在所述栅极介质层上并位于所述栅极沟槽中，以及所述栅极导电层从所述下层部延伸至所述上层部，并且所述栅极导电层高于预定高度位置的宽度尺寸小于所述栅极导电层低于预定高度位置的宽度尺寸。

7.如权利要求1所述的晶体管，其特征在于，所述栅极介质层包括第一介质层和第二介质层；

其中，所述第一介质层覆盖所述栅极沟槽高于预定高度位置的内壁，以构成所述内衬层；以及，所述第二介质层覆盖所述第一介质层和所述栅极沟槽低于预定高度位置的内壁，并且所述第二介质层中高于预定高度位置的部分构成所述外盖层，所述第二介质层中低于预定高度位置的部分构成所述下层部。

8.如权利要求7所述的晶体管，其特征在于，所述第一介质层在垂直于沟槽侧壁方向上的厚度尺寸大于所述第二介质层在垂直于沟槽侧壁方向上的厚度尺寸。

9.如权利要求7所述的晶体管，其特征在于，所述上层部的所述内衬层相对于所述下层部往靠近沟槽内壁的方向凸出。

10.如权利要求9所述的晶体管，其特征在于，所述晶体管还包括：

栅极导电层，所述栅极导电层形成在所述栅极介质层上并位于所述栅极沟槽中，并且所述栅极导电层的侧壁边界顺应所述第二介质层的侧壁从所述下层部延伸至所述上层部。

11.如权利要求1所述的晶体管，其特征在于，所述晶体管还包括：

栅极导电层，所述栅极导电层形成在所述栅极介质层上并位于所述栅极沟槽中，并且所述栅极导电层的顶部位置高于所述预定高度位置，以使所述栅极导电层从所述栅极介质层的所述下层部延伸至所述上层部。

12.如权利要求11所述的晶体管，其特征在于，所述晶体管还包括：

源漏区，所述源漏区的底部边界低于所述栅极导电层的顶部位置并高于所述预定高度位置，以使所述源漏区和所述栅极导电层之间间隔有所述栅极介质层的上层部。

13.一种晶体管，其特征在于，包括：

衬底，所述衬底中形成有栅极沟槽；

第一介质层和第二介质层，所述第一介质层覆盖所述栅极沟槽的底壁和侧壁，所述第二介质层覆盖所述第一介质层高于预定高度位置的部分；以及，

栅极导电层，填充在所述栅极沟槽中，并且所述栅极导电层低于所述预定高度位置的侧壁和所述第一介质层贴合，所述栅极导电层高于所述预定高度位置的侧壁和所述第二介质层贴合，以使所述栅极导电层呈现为凸形结构。

14.如权利要求13所述的晶体管，其特征在于，所述第二介质层在垂直于沟槽侧壁方向上的厚度尺寸大于所述第一介质层在垂直于沟槽侧壁方向上的厚度尺寸。

Images