CN105529273A - 沟槽栅功率器件的制造方法 - Google Patents

沟槽栅功率器件的制造方法 Download PDF

Info

Publication number
CN105529273A
CN105529273A CN201610024758.8A CN201610024758A CN105529273A CN 105529273 A CN105529273 A CN 105529273A CN 201610024758 A CN201610024758 A CN 201610024758A CN 105529273 A CN105529273 A CN 105529273A
Authority
CN
China
Prior art keywords
layer
gate
polysilicon
trench
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610024758.8A
Other languages
English (en)
Other versions
CN105529273B (zh
Inventor
汪莹萍
缪进征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610024758.8A priority Critical patent/CN105529273B/zh
Publication of CN105529273A publication Critical patent/CN105529273A/zh
Application granted granted Critical
Publication of CN105529273B publication Critical patent/CN105529273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟槽栅功率器件的制造方法，包括步骤：在硅衬底表面形成硬质掩模层并定义出栅极形成区域；对硅衬底进行刻蚀形成沟槽；淀积第一介质层；淀积第一多晶硅层将沟槽完全填充；进行多晶硅回刻将沟槽外部的第一多晶硅层去除；采用自对准刻蚀工艺将沟槽顶部的第一介质层去除；在沟槽的顶部区域内部表面形成栅介质层；淀积第二多晶硅层将沟槽的顶部区域完全填充；进行多晶硅回刻并回刻后的第一和二多晶硅层叠加形成多晶硅栅；进行体区注入在硅衬底表面形成体区。本发明能降低器件的栅电荷，扩展器件的应用范围，且不需新增光罩，成本较低。

Description

沟槽栅功率器件的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种沟槽栅功率器件的制造方法。
背景技术
如图1A至图1F所示，是现有沟槽栅功率器件的制造方法各步骤中的器件结构示意图；包括如下步骤：
步骤一、如图1A所示，在硅衬底101上淀积硬质掩模层102。
如图1B所示，采用光刻工艺定义出栅极形成区域，采用刻蚀工艺将所述栅极形成区域外的所述硬质掩模层102去除。
步骤二、如图1B所示，以刻蚀后的所述硬质掩模层102为掩模对所述硅衬底101进行刻蚀形成沟槽103。
步骤三、如图1C所示，淀积栅介质层如栅氧化层104。
步骤四、如图1C所示，淀积多晶硅栅105。
步骤五、如图1D所示，进行多晶硅回刻将位于所述沟槽103外部的所述多晶硅栅105去除。
步骤六、如图1E所示，进行体区注入在所述硅衬底表面形成体区106，体区106一般由阱区组成，或者称为基区。被所述多晶硅栅105侧面覆盖的所述体区106表面用于形成沟道。
步骤七、如图1E所示，进行重掺杂的源注入在所述体区106表面形成源区107。
步骤十二、如图1E所示，在所述硅衬底正面形成层间膜108。
如图1F所示，形成接触孔109和正面金属层110，对所述正面金属层110进行光刻刻蚀形成源极和栅极，所述源极通过接触孔109和所述源区107接触，所述栅极通过接触孔109和所述多晶硅栅105接触。
步骤十三、对所述硅衬底101背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
由上面描述可知，现有方法中沟槽103的底部和侧壁位置处所述多晶硅栅105都是通过栅介质层104和硅衬底101中的硅隔离。也即栅介质层104在沟槽103的内部表面各位置处的厚度均一。而为了降低器件的阈值电压，需要减少栅介质层104的厚度；而当栅介质层104的厚度减少后，多晶硅栅105和底部的硅之间隔离的栅介质层104的厚度也会随之减少，多晶硅栅105和底部的硅之间栅介质层104的厚度的减少会使得栅电荷(Qg)增加，降低器件的性能。其中栅电荷为使MOSFET的栅极电压开启到一定电压而需要从栅极输入的电荷量；栅电荷越低，器件的性能越好。而现有方法中采用厚度均匀的栅介质层104，使得阈值电压和栅电荷之间对栅介质层104的厚度要求互相矛盾，限制了器件的应用范围。
发明内容
本发明所要解决的技术问题是提供一种沟槽栅功率器件的制造方法，能降低器件的栅电荷，扩展器件的应用范围。
为解决上述技术问题，本发明提供的沟槽栅功率器件的制造方法包括如下步骤：
步骤一、提供一硅衬底，在所述硅衬底表面形成硬质掩模层，采用光刻工艺定义出栅极形成区域，采用刻蚀工艺将所述栅极形成区域外的所述硬质掩模层去除。
步骤二、以刻蚀后的所述硬质掩模层为掩模对所述硅衬底进行刻蚀形成沟槽。
步骤三、淀积第一介质层，所述第一介质层覆盖在所述沟槽的底部表面和侧面。
步骤四、淀积第一多晶硅层，所述第一多晶硅层将形成有所述第一介质层的所述沟槽完全填充并延伸到所述沟槽外部。
步骤五、进行多晶硅回刻将位于所述沟槽外部的所述第一多晶硅层去除。
步骤六、以所述沟槽的侧面的硅和所述第一多晶硅层为自对准边界对所述第一介质层进行自对准刻蚀，所述自对准刻蚀将位于所述沟槽顶部的所述第一介质层去除、位于所述沟槽底部的所述第一介质层保留，且所保留的所述第一介质层位于后续形成的体区的底部。
步骤七、在所述第一介质层去除后的所述沟槽的顶部区域内部表面形成栅介质层，所述栅介质层的厚度小于所述第一介质层的厚度。
步骤八、淀积第二多晶硅层，所述第二多晶硅层将所述第一介质层去除后且形成有所述栅介质层的所述沟槽的顶部区域完全填充。
步骤九、进行多晶硅回刻将位于所述沟槽外部的所述第二多晶硅层去除；由所述第一多晶硅层和所述第二多晶硅层叠加形成多晶硅栅。
步骤十、进行体区注入在所述硅衬底表面形成体区，所述体区的侧面和所述多晶硅栅之间隔离有所述栅介质层，且被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道，通过减少所述栅介质层的厚度降低沟道开启的阈值电压，通过增加所述第一介质层的厚度减少栅电荷。
进一步的改进是，还包括如下步骤：
步骤十一、进行重掺杂的源注入在所述体区表面形成源区。
步骤十二、在所述硅衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区接触，所述栅极通过接触孔和所述多晶硅栅接触，且所述栅极底部的接触孔的底部穿过第二多晶硅层并进入到所述第一多晶硅层中。
步骤十三、对所述硅衬底背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
进一步的改进是，所述第一介质层为氧化层。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，所述硬质掩模层由氧化层组成或者由氧化层加氮化层组成。
进一步的改进是，沟槽栅功率器件为沟槽栅功率MOSFET器件。
进一步的改进是，步骤十二中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行重掺杂注入形成体区接触区的步骤。
本发明的多晶硅栅和沟槽的底部和侧壁之间隔离的介质层分两次形成，第一次形成的第一介质层的厚度较厚、且该厚度能够单独控制，通过增加所述第一介质层的厚度减少栅电荷；而第二次形成的栅介质层的厚度较薄、且该厚度能够单独控制，通过减少栅介质层的厚度降低沟道开启的阈值电压；所以本发明实现了将沟道开启的阈值电压的调节和栅电荷的调节互不相关，消除了二者对形成于沟槽内部表面的介质层的厚度的不同要求，从而能够实现在不影响器件的沟道开启的阈值电压的条件下降到器件的栅电荷，从而能减少器件开关损耗，提高开关速度，能使器件能够在高频条件下很好的工作,有效地扩大了芯片使用范围。
另外，本发明在形成不同厚度的第一介质层和栅介质层的工艺过程中，并不需要增加额外的光刻工艺来定义，利用第一介质层的厚度比栅介质层的厚度厚的特征、同时利用沟槽的侧面的硅和第一多晶硅层自对准形成的边界来对第一介质层进行刻蚀，实现了不采用光刻工艺在第一介质层刻蚀后的沟槽顶部形成栅介质层；由于本发明方法不需要增加光罩就能实现，所以工艺成本较低，同时丰富了功率器件的产品线。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1F是现有沟槽栅功率器件的制造方法各步骤中的器件结构示意图；
图2是本发明实施例方法流程图；
图3A-图3I是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例方法流程图；如图3A至图3I所示，是本发明实施例方法各步骤中的器件结构示意图。本发明实施例沟槽栅功率器件的制造方法包括如下步骤：
步骤一、如图3A所示，提供一硅衬底1，在所述硅衬底1表面形成硬质掩模层2，采用光刻工艺定义出栅极形成区域，采用刻蚀工艺将所述栅极形成区域外的所述硬质掩模层2去除。较佳为，所述硬质掩模层2由氧化层组成或者由氧化层加氮化层组成。
步骤二、如图3B所示，以刻蚀后的所述硬质掩模层2为掩模对所述硅衬底1进行刻蚀形成沟槽3。
步骤三、如图3C所示，淀积第一介质层4，所述第一介质层4覆盖在所述沟槽3的底部表面和侧面。较佳为，所述第一介质层4为氧化层。
步骤四、如图3C所示，淀积第一多晶硅层5，所述第一多晶硅层5将形成有所述第一介质层4的所述沟槽3完全填充并延伸到所述沟槽3外部。
步骤五、如图3D所示，进行多晶硅回刻将位于所述沟槽3外部的所述第一多晶硅层5去除。
步骤六、如图3E所示，以所述沟槽3的侧面的硅和所述第一多晶硅层5为自对准边界对所述第一介质层4进行自对准刻蚀，所述自对准刻蚀将位于所述沟槽3顶部的所述第一介质层4去除、位于所述沟槽3底部的所述第一介质层4保留，且所保留的所述第一介质层4位于后续形成的体区9的底部。标记6所示区域为刻蚀后形成的区域。
步骤七、如图3F所示，在所述第一介质层4去除后的所述沟槽3的顶部区域内部表面形成栅介质层7，所述栅介质层7的厚度小于所述第一介质层4的厚度。较佳为，所述栅介质层7为栅氧化层。
步骤八、如图3F所示，淀积第二多晶硅层8，所述第二多晶硅层8将所述第一介质层4去除后且形成有所述栅介质层7的所述沟槽3的顶部区域完全填充。
步骤九、如图3G所示，进行多晶硅回刻将位于所述沟槽3外部的所述第二多晶硅层8去除；由所述第一多晶硅层5和所述第二多晶硅层8叠加形成多晶硅栅。
步骤十、如图3H所示，进行体区9注入在所述硅衬底1表面形成体区9，所述体区9的侧面和所述多晶硅栅之间隔离有所述栅介质层7，且被所述多晶硅栅侧面覆盖的所述体区9表面用于形成沟道，通过减少所述栅介质层7的厚度降低沟道开启的阈值电压，通过增加所述第一介质层4的厚度减少栅电荷。
本发明实施例中沟槽栅功率器件为沟槽栅功率MOSFET器件，还包括如下步骤：
步骤十一、如图3H所示，进行重掺杂的源注入在所述体区9表面形成源区10。
步骤十二、如图3H所示，在所述硅衬底1正面形成层间膜11。
如图3I所示，形成接触孔12和正面金属层13，对所述正面金属层13进行光刻刻蚀形成源极和栅极，所述源极通过接触孔12和所述源区10接触，所述栅极通过接触孔12和所述多晶硅栅接触，且所述栅极底部的接触孔12的底部穿过第二多晶硅层8并进入到所述第一多晶硅层5中。
所述接触孔12的开口形成后、金属填充前，还包括在和所述源区10相接触的接触孔12的底部进行重掺杂注入形成体区接触区的步骤。
步骤十三、对所述硅衬底1背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种沟槽栅功率器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供一硅衬底，在所述硅衬底表面形成硬质掩模层，采用光刻工艺定义出栅极形成区域，采用刻蚀工艺将所述栅极形成区域外的所述硬质掩模层去除；
步骤二、以刻蚀后的所述硬质掩模层为掩模对所述硅衬底进行刻蚀形成沟槽；
步骤三、淀积第一介质层，所述第一介质层覆盖在所述沟槽的底部表面和侧面；
步骤四、淀积第一多晶硅层，所述第一多晶硅层将形成有所述第一介质层的所述沟槽完全填充并延伸到所述沟槽外部；
步骤五、进行多晶硅回刻将位于所述沟槽外部的所述第一多晶硅层去除；
步骤六、以所述沟槽的侧面的硅和所述第一多晶硅层为自对准边界对所述第一介质层进行自对准刻蚀，所述自对准刻蚀将位于所述沟槽顶部的所述第一介质层去除、位于所述沟槽底部的所述第一介质层保留，且所保留的所述第一介质层位于后续形成的体区的底部；
步骤七、在所述第一介质层去除后的所述沟槽的顶部区域内部表面形成栅介质层，所述栅介质层的厚度小于所述第一介质层的厚度；
步骤八、淀积第二多晶硅层，所述第二多晶硅层将所述第一介质层去除后且形成有所述栅介质层的所述沟槽的顶部区域完全填充；
步骤九、进行多晶硅回刻将位于所述沟槽外部的所述第二多晶硅层去除；由所述第一多晶硅层和所述第二多晶硅层叠加形成多晶硅栅；
步骤十、进行体区注入在所述硅衬底表面形成体区，所述体区的侧面和所述多晶硅栅之间隔离有所述栅介质层，且被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道，通过减少所述栅介质层的厚度降低沟道开启的阈值电压，通过增加所述第一介质层的厚度减少栅电荷。
2.如权利要求1所述的沟槽栅功率器件的制造方法，其特征在于，还包括如下步骤：
步骤十一、进行重掺杂的源注入在所述体区表面形成源区；
步骤十二、在所述硅衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区接触，所述栅极通过接触孔和所述多晶硅栅接触，且所述栅极底部的接触孔的底部穿过第二多晶硅层并进入到所述第一多晶硅层中；
步骤十三、对所述硅衬底背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
3.如权利要求1所述的沟槽栅功率器件的制造方法，其特征在于：所述第一介质层为氧化层。
4.如权利要求1所述的沟槽栅功率器件的制造方法，其特征在于：所述栅介质层为栅氧化层。
5.如权利要求1所述的沟槽栅功率器件的制造方法，其特征在于：所述硬质掩模层由氧化层组成或者由氧化层加氮化层组成。
6.如权利要求2所述的沟槽栅功率器件的制造方法，其特征在于：沟槽栅功率器件为沟槽栅功率MOSFET器件。
7.如权利要求2所述的沟槽栅功率器件的制造方法，其特征在于：步骤十二中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行重掺杂注入形成体区接触区的步骤。
CN201610024758.8A 2016-01-15 2016-01-15 沟槽栅功率器件的制造方法 Active CN105529273B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610024758.8A CN105529273B (zh) 2016-01-15 2016-01-15 沟槽栅功率器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610024758.8A CN105529273B (zh) 2016-01-15 2016-01-15 沟槽栅功率器件的制造方法

Publications (2)

Publication Number Publication Date
CN105529273A true CN105529273A (zh) 2016-04-27
CN105529273B CN105529273B (zh) 2018-08-21

Family

ID=55771416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610024758.8A Active CN105529273B (zh) 2016-01-15 2016-01-15 沟槽栅功率器件的制造方法

Country Status (1)

Country Link
CN (1) CN105529273B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883584A (zh) * 2020-08-06 2020-11-03 苏州华太电子技术有限公司 沟槽栅功率器件及提高沟槽栅器件栅极击穿电压的方法
CN112447844A (zh) * 2019-09-03 2021-03-05 南通尚阳通集成电路有限公司 半导体器件的制造方法
CN113643982A (zh) * 2021-08-12 2021-11-12 深圳市芯电元科技有限公司 一种改善栅极特性的mosfet芯片制造方法
CN113764407A (zh) * 2021-08-12 2021-12-07 深圳市芯电元科技有限公司 一种改善栅极特性的mosfet芯片制造工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6083793A (en) * 1998-02-27 2000-07-04 Texas Instruments - Acer Incorporated Method to manufacture nonvolatile memories with a trench-pillar cell structure for high capacitive coupling ratio
JP2005252203A (ja) * 2004-03-08 2005-09-15 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
CN101315893A (zh) * 2007-05-30 2008-12-03 上海华虹Nec电子有限公司 沟槽型双层栅功率mos结构实现方法
EP2472573A1 (en) * 2011-01-04 2012-07-04 Nxp B.V. Vertical transistor manufacturing method and vertical transistor
CN103413765A (zh) * 2013-08-27 2013-11-27 矽力杰半导体技术(杭州)有限公司 沟槽mosfet器件及其制作方法
US20140287574A1 (en) * 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having field plate electrode

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6083793A (en) * 1998-02-27 2000-07-04 Texas Instruments - Acer Incorporated Method to manufacture nonvolatile memories with a trench-pillar cell structure for high capacitive coupling ratio
JP2005252203A (ja) * 2004-03-08 2005-09-15 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
CN101315893A (zh) * 2007-05-30 2008-12-03 上海华虹Nec电子有限公司 沟槽型双层栅功率mos结构实现方法
EP2472573A1 (en) * 2011-01-04 2012-07-04 Nxp B.V. Vertical transistor manufacturing method and vertical transistor
US20140287574A1 (en) * 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having field plate electrode
CN103413765A (zh) * 2013-08-27 2013-11-27 矽力杰半导体技术(杭州)有限公司 沟槽mosfet器件及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447844A (zh) * 2019-09-03 2021-03-05 南通尚阳通集成电路有限公司 半导体器件的制造方法
CN111883584A (zh) * 2020-08-06 2020-11-03 苏州华太电子技术有限公司 沟槽栅功率器件及提高沟槽栅器件栅极击穿电压的方法
CN113643982A (zh) * 2021-08-12 2021-11-12 深圳市芯电元科技有限公司 一种改善栅极特性的mosfet芯片制造方法
CN113764407A (zh) * 2021-08-12 2021-12-07 深圳市芯电元科技有限公司 一种改善栅极特性的mosfet芯片制造工艺
CN113764407B (zh) * 2021-08-12 2024-03-12 深圳市芯电元科技有限公司 一种改善栅极特性的mosfet芯片制造工艺

Also Published As

Publication number Publication date
CN105529273B (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
CN105870022B (zh) 屏蔽栅沟槽mosfet的制造方法
KR102078187B1 (ko) 반도체 장치 및 그 제조 방법
US7005351B2 (en) Method for fabricating a transistor configuration including trench transistor cells having a field electrode, trench transistor, and trench configuration
CN106298941B (zh) 屏蔽栅沟槽功率器件及其制造方法
US9190478B2 (en) Method for forming dual oxide trench gate power MOSFET using oxide filled trench
US20210175336A1 (en) Lateral double-diffused transistor and manufacturing method thereof
US9698248B2 (en) Power MOS transistor and manufacturing method therefor
CN102208437A (zh) 半导体元件及其制作方法
US20160027913A1 (en) Trench mosfet and manufacturing method thereof
CN105551964A (zh) 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法
KR102449211B1 (ko) 전계 효과 트랜지스터를 포함하는 반도체 소자
CN105529273A (zh) 沟槽栅功率器件的制造方法
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN104377244A (zh) 一种降低ldmos导通电阻的器件结构
CN106057675B (zh) 屏蔽栅沟槽mosfet的制造方法
CN107403838B (zh) 功率金氧半导体场效晶体管
CN107507765A (zh) 屏蔽栅沟槽功率器件及其制造方法
US7132342B1 (en) Method of reducing fringing capacitance in a MOSFET
US11682725B2 (en) Semiconductor device with isolation layer
CN114284149B (zh) 一种屏蔽栅沟槽场效应晶体管的制备方法
CN115939191A (zh) Sgt半导体器件的栅间氧化层的制造方法
CN104576532A (zh) Mos晶体管和多晶硅电阻电容的集成结构的制造方法
TW201926437A (zh) 溝槽式閘極金氧半場效電晶體的製造方法
CN107275333B (zh) Sonos非挥发性存储器工艺中的dmos器件及制造方法
CN112151616A (zh) 一种堆叠mos器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant