CN113764407A - 一种改善栅极特性的mosfet芯片制造工艺 - Google Patents

一种改善栅极特性的mosfet芯片制造工艺 Download PDF

Info

Publication number
CN113764407A
CN113764407A CN202110925731.7A CN202110925731A CN113764407A CN 113764407 A CN113764407 A CN 113764407A CN 202110925731 A CN202110925731 A CN 202110925731A CN 113764407 A CN113764407 A CN 113764407A
Authority
CN
China
Prior art keywords
lightly doped
polycrystalline silicon
doped polysilicon
mosfet chip
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110925731.7A
Other languages
English (en)
Other versions
CN113764407B (zh
Inventor
潘光燃
胡瞳腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Semi One Technology Co ltd
Original Assignee
Shenzhen Semi One Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Semi One Technology Co ltd filed Critical Shenzhen Semi One Technology Co ltd
Priority to CN202110925731.7A priority Critical patent/CN113764407B/zh
Publication of CN113764407A publication Critical patent/CN113764407A/zh
Application granted granted Critical
Publication of CN113764407B publication Critical patent/CN113764407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种改善栅极特性的MOSFET芯片制造工艺，包括将沟槽区域的隔离氧化层去除，在沟槽外周侧获得第一轻掺杂多晶硅及第二轻掺杂多晶硅，并对沟槽内的轻掺杂多晶硅进行重掺杂，获得第一重掺杂多晶硅，去除剩余的隔离氧化层，在外延层靠近沟槽的区域成型体区和源区，并对第一轻掺杂多晶硅的部分区域进行重掺杂，获得第二重掺杂多晶硅，向上成型介质层，第二重掺杂多晶硅与第一轻掺杂多晶硅的类型相反，以第一轻掺杂多晶硅和第二重掺杂多晶硅组成二极管，以第二轻掺杂多晶硅两端组成电阻，二极管与电阻并联，并串接于栅极上。在芯片内部集成了多晶硅电阻和多晶硅二极管，有效限制流经栅极的电流，实现对栅极的保护。

Description

一种改善栅极特性的MOSFET芯片制造工艺
技术领域
本发明涉及半导体技术领域，尤其涉及一种改善栅极特性的MOSFET芯片 制造工艺。
背景技术
MOSFET芯片是一种分立器件，属于半导体功率器件范畴，与集成电路同 属于半导体芯片领域，集成电路是通过工艺方法将成千上万个晶体管整合在同 一个芯片中，MOSFET则是由成千上万个相同结构的元胞并列组成的单个晶体 管。
MOSFET的关键指标参数包括击穿电压(特指漏源击穿电压)、导通电阻、 阈值电压和雪崩电流，通常情况下，击穿电压和雪崩电流越大越好，导通电阻 越小越好。为实现其标称的击穿电压，MOSFET芯片内部结构中都采用特定电 阻率、特定厚度的外延层来承压，所需实现的击穿电压越高，外延层的电阻率 或(和)厚度也就越大，芯片的单位面积的导通电阻随之也就越大，所以说， 击穿电压与单位面积的导通电阻是一对互为矛盾的参数；在保证既定击穿电压 的前提下，最大程度的减小单位面积的导通电阻，是芯片工程师的职责所在。
MOSFET芯片包含栅极、源极、漏极三个端口，采用金属连线和接触孔将 三个端口分别连接于芯片内部的多晶硅栅、漏区和源区。MOSFET是电压控制 器件，即通过驱动电路控制栅极与源极之间的电势差，从而控制MOSFET的开 启(导通)与关断(截止)。如图1所示，是MOSFET的等效电路示意图，在 栅、源、漏三个端口之间，存在寄生的电容Cgs、Cgd和Cds。
在实践应用中，MOSFET的栅极容易受脉冲电流的冲击而损坏，因此通常 都在驱动电路中设计限流电路，限制流经MOSFET栅极的电流，从而实现对MOSFET栅极的保护，这种方法增加了驱动电路的设计难度和成本。
发明内容
本发明提供了改善栅极特性的MOSFET芯片制造工艺，旨在解决现有的 MOSFET芯片中无法有效限制流经栅极电流的问题。
根据本申请实施例，提供了一种改善栅极特性的MOSFET芯片制造工艺， 所述MOSFET芯片包括栅极以及连接内部的多晶硅栅，包括以下步骤：步骤S1： 在衬底的表面生长外延层，并在所述外延层中形成沟槽，并在沟槽表面形成栅 氧化层；步骤S2：在所述沟槽内成型轻掺杂多晶硅，并向上成型隔离氧化层； 步骤S3：将沟槽区域的隔离氧化层去除，在沟槽外周侧获得第一轻掺杂多晶硅 及第二轻掺杂多晶硅，并对沟槽内的轻掺杂多晶硅进行重掺杂，获得第一重掺 杂多晶硅；步骤S4：去除剩余的隔离氧化层，在外延层靠近沟槽的区域成型体 区和源区，并对第一轻掺杂多晶硅的部分区域进行重掺杂，获得第二重掺杂多晶硅，并向上成型介质层，第二重掺杂多晶硅与第一轻掺杂多晶硅的类型相反； 及步骤S5：以第一轻掺杂多晶硅和第二重掺杂多晶硅组成二极管，以第二轻掺 杂多晶硅两端组成电阻，所述二极管与所述电阻并联，并串接于栅极上。
优选地，步骤S5主要包括以下步骤：步骤S51：在第二轻掺杂多晶硅的两 端打孔，获得两个电阻接触孔，所述电阻接触孔依次穿过介质层及轻掺杂多晶 硅，在沟槽区域打孔，获得源区接触孔，所述源区接触孔依次穿过介质层、栅 氧化层、源区及体区；步骤S52：在第一轻掺杂多晶硅打孔，获得第一二极管孔， 在第二重掺杂多晶硅打孔，获得第二二极管孔；步骤S53：在所述电阻接触孔内 成型第一金属连线和第二金属连线，所述源区接触孔内成型第三金属连线，将 第一金属连线与多晶硅栅连接，第二金属连线与栅极连接；及步骤S54：在所述 第一二极管孔和所述第二二极管孔内成型第四金属连线和第五金属连线，所述 第四金属连线连接多晶硅栅，所述第五金属连线与栅极连接。
优选地，步骤S52和步骤S53之间还包括：步骤S100：分别在两个电阻接 触孔、源区接触孔以及第一二极管孔的底部也成型重掺杂硅区；所述重掺杂硅 区的类型与MOSFET芯片的类型相反。
优选地，步骤S2主要包括以下步骤：步骤S21：在沟槽区域的栅氧化层表 面淀积初始多晶硅；步骤S22：采用离子注入的工艺方法对多晶硅进行轻掺杂， 获得轻掺杂多晶硅；步骤S23：向上成型隔离氧化层。
优选地，步骤S22中，通过注入硼原子，或注入磷原子和/或砷原子形成轻 掺杂多晶硅；轻掺杂多晶硅类型与MOSFET芯片的类型相反；离子注入的剂量 为2E13-6E14原子/平方厘米。
优选地，步骤S3中，在轻掺杂多晶硅中注入硼原子，或注入磷原子和/或砷 原子形成第一重掺杂多晶硅；所述第一重掺杂多晶硅的类型与MOSFET芯片的 类型相同；原子注入的剂量为1E15-2E16原子/平方厘米。
优选地，步骤S4中所述第二重掺杂多晶硅通过离子注入的工艺方法，在所 述第一轻掺杂多晶硅内注入硼原子，或注入磷原子和/或砷原子形成第二重掺杂 多晶硅；离子注入的剂量为2E15-2E16原子/平方厘米。
优选地，所述体区的类型与MOSFET芯片的类型相反，所述源区的类型与 MOSFET芯片的类型相同。
与现有技术相比，本发明提供的改善栅极特性的MOSFET芯片制造工艺具 有以下有益效果：
1、本发明提供的改善栅极特性的MOSFET芯片制造工艺在MOSFET芯片 内部集成了多晶硅电阻和多晶硅二极管，所述多晶硅电阻位于多晶硅栅与栅极 端口之间，可有效限制流经MOSFET栅极的电流，从而实现对MOSFET栅极的 保护。所述多晶硅二极管位于多晶硅栅与栅极端口之间，当MOSFET需要放电 时，此多晶硅二极管是正向导通的，多晶硅栅中的电荷流经此多晶硅二极管快 速放电，从而提高MOSFET栅极的放电效率，加快MOSFET的关断速度，减小 MOSFEET的开关损耗。进一步地，生长的隔离氧化层既可以作为沟槽区域的多 晶硅进行重掺杂的阻挡层(阻挡住电阻区域在此步不被掺杂)，又可以作为从 上至下腐蚀重掺杂多晶硅的阻挡层(阻挡住电阻区域不被腐蚀掉)。特别地， 本工艺方法只需要生长一次多晶硅，节省了多晶硅淀积工艺的产能，对应的工 艺成本也较低。
2、本发明在MOSFET芯片内部集成的多晶硅电阻，可通过调整第二轻掺 杂多晶硅的离子注入剂量实现对此电阻值的调整，工艺简单。
3、本发明在MOSFET芯片内部集成的多晶硅二极管，可通过调整第一轻 掺杂多晶硅的离子注入剂量实现对此二极管的反向击穿电压调整，工艺简单。
4、本发明集成的电阻和二极管位于MOSFET芯片内部，不需要在MOSFET 芯片外围再设计连接于MOSFET栅极的电阻和二极管，可节省PCB板的空间。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要 使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实 施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他的附图。
图1是现有技术中MOSFET芯片的等效电路示意图。
图2是本发明第一实施例提供的改善栅极特性的MOSFET芯片制造工艺制 造出来的MOSFET芯片的等效电路示意图。
图3是本发明第一实施例提供的改善栅极特性的MOSFET芯片制造工艺的 流程图。
图4是本发明第一实施例提供的改善栅极特性的MOSFET芯片制造工艺中 步骤S2的流程图。
图5是本发明第一实施例提供的改善栅极特性的MOSFET芯片制造工艺中 步骤S5的流程图。
图6是在衬底表面生长外延层的结构示意图。
图7是刻蚀形成沟槽后采用氧化工艺形成栅氧化层的结构示意图。
图8是淀积形成轻掺杂多晶硅的结构示意图。
图9是成型隔离氧化层的结构示意图。
图10是去除沟槽区域的隔离氧化层并进行重掺杂的结构示意图。
图11是将第一重掺杂多晶硅高度调整的结构示意图。
图12是成型体区并去除剩余隔离氧化层的结构示意图。
图13是成型源区和第二重掺杂多晶硅的结构示意图。
图14是向上成型介质层并打孔的结构示意图。
图15是在接触孔底部成型重掺杂硅区的结构示意图。
图16是在接触孔内成型金属连线的结构示意图。
标号说明:
1、衬底；2、外延层；3、沟槽、4、栅氧化层；5、轻掺杂多晶硅；5.1、第 一重掺杂多晶硅；5.2、第二重掺杂多晶硅；5.3、第一轻掺杂多晶硅；5.4、第二 轻掺杂多晶硅；6、隔离氧化层；7、体区；8、源区；9、介质层；10.1、源区 接触孔；10.2/10.3、电阻接触孔；11、重掺杂硅区；12.1、第三金属连线；12.2、 第一金属连线；12.3、第二金属连线；12.4、第一二极管孔；12.5、第二二极管 孔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清 楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部 的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳 动前提下所获得的所有其他实施例，都属于本发明保护的范围。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施 例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使 用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个” 及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/ 或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且 包括这些组合。
请结合图2和图3，本发明第一实施例公开了一种改善栅极特性的MOSFET 芯片制造工艺，所述MOSFET芯片包括栅极(如图2中的栅极(端口)节点) 以及连接内部的多晶硅栅(如图2中的栅节点)，该制造工艺具体包括以下步 骤：
步骤S1：在衬底的表面生长外延层，并在所述外延层中形成沟槽，并在沟 槽表面形成栅氧化层。
步骤S2：在所述沟槽内成型轻掺杂多晶硅，并向上成型隔离氧化层。
步骤S3：将沟槽区域的隔离氧化层去除，在沟槽外周侧获得第一轻掺杂多 晶硅及第二轻掺杂多晶硅，并对沟槽内的轻掺杂多晶硅进行重掺杂，获得第一 重掺杂多晶硅后调整第一重掺杂多晶硅的高度。
步骤S4：去除剩余的隔离氧化层，在外延层靠近沟槽的区域成型体区和源 区，并对第一轻掺杂多晶硅的部分区域进行重掺杂，获得第二重掺杂多晶硅， 并向上成型介质层，第二重掺杂多晶硅与第一轻掺杂多晶硅的类型相反。及
步骤S5：以第一轻掺杂多晶硅和第二重掺杂多晶硅组成二极管，以第二轻 掺杂多晶硅两端组成电阻，所述二极管与所述电阻并联，并串接于栅极上。
可以理解，在步骤S1中，在衬底1的表面生长外延层2，并通过光刻、刻 蚀、氧化工艺在外延层2之中形成沟槽3和栅氧化层4，详见图6和图7。
可以理解，在步骤S2中，在沟槽3的区域内淀积成型轻掺杂多晶硅5，并 向上成型隔离氧化层6。该步骤为本工艺方法中的第一次淀积多晶硅操作。详见 图8和图9。
可以理解，在步骤S3中，将沟槽3区域的隔离氧化层6采用光刻、腐蚀的 工艺方法去除，以在沟槽3的外周侧获得第一轻掺杂多晶硅5.3和第二轻掺杂多 晶硅5.4，且第一轻掺杂多晶硅5.3和第二轻掺杂多晶硅5.4均被隔离氧化层6 覆盖，而当对沟槽3内的轻掺杂多晶硅5进行重掺杂，获得第一重掺杂多晶硅 5.1，在重掺杂过程中，第一轻掺杂多晶硅5.3和第二轻掺杂多晶硅5.4均被隔离 氧化层6覆盖而不受影响，在获得第一重掺杂多晶硅5.1后采用刻蚀的工艺方法 调整高度不高于沟槽3的高度。详见图10和图11。
可以理解，在步骤S3中，在轻掺杂多晶硅5中注入硼原子，或注入磷原子 和/或砷原子形成第一重掺杂多晶硅5.1，所述第一重掺杂多晶硅5.1的类型与 MOSFET芯片的类型相同，离子注入的剂量为1E15-2E16原子/平方厘米。例如， 当MOSFET为N型MOSFET时，注入磷原子或(和)砷原子形成N型第一重 掺杂多晶硅5.1，当MOSFET为P型MOSFET时，注入硼原子形成P型第一重 掺杂多晶硅5.1。
可以理解，在步骤S4中，首先通过刻蚀的工艺方法去除剩余在第一轻掺杂 多晶硅5.3和第二轻掺杂多晶硅5.4表面的隔离氧化层6。之后在外延层2靠近 沟槽3的区域成型体区7和源区8，并对第一轻掺杂多晶硅5.3的部分区域进行 重掺杂，获得第二重掺杂多晶硅5.2，之后向上成型介质层9。详见图12和图 13。
可以理解，在步骤S4中，所述第二重掺杂多晶硅5.2通过离子注入的工艺 方法，在所述第一轻掺杂多晶硅5.3内注入硼原子，或注入磷原子和/或砷原子 形成第二重掺杂多晶硅，离子注入的剂量为2E15-2E16原子/平方厘米。例如， 当MOSFET为N型MOSFET时，离子注入的元素为磷原子或(和)砷原子， 形成N型第二重掺杂多晶硅5.2。当MOSFET为P型MOSFET时，所述离子注 入的元素为硼原子，形成P型第二重掺杂多晶硅5.2。
在步骤S4中的离子注入掺杂的类型与上述步骤S2的轻掺杂类型是相反的， 但因为此步离子注入的剂量比步骤S2的离子注入剂量要大很多，所述第一轻掺 杂多晶硅5.3的部分区域在此步注入重掺杂之后反型成为第二重掺杂多晶硅5.2， 即，第一轻掺杂多晶硅5.3和第二重掺杂多晶硅5.2是相反类型的，其中一个是 P型、另一个是N型，二者形成了多晶硅材质的PN结，在PN结的两端制作接 触孔并用金属连线引出即是完整的多晶硅二极管。
进一步地，在步骤S4中，所述体区7的类型与MOSFET芯片的类型相反， 所述源区8的类型与MOSFET芯片的类型相同。例如，当MOSFET为N型 MOSFET时，注入硼原子形成P型体区7，当MOSFET为P型MOSFET时， 注入磷原子或(和)砷原子形成N型体区7。当MOSFET为N型MOSFET时， 所述离子注入的元素为磷原子或(和)砷原子，形成N型源区8，当MOSFET 为P型MOSFET时，所述离子注入的元素为硼原子，形成P型源区8。
可以理解，在步骤S5中，通过在第一轻掺杂多晶硅5.3与第二重掺杂多晶 硅5.2打孔并成型金属连线以组成二极管，而第二轻掺杂多晶硅5.4则两端打孔 组成多晶硅电阻，组成的二极管D与多晶硅电阻R并联后，串接在MOSFET芯 片的栅极上，具体等效电路图如图2中所示，工艺结构如图16中所示。
请参阅图4，步骤S2主要包括以下步骤：
步骤S21：在沟槽区域的栅氧化层表面淀积初始多晶硅。
步骤S22：采用离子注入的工艺方法对多晶硅进行轻掺杂，获得轻掺杂多晶 硅。
步骤S23：向上成型隔离氧化层。
在步骤S21中，首先通过淀积(化学气相淀积的工艺方法)未掺杂的多晶 硅，而基于步骤S22采用离子注入的工艺方法对多晶硅进行轻掺杂，形成轻掺 杂多晶硅5。
在步骤S22中，通过注入硼原子，或注入磷原子和/或砷原子形成轻掺杂多 晶硅5，轻掺杂多晶硅5的类型与MOSFET芯片的类型相反。离子注入的剂量 为2E13-6E14原子/平方厘米。例如，当MOSFET为N型MOSFET时，注入硼 原子形成P型轻掺杂多晶硅5，当MOSFET为P型MOSFET时，注入磷原子或 (和)砷原子形成N型轻掺杂多晶硅5。
请参阅图5，步骤S5主要包括以下步骤：
步骤S51：在第二轻掺杂多晶硅的两端打孔，获得两个电阻接触孔，所述电 阻接触孔依次穿过介质层及轻掺杂多晶硅，在沟槽区域打孔，获得源区接触孔， 所述源区接触孔依次穿过介质层、栅氧化层、源区及体区。
步骤S52：在第一轻掺杂多晶硅打孔，获得第一二极管孔，在第二重掺杂多 晶硅打孔，获得第二二极管孔。
步骤S53：在所述电阻接触孔内成型第一金属连线和第二金属连线，所述源 区接触孔内成型第三金属连线，将第一金属连线与多晶硅栅连接，第二金属连 线与栅极连接。及
步骤S54：在所述第一二极管孔和所述第二二极管孔内成型第四金属连线和 第五金属连线，所述第四金属连线连接多晶硅栅，所述第五金属连线与栅极连 接。
可以理解，在步骤S51中，在第二轻掺杂多晶硅5.4的两端打孔，获得两个 电阻接触孔10.2和10.3，在沟槽区域打孔，获得一个源区接触孔10.1。详见图 14。
可以理解，在步骤S52中，在第一轻掺杂多晶硅5.3打孔，获得第一二极管 孔10.4，在第二重掺杂多晶硅5.2打孔，获得第二二极管孔10.5。详见图14。
可以理解，在步骤S53中，在电阻接触孔10.2和10.3内分别成型第一金属 连线12.2和第二金属连线12.3，在源区接触孔10.1内成型第三金属连线12.1， 将第一金属连线12.2与多晶硅栅连接，第二金属连线12.3与栅极连接。所述多 晶硅栅及栅极为MOSFET芯片的等效电路中栅极的两个不同节点，所述第一金 属连线12.2与第二金属连线12.3的连接方式使得第二轻掺杂多晶硅5.4形成的 多晶硅电阻R串联在MOSFET芯片的等效电路中栅极中。详见图16。
可以理解，在步骤S54中，在所述第一二极管孔10.4和所述第二二极管孔 10.5内成型第四金属连线12.4和第五金属连线12.5，所述第四金属连线12.4连 接多晶硅栅，所述第五金属连线12.5与栅极连接。也即第一轻掺杂多晶硅5.3 和第二重掺杂多晶硅5.2之间形成的多晶硅二极管D同样串接在MOSFET芯片 的等效电路中栅极中，且与上述的多晶硅电阻R并联设置。详见图16。
可以理解，在本实施例，因示意图只展示了MOSFET芯片某一个截面的情 况，所以MOSFET的多晶硅栅的接触孔和金属连线，以及MOSFET的栅极端口 在示意图中没有展示。MOSFET芯片的主体结构都已经完成，后续关于MOSFET 的钝化层和背面处理的工艺过程，属于常规做法，在此不做赘述。
可选地，作为一种实施例，步骤S52和步骤S53之间还包括：
步骤S100：分别在两个电阻接触孔、源区接触孔以及第一二极管孔的底部 也成型重掺杂硅区。
可以理解，在步骤S100中，分别在两个电阻接触孔10.2和10.3、在源区接 触孔10.1以及第一二极管孔10.4的底部也成型重掺杂硅区11。详见图15。
具体地，对接触孔底部进行离子注入，然后退火，形成孔底部重掺杂硅区 11，当MOSFET为N型MOSFET时，注入硼原子然后退火形成P型的孔底部 重掺杂硅区11，当MOSFET为P型MOSFET时，注入磷原子或(和)砷原子 然后退火形成N型的孔底部重掺杂硅区11，离子注入的剂量为1E14～5E14原子 /平方厘米。
步骤S100中离子注入掺杂的类型与上述步骤S4中的离子注入重掺杂类型 是相反的，但此步离子注入的剂量比步骤S4中的离子注入剂量要小得多，所以 在第二二极管接触孔10.5的底部不会形成(反型的)重掺杂硅区。同时，此步 离子注入掺杂的类型与上述体区7、轻掺杂多晶硅5的掺杂类型是相同的，因此 可达到减小体区的接触孔电阻、减小轻掺杂多晶硅8的接触孔电阻之目的。
与现有技术相比，本发明提供的改善栅极特性的MOSFET芯片制造工艺具 有以下有益效果：
1、本发明提供的改善栅极特性的MOSFET芯片制造工艺在MOSFET芯片 内部集成了多晶硅电阻和多晶硅二极管，所述多晶硅电阻位于多晶硅栅与栅极 端口之间，可有效限制流经MOSFET栅极的电流，从而实现对MOSFET栅极的 保护。所述多晶硅二极管位于多晶硅栅与栅极端口之间，当MOSFET需要放电 时，此多晶硅二极管是正向导通的，多晶硅栅中的电荷流经此多晶硅二极管快 速放电，从而提高MOSFET栅极的放电效率，加快MOSFET的关断速度，减小 MOSFEET的开关损耗。进一步地，生长的隔离氧化层既可以作为沟槽区域的多 晶硅进行重掺杂的阻挡层(阻挡住电阻区域在此步不被掺杂)，又可以作为从 上至下腐蚀重掺杂多晶硅的阻挡层(阻挡住电阻区域不被腐蚀掉)。特别地， 本工艺方法只需要生长一次多晶硅，节省了多晶硅淀积工艺的产能，对应的工 艺成本也较低。
2、本发明在MOSFET芯片内部集成的多晶硅电阻，可通过调整第二轻掺 杂多晶硅的离子注入剂量实现对此电阻值的调整，工艺简单。
3、本发明在MOSFET芯片内部集成的多晶硅二极管，可通过调整第一轻 掺杂多晶硅的离子注入剂量实现对此二极管的反向击穿电压调整，工艺简单。
4、本发明集成的电阻和二极管位于MOSFET芯片内部，不需要在MOSFET 芯片外围再设计连接于MOSFET栅极的电阻和二极管，可节省PCB板的空间。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于 此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到 各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。 因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种改善栅极特性的MOSFET芯片制造工艺，所述MOSFET芯片包括栅极以及连接内部的多晶硅栅，其特征在于：包括以下步骤：
步骤S1：在衬底的表面生长外延层，并在所述外延层中形成沟槽，并在沟槽表面形成栅氧化层；
步骤S2：在所述沟槽内成型轻掺杂多晶硅，并向上成型隔离氧化层；
步骤S3：将沟槽区域的隔离氧化层去除，在沟槽外周侧获得第一轻掺杂多晶硅及第二轻掺杂多晶硅，并对沟槽内的轻掺杂多晶硅进行重掺杂，获得第一重掺杂多晶硅；
步骤S4：去除剩余的隔离氧化层，在外延层靠近沟槽的区域成型体区和源区，并对第一轻掺杂多晶硅的部分区域进行重掺杂，获得第二重掺杂多晶硅，并向上成型介质层，第二重掺杂多晶硅与第一轻掺杂多晶硅的类型相反；
步骤S5：以第一轻掺杂多晶硅和第二重掺杂多晶硅组成二极管，以第二轻掺杂多晶硅两端组成电阻，所述二极管与所述电阻并联，并串接于栅极上。
2.根据权利要求1所述的改善栅极特性的MOSFET芯片制造工艺，其特征在于：步骤S5主要包括以下步骤：
步骤S51：在第二轻掺杂多晶硅的两端打孔，获得两个电阻接触孔，所述电阻接触孔依次穿过介质层及轻掺杂多晶硅，在沟槽区域打孔，获得源区接触孔，所述源区接触孔依次穿过介质层、栅氧化层、源区及体区；
步骤S52：在第一轻掺杂多晶硅打孔，获得第一二极管孔，在第二重掺杂多晶硅打孔，获得第二二极管孔；
步骤S53：在所述电阻接触孔内成型第一金属连线和第二金属连线，所述源区接触孔内成型第三金属连线，将第一金属连线与多晶硅栅连接，第二金属连线与栅极连接；
步骤S54：在所述第一二极管孔和所述第二二极管孔内成型第四金属连线和第五金属连线，所述第四金属连线连接多晶硅栅，所述第五金属连线与栅极连接。
3.根据权利要求2所述的改善栅极特性的MOSFET芯片制造工艺，其特征在于：步骤S52和步骤S53之间还包括：
步骤S100：分别在两个电阻接触孔、源区接触孔以及第一二极管孔的底部也成型重掺杂硅区；
所述重掺杂硅区的类型与MOSFET芯片的类型相反。
4.根据权利要求1所述的改善栅极特性的MOSFET芯片制造工艺，其特征在于：步骤S2主要包括以下步骤：
步骤S21：在沟槽区域的栅氧化层表面淀积初始多晶硅；
步骤S22：采用离子注入的工艺方法对多晶硅进行轻掺杂，获得轻掺杂多晶硅；
步骤S23：向上成型隔离氧化层。
5.根据权利要求4所述的改善栅极特性的MOSFET芯片制造工艺，其特征在于：步骤S22中，通过注入硼原子，或注入磷原子和/或砷原子形成轻掺杂多晶硅；
轻掺杂多晶硅类型与MOSFET芯片的类型相反；
离子注入的剂量为2E13-6E14原子/平方厘米。
6.根据权利要求1所述的改善栅极特性的MOSFET芯片制造工艺，其特征在于：步骤S3中，在轻掺杂多晶硅中注入硼原子，或注入磷原子和/或砷原子形成第一重掺杂多晶硅；
所述第一重掺杂多晶硅的类型与MOSFET芯片的类型相同；
原子注入的剂量为1E15-2E16原子/平方厘米。
7.根据权利要求1所述的改善栅极特性的MOSFET芯片制造工艺，其特征在于：步骤S4中所述第二重掺杂多晶硅通过离子注入的工艺方法，在所述第一轻掺杂多晶硅内注入硼原子，或注入磷原子和/或砷原子形成第二重掺杂多晶硅；
离子注入的剂量为2E15-2E16原子/平方厘米。
8.根据权利要求1所述的改善栅极特性的MOSFET芯片制造工艺，其特征在于：所述体区的类型与MOSFET芯片的类型相反，所述源区的类型与MOSFET芯片的类型相同。
CN202110925731.7A 2021-08-12 2021-08-12 一种改善栅极特性的mosfet芯片制造工艺 Active CN113764407B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110925731.7A CN113764407B (zh) 2021-08-12 2021-08-12 一种改善栅极特性的mosfet芯片制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110925731.7A CN113764407B (zh) 2021-08-12 2021-08-12 一种改善栅极特性的mosfet芯片制造工艺

Publications (2)

Publication Number Publication Date
CN113764407A true CN113764407A (zh) 2021-12-07
CN113764407B CN113764407B (zh) 2024-03-12

Family

ID=78789144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110925731.7A Active CN113764407B (zh) 2021-08-12 2021-08-12 一种改善栅极特性的mosfet芯片制造工艺

Country Status (1)

Country Link
CN (1) CN113764407B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116454025A (zh) * 2023-06-16 2023-07-18 深圳市美浦森半导体有限公司 Mosfet芯片的制造方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269438A (ja) * 1999-03-17 2000-09-29 Ntt Data Corp 電界効果トランジスタ装置
US20010053054A1 (en) * 2000-06-14 2001-12-20 Nec Corporation Electrostatic discharge protection circuit
JP2006332182A (ja) * 2005-05-24 2006-12-07 Denso Corp 絶縁ゲート型バイポーラトランジスタ
US20080087963A1 (en) * 2006-09-29 2008-04-17 Calafut Daniel S TAPERED VOLTAGE POLYSILICON DIODE ELECTROSTATIC DISCHARGE CIRCUIT FOR POWER MOSFETS AND ICs
US20100237414A1 (en) * 2009-03-18 2010-09-23 Force Mos Technology Co., Ltd. MSD integrated circuits with shallow trench
JP2012049796A (ja) * 2010-08-26 2012-03-08 On Semiconductor Trading Ltd 増幅回路装置
CN103022027A (zh) * 2011-09-20 2013-04-03 株式会社东芝 半导体装置
US20150028383A1 (en) * 2013-07-25 2015-01-29 Infineon Technologies Ag Power MOS Transistor with Integrated Gate-Resistor
CN105529273A (zh) * 2016-01-15 2016-04-27 上海华虹宏力半导体制造有限公司 沟槽栅功率器件的制造方法
US20160352321A1 (en) * 2014-02-14 2016-12-01 Rohm Co., Ltd. Gate drive circuit and power supply
CN110459539A (zh) * 2019-08-06 2019-11-15 深圳市芯电元科技有限公司 集成esd保护的屏蔽栅沟槽mosfet及制造方法
US20200126962A1 (en) * 2017-07-26 2020-04-23 Denso Corporation Semiconductor device
CN112002675A (zh) * 2020-09-07 2020-11-27 深圳市汇德科技有限公司 一种mosfet制造方法和mosfet结构
CN112103186A (zh) * 2020-09-22 2020-12-18 深圳市芯电元科技有限公司 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构
CN112713192A (zh) * 2020-12-29 2021-04-27 无锡惠芯半导体有限公司 具备静电保护能力的屏蔽栅沟槽mosfet器件及制造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269438A (ja) * 1999-03-17 2000-09-29 Ntt Data Corp 電界効果トランジスタ装置
US20010053054A1 (en) * 2000-06-14 2001-12-20 Nec Corporation Electrostatic discharge protection circuit
JP2006332182A (ja) * 2005-05-24 2006-12-07 Denso Corp 絶縁ゲート型バイポーラトランジスタ
US20080087963A1 (en) * 2006-09-29 2008-04-17 Calafut Daniel S TAPERED VOLTAGE POLYSILICON DIODE ELECTROSTATIC DISCHARGE CIRCUIT FOR POWER MOSFETS AND ICs
US20100237414A1 (en) * 2009-03-18 2010-09-23 Force Mos Technology Co., Ltd. MSD integrated circuits with shallow trench
JP2012049796A (ja) * 2010-08-26 2012-03-08 On Semiconductor Trading Ltd 増幅回路装置
CN103022027A (zh) * 2011-09-20 2013-04-03 株式会社东芝 半导体装置
US20150028383A1 (en) * 2013-07-25 2015-01-29 Infineon Technologies Ag Power MOS Transistor with Integrated Gate-Resistor
US20160352321A1 (en) * 2014-02-14 2016-12-01 Rohm Co., Ltd. Gate drive circuit and power supply
CN105529273A (zh) * 2016-01-15 2016-04-27 上海华虹宏力半导体制造有限公司 沟槽栅功率器件的制造方法
US20200126962A1 (en) * 2017-07-26 2020-04-23 Denso Corporation Semiconductor device
CN110459539A (zh) * 2019-08-06 2019-11-15 深圳市芯电元科技有限公司 集成esd保护的屏蔽栅沟槽mosfet及制造方法
CN112002675A (zh) * 2020-09-07 2020-11-27 深圳市汇德科技有限公司 一种mosfet制造方法和mosfet结构
CN112103186A (zh) * 2020-09-22 2020-12-18 深圳市芯电元科技有限公司 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构
CN112713192A (zh) * 2020-12-29 2021-04-27 无锡惠芯半导体有限公司 具备静电保护能力的屏蔽栅沟槽mosfet器件及制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116454025A (zh) * 2023-06-16 2023-07-18 深圳市美浦森半导体有限公司 Mosfet芯片的制造方法
CN116454025B (zh) * 2023-06-16 2023-09-12 深圳市美浦森半导体有限公司 Mosfet芯片的制造方法

Also Published As

Publication number Publication date
CN113764407B (zh) 2024-03-12

Similar Documents

Publication Publication Date Title
US7417266B1 (en) MOSFET having a JFET embedded as a body diode
US6426541B2 (en) Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication
US9012954B2 (en) Adjustable field effect rectifier
US7964933B2 (en) Integrated circuit including power diode
EP1193767A2 (en) Insulated gate bipolar transistor and method of making the same
CN103050541B (zh) 一种射频ldmos器件及其制造方法
WO2001088997A2 (en) Trench-gate semiconductor device and method of making the same
EP0292782B1 (en) Vertical mosfet having voltage regulator diode at shallower subsurface position
KR20110001921A (ko) 서로 연결되는 트랜지스터를 포함한 집적 회로를 포함하는 전자 장치
EP2232559B1 (en) Adjustable field effect rectifier
CN110544723B (zh) 具有部分碳化硅材料/硅材料异质结的u-mosfet及其制作方法
US20220157988A1 (en) Power semiconductor device and fabrication method thereof
CN113764407B (zh) 一种改善栅极特性的mosfet芯片制造工艺
US20180108652A1 (en) Switch circuit with controllable phase node ringing
CN113658949B (zh) 一种改善关断特性的mosfet芯片制造工艺
CN117393438A (zh) 一种碳化硅半导体器件及制作方法
KR20170080510A (ko) 필드 전극을 갖는 트랜지스터 디바이스
CN113643982B (zh) 一种改善栅极特性的mosfet芯片制造方法
CN113658948B (zh) 一种改善关断特性的mosfet芯片制造方法
US8581365B2 (en) Bipolar junction transistor with layout controlled base and associated methods of manufacturing
CN110571268B (zh) 具有部分宽禁带材料/硅材料异质结的igbt及其制作方法
CN110429138B (zh) 具有部分氮化镓/硅半导体材料异质结的u-mosfet及其制作方法
CN116564966A (zh) 堆叠型半导体器件及其制备方法、芯片
CN112185893A (zh) 一种沟槽mosfet的制造方法
CN116034484A (zh) 一种单沟道台面型功率结型场效应晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant