JP6890740B1 - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6890740B1
JP6890740B1 JP2021505787A JP2021505787A JP6890740B1 JP 6890740 B1 JP6890740 B1 JP 6890740B1 JP 2021505787 A JP2021505787 A JP 2021505787A JP 2021505787 A JP2021505787 A JP 2021505787A JP 6890740 B1 JP6890740 B1 JP 6890740B1
Authority
JP
Japan
Prior art keywords
active region
region
silicon carbide
semiconductor device
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021505787A
Other languages
English (en)
Other versions
JPWO2021152651A1 (ja
Inventor
直之 川畑
直之 川畑
雄一 永久
雄一 永久
貴規 田中
貴規 田中
岩松　俊明
俊明 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6890740B1 publication Critical patent/JP6890740B1/ja
Publication of JPWO2021152651A1 publication Critical patent/JPWO2021152651A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本開示は、生産性が良く、ボディダイオードに大電流を流した際の特性劣化が抑制される炭化珪素半導体装置の提供を目的とする。ＳｉＣ基板（１０）、バッファ層（１１）およびドリフト層（１２）を含む構造体は、平面視において、ＳｉＣ−ＭＯＳＦＥＴ（１０１）に電圧を印加したときに電流が流れる活性領域（１３）と、活性領域１３より外周側の耐圧保持領域（１４）と、に区分され、活性領域（１３）は、平面視において、中央部の第１活性領域（１５）と、第１活性領域（１５）と耐圧保持領域（１４）の間の第２活性領域（１６）とに区分される。第２活性領域（１６）および耐圧保持領域（１４）における少数キャリアのライフタイムは、第１活性領域（１３）における少数キャリアのライフタイムより短い。

Description

本開示は、炭化珪素半導体装置に関する。
炭化珪素（ＳｉＣ）を用いて構成されるｐｎダイオードに、順方向電流すなわちバイポーラ電流を流し続けると、結晶中に積層欠陥が発生して順方向電圧がシフトするという信頼性上の問題が知られている。これは、ｐｎダイオードを通して注入された少数キャリアが多数キャリアと再結合する際の再結合エネルギーにより、炭化珪素基板に存在する基底面転位などを起点として、面欠陥である積層欠陥が拡張するためと考えられている。この積層欠陥は、電流の流れを阻害するため、積層欠陥の拡張により電流が減少して順方向電圧が増加し、半導体装置の信頼性の低下を引き起こす。
このような順方向電圧の増加は、炭化珪素を用いた縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）においても同様に発生する。縦型ＭＯＳＦＥＴは、ソース−ドレイン間に寄生ｐｎダイオード（ボディダイオード）を備えており、順方向電流がこのボディダイオードに流れると、縦型ＭＯＳＦＥＴにおいてもｐｎダイオードと同様の信頼性低下が生じる。ＳｉＣ−ＭＯＳＦＥＴのボディダイオードをＭＯＳＦＥＴの還流ダイオードとして用いる場合には、ＭＯＳＦＥＴ特性の低下が発生する場合がある。
上記のような寄生ｐｎダイオードへの順方向電流通電による信頼性上の問題を解決する方法として、以下の３つがある。１つ目は、ＳｉＣ基板からエピタキシャル成長層に引き継がれる基底面転位を貫通刃状転位に転換し、積層欠陥の拡張を防ぐ方法である（例えば非特許文献１参照）。２つ目は、ＳｉＣ基板上に高不純物濃度のバッファ層を形成し、バッファ層で正孔と電子の再結合を促進させることで、ＳｉＣ基板に存在する基底面転位からの積層欠陥の発生を防ぐ方法である（例えば非特許文献２参照）。３つ目は、寄生ｐｎダイオードの領域に再結合中心を導入し、注入される正孔を減らし、ＳｉＣ基板に存在する基底面転位の近傍で正孔と電子の再結合を防ぐ方法である（例えば特許文献１参照）。
国際公開第２０１５／１８９９２９号
"Ｉｎｆｌｕｅｎｃｅ ｏｆ ｇｒｏｗｔｈ ｃｏｎｄｉｔｉｏｎｓ ｏｎ ｂａｓａｌ ｐｌａｎｅ ｄｉｓｌｏｃａｔｉｏｎ ｉｎ ４Ｈ−ＳｉＣ ｅｐｉｔａｘｉａｌ ｌａｙｅｒ"，Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ２７１ （２００４） １−７ "Ｓｈｏｒｔ ｍｉｎｏｒｉｔｙ ｃａｒｒｉｅｒ ｌｉｆｅｔｉｍｅｓ ｉｎ ｈｉｇｈｌｙ ｎｉｔｒｏｇｅｎ−ｄｏｐｅｄ ４Ｈ−ＳｉＣ ｅｐｉｌａｙｅｒｓ ｆｏｒ ｓｕｐｐｒｅｓｓｉｏｎ ｏｆ ｔｈｅ ｓｔａｃｋｉｎｇ ｆａｕｌｔ ｆｏｒｍａｔｉｏｎ ｉｎ ＰｉＮ ｄｉｏｄｅｓ"，ＪＯＵＲＮＡＬ ＯＦ ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ Ｖｏｌ．１２０，ｐｐ１１５１０１，２０１６
非特許文献１，２に開示される技術によれば、ＳｉＣ−ＭＯＳＦＥＴの特性の低下を抑制する一定の効果が得られるが、ボディダイオードに大電流を印加するために厚いバッファ層を形成する必要があるため、生産性コストが増加するという課題がある。さらに、高濃度の不純物を導入するバッファ層は製造ばらつきが大きくなるため、生産性が低下するという課題がある。
特許文献１に開示される技術は、ｐｎ接合部に再結合中心を形成するため、ボディダイオードの特性が著しく低下し、ボディダイオードに大電流を流せなくなるという課題がある。
本開示は、上記の問題点を解決するためになされたものであり、生産性が良く、ボディダイオードに大電流を流した際の特性劣化が抑制される炭化珪素半導体装置の提供を目的とする。
本開示の第１の炭化珪素半導体装置は、第１導電型の炭化珪素基板と、炭化珪素基板上に形成された第１導電型のバッファ層と、バッファ層上に形成された第１導電型のドリフト層と、ドリフト層の表層に形成された第２導電型のウェル領域と、ウェル領域の表層に形成された第１導電型の不純物領域であるソース領域と、ソース領域と電気的に接続されたソースパッドと、を備える炭化珪素半導体装置であって、炭化珪素基板、バッファ層、およびドリフト層を含む構造体は、平面視において、炭化珪素半導体装置に電圧を印加したときに電流が流れる活性領域と、活性領域より外周側の耐圧保持領域と、に区分され、活性領域は、平面視において、中央部の第１活性領域と、第１活性領域と耐圧保持領域の間の第２活性領域とに区分され、第１活性領域および第２活性領域は、ソースパッドに覆われ、第２活性領域および耐圧保持領域における少数キャリアのライフタイムは、第１活性領域における少数キャリアのライフタイムより短い。
本開示の第２の炭化珪素半導体装置は、第１導電型の炭化珪素基板と、炭化珪素基板上に形成された第１導電型のバッファ層と、バッファ層上に形成された第１導電型のドリフト層と、ドリフト層の表層に形成された第２導電型のウェル領域と、ウェル領域の表層に形成された第１導電型の不純物領域であるソース領域と、ソース領域と電気的に接続されたソースパッドと、を備える炭化珪素半導体装置であって、炭化珪素基板、バッファ層、およびドリフト層を含む構造体は、平面視において、炭化珪素半導体装置に電圧を印加したときに電流が流れる活性領域と、活性領域より外周側の耐圧保持領域と、に区分され、活性領域は、平面視において、中央部の第１活性領域と、第１活性領域と耐圧保持領域の間の第２活性領域とに区分され、第１活性領域および第２活性領域は、ソースパッドに覆われ、第１活性領域、第２活性領域および耐圧保持領域のうち、少なくとも第２活性領域および耐圧保持領域は不活性元素を含み、第２活性領域および耐圧保持領域における不活性元素のイオン濃度は、第１活性領域における不活性元素のイオン濃度より高い。
本開示の炭化珪素半導体装置では、第２活性領域および耐圧保持領域における少数キャリアのライフタイムが、第１活性領域における少数キャリアのライフタイムより短い。従って、ボディダイオードに大電流を流した場合に、第２活性領域と耐圧保持領域との境界における正孔電流の集中が抑制される。また、ボディダイオードに大電流を流すためにバッファ層を厚くする必要がないため、生産性が向上する。
実施の形態１のＳｉＣ−ＭＯＳＦＥＴの上面図である。 図１のａ−ａ´線に沿った実施の形態１のＳｉＣ−ＭＯＳＦＥＴの断面図である。 図１のａ−ａ´線に沿った実施の形態１のＳｉＣ−ＭＯＳＦＥＴの製造工程を示す断面図である。 図１のａ−ａ´線に沿った実施の形態２のＳｉＣ−ＭＯＳＦＥＴの製造工程を示す断面図である。 実施の形態１のＳｉＣ−ＭＯＳＦＥＴにおいて第２活性領域の幅を１００μｍとしたときの正孔電流密度分布のシミュレーション結果を示す図である。 実施の形態１のＳｉＣ−ＭＯＳＦＥＴにおいて第２活性領域の幅を０μｍとしたときの正孔電流密度分布のシミュレーション結果を示す図である。 第２活性領域の幅と、第２活性領域における少数キャリアのライフタイムとを変化させたときの、活性領域と耐圧保持領域との境界付近における正孔電流密度の、活性領域の中心における正孔電流密度に対する比を示す図である。
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は、実施の形態１の炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴ１０１の上面図である。図２は、図１のａ−ａ´線に沿ったＳｉＣ−ＭＯＳＦＥＴ１０１の断面図である。本明細書では、炭化珪素（ＳｉＣ）基板を基材とするＭＯＳＦＥＴをＳｉＣ−ＭＯＳＦＥＴと称する。
図１に示されるように、ＳｉＣ−ＭＯＳＦＥＴ１０１は、ＳｉＣエピタキシャル基板１、ゲートパッド２、およびソースパッド３を備えている。ゲートパッド２は、ＳｉＣエピタキシャル基板１上に形成される。ゲートパッド２の中央部には、外部の制御回路からゲート電圧が印加される。ソースパッド３はゲートパッド２の上に形成される。
図２に示されるように、ＳｉＣエピタキシャル基板１は、第１導電型のＳｉＣ基板１０、第１導電型のバッファ層１１、および第１導電型のドリフト層１２を備えて構成される。ＳｉＣ基板１０の厚み方向における一方側の表面に、バッファ層１１とドリフト層１２がこの順にエピタキシャル成長により形成されている。
バッファ層１１はデバイス表面側から注入された正孔を再結合させ、ＳｉＣ基板１０に到達する正孔の密度を減少させる効果を持つ。バッファ層１１は、ＳｉＣ基板１０に存在する基底面転位を刃状転位へ転換する機能を含んでいてもよい。また、バッファ層１１は単層ではなく複数層の積層構造でも良い。バッファ層１１は、不純物濃度が高いほど、通電電流に対して積層欠陥の拡張を抑制する能力が高くなる。そのため、バッファ層１１の不純物濃度および膜厚は、デバイスに通電する電流密度により設定される。例えば、バッファ層１１の不純物濃度は１×１０１８ｃｍ−３から１×１０１９ｃｍ−３が望ましい。
ドリフト層１２は、バッファ層１１の厚み方向における一方側の表面に形成される。ドリフト層１２の不純物濃度は、ＳｉＣ基板１０およびバッファ層１１の不純物濃度よりも低く、５×１０１６ｃｍ−３以下が良い。
ＳｉＣ−ＭＯＳＦＥＴ１０１は、平面視において、中央の活性領域１３と、活性領域１３の外周側の耐圧保持領域１４とに区分される。さらに、活性領域１３は、中央の第１活性領域１５と、第１活性領域１５と耐圧保持領域１４の間の第２活性領域１６とに区分される。言い換えれば、第２活性領域１６は活性領域１３のうち耐圧保持領域１４側の領域である。第２活性領域１６の幅、すなわち図２における紙面左右方向の長さは、少なくとも１０μｍ以上である。そして、第２活性領域１６における少数キャリアのライフタイムは、第１活性領域１５における少数キャリアのライフタイムより短い。第１活性領域１５、第２活性領域１６、および耐圧保持領域１４のそれぞれにおける少数キャリアのライフタイムを、τ１，τ２，τ３と表す。
活性領域１３の構成について説明する。活性領域１３におけるドリフト層１２の表層には、第２導電型のウェル領域３１が互いに離間して複数形成されている。各ウェル領域３１の表層の中央には、不純物濃度が比較的高い第２導電型のウェルコンタクト領域３２が形成されている。ウェルコンタクト領域３２は、金属電極とのコンタクト抵抗を小さくする役割を果たす。各ウェル領域３１の表層には、ウェルコンタクト領域３２の周りを取り囲んで第１導電型の不純物領域であるソース領域２１が形成されている。
隣接する２つのウェル領域３１内のソース領域２１上に亘って、ゲート絶縁膜４１が形成される。ゲート絶縁膜４１上には、ゲート電極４２および層間絶縁膜４３が形成される。ウェルコンタクト領域３２上には、オーミック電極７１が形成される。オーミック電極７１により、ソースパッド３とウェルコンタクト領域３２とが接続される。なお、図２ではプレーナ型のゲート電極４２を示しているが、ゲート電極４２はトレンチ型であっても良い。すなわち、ゲート電極４２は、ゲート絶縁膜４１を介してウェル領域３１と対向する。
活性領域１３では、ウェル領域３１とソース領域２１によりｐｎ接合が形成される。活性領域１３は、ＳｉＣ−ＭＯＳＦＥＴ１０１に電圧を印加したときに電流が流れる領域として定義される。
次に、耐圧保持領域１４の構成について説明する。耐圧保持領域１４においても、活性領域１３と同様、ウェル領域３１およびウェルコンタクト領域３２が形成されている。さらに、耐圧保持領域１４におけるウェル領域３１の外周部には、第２導電型のＪＴＥ領域３３が形成される。ＪＴＥ領域３３は半導体装置の耐圧を保持するためのものであり、その一例は、半導体装置の外周に沿ってリング状に形成されるＦＬＲ（Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）構造である。ＳｉＣ−ＭＯＳＦＥＴ１０１の平面視における最も内側のＪＴＥ領域３３は、同平面視における最も外側のウェル領域３１に接続されている。
耐圧保持領域１４におけるウェル領域３１上にはフィールド絶縁膜５１が形成され、フィールド絶縁膜５１上にはゲート電極４２が形成される。また、ゲート電極４２を覆うように層間絶縁膜４３が形成される。但し、層間絶縁膜４３にはゲート電極４２が露出する開口が設けられており、当該開口を通してゲート電極４２は層間絶縁膜４３上のゲートパッド２と電気的に接続する。
耐圧保持領域１４ではウェル領域３１とドリフト層１２によりｐｎ接合が形成される。耐圧保持領域１４は、半導体装置の耐圧を保持する領域である。ＪＴＥ領域３３は、ＳｉＣ−ＭＯＳＦＥＴ１０１の平面視において、活性領域１３の周囲に沿って形成されている。
ＳｉＣ−ＭＯＳＦＥＴ１０１において、第２活性領域１６および耐圧保持領域１４における少数キャリアのライフタイムτ２，τ３は、第１活性領域１５内における少数キャリアのライフタイムτ１よりも短い。
＜Ａ−２．製造方法＞
次に、ＳｉＣ−ＭＯＳＦＥＴ１０１の製造方法を説明する。図３は、ＳｉＣ−ＭＯＳＦＥＴ１０１の製造工程を示す断面図である。以下の説明では、第１導電型をｎ型、第２導電型をｐ型とするが、逆の導電型であっても良い。
まず、ｎ型で低抵抗のＳｉＣ基板１０を用意する。ＳｉＣ基板１０は、第１主面の面方位がオフ角を有する（０００１）面であり、４Ｈのポリタイプを有する。そして、ＳｉＣ基板１０の上に、化学気相堆積法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）により、ｎ型のバッファ層１１を所望の厚さでエピタキシャル成長させる。バッファ層１１は、ｎ型不純物濃度が１×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下であり、厚さが例えば５μｍである。
次に、バッファ層１１の上に、ｎ型のＳｉＣからなるドリフト層１２をエピタキシャル成長させる。ドリフト層１２のｎ型不純物濃度は１×１０１４ｃｍ−３以上５×１０１６ｃｍ−３以下である。ドリフト層１２の厚さは、５μｍ以上１００μｍ以下であり、例えば１０μｍである。
その後、ドリフト層１２の表面の一部の領域にフォトレジスト等により注入マスクを形成し、ｐ型不純物のＡｌ（アルミニウム）をイオン注入する。このとき、Ａｌのイオン注入の深さはドリフト層１２の厚さを超えない０．３μｍ以上３μｍ以下程度とする。また、イオン注入されたＡｌの不純物濃度は、１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下であり、ドリフト層１２の不純物濃度より高くする。その後、注入マスクを除去する。本工程によりＡｌイオンが注入された領域がウェル領域３１となる。
次に、耐圧保持領域１４におけるドリフト層１２の表面の一部の領域にフォトレジスト等により注入マスクを形成し、ｐ型不純物のＡｌをイオン注入する。このとき、Ａｌのイオン注入の深さはドリフト層１２の厚さを超えない０．３μｍ以上３μｍ以下程度とする。イオン注入されたＡｌの不純物濃度は、１×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下の範囲であり、ドリフト層１２の不純物濃度より高く、かつ、ウェル領域３１の不純物濃度よりも低い。その後、注入マスクを除去する。本工程によりＡｌがイオン注入された領域がＪＴＥ領域３３となる。同様に、ウェル領域３１内の一部の領域にウェル領域３１より高い不純物濃度でＡｌをイオン注入することにより、ウェルコンタクト領域３２を形成する。
その後、活性領域１３におけるウェル領域３１の内側の一部の領域が開口するように、フォトレジスト等により注入マスクを形成し、ｎ型不純物であるＮ（窒素）をイオン注入する。Ｎのイオン注入深さはウェル領域３１厚さより浅くする。イオン注入したＮの不純物濃度は、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下であり、ウェル領域３１のｐ型不純物濃度を超える。本工程でＮが注入された領域のうち、ｎ型を示す領域がソース領域２１となる。
次に、ライフタイム調整処理を行い、第２活性領域１６および耐圧保持領域１４における少数キャリアのライフタイムτ２，τ３を、第１活性領域１５における少数キャリアのライフタイムτ１よりも短くする。具体的には、図３に示すように、第１活性領域１５におけるドリフト層１２の表面にフォトレジストまたは酸化膜などにより注入マスク８１を形成し、不活性元素のイオンを照射して第２活性領域１６および耐圧保持領域１４に再結合中心を導入する。図３において、注入マスク８１は第１活性領域１５にのみ形成されているが、第１活性領域１５に加えて耐圧保持領域１４に形成されても良い。すなわち、注入マスク８１は少なくとも第１活性領域１５に形成されていれば良い。本工程で照射される不活性元素は、例えばＨｅまたはＡｒである。注入エネルギーは、１０ｋｅＶ以上１０ＭｅＶ以下が望ましい。本工程でイオン注入された領域には、照射されたイオンにより結晶欠陥が形成される。形成された結晶欠陥は正孔と電子の再結合中心として作用するため、イオン注入された領域では、イオン注入されていない領域に比べて正孔と電子の再結合確率が高くなり、キャリアのライフタイムが短くなる。これにより、第２活性領域１６および耐圧保持領域１４における少数キャリアのライフタイムτ２，τ３は、第１活性領域１５における少数キャリアのライフタイムτ１よりも短くなる。
次に、熱処理装置によって、アルゴン（Ａｒ）ガス等の不活性ガス雰囲気中で、１３００℃以上１９００℃以下の温度で、３０秒以上１時間以下のアニールを行う。このアニールにより、イオン注入されたＮおよびＡｌが電気的に活性化すると同時に、Ｈｅイオン照射により過剰に損傷したＳｉＣ結晶が回復する。
その後、ＣＶＤ法またはフォトリソグラフィ技術等を用いて、耐圧保持領域１４のウェル領域３１上に膜厚が０．３μｍ以上２μｍ以下の酸化珪素からなるフィールド絶縁膜５１を形成する。
次に、フィールド絶縁膜５１に覆われていない炭化珪素表面を熱酸化することにより、所望の厚みの酸化珪素膜をゲート絶縁膜４１として形成する。その後、ゲート絶縁膜４１およびフィールド絶縁膜５１の上に、導電性を有する多結晶シリコン膜を減圧ＣＶＤ法により形成し、これをパターニングすることによりゲート電極４２を形成する。次に、減圧ＣＶＤ法により酸化珪素からなる層間絶縁膜４３を形成する。その後、層間絶縁膜４３とゲート絶縁膜４１を貫き、ウェルコンタクト領域３２およびウェル領域３１に到達するコンタクトホール６１を形成する。
次に、スパッタ法等によりＮｉを主成分とする金属膜を形成した後、６００℃以上１１００℃以下の温度で熱処理を行ない、Ｎｉを主成分とする金属膜とコンタクトホール６１内の炭化珪素層とを反応させて、炭化珪素層と金属膜との間にシリサイドを形成する。そして、反応して得られたシリサイド以外の残留した金属膜をウェットエッチングにより除去する。これにより、残ったシリサイドがオーミック電極７１となる。つづいて、ＳｉＣ基板１０の裏面（第２主面）にＮｉを主成分とする金属膜を形成し、熱処理することにより、ＳｉＣ基板１０の裏側に裏面オーミック電極（図示せず）を形成する。
その後、ここまで処理してきた基板の表面にスパッタ法または蒸着法によりＡｌ等の配線金属を形成し、フォトリソグラフィ技術により所定の形状に加工することで、オーミック電極７１に接触するソースパッド３と、ゲート電極４２に接触するゲートパッド２を形成する。以上で、ＳｉＣ−ＭＯＳＦＥＴ１０１が得られる。
このように、ＳｉＣ−ＭＯＳＦＥＴ１０１の製造方法は、ｎ型のＳｉＣ基板１０上にｎ型のバッファ層１１を形成し、バッファ層１１上にｎ型のドリフト層１２を形成し、ドリフト層１２の表層に、互いに離間した複数のｐ型のウェル領域３１を形成し、ＳｉＣ基板１０、バッファ層１１およびドリフト層１２を含む構造体は、平面視において、活性領域１３と、活性領域１３の外周側にある耐圧保持領域１４とに区分され、活性領域１３は、平面視において、中央部の第１活性領域１５と、第１活性領域１５と耐圧保持領域１４の間の第２活性領域１６とに区分され、活性領域１３におけるウェル領域３１の表層にｎ型の不純物領域であるソース領域２１を形成し、第２活性領域１６と耐圧保持領域１４に不活性元素をイオン注入して再結合中心を導入する。
上記の説明では、１回のイオン注入工程によって、不活性元素が第２活性領域１６と耐圧保持領域１４に対して同時に照射されたため、第２活性領域１６および耐圧保持領域１４における少数キャリアのライフタイムτ２，τ３は同じ値となった。しかし、不活性元素のイオン注入工程を２回に分け、耐圧保持領域１４と第２活性領域１６に対して別のタイミングで不活性元素を照射しても良い。
具体的には、第１活性領域１５および耐圧保持領域１４におけるドリフト層１２の表面に注入マスクを形成し、１回目の不活性元素のイオン照射を行う。注入エネルギーは、１０ｋｅＶ以上１０ＭｅＶ以下であることが望ましい。本工程でイオン注入された第２活性領域１６には、照射されたイオンにより結晶欠陥が形成される。
その後、第１活性領域１５および耐圧保持領域１４におけるドリフト層１２の表面から注入マスクを除去する。そして、第１活性領域１５および第２活性領域１６におけるドリフト層１２の表面に注入マスクを形成し、再結合中心を導入するための２回目のイオン照射を行う。ここで照射されるイオンは、１回目に照射されたイオンと同じであるが、照射量は２回目の方が多くなるようにする。これにより、耐圧保持領域１４には第２活性領域１６よりも多くのイオンが照射される結果、多くの結晶欠陥が形成される。従って、耐圧保持領域１４における少数キャリアのライフタイムτ３は、第２活性領域１６における少数キャリアのライフタイムτ２よりも短くなる。すなわち、少数キャリアのライフタイムは、τ３＜τ２＜τ１となる。
＜Ａ−３．効果＞
耐圧保持領域１４、第１活性領域１５および第２活性領域１６における少数キャリアのライフタイムは、マイクロ波光導電減衰法（Ｍｉｃｒｏｗａｖｅ Ｐｈｏｔｏ Ｃｏｎｄｕｃｔｉｖｉｔｙ Ｄｅｃａｙ、以下、μ−ＰＣＤ法）により測定可能である。μ−ＰＣＤ法は、マイクロ波の反射率の時間変化からキャリアのライフタイムを非接触かつ非破壊で測定する方法である。ＳｉＣエピタキシャル基板１にレーザをパルス照射することにより過剰キャリア（多数キャリアと少数キャリア）を生成させる。過剰キャリアは、ＳｉＣエピタキシャル基板１の欠陥密度または不純物濃度などの物理的特定により定まるライフタイムの後、再結合して消滅する。その時間をマイクロ波の反射率変化によって測定する。ここで、少数キャリアのライフタイムは、生成された過剰キャリアを１としたとき、過剰キャリアが１／ｅとなる時間である。
他にも、フォトルミネッセンス法（Ｐｈｏｔｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）などにより少数キャリアのライフタイムを測定することも可能である。
発明者らは研究の結果、ＳｉＣ−ＭＯＳＦＥＴのボディダイオードに５００Ａ／ｃｍ２以上の大電流を印加すると、正孔電流密度が活性領域１３の中心に比べて最大で２倍以上となる領域が活性領域１３と耐圧保持領域１４との境界に発生し、当該境界領域で積層欠陥が優先的に発生することを見出した。
ＳｉＣ−ＭＯＳＦＥＴ１０１によれば、第２活性領域１６および耐圧保持領域１４における少数キャリアのライフタイムτ２，τ３を、第１活性領域１５における少数キャリアのライフタイムτ１より短くすることにより、大電流を印加した場合でもボディダイオードの特性を大きく損ねることなく、活性領域１３と耐圧保持領域１４との境界における正孔電流の集中を抑制することができる。従って、活性領域１３と耐圧保持領域１４との境界においてＳｉＣ基板１０から発生する積層欠陥を抑制することができる。また、積層欠陥の発生を抑制するバッファ層１１を薄くすることができる。
図５は、ＳｉＣ−ＭＯＳＦＥＴ１０１の活性領域１３をＰＮダイオードに置き換え、第２活性領域１６の幅を１００μｍとしたときの正孔電流密度分布のシミュレーション結果を示している。活性領域１３がＭＯＳＦＥＴの時とＰＮダイオードの時とで、正孔電流密度分布の結果が同じ傾向を示すことは確認済である。このシミュレーションでは、印加電流を１０００Ａ／ｃｍ２とし、第２活性領域１６および耐圧保持領域１４における少数キャリアのライフタイムτ２，τ３を、τ２＝τ３として、２．２μｓ，２１８ｎｓ，７２．７ｎｓ，２１．８ｎｓ，２．１８ｎｓと変化させた。なお、τ１は２．２μｓである。縦軸は、活性領域１３と耐圧保持領域１４との境界における正孔電流密度の、活性領域１３中心の正孔電流密度に対する比を示している。横軸は、活性領域１３と耐圧保持領域１４との境界を原点とし、当該境界からの距離を、チップ外周方向（図２における紙面右方向）を正として示している。横軸が−２００μｍから−１００μｍの範囲が第１活性領域１５に相当し、横軸が−１００μｍから０μｍの範囲が第２活性領域１６に相当する。正孔電流密度はＳｉＣ基板１０の最表面における値である。
図５では、第２活性領域１６および耐圧保持領域１４における少数キャリアのライフタイムτ２，τ３が短くなるほど、活性領域１３と耐圧保持領域１４との境界に発生する正孔電流の集中が解消されることが示されている。一方で、第２活性領域１６および耐圧保持領域１４における少数キャリアのライフタイムτ２，τ３が過剰に低下すると、第１活性領域１５と第２活性領域１６との境界で正孔電流の集中が発生することも明らかとなった。以上のことから、第２活性領域１６および耐圧保持領域１４における少数キャリアのライフタイムτ２は、正孔電流の集中を解消するために、１ｎｓ以上５００ｎｓ以下が望ましく、１０ｎｓ以上１００ｎｓがより望ましい。一般に、第１活性領域１５における少数キャリアのライフタイムτ１は１μｓ以上１０μｓ以下であるため、第２活性領域１６および耐圧保持領域１４における少数キャリアのライフタイムτ２，τ３は、第１活性領域１５における少数キャリアのライフタイムτ１の１／１０００以上１／１０以下であることが望ましい。
図６は、図５と同様にＳｉＣ−ＭＯＳＦＥＴ１０１の活性領域１３をＰＮダイオードに置き換え、第２活性領域１６の幅を０μｍ、言い換えれば第２活性領域１６を設けず耐圧保持領域１４のみ低ライフタイム領域としたときの正孔電流密度分布のシミュレーション結果を示している。活性領域１３がＭＯＳＦＥＴの時とＰＮダイオードの時とで、正孔電流密度分布の結果が同じ傾向を示すことは確認済である。他のシミュレーション条件は図５と同様である。図６から、第２活性領域１６における少数キャリアのライフタイムτ３を短くしても、活性領域１３と耐圧保持領域１４との境界で発生する正孔電流の集中の解消効果は小さいことが分かる。
図７は、第２活性領域１６の幅と、第２活性領域１６における少数キャリアのライフタイムとを変化させたときの、活性領域１３と耐圧保持領域１４との境界付近における正孔電流密度の活性領域１３中心における正孔電流密度に対する比を示している。図７から、第２活性領域１６の幅が１０μｍ以上、かつ第２活性領域１６における少数キャリアのライフタイムτ２が１０ｎｓｅｃ以上１００ｎｓｅｃ以下の場合に、活性領域１３と耐圧保持領域１４との境界付近における正孔電流密度は最小値を取ることが分かる。このことから、第２活性領域１６の幅と第２活性領域１６における少数キャリアのライフタイムτ２には適切な値が存在することが分かる。
以上の結果から、少数キャリアのライフタイムが短い第２活性領域１６を設けることで、活性領域１３と耐圧保持領域１４と境界に発生する正孔電流の集中を解消し得ることがわかる。
実施の形態１のＳｉＣ−ＭＯＳＦＥＴ１０１は、第１導電型のＳｉＣ基板１０と、ＳｉＣ基板１０上に形成された第１導電型のバッファ層１１と、バッファ層１１上に形成された第１導電型のドリフト層１２と、ドリフト層１２の表層に形成された第２導電型のウェル領域３１と、を備える。ＳｉＣ基板１０、バッファ層１１、およびドリフト層１２を含む構造体は、平面視において、ＳｉＣ−ＭＯＳＦＥＴ１０１に電圧を印加したときに電流が流れる活性領域１３と、活性領域１３より外周側の耐圧保持領域１４と、に区分される。活性領域１３は、平面視において、中央部の第１活性領域１５と、第１活性領域１５と耐圧保持領域１４の間の第２活性領域１６とに区分される。第１活性領域１５、第２活性領域１６および耐圧保持領域１４のうち、少なくとも第２活性領域１６および耐圧保持領域１４は不活性元素を含む。ＳｉＣ−ＭＯＳＦＥＴ１０１は、活性領域１３におけるウェル領域３１の表層に形成された第１導電型の不純物領域であるソース領域２１をさらに備える。第２活性領域１６および耐圧保持領域１４における不活性元素のイオン濃度は、第１活性領域１５における不活性元素のイオン濃度より高い。これにより、第２活性領域１６および耐圧保持領域１４には不活性元素により再結合中心が導入されるため、少数キャリアのライフタイムτ２，τ３が低下し、第１活性領域１５における少数キャリアのライフタイムτ１より短くなる。従って、ボディダイオードに大電流を流した時の、活性領域１３と耐圧保持領域１４との境界における正孔電流の集中が抑制される。また、バッファ層１１を厚く形成する必要がないため、ＳｉＣ−ＭＯＳＦＥＴ１０１は生産性にも優れている。
＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
実施の形態２の炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴ１０２の構成は、図１および図２に示した通りであり、実施の形態１のＳｉＣ−ＭＯＳＦＥＴ１０１と同様である。ＳｉＣ−ＭＯＳＦＥＴ１０１では、第２活性領域１６に不活性元素イオンを注入することによって第２活性領域１６における少数キャリアのライフタイムτ２を低下させ、τ１＞τ２を実現した。ＳｉＣ−ＭＯＳＦＥＴ１０２は、上記のＳｉＣ−ＭＯＳＦＥＴ１０１の特徴に加えて、第１活性領域１５における少数キャリアのライフタイムτ１を長くすることにより、ＳｉＣ−ＭＯＳＦＥＴ１０１の効果に加えて、ボディダイオードの素子抵抗を改善する効果を奏する。
＜Ｂ−２．製造方法＞
ＳｉＣ−ＭＯＳＦＥＴ１０２の製造方法について説明する。ＳｉＣ−ＭＯＳＦＥＴ１０２の製造方法は、ソース領域２１の形成まではＳｉＣ−ＭＯＳＦＥＴ１０１の製造方法と同様である。
ソース領域２１の形成後、図４に示すように、第２活性領域１６および耐圧保持領域１４におけるドリフト層１２の表面に、フォトレジストまたは酸化膜などにより注入マスク８２を形成し、炭素原子をイオン注入する。図４において、注入マスク８２は第２活性領域１６および耐圧保持領域１４に形成されているが、耐圧保持領域１４には形成されなくても良い。ここで、炭素原子のイオン注入の注入面密度は、１×１０１３ｃｍ−２以上１×１０１６ｃｍ−２以下であることが望ましい。また、注入エネルギーは、１０ｋｅＶ以上１０ＭｅＶ以下であることが望ましい。本工程により、第１活性領域１５に炭素原子がイオン注入され、ＳｉＣエピタキシャル結晶中の格子間に導入される。
次に、第２活性領域１６および耐圧保持領域１４にＨｅイオンまたはＡｒイオンを照射することにより、再結合中心を導入する。この工程は、実施の形態１において図３で示した工程と同様である。この工程により、第２活性領域１６および耐圧保持領域１４における少数キャリアのライフタイムτ２，τ３が減少し、第１活性領域１５における少数キャリアのライフタイムτ１よりも短くなる。
なお、上記の説明では、炭素原子の注入後に再結合中心を導入したが、両工程の順番は逆でもよい。
次に、熱処理装置によって、アルゴン（Ａｒ）ガス等の不活性ガス雰囲気中で、１３００℃以上１９００℃以下の温度で、３０秒以上１時間以下のアニールを行う。このアニールにより、イオン注入されたＮおよびＡｌが電気的に活性化すると同時に、Ｈｅイオン照射により過剰に損傷したＳｉＣ結晶が回復する。さらに、格子間炭素原子とドリフト層１２内に存在する点欠陥の一種である炭素空孔が反応する。これにより、格子間炭素原子が注入された第１活性領域１５における点欠陥が減少し、点欠陥に起因する少数キャリアのトラップが減少することで、第１活性領域１５における少数キャリアのライフタイムτ１が増加する。
その後、実施の形態１と同様に、フィールド絶縁膜５１、ゲート絶縁膜４１、ゲート電極４２、層間絶縁膜４３、オーミック電極７１、ソースパッド３およびゲートパッド２を形成することにより、ＳｉＣ−ＭＯＳＦＥＴ１０２が完成する。
＜Ｂ−３．効果＞
実施の形態２のＳｉＣ−ＭＯＳＦＥＴ１０２では、第１活性領域１５における炭素濃度が第２活性領域１６および耐圧保持領域１４における炭素濃度より高いことから、第１活性領域１５において少数キャリアのライフタイムτ１が長くなりドリフト層１２における伝導度変調の効果が高まる。従って、実施の形態１の効果に加えて、ボディダイオードの素子抵抗が小さくなるという効果が得られる。
なお、第２活性領域１６における少数キャリアのライフタイムτ２は、耐圧保持領域１４における少数キャリアのライフタイムτ３より長くなくてもよい。
本明細書の各実施の形態で開示された技術は、その効果を奏する範囲において、自由に組み合わせたり、適宜、変形、または省略したりすることが可能である。
１ ＳｉＣエピタキシャル基板、２ ゲートパッド、３ ソースパッド、１０ ＳｉＣ基板、１１ バッファ層、１２ ドリフト層、１３ 活性領域、１４ 耐圧保持領域、１５ 第１活性領域、１６ 第２活性領域、２１ ソース領域、３１ ウェル領域、３２ ウェルコンタクト領域、３３ ＪＴＥ領域、４１ ゲート絶縁膜、４２ ゲート電極、４３ 層間絶縁膜、５１ フィールド絶縁膜、６１ コンタクトホール、７１ オーミック電極、８１，８２ 注入マスク。

Claims (10)

  1. 第１導電型の炭化珪素基板と、
    前記炭化珪素基板上に形成された第１導電型のバッファ層と、
    前記バッファ層上に形成された第１導電型のドリフト層と、
    前記ドリフト層の表層に形成された第２導電型のウェル領域と、
    前記ウェル領域の表層に形成された第１導電型の不純物領域であるソース領域と、
    前記ソース領域と電気的に接続されたソースパッドと、を備える炭化珪素半導体装置であって、
    前記炭化珪素基板、前記バッファ層、および前記ドリフト層を含む構造体は、平面視において、前記炭化珪素半導体装置に電圧を印加したときに電流が流れる活性領域と、前記活性領域より外周側の耐圧保持領域と、に区分され、
    前記活性領域は、平面視において、中央部の第１活性領域と、前記第１活性領域と前記耐圧保持領域の間の第２活性領域とに区分され、
    前記第１活性領域および前記第２活性領域は、前記ソースパッドに覆われ、
    前記第２活性領域および前記耐圧保持領域における少数キャリアのライフタイムは、前記第１活性領域における少数キャリアのライフタイムより短い、
    炭化珪素半導体装置。
  2. 前記耐圧保持領域の一部は、前記ソースパッドに覆われる、
    請求項１に記載の炭化珪素半導体装置。
  3. 前記第２活性領域および前記耐圧保持領域における少数キャリアのライフタイムは、１ｎｓ以上５００ｎｓ以下である、
    請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記第２活性領域および前記耐圧保持領域における少数キャリアのライフタイムは、前記第１活性領域における少数キャリアのライフタイムの１／１０００以上１／１０以下である、
    請求項１から請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記第２活性領域の幅は１０μｍ以上である、
    請求項１から請求項４のいずれか１項に記載の炭化珪素半導体装置。
  6. 前記バッファ層の不純物濃度は、１×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下である、
    請求項１から請求項５のいずれか１項に記載の炭化珪素半導体装置。
  7. 前記ドリフト層の不純物濃度は、５×１０１６ｃｍ−３以下である、
    請求項１から請求項６のいずれか１項に記載の炭化珪素半導体装置。
  8. 前記第１活性領域における炭素濃度は、前記第２活性領域および前記耐圧保持領域における炭素濃度より高い、
    請求項１から請求項７のいずれか１項に記載の炭化珪素半導体装置。
  9. 第１導電型の炭化珪素基板と、
    前記炭化珪素基板上に形成された第１導電型のバッファ層と、
    前記バッファ層上に形成された第１導電型のドリフト層と、
    前記ドリフト層の表層に形成された第２導電型のウェル領域と、
    前記ウェル領域の表層に形成された第１導電型の不純物領域であるソース領域と、
    前記ソース領域と電気的に接続されたソースパッドと、を備える炭化珪素半導体装置であって、
    前記炭化珪素基板、前記バッファ層、および前記ドリフト層を含む構造体は、平面視において、前記炭化珪素半導体装置に電圧を印加したときに電流が流れる活性領域と、前記活性領域より外周側の耐圧保持領域と、に区分され、
    前記活性領域は、平面視において、中央部の第１活性領域と、前記第１活性領域と前記耐圧保持領域の間の第２活性領域とに区分され、
    前記第１活性領域および前記第２活性領域は、前記ソースパッドに覆われ、
    前記第１活性領域、前記第２活性領域および前記耐圧保持領域のうち、少なくとも前記第２活性領域および前記耐圧保持領域は不活性元素を含み、
    前記第２活性領域および前記耐圧保持領域における前記不活性元素のイオン濃度は、前記第１活性領域における前記不活性元素のイオン濃度より高い、
    炭化珪素半導体装置。
  10. 第１導電型の炭化珪素基板上に第１導電型のバッファ層を形成し、
    前記バッファ層上に第１導電型のドリフト層を形成し、
    前記ドリフト層の表層に、互いに離間した複数の第２導電型のウェル領域を形成し、
    前記ウェル領域の表層に、第１導電型の不純物領域であるソース領域を形成し、
    前記ソース領域と電気的に接続されたソースパッドを形成し、
    前記炭化珪素基板、前記バッファ層、および前記ドリフト層を含む構造体は、平面視において、活性領域と、前記活性領域の外周側にある耐圧保持領域とに区分され、
    前記活性領域は、平面視において、中央部の第１活性領域と、前記第１活性領域と前記耐圧保持領域の間の第２活性領域とに区分され、
    前記第１活性領域および前記第２活性領域は、前記ソースパッドに覆われ、
    前記第２活性領域と前記耐圧保持領域に不活性元素をイオン注入して再結合中心を導入する、
    炭化珪素半導体装置の製造方法。
JP2021505787A 2020-01-27 2020-01-27 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Active JP6890740B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/002717 WO2021152651A1 (ja) 2020-01-27 2020-01-27 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP6890740B1 true JP6890740B1 (ja) 2021-06-18
JPWO2021152651A1 JPWO2021152651A1 (ja) 2021-08-05

Family

ID=76429614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021505787A Active JP6890740B1 (ja) 2020-01-27 2020-01-27 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20230006045A1 (ja)
JP (1) JP6890740B1 (ja)
CN (1) CN115004342A (ja)
DE (1) DE112020006629T5 (ja)
WO (1) WO2021152651A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023119485A1 (ja) * 2021-12-22 2023-06-29 三菱電機株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2014136215A1 (ja) * 2013-03-06 2014-09-12 トヨタ自動車株式会社 半導体ウエハの順電圧ばらつき低減方法
JP2015177142A (ja) * 2014-03-18 2015-10-05 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
JP2016100455A (ja) * 2014-11-21 2016-05-30 三菱電機株式会社 半導体装置及びその製造方法
JP2019080035A (ja) * 2017-10-26 2019-05-23 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2020004779A (ja) * 2018-06-25 2020-01-09 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014006733B4 (de) 2014-06-11 2021-10-07 Hitachi, Ltd. Halbleitervorrichtung, Leistungsmodul, Leistungsumsetzer und Halbleitervorrichtungs-Herstellungsverfahren

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2014136215A1 (ja) * 2013-03-06 2014-09-12 トヨタ自動車株式会社 半導体ウエハの順電圧ばらつき低減方法
JP2015177142A (ja) * 2014-03-18 2015-10-05 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
JP2016100455A (ja) * 2014-11-21 2016-05-30 三菱電機株式会社 半導体装置及びその製造方法
JP2019080035A (ja) * 2017-10-26 2019-05-23 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2020004779A (ja) * 2018-06-25 2020-01-09 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
WO2021152651A1 (ja) 2021-08-05
DE112020006629T5 (de) 2022-11-17
US20230006045A1 (en) 2023-01-05
CN115004342A (zh) 2022-09-02
JPWO2021152651A1 (ja) 2021-08-05

Similar Documents

Publication Publication Date Title
JP5582058B2 (ja) エピタキシャル基板および半導体素子
JP6271356B2 (ja) 半導体装置の製造方法
US9716006B2 (en) Semiconductor device manufacturing method and semiconductor device
JP6032831B2 (ja) ＳｉＣ半導体装置及びその製造方法
US8367510B2 (en) Process for producing silicon carbide semiconductor device
JP6113298B2 (ja) 半導体装置の製造方法、および、半導体装置
JP5995347B2 (ja) ＳｉＣ半導体装置及びその製造方法
US10714571B2 (en) Silicon carbide semiconductor device having halogen field limiting ring regions and method of manufacturing same
US9887263B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
CN108604600B (zh) 碳化硅半导体装置及其制造方法
JP2014146748A (ja) 半導体装置及びその製造方法並びに半導体基板
JP2017168602A (ja) 半導体装置および半導体装置の製造方法
JPWO2010024243A1 (ja) バイポーラ型半導体装置およびその製造方法
JP2004356257A (ja) ｐ型ＩＩＩ族窒化物半導体の製造方法
JP6890740B1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2017079288A (ja) 半導体装置の製造方法及び半導体装置
JP2019021689A (ja) 半導体装置の製造方法
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
WO2024024386A1 (ja) 半導体装置および半導体装置の製造方法
JP2017199922A (ja) 半導体装置
WO2023119485A1 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
WO2023100454A1 (ja) 炭化珪素半導体装置及びその製造方法
JP2018137410A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210201

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210201

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210525

R150 Certificate of patent or registration of utility model

Ref document number: 6890740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250