DE102009002944B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102009002944B4
DE102009002944B4 DE102009002944.3A DE102009002944A DE102009002944B4 DE 102009002944 B4 DE102009002944 B4 DE 102009002944B4 DE 102009002944 A DE102009002944 A DE 102009002944A DE 102009002944 B4 DE102009002944 B4 DE 102009002944B4
Authority
DE
Germany
Prior art keywords
region
layer
element region
low
life
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009002944.3A
Other languages
English (en)
Other versions
DE102009002944A1 (de
Inventor
Akitaka SOENO
Yukihiro Hisanaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102009002944A1 publication Critical patent/DE102009002944A1/de
Application granted granted Critical
Publication of DE102009002944B4 publication Critical patent/DE102009002944B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664Vertical bipolar transistor in combination with diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung, bei der sowohl ein IGBT-Elementgebiet (J1) als auch ein Dioden-Elementgebiet (J2) auf demselben Halbleitersubstrat gebildet sind, mit: einer p-Kollektor-Schicht (80), einer n-Drift-Schicht (60), und einer p-Haupt-Schicht (30), die in dieser Reihenfolge in dem IGBT-Elementgebiet (J1) geschichtet sind; einer Graben-Gateelektrode (12), die sich von einer vorderen Oberfläche der p-Haupt-Schicht (30) durch die p-Haupt-Schicht (30) erstreckt, sodass sie in die n-Drift-Schicht (60) hineinragt; einem Isolationsfilm (10, 14), der die Graben-Gateelektrode (12) umgibt; einem n-Emittergebiet (20), das den Isolationsfilm (10, 14) berührt und in einem der vorderen Oberfläche der p-Haupt-Schicht (30) zugewandten Bereich gebildet ist, wobei das n-Emittergebiet (20) von der n-Drift-Schicht (60) durch die p-Haupt-Schicht (30) getrennt ist; einer n-Kathodenschicht (70), der n-Drift-Schicht (60), und einer p-Anodenschicht (30), die in dieser Reihenfolge in dem Dioden-Elementgebiet (J2) geschichtet sind; einem Anodengebiet (22), das in einem einer vorderen Oberfläche der p-Anodenschicht (30) zugewandten Bereich gebildet ist, und das einen p-Dotierstoff mit höherer Konzentration als die p-Anodenschicht (30) enthält, wobei das Anodengebiet (22) von der n-Drift-Schicht (60) durch die p-Anodenschicht (30) getrennt ist; und einem Niederlebensdauer-Gebiet (61), das in zumindest einem Teil der n-Drift-Schicht (60) innerhalb des Dioden-Elementgebiets (J2) gebildet ist, und in dem eine Lebensdauer eines Loches verkürzt ist, wobei: ein Mittelwert einer Lebensdauer von Löchern in der das Niederlebensdauer-Gebiet (61) enthaltenden n-Drift-Schicht (60) innerhalb des Dioden-Elementgebiets (J2) kürzer ist als innerhalb des IGBT Elementgebiets (J1).

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine rückwärts leitende Halbleitervorrichtung, in der sowohl ein Elementgebiet für einen Bipolartransistor mit isolierter Gate-Elektrode (IGBT) als auch ein Elementgebiet für eine Diode in demselben Halbleitersubstrat bereitgestellt sind.
  • 2. Beschreibung des Standes der Technik
  • Es gibt rückwärts leitende Halbleitervorrichtungen, bei denen es in demselben Halbleitersubstrat sowohl ein Gebiet gibt, in dem ein Bipolartransistor mit isolierter Gate-Elektrode (IGBT) gebildet ist (IGBT-Elementgebiet), als auch ein Gebiet, in dem eine Freilauf- bzw. Freewheel-Diode (FWD) gebildet ist (Dioden-Elementgebiet). Da es zwei Elemente in rückwärts leitenden Halbleitervorrichtungen gibt, ist es schwierig, eine optimale Struktur für jedes der Elemente in demselben Halbleitersubstrat zu bilden. Die japanische Druckschrift JP 2005-317 751 A weist darauf hin, dass der Regenerierungsverlust, wenn die Diode von einem leitenden Zustand in einen nicht-leitenden Zustand versetzt wird, in einer rückwärts leitenden Halbleitervorrichtung größer ist als bei in separaten Substraten gebildetem IGBT und der Diode. Um dieses Problem zu bewältigen, enthält eine in der Druckschrift JP 2005-317 751 A beschriebene Halbleitervorrichtung 100 (siehe dieser Anmeldung angehängte 14) eine Niederlebensdauer-Schicht 161. Nachfolgend werden die Struktur und die Funktionsweise der Halbleitervorrichtung 100 beschrieben.
  • Die Halbleitervorrichtung 100 enthält eine n-Schicht 160, die sich über sowohl ein IGBT-Elementgebiet J101 als auch ein Dioden-Elementgebiet J102 erstreckt. Die n-Schicht 160 dient als eine Drift-Schicht in dem IGBT-Elementgebiet J101. Zusätzlich dient die n-Schicht 160 als eine n-Kathodenschicht (Schicht mit hohem Widerstand) in dem Dioden-Elementgebiet J102. In dieser Beschreibung werden die Drift-Schicht und die Schicht mit hohem Widerstand generell als Drift-Schicht bezeichnet. Nachfolgend wird die n-Schicht 160 als Drift-Schicht 160 bezeichnet. Die Niederlebensdauer-Schicht 161 ist als eine in der n-Schicht 160 liegende Zwischenschicht gebildet. Die Niederlebensdauer-Schicht 161 ist durch Beschießen mit einem Lebensdauer-Zerstörer (wie Helium) von der vorderen Oberfläche 102a eines Halbleitersubstrats 102 gebildet. Die Niederlebensdauer-Schicht 161 erstreckt sich über die Drift-Schicht 160 in dem IGBT-Elementgebiet J101 und die Drift-Schicht 160 in dem Dioden-Elementgebiet J102. In der Niederlebensdauer-Schicht 161 ist die Lebensdauer von Minoritätsladungsträgern (Löchern) kurz.
  • Wenn eine höhere Spannung an eine vordere Oberflächenelektrode 101 der Halbleitervorrichtung 100 angelegt ist als die, welche an eine hintere Oberflächenelektrode 103 angelegt ist, fließen Löcher von einem hochkonzentrierten p-Gebiet 122 ab, das so gebildet ist, dass es der vorderen Oberfläche 102a des Halbleitersubstrats 102 zugewandt ist. Die Löcher sind in die Drift-Schicht 160 über eine niedrig konzentrierte p-Schicht 130 injiziert. Auch fließen Elektronen von einem Kathodengebiet 170 ab, das so gebildet ist, dass es einer hinteren Oberfläche 102b des Dioden-Elementgebiets J102 zugewandt ist, und werden in die Drift-Schicht 160 injiziert. Elektrischer Strom fließt zwischen der Anode und der Kathode (zwischen dem hochkonzentrierten p-Gebiet 122 und dem Kathodengebiet 170), so dass das Dioden-Elementgebiet J102 in einen leitenden Zustand versetzt wird. Wenn die Spannung an der vorderen Oberflächenelektrode 101 unter die Spannung an der hinteren Oberflächenelektrode 103 fällt, werden keine Löcher mehr von dem hochkonzentrierten p-Gebiet 122 in die Drift-Schicht 160 injiziert. Das Dioden-Elementgebiet J102 wird folglich in einen nicht-leitenden Zustand versetzt.
  • Da das Dioden-Elementgebiet J102 von einem leitenden Zustand in einen nicht-leitenden Zustand versetzt wird, tritt ein Phänomen auf, bei dem die in die Drift-Schicht 160 injizierten Löcher zu der niedrig konzentrierten p-Schicht 130 zurückkehren. Als Folge davon fließt ein Regenerierungsstrom in dem Dioden-Elementgebiet J102 in einer Richtung entgegengesetzt zu der Richtung im leitenden Zustand. Wenn der Regenerierungsstrom fließt, tritt Verlust auf und das Dioden-Elementgebiet J102 erzeugt Wärme. Die Halbleitervorrichtung 100 enthält die Niederlebensdauer-Schicht 161. Einige der Löcher, die zu der niedrig konzentrierten p-Schicht 130 zu dem Zeitpunkt eines Regenerierungsbetriebs zurückkehren, gehen in der Niederlebensdauer-Schicht 161 verloren. Die Bereitstellung der Niederlebensdauer-Schicht 161 ermöglicht es, den Regenerierungsstrom in dem Dioden-Elementgebiet J102 zu reduzieren, folglich die Reduzierung von Regenerierungsverlust in dem Dioden-Elementgebiet J102 zu ermöglichen.
  • Wenn die in der Druckschrift JP 2005-317 751 A beschriebene rückwärts leitende Halbleitervorrichtung verwendet wird, ist es möglich, Regenerierungsverlust in dem Dioden-Elementgebiet J102 zu reduzieren. Allerdings wird dies in dem IGBT-Elementgebiet J101 wahrscheinlich das Phänomen der Leitfähigkeitsmodulation nachteilig beeinflussen, wenn die Niederlebensdauer-Schicht 161 in einem AN-Zustand ist, und dabei die Spannung in dem IGBT-Elementgebiet J101 erhöhen.
  • Einschlägiger Stand der Technik dazu kann beispielsweise in der Druckschrift DE 10 2005 018 366 A1 aufgefunden werden, welche eine rückwärtsleitende Halbleitervorrichtung und Herstellungsverfahren dafür offenbart. Darüber hinaus offenbart die Druckschrift DE 10 2006 049 212 A1 eine Halbleitervorrichtung und Verfahren zur Herstellung derselben, und die Druckschrift Greg Parker: "Introductory Semiconductor Device Physics", Taylor & Francis Group, New York, London, (2004), p66–69, insbes. p67, Z. 6–8.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung stellt eine rückwärts leitende Halbleitervorrichtung bereit, in der sowohl ein IGBT-Elementgebiet als auch ein Dioden-Elementgebiet in demselben Halbleitersubstrat bereitgestellt sind, und die Regenerierungsverluste in dem Dioden-Elementgebiet reduziert, ohne die AN-Zustandsspannung in dem IGBT-Elementgebiet zu reduzieren.
  • Ein Gesichtspunkt der vorliegenden Erfindung bezieht sich auf eine rückwärts leitende Halbleitervorrichtung gemäß Patentanspruch 1. Gemäß der oben erwähnten Halbleitervorrichtung ist das Niederlebensdauer-Gebiet in zumindest einem Teil der Drift-Schicht innerhalb des Dioden-Elementgebiets bereitgestellt. Folglich gehen einige der zu der Anodenschicht zurückkehrenden Löcher zu dem Zeitpunkt eines Regenerationsbetriebs, in dem das Dioden-Elementgebiet von einem leitenden Zustand in einen nicht-leitenden Zustand versetzt wird, in dem Niederlebensdauer-Gebiet verloren. Dies ermöglicht es, den Regenerierungsstrom und damit einen Regenerierungsverlust in dem Dioden-Elementgebiet zu reduzieren. Auch ist in der oben erwähnten Halbleitervorrichtung der Mittelwert der Lebensdauer von Löchern in der das Niederlebensdauer-Gebiet enthaltenden Drift-Schicht kürzer innerhalb des IGBT-Elementgebiets als innerhalb des Dioden-Elementgebiets. In dem IGBT-Elementgebiet gehen die in der Drift-Schicht vorhandenen Löcher, wenn das IGBT-Elementgebiet in dem AN-Zustand ist, nicht leicht verloren, und Leitfähigkeitsmodulation wird aktiv durchgeführt. Folglich erhöht sich die AN-Zustandsspannung in dem IGBT-Elementgebiet nicht. Gemäß der oben erwähnten Halbleitervorrichtung kann Regenerierungsverlust in dem Dioden-Elementgebiet ohne Erhöhung der AN-Zustandsspannung in dem IGBT-Elementgebiet reduziert werden.
  • In der oben erwähnten Halbleitervorrichtung kann eine Lebensdauer von Löchern in dem IGBT-Elementgebiet an derselben Tiefe wie das Niederlebensdauer-Gebiet des Dioden-Elementgebiets länger sein als die Lebensdauer von Löchern in dem Niederlebensdauer-Gebiet des Dioden-Elementgebiets. Während das Niederlebensdauer-Gebiet in der Drift-Schicht innerhalb des Dioden-Elementgebiets gebildet ist, ist das Niederlebensdauer-Gebiet zumindest nicht in derselben Tiefe in der Drift-Schicht innerhalb des IGBT-Elementgebiets gebildet. Durch Bilden des Niederlebensdauer-Gebiets nur innerhalb des Dioden-Elementgebiets an derselben Tiefe wie die Drift-Schicht, kann eine Konfiguration realisiert werden, in der der Mittelwert der Lebensdauer von Löchern in der das Niederlebensdauer-Gebiet enthaltenden Drift-Schicht kürzer innerhalb des IGBT-Elementgebiets als innerhalb des Dioden-Elementgebiets ist.
  • In der oben erwähnten Halbleitervorrichtung kann ein „nicht-leitender“ Dotierstoff in einer höheren Konzentration in dem Niederlebensdauer-Gebiet vorhanden sein als in der Drift-Schicht ohne das Niederlebensdauer-Gebiet. Gemäß der oben erwähnten Konfiguration kann das Niederlebensdauer-Gebiet durch Implantieren eines „nicht-leitenden“ Dotierstoffs in die Drift-Schicht gebildet werden. Beispiele für „nicht-leitende“ Dotierstoffe sind Schwermetalle wie Gold und Platin, sowie Kohlenstoff, Sauerstoff, Fluor, Argon, Silizium, Germanium und dergleichen. Anders als in dem Fall des Beschusses mit leichten Ionen können solche Dotierstoffe leicht in ein ausgewähltes Gebiet implantiert werden.
  • In der oben erwähnten Halbleitervorrichtung kann das Niederlebensdauer-Gebiet zumindest zwei Arten von „nicht-leitenden“ Dotierstoffen enthalten, und die Konzentration jeder Art „nicht-leitenden“ Dotierstoffs in dem Niederlebensdauer-Gebiet kann höher sein als die Konzentration in der Drift-Schicht ohne das Niederlebensdauer-Gebiet. Es gibt einige „nicht-leitende“ Dotierstoffe, welche die Lebensdauer von Löchern beeinflussen, wenn zwei oder mehr Arten von „nicht-leitenden“ Dotierstoffen gekoppelt sind. Die Lebensdauer von Löchern kann durch Implantieren solcher „nicht-leitenden“ Dotierstoffe kürzer eingestellt werden.
  • In der oben erwähnten Konfiguration können die oben erwähnten „nicht-leitenden“ Dotierstoffe Kohlenstoff und Sauerstoff sein. Kohlenstoff und Sauerstoff sind Arten von „nicht-leitenden“ Dotierstoffen, die ursprünglich im Halbleitersubstrat enthalten sind. Wenn sie gekoppelt sind, beeinflussen Kohlenstoff und Sauerstoff die Lebensdauer von Löchern. Wenn mehr Kohlenstoff und Sauerstoff implantiert sind, steigt die Anzahl der oben erwähnten zwischen dem das Halbleitersubstrat bildenden Gitter eines Elements (wie Silizium) liegenden Kopplungen. Durch Steigern der Anzahl der Kopplungen von Kohlenstoff und Sauerstoff kann die Lebensdauer von Löchern verkürzt werden. Zwischen „nicht-leitenden“ Dotierstoffen, welche das Einstellen der Lebensdauer ermöglichen, sind Kohlenstoff und Sauerstoff relativ leicht. Das Niederlebensdauer-Gebiet kann zumindest innerhalb der Drift-Schicht nahe der Grenze zwischen der Drift-Schicht und der Anodenschicht gebildet werden. Demzufolge sind in dem Dioden-Elementgebiet Kohlenstoff und Sauerstoff in einen tiefen Bereich von der vorderen Oberfläche implantiert. Da Kohlenstoff und Sauerstoff relativ leicht sind, können Kohlenstoff und Sauerstoff leicht in sogar einen tiefen Bereich der vorderen Oberfläche implantiert werden.
  • Die oben erwähnte Halbleitervorrichtung kann weiterhin eine Vielzahl von in dem Dioden-Elementgebiet gebildeten Graben-Elektroden enthalten, die sich von einer vorderen Oberfläche einer Anodenschicht aus erstrecken und sich in die Drift-Schicht ausbreiten, einen Isolationsfilm, der jede Graben-Elektrode umgibt, wobei das Niederlebensdauer-Gebiet in einem Bereich der Drift-Schicht gebildet sein kann, welcher flacher als der tiefste Abschnitt der Graben-Elektroden ist. Gemäß der oben erwähnten Konfiguration ist der in das Dioden-Elementgebiet implantierte „nicht-leitende“ Dotierstoff durch die Graben-Elektroden blockiert und diffundiert wahrscheinlich nicht in das IGBT-Elementgebiet, wobei er dadurch ein Ansteigen der AN-Zustandsspannung in dem IGBT-Gebiet unterdrückt. In der oben erwähnten Halbleitervorrichtung kann sich das Niederlebensdauer-Gebiet über die sukzessiven Graben-Elektroden erstrecken. Gemäß der oben erwähnten Konfiguration und da sich das Niederlebensdauer-Gebiet über die sukzessiven Graben-Elektroden erstreckt, gehen die Löcher, die zu der Anodenschicht zu dem Zeitpunkt eines Regenerierungsbetriebs zurückkehren in der Niederlebensdauer-Schicht leicht verloren. Folglich erhöht sich Regenerierungsverlust in dem Dioden-Elementgebiet nicht. Es sollte beachtet werden, dass die Graben-Elektroden durch einen Isolationsfilm umgeben sind, wie oben beschrieben. Die oben erwähnte Bezeichnung „über die sukzessiven Graben-Elektroden“ bezieht sich auf den Abstand zwischen einem Isolationsfilm, der eine einzelne Graben-Elektrode umgibt und einem Isolationsfilm, der eine sukzessive Graben-Elektrode umgibt.
  • Gemäß der vorliegenden Erfindung kann Regenerierungsverlust in dem Dioden-Elementgebiet reduziert werden ohne die AN-Zustandsspannung in dem IGBT-Baulementgebiet zu erhöhen.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Die Eigenschaften, Vorteile, sowie die technische und industrielle Bedeutung dieser Erfindung wird in der folgenden detaillierten Beschreibung der Ausführungsbeispiele der Erfindung mit Bezugnahme auf die begleitende Zeichnung, in denen gleiche Bezugszeichen gleiche Elemente bedeuten, beschrieben, und wobei:
  • 1 eine Schnittansicht eines Hauptabschnitts einer rückwärts leitenden Halbleitervorrichtung zeigt;
  • 2 eine Ansicht zeigt, die den AN-Zustand eines IGBT-Elementgebiets der in 1 gezeigten Halbleitervorrichtung darstellt;
  • 3 eine Ansicht zeigt, die den leitenden Zustand eines Dioden-Elementgebiets einer in 1 gezeigten Halbleitervorrichtung darstellt;
  • 4 eine Ansicht zeigt, die einen Herstellungsvorgang der in 1 gezeigten Halbleitervorrichtung darstellt;
  • 5 eine Ansicht zeigt, die einen Herstellungsvorgang der in 1 gezeigten Halbleitervorrichtung darstellt;
  • 6 eine Ansicht zeigt, die einen Herstellungsvorgang der in 1 gezeigten Halbleitervorrichtung darstellt;
  • 7 eine Ansicht zeigt, die einen Herstellungsvorgang der in 1 gezeigten Halbleitervorrichtung darstellt;
  • 8 eine Ansicht zeigt, die einen Herstellungsvorgang der in 1 gezeigten Halbleitervorrichtung darstellt;
  • 9 eine Ansicht zeigt, die einen Herstellungsvorgang der in 1 gezeigten Halbleitervorrichtung darstellt;
  • 10 eine Ansicht zeigt, die einen Herstellungsvorgang der in 1 gezeigten Halbleitervorrichtung darstellt;
  • 11 eine Ansicht zeigt, die einen Herstellungsvorgang der in 1 gezeigten Halbleitervorrichtung darstellt;
  • 12 eine Ansicht zeigt, die einen Herstellungsvorgang der in 1 gezeigten Halbleitervorrichtung darstellt;
  • 13 eine Ansicht zeigt, die einen Herstellungsvorgang der in 1 gezeigten Halbleitervorrichtung darstellt;
  • 14 eine Schnittansicht eines Hauptabschnitts einer rückwärts leitenden Halbleitervorrichtung gemäß des Stands der Technik zeigt;
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
  • Die Haupteigenschaften einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, welche im Folgenden beschrieben wird, sind unten aufgelistet. Ein Niederlebensdauer-Gebiet der Halbleitervorrichtung ist zumindest innerhalb einer Drift-Schicht nahe der Grenze zwischen einer Anodenschicht und der Drift-Schicht gebildet. Nachdem ein Fotolack auf einem Bereich der vorderen Oberfläche einer Halbleiterschicht, welche das IGBT-Elementgebiet der Halbleitervorrichtung werden wird, gebildet ist, wird ein „nicht-leitender“ Dotierstoff von der Seite der vorderen Oberfläche implantiert. Die Beschleunigungsspannung zu dem Zeitpunkt, wenn der „nicht-leitende“ Dotierstoff von der Seite der vorderen Oberfläche implantiert wird, ist so festgesetzt, dass die Konzentrationsspitze des zu implantierenden „nicht-leitenden“ Dotierstoffs innerhalb der Drift-Schicht nahe der Grenze zwischen der Anodenschicht und der Drift-Schicht auftritt.
  • 1 ist eine Schnittansicht des Hauptabschnitts einer rückwärts leitenden Halbleitervorrichtung 1, in der ein IGBT-Elementgebiet J1 und ein Dioden-Elementgebiet J2 in einer Halbleiterschicht 2 miteinander vorhanden sind.
  • Die Halbleitervorrichtung 1 enthält die aus Silizium bestehende Halbleiterschicht 2, eine auf einer hinteren Oberfläche 2b der Halbleiterschicht 2 gebildete hintere Oberflächenelektrode 3, und eine auf einer vorderen Oberfläche 2a der Halbleiterschicht 2 gebildete vordere Oberflächenelektrode 5.
  • Die hintere Oberflächenelektrode 3 erstreckt sich kontinuierlich auf der hinteren Oberfläche des IGBT-Elementgebiets J1 und auf der hinteren Oberfläche des Dioden-Elementgebiets J2. Die Halbleiterschicht 2 enthält einen flachen Abschnitt 2U und einen tiefen Abschnitt 2L. Der tiefe Abschnitt 2L enthält ein p+-Kollektorgebiet 80 und ein n+-Kathodengebiet 70. Das Kollektorgebiet 80 ist in einem Bereich der hinteren Oberfläche 2b der Halbleiterschicht 2 gebildet, der flächengleich mit dem IGBT-Elementgebiet J1 ist. Das Kathodengebiet 70 ist in einem Bereich der hinteren Oberfläche 2b gebildet, der flächengleich mit dem Dioden-Elementgebiet J2 ist. Die oben beschriebene hintere Oberflächenelektrode 3 ist mit dem Kollektorgebiet 80 und dem Kathodengebiet 70 verbunden. Auch enthält der tiefe Abschnitt 2L eine n-Drift-Schicht 60, die auf dem Kollektorgebiet 80 und dem Kathodengebiet 70 gebildet ist.
  • Eine Vielzahl von Gräben T ist in dem flachen Abschnitt 2U der Halbleiterschicht 2 gebildet. Jeder Graben T erstreckt sich in seiner longitudinalen Richtung ausgerichtet entlang einer in 1 gezeigten Tiefenrichtung. Auch erstreckt sich jeder Graben T von der vorderen Oberfläche 2a der Halbleiterschicht 2 in eine Tiefenrichtung der Halbleiterschicht 2. Eine Graben-Gateelektrode 12 wird in den Graben T aufgenommen, indem sie von einem Isolationsfilm 14 umgeben ist. Der flache Abschnitt 2U ist in eine Vielzahl von durch Paaren von sukzessiven Gräben T aufgeteilte Gebiete 4 aufgeteilt.
  • Die gleiche Halbleiterstruktur ist in jedem der aufgeteilten Gebiete 4 gebildet. Das aufgeteilte Gebiet 4 enthält eine niedrig konzentrierte p-Schicht 30, ein an einen Graben angrenzendes n+-Gebiet 20, und ein hoch konzentriertes p-Gebiet 22. Die niedrig konzentrierte p-Schicht 30 ist über sukzessive Gräben T gebildet. Das an einen Graben angrenzende n+-Gebiet 20 ist an einem Teil der vorderen Oberfläche 2a der Halbleiterschicht 2 exponiert. Das an einen Graben angrenzende Gebiet 20 berührt den Graben T. Deshalb ist das an einen Graben angrenzende Gebiet 20 der Graben-Gateelektrode 12 über den Isolationsfilm 14 zugewandt. Das hoch konzentrierte p-Gebiet 22 ist an dem anderen Teil der vorderen Oberfläche 2a der Halbleiterschicht 2 exponiert. Das hoch konzentrierte p-Gebiet 22 ist zwischen sukzessiven an einen Graben angrenzenden Gebieten 20 platziert. In dem aufgeteilten Gebiet 4 sind das an einen Graben angrenzende Gebiet 20 und das hoch konzentrierte p-Gebiet 22 von der n-Drift-Schicht 60 durch die niedrig konzentrierte p-Schicht 30 getrennt. In diesem Ausführungsbeispiel sind das IGBT-Elementgebiet J1 und das Dioden-Elementgebiet J2 gleich, beide teilen sich dieselbe n-Drift-Schicht 60, deshalb werden beide Drift-Schichten 60 allgemein als Drift-Schichten bezeichnet.
  • In dem IGBT-Elementgebiet J1 dient die niedrig konzentrierte p-Schicht 30 als Hauptgebiet. In dem IGBT-Elementgebiet J1 dient das an einen Graben angrenzende Gebiet 20 als ein Emittergebiet. In dem IGBT-Elementgebiet J1 dient das hoch konzentrierte p-Gebiet 22 als ein Hauptkontaktgebiet. In dem Dioden-Elementgebiet J2 dient die niedrig konzentrierte p-Schicht 30 als eine niedrig konzentrierte Anodenschicht. In dem Dioden-Elementgebiet J2 dient das hoch konzentrierte p-Gebiet 22 als ein Anodengebiet.
  • Weiterhin enthält das Dioden-Elementgebiet J2 ein Niederlebensdauer-Gebiet 61, das in zumindest einem Teil des Gebiets der Drift-Schicht 60 gebildet ist. In der in 1 gezeigten Halbleitervorrichtung 1 ist das Niederlebensdauer-Gebiet 61 innerhalb der Drift-Schicht 60 nahe der Grenze zwischen der Drift-Schicht 60 und der niedrig konzentrierten p-Schicht 30 gebildet. Das Niederlebensdauer-Gebiet 61 ist in einem flacheren Bereich als dem tiefsten Abschnitt des Grabens T gebildet. Das Niederlebensdauer-Gebiet 61 erstreckt sich über sukzessive Gräben T.
  • Im Vergleich zu dem anderen Gebiet der Drift-Schicht 60 ohne das Niederlebensdauer-Gebiet 61 ist die Konzentration an Kohlenstoff C (ein Beispiel eines „nicht-leitenden“ Dotierstoffs) und Sauerstoff O (ein Beispiel eines „nicht-leitenden“ Dotierstoffs) in dem Niederlebensdauer-Gebiet 61 hoch. Kohlenstoff C und Sauerstoff O sind zwischen Gittern von Silizium, die die Halbleiterschicht 2 bilden, gekoppelt. In Gebieten mit einem hohen Gehalt an Kopplungen von Kohlenstoff C und Sauerstoff O ist die Lebensdauer von Löchern kurz. In der Halbleitervorrichtung 1 ist die Lebensdauer von Löchern in dem Niederlebensdauer-Gebiet 61 kürzer als die Lebensdauer von Löchern in der Drift-Schicht 60 innerhalb des IGBT-Elementgebiets J1 in derselben Tiefe wie der des Niederlebensdauer-Gebiets 61. Die Drift-Schicht 60 ist gleich dem IGBT-Elementgebiet J1 und dem Dioden-Elementgebiet J2, während das Niederlebensdauer-Gebiet 61 nicht in der Drift-Schicht 60 in dem IGBT-Elementgebiet J1 gebildet ist. Folglich ist die mittlere Lebensdauer von Löchern in der Drift-Schicht 60, welche das Niederlebensdauer-Gebiet 61 enthält, in dem Dioden-Elementgebiet J2 kürzer als in dem IGBT-Elementgebiet J1.
  • Die auf der vorderen Oberfläche 2a der Halbleiterschicht 2 gebildete vordere Oberflächenelektrode 5 erstreckt sich kontinuierlich auf der vorderen Oberfläche des IGBT-Elementgebiets J1 und auf der vorderen Oberfläche des Dioden-Elementgebiets J2. In dem IGBT-Elementgebiet J1 ist die vordere Oberflächenelektrode 5 in elektrischer Leitung mit dem an einen Graben angrenzenden Gebiet (Emitter-Gebiet) 20 und dem hoch konzentrierten p-Gebiet (Hauptkontaktgebiet) 22. Auch ist in dem Dioden-Elementgebiet J2 die vordere Oberflächenelektrode 5 in elektrischer Leitung mit dem an einen Graben angrenzen Gebiet 20 und dem hoch konzentrierten p-Gebiet (Anodengebiet) 22. Ein Isolationsfilm 10 ist zwischen der Graben-Gateelektrode 12 und der vorderen Oberflächenelektrode 5 gebildet, und die zwei Elektroden sind nicht miteinander verbunden. Die Graben-Gateelektrode 12 ist mit einer Gate-Verdrahtung (nicht gezeigt) in einem Gebiet verbunden, in dem die vordere Oberflächenelektrode 5 nicht gebildet ist.
  • Mit der oben genannten Konfiguration wird die als ein rückwärts leitender IGBT dienende Halbleitervorrichtung 1 gebildet. Die Halbleitervorrichtung 1 dient als ein Schaltkreis, in dem eine durch das Dioden-Elementgebiet J2 gebildete Diode antiparallel zwischen einem Paar Hauptelektroden (zwischen einem Kollektor und einem Emitter) eines durch das IGBT-Elementgebiet J1 gebildeten IGBT verbunden ist.
  • Bezug nehmend auf 2 wird die Funktionsweise der Halbleitervorrichtung 1 beschrieben, wenn eine höhere Spannung an die hintere Oberflächenelektrode 3 als an die vordere Oberflächenelektrode 5 der Halbleitervorrichtung 1 angelegt ist, und wenn eine Gatespannung G (Gate-AN-Spannung), die gleich oder höher als ein Schwellenwert ist, an die Graben-Gateelektrode 12 angelegt ist. In diesem Fall ist in sowohl dem IGBT-Elementgebiet J1 als auch dem Dioden-Elementgebiet J2 die niedrig konzentrierte p-Schicht 30, die auf der von der Graben-Gateelektrode 12 gegenüberliegenden Seite des Isolationsfilms 14 ist, zu einer n-Schicht invertiert, um n-Kanäle zu bilden. In 2 sind die n-Kanäle mit Kreuzzeichen dargestellt. Folglich werden von dem an einen Graben angrenzenden Gebiet 20 ausfließende Elektronen in die Drift-Schicht 60 über die n-Kanäle injiziert. In 2 sind die Elektronen mit Minuszeichen dargestellt. Als ein Ergebnis bewegen sich Löcher von dem Kollektorgebiet 80 des IGBT-Elementgebiets J1 in Richtung der Drift-Schicht 60. In 2 sind die Löcher mit Pluszeichen dargestellt. Ein Phänomen der Leitfähigkeitsmodulation tritt auf, wenn die Elektronen und Löcher in die Drift-Schicht 60 injiziert werden, und das IGBT-Elementgebiet J1 wird in einen AN-Zustand mit einer niedrigen AN-Zustandsspannung versetzt. Wie mit einem dicken Pfeil in 2 angezeigt, fließt Strom von der hinteren Oberflächenelektrode 3 zu der vorderen Oberflächenelektrode 5.
  • Bezug nehmend auf 3 wird die Funktionsweise der Halbleitervorrichtung 1 beschrieben, wenn eine höhere Vorwärtsspannung an die vordere Oberflächenelektrode 5 als an die hintere Oberflächenelektrode 3 der Halbleitervorrichtung 1 angelegt ist. Eine Gate-AN-Spannung ist nicht an die Graben-Gateelektrode 12 angelegt. In diesem Fall fließen in sowohl dem Dioden-Elementgebiet J2 als auch in dem IGBT-Elementgebiet J1 Löcher von dem hoch konzentrierten p-Gebiet 22 zu der Drift-Schicht 60 über die niedrig konzentrierte p-Schicht 30 ab. Andererseits bewegen sich Elektronen von dem n+-Kathodengebiet 70 in Richtung der Drift-Schicht 60. Das Dioden-Elementgebiet J2 wird folglich in einen leitenden Zustand versetzt. Wie mit einem dicken Pfeil in 3 angezeigt, fließt ein Strom von der vorderen Oberflächenelektrode 5 zu der hinteren Oberflächenelektrode 3.
  • Danach fließen Löcher nicht länger von dem hoch konzentrierten p-Gebiet 22 zu der Drift-Schicht 60 ab, wenn die Spannung an der vorderen Oberflächenelektrode 5 niedriger festgesetzt ist als die Spannung an der hinteren Oberflächenelektrode 3. Folglich wird das Dioden-Elementgebiet J2 in einen nicht-leitenden Zustand versetzt. Da das Dioden-Elementgebiet J2 von einem leitenden Zustand in einen nicht-leitenden Zustand versetzt wird, versuchen die in die Drift-Schicht 60 injizierten Löcher zu der niedrig konzentrierten p-Schicht 30 zurückzukehren. Aufgrund dieses Phänomens in dem Dioden-Elementgebiet J2 versucht ein Regenerierungsstrom in eine Richtung zu fließen, welche entgegengesetzt zu der Richtung im leitenden Zustand ist (entgegengesetzte Richtung zu der durch den dicken Pfeil in 3 angezeigten Richtung). Die Halbleitervorrichtung 1 gemäß diesem Ausführungsbeispiel enthält das Niederlebensdauer-Gebiet 61 in der Drift-Schicht 60 innerhalb des Dioden-Elementgebiets J2. Folglich gehen einige der Löcher, die zu der niedrig konzentrierten p-Schicht 30 zurückkehren in der Niederlebensdauer-Schicht 61 zu dem Zeitpunkt eines Regenerierungsbetriebs verloren. Dies reduziert den Regenerierungsstrom in dem Dioden-Elementgebiet J2 und ermöglicht folglich die Reduzierung von Regenerierungsverlust in dem Dioden-Elementgebiet J2.
  • In der Halbleitervorrichtung 1 gemäß diesem Ausführungsbeispiel ist das Niederlebensdauer-Gebiet 61 nicht in dem IGBT-Elementgebiet J1 gebildet. In dem IGBT-Elementgebiet J1 gehen die in der Drift-Schicht 60 vorhandenen Löcher nicht leicht verloren, wenn das IGBT-Elementgebiet J1 in dem AN-Zustand ist, und Leitfähigkeitsmodulation wird aktiv durchgeführt. Die AN-Zustandsspannung in dem IGBT-Elementgebiet J1 ist niedrig in dem Fall, in dem das Niederlebensdauer-Gebiet 61 nicht gebildet ist. Gemäß der Halbleitervorrichtung 1 dieses Ausführungsbeispiels wird Regenerierungsverlust reduziert, ohne die AN-Zustandsspannung in dem IGBT-Elementgebiet J1 zu erhöhen.
  • Als nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung 1 mit Bezugnahme auf 4 bis 13 beschrieben. Wie in 4 gezeigt wird zuerst die n-Halbleiterschicht 2 vorbereitet. Von der vorderen Oberfläche 2a wird Bor, ein p-Dotierstoff, implantiert (Implantationsbedingung: die Anzahl der Implantationen pro Flächeneinheit ist zu etwa 3 × 1013 cm–2 festgesetzt). Danach wird mittels Temperaturbehandlung für 40 Minuten bei 1150°C das implantierte Bor aktiviert und die in 4 gezeigte niedrig konzentrierte p-Schicht 30 gebildet. Die unter der niedrig konzentrierten p-Schicht 30 befindliche n-Halbleiterschicht 2 dient als Drift-Schicht 60.
  • Als nächstes wird, wie in 5 gezeigt, ein Oxidfilm mit einer Dicke von 300 nm auf der vorderen Oberfläche 2a mittels chemischer Beschichtung aus der Gasphase (CVD) gebildet. Eine Öffnung wird in einem Bereich gebildet, in dem der Graben T gebildet wird, um eine Maske M1 zu bilden. Von dem Abschnitt der an der Öffnung der Maske M1 exponierten vorderen Oberfläche 2a wird bis zur niedrig konzentrierten p-Schicht 30 und einem Teil der Drift-Schicht 60 (etwa 6 µm von der vorderen Oberfläche 2a) geätzt. Dies bildet eine Vielzahl von Gräben T, die sich durch die niedrig konzentrierte p-Schicht 30 von der vorderen Oberfläche 2a erstreckt und in die Drift-Schicht 60 ragt. Danach wird die Maske M1 durch Nassätzen entfernt.
  • Als nächstes wird, wie in 6 gezeigt, bei der Halbleiterschicht 2 eine Temperaturbehandlung für 50 Minuten bei 1100°C zur thermischen Oxidation der inneren Graben-Oberfläche T durchgeführt, wobei der Isolationsfilm 14 gebildet wird. Danach wird der Graben T mit einem leitfähigen Material wie Polysilizium gefüllt, um die Graben-Gateelektrode 12 zu bilden. Der auf der inneren Graben-Oberfläche T gebildete Isolationsfilm 14 dient als Gateoxidfilm.
  • Als nächstes wird, wie in 7 gezeigt, ein Fotolack R1 von ungefähr 4 µm Dicke auf einem Bereich der vorderen Oberfläche 2a gebildet, welche das IGBT-Elementgebiet J1 werden wird. Kohlenstoff C und Sauerstoff O werden als „nicht-leitende“ Dotierstoffe von der vorderen Oberfläche 2a implantiert. In diesem Zusammenhang ist das Verhältnis zwischen der Tiefe von der vorderen Oberfläche 2a der Halbleiterschicht 2 und der Konzentration von implantiertem Kohlenstoff C und Sauerstoff O in 8 gezeigt. In 8 sind Kohlenstoff C und Sauerstoff O von einer Tiefe d1 bis zu einer Tiefe d3 implantiert. Wie in 8 gezeigt ist die Beschleunigungsspannung zur Implantation so festgesetzt, dass die Konzentration an zu implantierendem Kohlenstoff C und Sauerstoff O ein Maximum innerhalb der Drift-Schicht 60 (bei der Tiefe d2 in 8) nahe der Grenze zwischen der Drift-Schicht 60 und der niedrig konzentrierten p-Schicht 30 in dem Bereich, der das Dioden-Elementgebiet J2 werden wird, erreicht. Auch wird die Beschleunigungsspannung zur Implantation so festgesetzt, dass die Tiefe d3 flacher als die Tiefe des tiefsten Abschnitts des Grabens T ist. Zum Beispiel ist die Beschleunigungsspannung eines Hochvolt-Ionenimplanters auf etwa 3 MeV festgesetzt, wenn Kohlenstoff C implantiert wird, und die Anzahl an Implantationen per Flächeneinheit ist auf 1,5 × 1012 cm–2 festgesetzt. Auch ist die Beschleunigungsspannung eines Hochvolt-Ionenimplanters auf etwa 4 MeV festgesetzt, wenn Sauerstoff O implantiert wird, und die Anzahl an Implantationen per Flächeneinheit ist zu 3 × 1012 cm–2 festgesetzt. Nach der Implantation von Kohlenstoff C und Sauerstoff O wird der Fotolack R1 durch Veraschen und Oxidierungsabschälung entfernt. Um Schaden an der Halbleiterschicht 2 nach der Implantation auszubessern wird eine Temperaturbehandlung bei 400°C oder höher durchgeführt. Wie in 9 gezeigt wird das Niederlebensdauer-Gebiet 61, das eine große Anzahl an Kopplungen von Kohlenstoff C und Sauerstoff O enthält, in einem Bereich gebildet, der das Dioden-Elementgebiet J2 werden wird.
  • Es sollte beachtet werden, dass vorzugsweise keine Dotierstoffe in das IGBT-Elementgebiet J1 implantiert werden, wenn Dotierstoffe in das Dioden-Elementgebiet J2 implantiert werden. Allerdings können Verunreinigungsspuren in der Realität unter dem Fotolack R1 (siehe 7) implantiert werden und einen flachen Bereich von der vorderen Oberfläche 2a des IGBT-Elementgebiets J1 erreichen. Dies kommt daher, dass die Beschleunigungsspannung zum Zeitpunkt der Implantation hoch festgesetzt sein muss, um Dotierstoffe in eine tiefe Position von der vorderen Oberfläche 2a des Dioden-Elementgebiets J2 zu implantieren, und dass es schwierig ist, einen dicken Fotolack R1 mit einer Dicke von über 4 µm auf der vorderen Oberfläche 2a zu bilden. Allerdings müssen ein flacher Bereich von der vorderen Oberfläche 2a, das an einen Graben angrenzende Gebiet 20 mit einer hohen n-Dotierstoffkonzentration und das hoch konzentrierte p-Gebiet 22 mit einer hohen p-Dotierstoffkonzentration in aufeinanderfolgenden Schritten gebildet werden. Folglich ist es unwahrscheinlich, solange Kohlenstoff C und Sauerstoff O in einen flachen Bereich von der vorderen Oberfläche 2a in das IGBT-Elementgebiet J1 implantiert werden, das in der Drift-Schicht 60 auftretende Phänomen der Leitfähigkeitsmodulation nachteilig zu beeinflussen, wenn das IGBT-Elementgebiet J1 im AN-Zustand ist. Folglich tritt eine Situation wahrscheinlich nicht auf, in der die AN-Zustandsspannung in dem IGBT-Elementgebiet J1 ansteigt.
  • Als nächstes wird eine Maske M2, wie in 10 gezeigt, auf der vorderen Oberfläche 2a gebildet. Die Maske M2 hat eine Öffnung, die in einem Bereich gebildet ist, in dem das an einen Graben angrenzende Gebiet 20 gebildet werden soll. Phosphor, ein n-Dotierstoff, wird in die Halbleiterschicht 2 von der vorderen Oberfläche 2a aus implantiert (Implantationsbedingungen: die Anzahl an Implantationen pro Flächeneinheit ist festgesetzt auf etwa 4 × 1014 cm–2, und die Beschleunigungsspannung ist etwa 60 kV). Dann wird eine Temperaturbehandlung durchgeführt, um das an einen Graben angrenzende n+-Gebiet 20 zu bilden. Die Maske M2 wird durch Veraschen und Oxidierungsabschälung von der vorderen Oberfläche 2a entfernt. Als nächstes wird, wie in 11 gezeigt, eine Maske M3 auf der vorderen Oberfläche 2a gebildet. Die Maske M3 hat eine Öffnung, die in einem Bereich gebildet ist, in dem das hoch konzentrierte p-Gebiet 22 gebildet werden soll. Bor wird in die Halbleiterschicht 2 von der vorderen Oberfläche 2a implantiert (Implantationsbedingungen: die Anzahl an Implantationen pro Flächeneinheit ist festgesetzt auf etwa 4 × 1015 cm–2, und die Beschleunigungsspannung ist etwa 50 kV). Dann wird eine Temperaturbehandlung durchgeführt, um das hoch konzentrierte p-Gebiet 22 zu bilden. Die Maske M3 wird durch Veraschen und Oxidierungsabschälung von der vorderen Oberfläche 2a entfernt. Es sollte beachtet werden, dass die oben erwähnte Temperaturbehandlung zur Bildung des an einen Graben angrenzenden Gebiets 20 gleichzeitig zu diesem Zeitpunkt durchgeführt werden kann. Das an einen Graben angrenzende Gebiet 20 und das hoch konzentrierte p-Gebiet 22 werden auf der vorderen Oberfläche 2a des niedrig konzentrierten p-Gebiets 30 zwischen sukzessiven Gräben T gebildet.
  • Als nächstes wird der Isolationsfilm 10, wie in 12 gezeigt, durch das CVD-Verfahren in einem Abschnitt gebildet, in dem die Graben-Gateelektrode 12 auf der vorderen Oberfläche 2a exponiert ist. Barrieremetall und Aluminium werden auf der vorderen Oberfläche 2a durch Sputtern gebildet, um die vordere Oberflächenelektrode 5 zu bilden. Die Graben-Gateelektrode 12 kann mit einer (nicht gezeigten) Gate-Verdrahtung an jeder Position in der Ausbreitungsrichtung der Graben-Gateelektrode über die Drift-Schicht in 12 verbunden werden. Danach wird die Halbleiterschicht 2 von unten poliert. Danach wird eine harte Maske M4 auf einem Bereich der hinteren Oberfläche 2b der Halbleiterschicht 2 platziert, in der das IGBT-Elementgebiet J1 gebildet werden soll, und Phosphor wird von der hinteren Oberfläche 2b implantiert (Implantationsbedingungen: die Anzahl an Implantationen pro Flächeneinheit ist festgesetzt auf etwa 1 × 1015 cm–2, und die Beschleunigungsspannung ist etwa 50 kV). Danach wird Laser-Annealing, d.h. Laser-Tempern, durchgeführt, um das n+-Kathodengebiet 70 zu bilden.
  • Als nächstes wird eine harte Maske M5, wie in 13 gezeigt, in einem Bereich platziert, in dem Phosphor implantiert wird, und Bor wird von der hinteren Oberfläche 2b implantiert (Implantationsbedingungen: die Anzahl an Implantationen pro Flächeneinheit ist festgesetzt auf etwa 3 × 1013 cm–2, und die Beschleunigungsspannung ist etwa 50 kV). Danach wird Laser-Annealing, d.h. Laser-Tempern, durchgeführt, um das p+-Kollektorgebiet 80 zu bilden. Es sollte beachtet werden, dass das Kollektorgebiet 80 und das Kathodengebiet 70 durch gleichzeitiges Anwenden von Laser-Annealing, d.h. Laser-Tempern, gebildet werden können. Als Alternative kann eine Temperaturbehandlung innerhalb eines Temperaturbereichs angewendet werden, der den bereits gebildeten flachen Abschnitt 2U nicht in hohem Maße beeinflusst. Dann wird, wie in 1 gezeigt, zum Beispiel ein geschichteter Film aus Aluminium, Titan, Nickel und Gold auf der hinteren Oberfläche 2b durch Sputtern gebildet. Folglich wird die hintere Oberflächenelektrode 3, welche mit sowohl dem Kollektorgebiet 80 als auch dem Kathodengebiet 70 verbunden ist, gebildet.
  • Gemäß dem oben genannten Herstellungsverfahren kann das Niederlebensdauer-Gebiet 61 nur in der Drift-Schicht 60 des Dioden-Elementgebiets J2 gebildet werden, ohne das Niederlebensdauer-Gebiet in der Drift-Schicht 60 in dem IGBT-Elementgebiet J1 zu bilden. Zusätzlich wird das Niederlebensdauer-Gebiet 61 in einem Gebiet gebildet, das flacher ist als der tiefste Abschnitt des Grabens T. Folglich diffundiert implantierter Kohlenstoff C und Sauerstoff O wahrscheinlich nicht während des Herstellungsprozesses unter den Graben T. Insbesondere diffundiert in das Dioden-Elementgebiet J2 implantierter Kohlenstoff C und Sauerstoff O in dem Abschnitt der Grenze zwischen dem IGBT-Elementgebiet J1 und dem Dioden-Elementgebiet J2 wahrscheinlich nicht in das angrenzende IGBT-Elementgebiet J1. Dies ist insbesondere von Vorteil, wenn das IGBT-Elementgebiet J1 und das Dioden-Elementgebiet J2 abwechselnd gebildet werden. Auch werden Kohlenstoff C und Sauerstoff O in dem oben beschriebenen Herstellungsverfahren in die Halbleiterschicht 2 implantiert, um das Niederlebensdauer-Gebiet 61 zu bilden. Das Niederlebensdauer-Gebiet 61 kann zumindest innerhalb der Drift-Schicht 60 nahe der Grenze zwischen der Drift-Schicht 60 und der niedrig konzentrierten p-Schicht 30 gebildet werden. Demzufolge werden Kohlenstoff C und Sauerstoff O tief in die vordere Oberfläche 2a des Dioden-Elementgebiets J2 implantiert. Unter „nicht-leitenden“ Dotierstoffen, welche ein Einstellen der Lebensdauer ermöglichen, sind Kohlenstoff C und Sauerstoff O relativ leicht. Deshalb werden Kohlenstoff C und Sauerstoff O leicht in einen tiefen Bereich implantiert.
  • Während dieses Ausführungsbeispiel so ausgerichtet ist, dass die Graben-Gateelektrode 12 auch in dem Dioden-Elementgebiet J2 gebildet ist, kann die Graben-Gateelektrode 12 in dem Dioden-Elementgebiet J2 auch weggelassen werden. Ebenfalls kann das an einen Graben angrenzende Gebiet 20 in dem Dioden-Elementgebiet J2 weggelassen werden. Das IGBT-Elementgebiet J1 und das Dioden-Elementgebiet J2 können abwechselnd entlang zumindest einer Richtung für jedes in dem flachen Abschnitt 2U der Halbleiterschicht 2 gebildeten aufgeteilten Gebiets 4 gebildet werden. In diesem Fall sind das Kollektorgebiet 80 und das Kathodengebiet 70 wiederholt entlang zumindest einer Richtung auf der hinteren Oberfläche 2b gebildet. Das Niederlebensdauer-Gebiet 61 kann sich zu einem Teil des niedrig konzentrierten p-Gebiets 30 über die Grenze zwischen der Drift-Schicht 60 und dem niedrig konzentrierten p-Gebiet 30 in dem Dioden-Elementgebiet J2 erstrecken. Das gesamte Gebiet der Drift-Schicht 60 in den Dioden-Elementgebieten J2 kann das Niederlebensdauer-Gebiet 61 sein. Zusätzlich ist dieses Ausführungsbeispiel ausgerichtet, dass das Niederlebensdauer-Gebiet 61 über die sukzessiven Gräben T in dem Dioden-Elementgebiet J2 gebildet wird. Allerdings reicht es aus, dass das Niederlebensdauer-Gebiet 61 in zumindest einem Teil der Drift-Schicht 60 in dem Dioden-Elementgebiet J2 gebildet wird, und sollte nicht über die Gräben T gebildet werden. Weiterhin ist dieses Ausführungsbeispiel so ausgerichtet, dass das Niederlebensdauer-Gebiet 61 durch Implantierung von Kohlenstoff C und Sauerstoff O, welche in der Halbleiterschicht 2 ursprünglich enthaltene „nicht-leitende“ Dotierstoffe sind, gebildet wird. Allerdings sind die implantierten „nicht-leitenden“ Dotierstoffe nicht auf Kohlenstoff C und Sauerstoff O beschränkt. Zum Beispiel kann die Lebensdauer von Löchern auch durch Implantierung von einem oder mehreren Schwermetallen wie Gold Au oder Platin Pt, oder Kohlenstoff, Sauerstoff, Stickstoff, Fluor, Argon, Silizium, Germanium oder dergleichen reduziert werden.
  • Offenbart ist eine Halbleitervorrichtung, in der es sowohl ein IGBT-Elementgebiet (J1) als auch ein Dioden-Elementgebiet (J2) in demselben Halbleitersubstrat gibt. Ein Niederlebensdauer-Gebiet (61), das die Lebensdauer von Löchern verkürzt, ist in zumindest einem Teil der Drift-Schicht (60) innerhalb des Dioden-Elementgebiets (J2) gebildet, und eine mittlere Lebensdauer von Löchern in der das Niederlebensdauer-Gebiet (61) enthaltenden Drift-Schicht (60) ist kürzer innerhalb des IGBT-Elementgebiets (J1) als innerhalb des Dioden-Elementgebiets (J2).

Claims (7)

  1. Halbleitervorrichtung, bei der sowohl ein IGBT-Elementgebiet (J1) als auch ein Dioden-Elementgebiet (J2) auf demselben Halbleitersubstrat gebildet sind, mit: einer p-Kollektor-Schicht (80), einer n-Drift-Schicht (60), und einer p-Haupt-Schicht (30), die in dieser Reihenfolge in dem IGBT-Elementgebiet (J1) geschichtet sind; einer Graben-Gateelektrode (12), die sich von einer vorderen Oberfläche der p-Haupt-Schicht (30) durch die p-Haupt-Schicht (30) erstreckt, sodass sie in die n-Drift-Schicht (60) hineinragt; einem Isolationsfilm (10, 14), der die Graben-Gateelektrode (12) umgibt; einem n-Emittergebiet (20), das den Isolationsfilm (10, 14) berührt und in einem der vorderen Oberfläche der p-Haupt-Schicht (30) zugewandten Bereich gebildet ist, wobei das n-Emittergebiet (20) von der n-Drift-Schicht (60) durch die p-Haupt-Schicht (30) getrennt ist; einer n-Kathodenschicht (70), der n-Drift-Schicht (60), und einer p-Anodenschicht (30), die in dieser Reihenfolge in dem Dioden-Elementgebiet (J2) geschichtet sind; einem Anodengebiet (22), das in einem einer vorderen Oberfläche der p-Anodenschicht (30) zugewandten Bereich gebildet ist, und das einen p-Dotierstoff mit höherer Konzentration als die p-Anodenschicht (30) enthält, wobei das Anodengebiet (22) von der n-Drift-Schicht (60) durch die p-Anodenschicht (30) getrennt ist; und einem Niederlebensdauer-Gebiet (61), das in zumindest einem Teil der n-Drift-Schicht (60) innerhalb des Dioden-Elementgebiets (J2) gebildet ist, und in dem eine Lebensdauer eines Loches verkürzt ist, wobei: ein Mittelwert einer Lebensdauer von Löchern in der das Niederlebensdauer-Gebiet (61) enthaltenden n-Drift-Schicht (60) innerhalb des Dioden-Elementgebiets (J2) kürzer ist als innerhalb des IGBT Elementgebiets (J1).
  2. Halbleitervorrichtung gemäß Anspruch 1, wobei eine Lebensdauer von Löchern in dem IGBT-Elementgebiet (J1) an derselben Tiefe wie das Niederlebensdauer-Gebiet (61) des Dioden-Elementgebiets (J2) länger ist als die Lebensdauer eines Loches in dem Niederlebensdauer-Gebiet (61) des Dioden-Elementgebiets (J2).
  3. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei ein Dotierstoff mit einer höheren Konzentration in dem Niederlebensdauer-Gebiet (61) vorhanden ist als in der n-Drift-Schicht (60) ohne das Niederlebensdauer-Gebiet (61), wobei der Dotierstoff zumindest ein Element ist, das aus einer Gruppe aus Gold, Platin, Kohlenstoff, Sauerstoff, Stickstoff, Fluor, Argon, Silizium oder Germanium ausgewählt ist.
  4. Halbleitervorrichtung gemäß Anspruch 3, wobei das Niederlebensdauer-Gebiet (61) zumindest zwei Arten von Dotierstoffen enthält; und jede Art der Dotierstoffe in dem Niederlebensdauer-Gebiet (61) in höherer Konzentration vorhanden ist als in der n-Drift-Schicht (60) ohne das Niederlebensdauer-Gebiet (61) und die Dotierstoffe Kohlenstoff und Sauerstoff sind.
  5. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, weiterhin mit: einer Vielzahl von in dem Dioden-Elementgebiet (J2) gebildeten Graben-Elektroden (12), die sich von einer vorderen Oberfläche der p-Anodenschicht (30) aus erstrecken und in die n-Drift-Schicht (60) ragen; und einem Isolationsfilm (10, 14), der jede Graben-Elektrode (12) umgibt, wobei das Niederlebensdauer-Gebiet (61) in einem Bereich der Drift-Schicht (60) gebildet ist, welcher flacher als die tiefsten Abschnitte der Graben-Elektroden (12) ist.
  6. Halbleitervorrichtung gemäß Anspruch 5, wobei sich das Niederlebensdauer-Gebiet (61) über die sukzessiven Graben-Elektroden (12) erstreckt.
  7. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 6, wobei das Niederlebensdauer-Gebiet (61) in der n-Drift-Schicht (60) nahe einer Grenze zwischen der n-Drift-Schicht (60) und der p-Anodenschicht (30) gebildet ist.
DE102009002944.3A 2008-05-09 2009-05-08 Halbleitervorrichtung Expired - Fee Related DE102009002944B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008123618A JP4788734B2 (ja) 2008-05-09 2008-05-09 半導体装置
JP2008-123618 2008-05-09

Publications (2)

Publication Number Publication Date
DE102009002944A1 DE102009002944A1 (de) 2009-12-17
DE102009002944B4 true DE102009002944B4 (de) 2017-04-06

Family

ID=41266155

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009002944.3A Expired - Fee Related DE102009002944B4 (de) 2008-05-09 2009-05-08 Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US7952143B2 (de)
JP (1) JP4788734B2 (de)
DE (1) DE102009002944B4 (de)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5469098B2 (ja) * 2009-01-22 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
CN102422416B (zh) 2009-09-07 2014-05-14 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置
JP5609078B2 (ja) * 2009-11-27 2014-10-22 トヨタ自動車株式会社 半導体装置の製造方法
KR101298886B1 (ko) 2009-12-15 2013-08-21 도요타 지도샤(주) 반도체 장치의 제조 방법
US8564098B2 (en) * 2010-03-05 2013-10-22 Infineon Technologies Austria Ag Controlling the recombination rate in a bipolar semiconductor component
JP5190485B2 (ja) * 2010-04-02 2013-04-24 株式会社豊田中央研究所 半導体装置
JP5695343B2 (ja) * 2010-05-13 2015-04-01 株式会社豊田中央研究所 半導体装置
JP5707765B2 (ja) * 2010-07-28 2015-04-30 トヨタ自動車株式会社 半導体装置の製造方法
US8716746B2 (en) 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5480084B2 (ja) * 2010-09-24 2014-04-23 株式会社東芝 半導体装置
JP5621493B2 (ja) * 2010-10-13 2014-11-12 トヨタ自動車株式会社 半導体装置の製造方法
US8502346B2 (en) * 2010-12-23 2013-08-06 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quasi-resonant converters
US9064711B2 (en) 2011-06-09 2015-06-23 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method for fabricating semiconductor device
WO2013046377A1 (ja) * 2011-09-28 2013-04-04 トヨタ自動車株式会社 半導体装置およびその製造方法
JP5742672B2 (ja) * 2011-11-02 2015-07-01 株式会社デンソー 半導体装置
JP5724887B2 (ja) * 2012-01-16 2015-05-27 トヨタ自動車株式会社 半導体装置
JP5620421B2 (ja) * 2012-02-28 2014-11-05 株式会社東芝 半導体装置
JP2013197122A (ja) * 2012-03-15 2013-09-30 Toshiba Corp 半導体装置
JP6078961B2 (ja) 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法
JP2013201206A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 遮蔽板、半導体装置の製造方法、半導体装置
US8618576B1 (en) * 2012-08-27 2013-12-31 Infineon Technologies Ag Semiconductor device with back side metal structure
JP5787853B2 (ja) * 2012-09-12 2015-09-30 株式会社東芝 電力用半導体装置
CN103855198B (zh) * 2012-11-29 2017-04-12 上海联星电子有限公司 一种逆导型igbt器件及其形成方法
US9029944B2 (en) 2013-02-18 2015-05-12 Infineon Technologies Austria Ag Super junction semiconductor device comprising implanted zones
JP6144510B2 (ja) * 2013-03-11 2017-06-07 三菱電機株式会社 半導体装置の製造方法
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP6107767B2 (ja) * 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
JP6184352B2 (ja) * 2014-03-14 2017-08-23 株式会社東芝 半導体装置
JP6459791B2 (ja) * 2014-07-14 2019-01-30 株式会社デンソー 半導体装置およびその製造方法
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6185511B2 (ja) * 2015-05-26 2017-08-23 トヨタ自動車株式会社 半導体装置
JP6281548B2 (ja) * 2015-09-17 2018-02-21 トヨタ自動車株式会社 半導体装置
JP6709062B2 (ja) * 2016-02-05 2020-06-10 株式会社 日立パワーデバイス 半導体装置、その製造方法、及びそれを用いた電力変換装置
JP6604430B2 (ja) 2016-03-10 2019-11-13 富士電機株式会社 半導体装置
US10164078B2 (en) * 2016-03-18 2018-12-25 Infineon Technologies Americas Corp. Bipolar semiconductor device with multi-trench enhancement regions
JP6742925B2 (ja) * 2017-01-18 2020-08-19 株式会社 日立パワーデバイス 半導体装置、及びそれを用いた電力変換装置
JP2019102669A (ja) * 2017-12-04 2019-06-24 株式会社東芝 半導体装置
JP2019106419A (ja) * 2017-12-11 2019-06-27 三菱電機株式会社 半導体装置
JP7250473B2 (ja) * 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置
CN110797403B (zh) * 2019-10-18 2023-08-01 上海睿驱微电子科技有限公司 一种rc-igbt半导体装置
WO2021254615A1 (en) 2020-06-18 2021-12-23 Dynex Semiconductor Limited Reverse conducting igbt with controlled anode injection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317751A (ja) * 2004-04-28 2005-11-10 Mitsubishi Electric Corp 逆導通型半導体素子とその製造方法
US20070108468A1 (en) * 2005-11-14 2007-05-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828506B2 (ja) * 1988-11-07 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
JP4840551B2 (ja) 2001-06-07 2011-12-21 株式会社デンソー Mosトランジスタ
JP4919700B2 (ja) * 2005-05-20 2012-04-18 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2007012786A (ja) * 2005-06-29 2007-01-18 Sanken Electric Co Ltd 半導体装置
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP5034461B2 (ja) * 2006-01-10 2012-09-26 株式会社デンソー 半導体装置
JP4857948B2 (ja) * 2006-06-26 2012-01-18 株式会社デンソー 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317751A (ja) * 2004-04-28 2005-11-10 Mitsubishi Electric Corp 逆導通型半導体素子とその製造方法
DE102005018366A1 (de) * 2004-04-28 2005-11-17 Mitsubishi Denki K.K. Rückwärtsleitende Halbleitervorrichtung und Herstellungsverfahren dafür
US20070108468A1 (en) * 2005-11-14 2007-05-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
DE102006049212A1 (de) * 2005-11-14 2007-05-24 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zur Herstellung derselben

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Greg Parker: „Introductory Semiconductor Device Physics", Taylor & Francis Group, NewYork, London, (2004), p66-69, insbes. p67, Z. 6‑8 von unten gezählt
Greg Parker: „Introductory Semiconductor Device Physics", Taylor & Francis Group, NewYork, London, (2004), p66-69, insbes. p67, Z. 6‑8 von unten gezählt *

Also Published As

Publication number Publication date
US20090278166A1 (en) 2009-11-12
JP4788734B2 (ja) 2011-10-05
JP2009272550A (ja) 2009-11-19
US7952143B2 (en) 2011-05-31
DE102009002944A1 (de) 2009-12-17

Similar Documents

Publication Publication Date Title
DE102009002944B4 (de) Halbleitervorrichtung
DE102013211572B4 (de) Halbleiterbauelement mit ladungsträgerlebensdauerreduktionsmitteln
DE102006047244B4 (de) Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben
DE102006024504B4 (de) Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
DE102008045488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102008024464B4 (de) Halbleitervorrichtung
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102012211544A1 (de) Halbleitervorrichtung
DE10207522A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102009047808A1 (de) Stoßstromfeste Halbleiterdiode mit weichem Abschaltverhalten und Verfahren zur Herstellung einer Halbleiterdiode
DE112014003489T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE102018215731A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE19722441C2 (de) IGBT mit Grabengatestruktur und Verfahren zu seiner Herstellung
DE102015104723A1 (de) Bipolares Transistorbauelement mit einem Emitter, der zwei Arten von Emittergebieten aufweist
DE112021002169T5 (de) Halbleitervorrichtung
DE102021122335A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee