DE102018215731A1 - Halbleitervorrichtung und Verfahren zum Herstellen derselben - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102018215731A1
DE102018215731A1 DE102018215731.6A DE102018215731A DE102018215731A1 DE 102018215731 A1 DE102018215731 A1 DE 102018215731A1 DE 102018215731 A DE102018215731 A DE 102018215731A DE 102018215731 A1 DE102018215731 A1 DE 102018215731A1
Authority
DE
Germany
Prior art keywords
type
buffer layer
semiconductor device
region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018215731.6A
Other languages
English (en)
Other versions
DE102018215731B4 (de
Inventor
Kenji Suzuki
Mitsuru Kaneda
Koichi Nishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102018215731A1 publication Critical patent/DE102018215731A1/de
Application granted granted Critical
Publication of DE102018215731B4 publication Critical patent/DE102018215731B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

Eine Halbleitervorrichtung (1) enthält ein Halbleitersubstrat (7), das eine Halbleitereinrichtung (3) enthält. Die Halbleitereinrichtung (3) enthält eine erste Pufferschicht (21) vom n-Typ, eine zweite Pufferschicht (22) vom n-Typ und einen ersten Halbleiterbereich (24) vom p-Typ. Eine erste maximale Spitzenkonzentration erster Träger vom n-Typ, die in der ersten Pufferschicht (21) vom n-Typ enthalten sind, ist geringer als eine zweite maximale Spitzenkonzentration zweiter Träger vom n-Typ, die in der zweiten Pufferschicht (22) vom n-Typ enthalten sind. Der erste Halbleiterbereich (24) vom p-Typ ist in der ersten Pufferschicht (21) vom n-Typ ausgebildet. Der erste Halbleiterbereich (24) vom p-Typ hat eine schmalere Breite als die erste Pufferschicht (21) vom n-Typ.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung.
  • Beschreibung des Stands der Technik
  • Das offengelegte japanische Patent Nr. 2013-138172 offenbart eine eine Feldstoppschicht enthaltende Halbleitervorrichtung. Die Feldstoppschicht umfasst eine mit Phosphor oder Arsen dotierte erste Schicht und eine mit Protonen dotierte zweite Schicht.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, die Kurzschlussleistung einer Halbleitervorrichtung in einem Lastkurzschluss zu verbessern.
  • Eine Halbleitervorrichtung der vorliegenden Erfindung umfasst ein Halbleitersubstrat, das eine Halbleitereinrichtung enthält. Das Halbleitersubstrat weist eine vordere Oberfläche und eine hintere Oberfläche auf. Die Halbleitereinrichtung umfasst einen Driftbereich vom n-Typ, eine erste Pufferschicht vom n-Typ, eine zweite Pufferschicht vom n-Typ und einen ersten Halbleiterbereich vom p-Typ. Die erste Pufferschicht vom n-Typ ist mit dem Driftbereich vom n-Typ in Kontakt und ist auf einer Seite der hinteren Oberfläche bezüglich der Driftbereichs vom n-Typ vorgesehen. Die zweite Pufferschicht vom n-Typ ist mit der ersten Pufferschicht vom n-Typ in Kontakt und auf einer Seite der hinteren Oberfläche bezüglich der ersten Pufferschicht vom n-Typ vorgesehen. Eine erste maximale Spitzenkonzentration erster Träger vom n-Typ in der ersten Pufferschicht vom n-Typ ist geringer als eine zweite maximale Spitzenkonzentration zweiter Träger vom n-Typ in der zweiten Pufferschicht vom n-Typ. Die erste Pufferschicht vom n-Typ ist dicker als die zweite Pufferschicht vom n-Typ. Der erste Halbleiterbereich vom p-Typ ist innerhalb der ersten Pufferschicht vom n-Typ ausgebildet. Der erste Halbleiterbereich vom p-Typ weist eine schmalere Breite als die erste Pufferschicht vom n-Typ in der Richtung auf, in der der Emitterbereich vom n-Typ und die Gateelektrode angeordnet sind.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung der vorliegenden Erfindung umfasst ein Vorbereiten eines Halbleitersubstrats. Das Halbleitersubstrat weist eine obere Oberfläche und eine hintere Oberfläche auf. Das Halbleitersubstrat enthält einen Driftbereich vom n-Typ. Das Verfahren zum Herstellen einer Halbleitervorrichtung der vorliegenden Erfindung umfasst ferner ein Ausbilden einer ersten Pufferschicht vom n-Typ, ein Ausbilden eines ersten Halbleiterbereichs vom p-Typ innerhalb der ersten Pufferschicht vom n-Typ und ein Ausbilden einer zweiten Pufferschicht vom n-Typ. Die erste Pufferschicht vom n-Typ ist mit dem Driftbereich vom n-Typ in Kontakt und ist auf einer Seite der hinteren Oberfläche bezüglich des Driftbereichs vom n-Typ vorgesehen. Die zweite Pufferschicht vom n-Typ ist in Kontakt mit der ersten Pufferschicht vom n-Typ und ist auf einer Seite der hinteren Oberfläche bezüglich der ersten Pufferschicht vom n-Typ vorgesehen. Eine erste maximale Spitzenkonzentration erster Träger vom n-Typ in der ersten Pufferschicht vom n-Typ ist geringer als eine zweite maximale Spitzenkonzentration zweiter Träger vom n-Typ in der zweiten Pufferschicht vom n-Typ. Die erste Pufferschicht vom n-Typ ist dicker als die zweite Pufferschicht vom n-Typ. Der erste Halbleiterbereich vom p-Typ weist eine schmalere Breite als die erste Pufferschicht vom n-Typ in der Richtung auf, in der ein Emitterbereich vom n-Typ und die Gateelektrode angeordnet sind.
  • In einem Lastkurzschluss unterdrückt der erste Halbleiterbereich vom p-Typ Abnahmen in den Lochkonzentrationen in dem Driftbereich vom n-Typ und der ersten Pufferschicht vom n-Typ und reduziert auch die elektrische Feldintensität in einem Grenzbereich zwischen dem Driftbereich vom n-Typ und der ersten Pufferschicht vom n-Typ. Die Halbleitervorrichtung und das Verfahren zum Herstellen derselben gemäß der vorliegenden Erfindung können die Kurzschlussleistung in einem Lastkurzschluss verbessern.
  • Die vorhergehenden und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine schematische, teilweise vergrößerte Schnittansicht einer Halbleitervorrichtung gemäß Ausführungsform 1;
    • 2 zeigt ein Profil einer Trägerkonzentration der Halbleitervorrichtung gemäß Ausführungsform 1, das entlang einer in 1 dargestellten Schnittlinie II-II genommen ist;
    • 3 ist eine schematische, teilweise vergrößerte Schnittansicht, die einen Schritt eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt;
    • 4 ist eine schematische, teilweise vergrößerte Schnittansicht, die einen Schritt nach dem in 3 gezeigten Schritt in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt;
    • 5 ist eine schematische, teilweise vergrößerte Schnittansicht, die einen Schritt nach dem in 4 gezeigten Schritt in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt;
    • 6 ist eine schematische, teilweise vergrößerte Schnittansicht, die einen Schritt nach dem in 5 gezeigten Schritt in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt;
    • 7 ist eine schematische, teilweise vergrößerte Schnittansicht, die einen Schritt nach dem in 6 gezeigten Schritt in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt;
    • 8 ist eine schematische, teilweise vergrößerte Schnittansicht, die einen Schritt nach dem in 7 gezeigten Schritt in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt;
    • 9 ist eine schematische, teilweise vergrößerte Schnittansicht, die einen Schritt nach dem in 8 gezeigten Schritt in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt;
    • 10 ist eine schematische, teilweise vergrößerte Schnittansicht, die einen Schritt nach dem in 9 gezeigten Schritt in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt;
    • 11 ist eine schematische, teilweise vergrößerte Schnittansicht, die einen Schritt nach dem in 10 gezeigten Schritt in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt;
    • 12 ist eine schematische, teilweise vergrößerte Schnittansicht, die einen Schritt nach dem in 11 gezeigten Schritt in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt;
    • 13 ist eine schematische, teilweise vergrößerte Schnittansicht, die einen Schritt eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer Modifikation der Ausführungsform 1 zeigt;
    • 14 ist eine schematische, teilweise vergrößerte Schnittansicht, die einen Schritt des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der Modifikation der Ausführungsform 1 zeigt;
    • 15 zeigt eine Verteilung einer Lochkonzentration in der Halbleitervorrichtung gemäß Ausführungsform 1, wenn ein Nennstrom durch die Halbleitervorrichtung gemäß Ausführungsform 1 fließt;
    • 16 zeigt eine Verteilung einer Lochkonzentration in einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel 1, wenn ein Nennstrom durch die Halbleitervorrichtung gemäß Vergleichsbeispiel 1 fließt;
    • 17 zeigt Verteilungen von Lochkonzentrationen in den Halbleitervorrichtungen gemäß Ausführungsform 1 und Vergleichsbeispiel 1, wenn ein Nennstrom durch die Halbleitervorrichtungen gemäß Ausführungsform 1 und Vergleichsbeispiel 1 fließt;
    • 18 zeigt Verteilungen von Lochkonzentrationen in den Halbleitervorrichtungen gemäß Ausführungsform 1 und Vergleichsbeispiel 1, wenn ein Nennstrom durch die Halbleitervorrichtungen gemäß Ausführungsform 1 und Vergleichsbeispiel 1 fließt;
    • 19 zeigt Verteilungen elektrischer Feldintensitäten in den Halbleitervorrichtungen gemäß Ausführungsform 1 und Vergleichsbeispiel 1 in einem Lastkurzschluss;
    • 20 zeigt Beziehungen zwischen AN-Zustandsspannungen (VCE(sat)) der Halbleitervorrichtungen gemäß Ausführungsform 1 und Vergleichsbeispiel 1 und elektrischen Feldintensitäten der Halbleitervorrichtungen gemäß Ausführungsform 1 und Vergleichsbeispiel 1 in einem Teil bzw. Abschnitt einer ersten Pufferschicht vom n-Typ mit einer Distanz von 80 µm von einer vorderen Oberfläche in einem Lastkurzschluss;
    • 21 zeigt eine Verteilung einer Lochkonzentration in der Halbleitervorrichtung gemäß Ausführungsform 1 in einem Lastkurzschluss;
    • 22 zeigt eine Verteilung einer Lochkonzentration in der Halbleitervorrichtung gemäß Vergleichsbeispiel 1 in einem Lastkurzschluss;
    • 23 zeigt Verteilungen von Lochkonzentrationen in den Halbleitervorrichtungen gemäß Ausführungsform 1 und Vergleichsbeispiel 1 in einem Lastkurzschluss;
    • 24 zeigt Verteilungen von Lochkonzentrationen der Halbleitervorrichtungen gemäß Ausführungsform 1 und Vergleichsbeispiel 1 in einem Lastkurzschluss;
    • 25 zeigt Beziehungen zwischen AN-Zustandsspannungen (VCE(sat)) und Abschalt-Leistungsverlusten Eoff der Halbleitervorrichtungen gemäß Ausführungsform 1 und Vergleichsbeispiel 1;
    • 26 ist eine schematische, teilweise vergrößerte Schnittansicht einer Halbleitervorrichtung gemäß einer Modifikation der Ausführungsform 1;
    • 27 ist eine schematische, teilweise vergrößerte Schnittansicht einer Halbleitervorrichtung gemäß einer Ausführungsform 2;
    • 28 ist eine schematische, teilweise vergrößerte Schnittansicht, die einen Schritt eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 2 zeigt;
    • 29 ist eine schematische, teilweise vergrößerte Schnittansicht, die einen Schritt nach dem in 28 gezeigten Schritt in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 2 zeigt;
    • 30 ist eine schematische, teilweise vergrößerte Schnittansicht, die einen Schritt nach dem in 29 gezeigten Schritt in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 2 zeigt;
    • 31 ist eine schematische, teilweise vergrößerte Schnittansicht, die einen Schritt nach dem in 30 gezeigten Schritt im Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsform 2 zeigt;
    • 32 ist eine schematische Draufsicht einer Halbleitervorrichtung gemäß einer Ausführungsform 3; und
    • 33 ist eine schematische, teilweise vergrößerte Schnittansicht der Halbleitervorrichtung gemäß Ausführungsform 3, welche entlang einer in 32 gezeigten Schnittlinie XXXIII-XXXIII genommen ist.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung beschrieben. Die gleichen oder entsprechenden Komponenten sind durch die gleichen Bezugszeichen bezeichnet, und deren Beschreibung wird nicht wiederholt werden.
  • Ausführungsform 1
  • Eine Halbleitervorrichtung 1 gemäß einer Ausführungsform 1 wird unter Bezugnahme auf 1 und 2 beschrieben.
  • Die Halbleitervorrichtung 1 der vorliegenden Ausführungsform enthält ein Halbleitersubstrat 7. Das Halbleitersubstrat 7 kann ein beliebiger Substrattyp wie etwa ein Siliziumsubstrat oder ein Siliziumcarbidsubstrat sein. In der vorliegenden Ausführungsform ist das Halbleitersubstrat 7 ein Siliziumsubstrat. Die Halbleitersubstrat 7 weist eine vordere Oberfläche 8 und eine hintere Oberfläche 9 auf. Die vordere Oberfläche 8 und die hintere Oberfläche 9 erstrecken sich jeweils in einer ersten Richtung (x-Richtung) und einer zweiten Richtung (z-Richtung), die zur ersten Richtung orthogonal ist. Die vordere Oberfläche 8 liegt der hinteren Oberfläche 9 in einer dritten Richtung (y-Richtung) gegenüber, die zu der ersten Richtung und der zweiten Richtung orthogonal ist. Das Halbleitersubstrat 7 hat zum Beispiel eine Dicke von 110 µm. Die Dicke des Halbleitersubstrats 7 ist als eine Distanz zwischen der vorderen Oberfläche 8 und der hinteren Oberfläche 9 in der dritten Richtung definiert.
  • Das Halbleitersubstrat 7 enthält einen Zellenbereich 2, in welchem zumindest eine Halbleitereinrichtung 3 vorgesehen ist. Die Halbleitervorrichtung 1 (Halbleitereinrichtung 3) kann zum Beispiel ein Bipolartransistor mit isoliertem Gate (IGBT) sein.
  • Die Halbleitereinrichtung 3 umfasst einen Driftbereich 10 von n-Typ, einen Basisbereich 11 vom p-Typ, einen Emitterbereich 12 vom n-Typ, ein Gateisolierfilm 15, eine Gateelektrode 16 und eine Kollektorschicht 26 vom p-Typ. Die Halbleitereinrichtung 3 kann ferner eine Kontaktschicht 13 vom p-Typ enthalten.
  • Der Driftbereich 10 vom n-Typ kann zum Beispiel ein Bereich vom n--Typ sein. Der Basisbereich 11 vom p-Typ ist auf einer Seite der vorderen Oberfläche 8 bezüglich des Driftbereichs 10 vom n-Typ vorgesehen. Der Basisbereich 11 vom p-Typ kann mit einer ersten Tiefe von der vorderen Oberfläche 8 aus ausgebildet sein. Der Emitterbereich 12 vom n-Typ ist in einem Teil des Basisbereichs 11 vom p-Typ ausgebildet. Der Emitterbereich 12 vom n-Typ kann mit einer zweiten Tiefe von der vorderen Oberfläche 8 aus ausgebildet sein. Die zweite Tiefe ist geringer als die erste Tiefe. Der Emitterbereich 12 vom n-Typ kann zum Beispiel ein Bereich vom n+-Typ sein. Der Emitterbereich 12 vom n-Typ kann in einem Teil der vorderen Oberfläche 8 ausgebildet sein. Die Kontaktschicht 13 vom p-Typ kann zum Beispiel ein Bereich vom p+-Typ sein. Die Kontaktschicht 13 vom p-Typ hat eine höhere Lochkonzentration als diejenige des Basisbereichs 11 vom p-Typ. Die Kontaktschicht 13 vom p-Typ kann in einem Teil der vorderen Oberfläche 8 ausgebildet sein, in welchem der Emitterbereich 12 vom n-Typ nicht ausgebildet ist.
  • Der Gateisolierfilm 15 ist auf einem Abschnitt 11a des Basisbereichs 11 vom p-Typ vorgesehen, der zwischen dem Emitterbereich 12 vom n-Typ und dem Driftbereich 10 vom n-Typ sandwichartig angeordnet ist. In einem AN-Betrieb der Halbleitereinrichtung 3 wird in dem Abschnitt 11a des Basisbereichs 11 vom p-Typ ein Kanal ausgebildet. Insbesondere kann der Gateisolierfilm 15 auf einer Seitenwand und einer unteren Oberfläche eines Grabens 14 ausgebildet sein, der den Emitterbereich 12 vom n-Typ und den Basisbereich 11 vom p-Typ durchdringt, um den Driftbereich 10 vom n-Typ zu erreichen. Der Gateisolierfilm 15 kann zum Beispiel ein SiO2-Film sein.
  • Die Gateelektrode 16 liegt dem Abschnitt 11a des Basisbereichs 11 vom p-Typ mit dem Gateisolierfilm 15 zwischen der Gateelektrode 16 und dem Abschnitt 11a gegenüber. Insbesondere kann die Gateelektrode 16 eine Graben-Gateelektrode sein, und die Halbleitervorrichtung 1 kann einen IGBT mit Graben-Gate enthalten. Die Gateelektrode 16 ist in dem Graben 14 mit dem Gateisolierfilm 15 dazwischen vorgesehen. Wie in 26 gezeigt ist, kann in einer Halbleitervorrichtung 1a einer Modifikation der vorliegenden Ausführungsform die Gateelektrode 16 eine planare Gateelektrode sein, die auf der vorderen Oberfläche 8 des Halbleitersubstrats 7 mit dem Gateisolierfilm 15 zwischen der Gateelektrode 16 und der vorderen Oberfläche 8 vorgesehen ist, und die Halbleitervorrichtung 1a kann einen IGBT mit planarem Gate enthalten. In der Halbleitervorrichtung 1a der Modifikation der vorliegenden Ausführungsform kann der Gateisolierfilm 15 ferner zwischen der Gateelektrode 16 und einer ersten Elektrode 18 vorgesehen sein. Der Gateisolierfilm 15 kann die Gateelektrode 16 von der ersten Elektrode 18 elektrisch isolieren.
  • Die Kollektorschicht 26 vom p-Typ ist in der hinteren Oberfläche 9 des Halbleitersubstrats 7 vorgesehen. Die Kollektorschicht 26 vom p-Typ ist auf einer hinteren Oberfläche 9 bezüglich einer zweiten Pufferschicht 22 vom n-Typ vorgesehen. Die Kollektorschicht 26 vom p-Typ kann mit der zweiten Pufferschicht 22 vom n-Typ in Kontakt sein. Die Kollektorschicht 26 vom p-Typ enthält einen zweiten Dotierstoff vom p-Typ. Der zweite Dotierstoff vom p-Typ kann zum Beispiel Bor sein. Der Dotierstoff kann durch beispielsweise eine Sekundärionen-Massenspektrometrie (SIMS) identifiziert werden. Die Kollektorschicht 26 vom p-Typ kann eine Konzentration eines zweiten Trägers vom p-Typ (Loch) von 3,0 × 1017 cm-3 oder höher aufweisen. Die Kollektorschicht 26 vom p-Typ kann zum Beispiel eine Schicht vom p+-Typ sein.
  • Die Halbleitereinrichtung 3 enthält eine erste Pufferschicht 21 vom n-Typ, die zweite Pufferschicht 22 vom n-Typ und einen ersten Halbleiterbereich 24 vom p-Typ. Die erste Pufferschicht 21 vom n-Typ und die zweite Pufferschicht 22 vom n-Typ fungieren als eine Feldstoppschicht 20.
  • Die erste Pufferschicht 21 vom n-Typ ist in Kontakt mit dem Driftbereich 10 vom n-Typ und ist auf einer Seite der hinteren Oberfläche 9 bezüglich des Driftbereichs 10 vom n-Typ vorgesehen. Die erste Pufferschicht 21 vom n-Typ kann eine Schicht vom n-Typ sein. Die erste Pufferschicht 21 vom n-Typ weist eine höhere Konzentration eines Trägers vom n-Typ (Elektron) als diejenige des Driftbereichs 10 vom n-Typ auf. Die erste Pufferschicht 21 vom n-Typ kann zum Beispiel eine erste Konzentration eines ersten Trägers vom n-Typ (Elektron) von 1,0 × 1014 cm-3 oder höher und 5,0 × 1015 cm-3 oder niedriger aufweisen. Die erste Pufferschicht 21 vom n-Typ enthält einen ersten Dotierstoff vom n-Typ. Der erste Dotierstoff vom n-Typ kann Protonen enthalten. Wie in 2 gezeigt ist, kann die erste Pufferschicht 21 vom n-Typ eine Vielzahl von Spitzenkonzentrationen erster Träger vom n-Typ aufweisen. Die Vielzahl von Spitzenkonzentrationen kann mit einer zunehmenden Distanz von der hinteren Oberfläche 9 abnehmen. Die Verteilung der Trägerkonzentration in der dritten Richtung (y-Richtung) senkrecht zur hinteren Oberfläche 9 kann durch beispielsweise eine Ausbreitungswiderstandsanalyse (SRA) gemessen werden.
  • Die zweite Pufferschicht 22 vom n-Typ ist in Kontakt mit der ersten Pufferschicht 21 vom n-Typ und ist auf einer Seite der hinteren Oberfläche 9 bezüglich der ersten Pufferschicht 21 vom n-Typ vorgesehen. Die zweite Pufferschicht 22 vom n-Typ kann eine Schicht vom n-Typ sein. Die zweite Pufferschicht 22 vom n-Typ enthält einen zweiten Dotierstoff vom n-Typ. Der zweite Dotierstoff vom n-Typ kann Phosphor oder Arsen enthalten.
  • Wie in 2 gezeigt ist, kann eine erste maximale Spitzenkonzentration der ersten Träger vom n-Typ in der ersten Pufferschicht 21 vom n-Typ geringer sein als eine zweite maximale Spitzenkonzentration der zweiten Träger vom n-Typ (Elektronen) in der Pufferschicht 22 vom n-Typ. Die erste Pufferschicht 21 vom n-Typ ist dicker als die zweite Pufferschicht 22 vom n-Typ.
  • Der Halbleiterbereich 24 vom p-Typ ist innerhalb der ersten Pufferschicht 21 vom n-Typ ausgebildet. Der erste Halbleiterbereich 24 vom p-Typ ist von der Kollektorschicht 26 vom p-Typ und dem Basisbereich 11 vom p-Typ weg beabstandet. Der erste Halbleiterbereich 24 vom p-Typ kann ein Floating-Bereich vom p-Typ sein. Der erste Halbleiterbereich 24 vom p-Typ ist von einem Halbleiterbereich vom n-Typ oder einer Halbleiterschicht vom n-Typ (z.B. der ersten Pufferschicht 21 vom n-Typ) umgeben. Der erste Halbleiterbereich 24 vom p-Typ kann von der zweiten Pufferschicht 22 vom n-Typ und dem Driftbereich 10 vom n-Typ weg beabstandet sein. Der erste Halbleiterbereich 24 vom p-Typ kann mit der zweiten Pufferschicht 22 vom n-Typ oder dem Driftbereich 10 vom n-Typ in Kontakt sein.
  • Der erste Halbleiterbereich 24 vom p-Typ weist eine schmalere Breite als die erste Pufferschicht 21 vom n-Typ in der ersten Richtung (x-Richtung) auf, in der der Emitterbereich 12 vom n-Typ und die Gateelektrode 16 angeordnet sind. Der erste Halbleiterbereich 24 vom p-Typ weist eine schmalere Breite als die erste Pufferschicht 21 vom n-Typ in der ersten Richtung (x-Richtung) auf, in der eine Vielzahl von Halbleitereinrichtungen 3 angeordnet ist. Eine Breite w1 des ersten Halbleiterbereichs 24 vom p-Typ ist kleiner als eine Breite w2 der ersten Pufferschicht 21 vom n-Typ.
  • In der ersten Richtung (x-Richtung), in der der Emitterbereich 12 vom n-Typ und die Gateelektrode 16 angeordnet sind, kann eine Vielzahl von Halbleitereinrichtungen 3 angeordnet sein. In der ersten Richtung (x-Richtung) können zwei erste Halbleiterbereiche 24 vom p-Typ, die in zwei benachbarten Halbleitereinrichtungen 3 enthalten sind, durch eine erste Pufferschicht 21 vom n-Typ, die in diesen beiden Halbleitereinrichtungen 3 enthalten ist, voneinander getrennt sein. In der ersten Richtung (x-Richtung) kann der in einer Halbleitereinrichtung 3 enthaltene erste Halbleiterbereich 24 vom p-Typ in eine Vielzahl von Abschnitten unterteilt sein. In der ersten Richtung (x-Richtung) können die beiden Abschnitte des ersten Halbleiterbereichs 24 vom p-Typ, die in zwei benachbarten Halbleitereinrichtungen 3 enthalten sind, voneinander entfernt oder miteinander in Kontakt sein.
  • In einer Draufsicht der vorderen Oberfläche 8 kann der erste Halbleiterbereich 24 vom p-Typ die Gateelektrode 16 überlappen. Der erste Halbleiterbereich 24 vom p-Typ kann in einem Abschnitt der ersten Pufferschicht 21 vom n-Typ selektiv ausgebildet sein, der die Gateelektrode 16 in der Draufsicht der vorderen Oberfläche 8 überlappt. In der Draufsicht der vorderen Oberfläche 8 kann ferner der erste Halbleiterbereich 24 vom p-Typ den Abschnitt 11a des Basisbereichs 11 vom p-Typ überlappen. In der Draufsicht der vorderen Oberfläche 8 kann der erste Halbleiterbereich 24 vom p-Typ überdies den Emitterbereich 12 vom n-Typ überlappen.
  • In der ersten Richtung (x-Richtung), in der der Emitterbereich 12 vom n-Typ und die Gateelektrode 16 angeordnet sind, ist der erste Halbleiterbereich 24 vom p-Typ nur in einem ersten Bereich 4 der Halbleitereinrichtung 3 vorgesehen. In der ersten Richtung (x-Richtung), in der der Emitterbereich 12 vom n-Typ und die Gateelektrode 16 angeordnet sind, ist der erste Halbleiterbereich 24 vom p-Typ in einem zweiten Bereich 5 der Halbleitereinrichtung 3 nicht vorgesehen. Der erste Bereich 4 ist ein Bereich, der in der Draufsicht der vorderen Oberfläche 8 die Gateelektrode 16 enthält. In der ersten Richtung (x-Richtung), in der der Emitterbereich 12 vom n-Typ und die Gateelektrode 16 angeordnet sind, kann der erste Bereich 4 von dem zweiten Bereich 5 durch eine zur vorderen Oberfläche 8 oder hinteren Oberfläche 9 senkrechte Ebene getrennt sein. In der Draufsicht der vorderen Oberfläche 8 kann der erste Bereich 4 ein Bereich sein, der den Abschnitt 11a des Basisbereichs 11 vom p-Typ enthält. In der Draufsicht der vorderen Oberfläche 8 ist der zweite Bereich 5 ein Bereich ohne die Gateelektrode 16. In der Draufsicht der vorderen Oberfläche 8 kann der zweite Bereich 5 ein Bereich ohne den Abschnitt 11a des Basisbereichs 11 vom p-Typ sein. In der Draufsicht der vorderen Oberfläche 8 kann kein erster Halbleiterbereich 24 vom p-Typ in zumindest einem Teil der ersten Pufferschicht 21 vom n-Typ vorgesehen sein, der der Gateelektrode 16 bezüglich des Emitterbereichs 12 vom n-Typ gegenüberliegt (ein Abschnitt der Pufferschicht 21 vom n-Typ, der in dem zweiten Bereich 5 enthalten ist).
  • Der erste Halbleiterbereich 24 vom p-Typ enthält einen ersten Dotierstoff vom p-Typ. Der erste Dotierstoff vom p-Typ kann zum Beispiel Bor sein. Der erste Halbleiterbereich 24 vom p-Typ kann eine Konzentration eines ersten Trägers vom p-Typ (Loch) von 3,0 × 1016 cm-3 oder höher aufweisen. Wie in 2 gezeigt ist, kann eine dritte maximale Spitzenkonzentration erster Träger vom p-Typ im ersten Halbleiterbereich 24 vom p-Typ höher sein als die zweite maximale Spitzenkonzentration der zweiten Träger vom n-Typ in der zweiten Pufferschicht 22 vom n-Typ. Die dritte maximale Spitzenkonzentration der ersten Träger vom p-Typ im ersten Halbleiterbereich 24 vom p-Typ kann niedriger als eine vierte maximale Spitzenkonzentration zweiter Träger vom p-Typ in der Kollektorschicht 26 vom p-Typ sein.
  • Wie in 1 dargestellt ist, kann der erste Halbleiterbereich 24 vom p-Typ dicker als die Kollektorschicht 26 vom p-Typ sein. Eine Dicke t1 des ersten Halbleiterbereichs 24 vom p-Typ kann größer als eine Dicke t2 der Kollektorschicht 26 vom p-Typ sein. Die Dicke t1 des ersten Halbleiterbereichs 24 vom p-Typ ist eine Länge des ersten Halbleiterbereichs 24 vom p-Typ in der dritten Richtung (y-Richtung), die zur vorderen Oberfläche 8 senkrecht ist. Eine Dicke t2 der Kollektorschicht 26 vom p-Typ ist eine Länge der Kollektorschicht 26 vom p-Typ in der dritten Richtung (y-Richtung), die zur vorderen Oberfläche 8 senkrecht ist.
  • Die Halbleitereinrichtung 3 kann ferner eine erste Elektrode 18 und eine zweite Elektrode 29 umfassen. Die erste Elektrode 18 ist auf dem Emitterbereich 12 von n-Typ in der vorderen Oberfläche 8 ausgebildet. Die erste Elektrode 18 ist auch auf der Kontaktschicht 13 vom p-Typ in der vorderen Oberfläche 8 ausgebildet. Die erste Elektrode 18 ist mit dem Emitterbereich 12 vom n-Typ und der Kontaktschicht 13 vom p-Typ in Kontakt. Die erste Elektrode 18 fungiert als eine Emitterelektrode. Die erste Elektrode 18 ist mit dem Basisbereich 11 vom p-Typ mit der Kontaktschicht 13 vom p-Typ dazwischen elektrisch verbunden. Die erste Elektrode 18 ist von der Gateelektrode 16 durch einen Zwischenschicht-Isolationsfilm 17 elektrisch isoliert. Die zweite Elektrode 29 ist auf der Kollektorschicht 26 vom p-Typ in der hinteren Oberfläche 9 ausgebildet. Die zweite Elektrode 29 ist mit der Kollektorschicht 26 vom p-Typ in Kontakt. Die zweite Elektrode 29 fungiert als eine Kollektorelektrode.
  • Ein Beispiel eines Verfahrens zum Herstellen der Halbleitervorrichtung 1 gemäß der Ausführungsform 1 wird unter Bezugnahme auf 1 bis 12 beschrieben.
  • Wie in 3 gezeigt ist, umfasst das Verfahren zum Herstellen einer Halbleitervorrichtung 1 der vorliegenden Ausführungsform ein Vorbereiten des Halbleitersubstrats 7. Das Halbleitersubstrat 7 weist die vordere Oberfläche 8 und die hintere Oberfläche 9 auf. Das Halbleitersubstrat 7 enthält den Driftbereich 10 vom n-Typ, den Basisbereich 11 vom p-Typ, den Emitterbereich 12 vom n-Typ, den Gateisolierfilm 15 und die Gateelektrode 16. Das Halbleitersubstrat 7 kann ferner die Kontaktschicht 13 vom p-Typ enthalten. Der Gateisolierfilm 15 ist auf dem Abschnitt 11a des Basisbereichs 11 vom p-Typ vorgesehen, der zwischen dem Emitterbereich 12 vom n-Typ und dem Driftbereich 10 vom n-Typ sandwichartig angeordnet ist. Die Gateelektrode 16 liegt dem Abschnitt 11a des Basisbereichs 11 vom p-Typ mit dem Gateisolierfilm 15 zwischen der Gateelektrode 16 und dem Abschnitt 11a gegenüber. Die erste Elektrode 18 ist auf der vorderen Oberfläche 8 des Halbleitersubstrats 7 vorgesehen. Die erste Elektrode 18 ist mit dem Emitterbereich 12 vom n-Typ und der Kontaktschicht 13 vom p-Typ in Kontakt. Die erste Elektrode 18 ist von der Gateelektrode 16 durch den Zwischenschicht-Isolationsfilm 17 elektrisch isoliert.
  • Wie in 4 dargestellt ist, kann das Verfahren zum Herstellen der Halbleitervorrichtung 1 der vorliegenden Ausführungsform ein Abdünnen des Halbleitersubstrats 7 durch Bearbeiten der hinteren Oberfläche 9 des Halbleitersubstrats 7 umfassen. Beispielsweise kann die hintere Oberfläche 9 des Halbleitersubstrats 7 mit einer Schleifeinrichtung geschliffen werden oder kann einer Nassätzung unterzogen werden. Das Halbleitersubstrat 7 kann auf beispielsweise eine Dicke von 110 µm abgedünnt werden.
  • Wie in 5 und 6 dargestellt ist, umfasst das Verfahren zum Herstellen der Halbleitervorrichtung 1 der vorliegenden Ausführungsform ein Ausbilden der ersten Pufferschicht 21 vom n-Typ durch Dotieren mit einem ersten Dotierstoff vom n-Typ von der hinteren Oberfläche 9 aus. Die erste Pufferschicht 21 vom n-Typ ist mit dem Driftbereich 10 vom n-Typ in Kontakt und ist auf einer Seite der hinteren Oberfläche 9 bezüglich des Driftbereichs 10 vom n-Typ vorgesehen. Der erste Dotierstoff vom n-Typ kann zum Beispiel ein Proton sein.
  • Insbesondere kann ein Dotieren des ersten Dotierstoffs vom n-Typ ein mehrmaliges Implantieren des ersten Dotierstoffs vom n-Typ in das Halbleitersubstrat 7 bei verschiedenen Beschleunigungsspannungen umfassen. Wie in 2 gezeigt ist, kann die erste Pufferschicht 21 vom n-Typ eine Vielzahl von Spitzenkonzentrationen der ersten Träger vom n-Typ aufweisen, und die Vielzahl von Spitzenkonzentrationen kann mit einer zunehmenden Distanz von der hinteren Oberfläche 9 abnehmen. Konkret kann die erste Pufferschicht 21 vom n-Typ gebildet werden, indem Protonen in die hintere Oberfläche 9 des Halbleitersubstrats 7 mehrere Male bei verschiedenen Beschleunigungsenergien von 500 keV oder höher und 1,5 MeV oder niedriger mit einer lonenimplantationseinrichtung implantiert werden. Die Menge des ersten Dotierstoffs vom n-Typ, der implantiert werden soll, kann mit einer höheren Beschleunigungsspannung des ersten Dotierstoffs vom n-Typ verringert werden. Bei einer Beschleunigungsspannung von 500 keV beträgt die Reichweite eines Protons annähernd 6 µm. Bei einer Beschleunigungsspannung von 1,5 MeV beträgt die Reichweite eines Protons annähernd 30 µm.
  • Wie in 6 dargestellt ist, kann, um den ersten Dotierstoff vom n-Typ zu aktivieren, die erste Pufferschicht 21 von n-Typ durch eine Wärmebeaufschlagung auf die erste Pufferschicht 21 vom n-Typ ausgeheilt werden. Die erste Pufferschicht 21 vom n-Typ kann bei zum Beispiel einer Temperatur von 350°C oder höher und 450°C oder niedriger ausgeheilt werden. Konkret kann die erste Pufferschicht 21 vom n-Typ einem Ausheilen in einem Ofen unterzogen werden. Die Aktivierungsrate des ersten Dotierstoffs vom n-Typ durch ein Ausheilen im Ofen reicht von annähernd 0,5 % bis annähernd 1 %.
  • Wie in 7 und 8 gezeigt ist, umfasst das Verfahren zum Herstellen der Halbleitervorrichtung 1 der vorliegenden Ausführungsform ein Ausbilden des ersten Halbleiterbereichs 24 vom p-Typ innerhalb der ersten Pufferschicht 21 vom n-Typ, indem der erste Dotierstoff vom p-Typ von der hinteren Oberfläche 9 aus dotiert wird. Der erste Dotierstoff vom p-Typ kann zum Beispiel Bor sein. Der erste Halbleiterbereich 24 vom p-Typ weist eine schmalere Breite als die erste Pufferschicht 21 vom n-Typ in der ersten Richtung (x-Richtung) auf, in der der Emitterbereich 12 vom n-Typ und die Gateelektrode 16 angeordnet sind. Insbesondere kann der erste Halbleiterbereich 24 vom p-Typ in der Draufsicht der vorderen Oberfläche 8 die Gateelektrode 16 überlappen. Der erste Halbleiterbereich 24 vom p-Typ kann in dem Abschnitt der ersten Pufferschicht 21 vom n-Typ selektiv ausgebildet werden, der die Gateelektrode 16 in der Draufsicht der vorderen Oberfläche 8 überlappt. In der Draufsicht der vorderen Oberfläche 8 kann der erste Halbleiterbereich 24 vom p-Typ ferner den Abschnitt 11a des Basisbereichs 11 vom p-Typ überlappen. In der Draufsicht der vorderen Oberfläche 8 kann in zumindest einem Teil der ersten Pufferschicht vom 21 vom n-Typ, der der Gateelektrode 16 bezüglich des Emitterbereichs 12 vom n-Typ gegenüberliegt, kein erster Halbleiterbereich 24 vom p-Typ vorgesehen sein.
  • Konkret wird auf der hinteren Oberfläche 9 des Halbleitersubstrats 7 eine Maske 34 mit einer Öffnung 34a ausgebildet. Der erste Bereich 4, der die Gateelektrode 16 enthält, ist durch die Öffnung 34a der Maske 34 freigelegt. Der zweite Bereich 5 ist mit der Maske 34 bedeckt. Der erste Dotierstoff vom p-Typ wird durch die Öffnung 34a der Maske 34 in die erste Pufferschicht 21 vom n-Typ implantiert. Der erste Dotierstoff vom p-Typ wird nur im ersten Bereich 4 in die erste Pufferschicht 21 vom n-Typ implantiert. Der erste Dotierstoff vom p-Typ wird im zweiten Bereich 5 nicht in die erste Pufferschicht 21 vom n-Typ implantiert. Folglich kann der erste Halbleiterbereich 24 vom p-Typ selektiv nur im ersten Bereich 4 gebildet werden. Der erste Halbleiterbereich 24 vom p-Typ kann gebildet werden, indem Bor in die erste Pufferschicht 21 vom n-Typ bei einer Beschleunigungsspannung 1 MeV oder höher mit einer lonenimplantationseinrichtung implantiert wird.
  • Wie in 8 gezeigt ist, kann, um den ersten Dotierstoff vom p-Typ zu aktivieren, der erste Halbleiterbereich 24 vom p-Typ durch Wärmebeaufschlagung auf den ersten Halbleiterbereich 24 vom p-Typ ausgeheilt werden. Konkret kann der erste Halbleiterbereich 24 vom p-Typ einem Ausheilen mittels Laser unterzogen werden.
  • Wie in 9 und 10 gezeigt ist, umfasst das Verfahren zum Herstellen der Halbleitervorrichtung 1 der vorliegenden Ausführungsform ein Ausbilden einer zweiten Pufferschicht 22 vom n-Typ, indem mit einem zweiten Dotierstoff vom n-Typ von der hinteren Oberfläche 9 des Halbleitersubstrats 7 aus dotiert wird. Die zweite Pufferschicht 22 vom n-Typ ist mit der ersten Pufferschicht 21 vom n-Typ in Kontakt und ist auf einer Seite der hinteren Oberfläche 9 bezüglich der ersten Pufferschicht 21 vom n-Typ vorgesehen. Die erste maximale Spitzenkonzentration der ersten Träger vom n-Typ in der ersten Pufferschicht 21 vom n-Typ ist geringer als die zweite maximale Spitzenkonzentration der zweiten Träger vom n-Typ in der zweiten Pufferschicht 22 vom n-Typ. Die erste Pufferschicht 21 vom n-Typ ist dicker als die zweite Pufferschicht 22 vom n-Typ.
  • Der zweite Dotierstoff vom n-Typ kann zum Beispiel Phosphor oder Arsen sein. Konkret kann die zweite Pufferschicht 22 vom n-Typ gebildet werden, indem Phosphor oder Arsen bei einer Beschleunigungsspannung von 1 MeV oder höher mit einer lonenimplantationseinrichtung in die erste Pufferschicht 21 vom n-Typ implantiert wird.
  • Wie in 10 gezeigt ist, kann, um den zweiten Dotierstoff vom n-Typ zu aktivieren, die zweite Pufferschicht 22 vom n-Typ durch Wärmebeaufschlagung auf die zweite Pufferschicht 22 vom n-Typ ausgeheilt werden. Konkret kann die zweite Pufferschicht 22 vom n-Typ einem Ausheilen mittels Laser unterzogen werden. Die Aktivierungsrate des zweiten Dotierstoffs vom n-Typ durch Ausheilen mittels Laser reicht von annähernd 60 % bis annähernd 75 %. Somit kann, selbst wenn die Menge des implantierten zweiten Dotierstoffs vom n-Typ kleiner als die Menge des implantierten ersten Dotierstoffs vom n-Typ ist, die zweite maximale Spitzenkonzentration der zweiten Träger vom n-Typ in der zweiten Pufferschicht 22 vom n-Typ höher als die erste maximale Spitzenkonzentration der ersten Träger vom n-Typ in der ersten Pufferschicht 21 vom n-Typ sein. Dies kann eine Schädigung am Halbleitersubstrat 7 aufgrund der Implantation des zweiten Dotierstoffs vom n-Typ reduzieren.
  • Wie in 11 und 12 gezeigt ist, umfasst das Verfahren zum Herstellen der Halbleitervorrichtung 1 der vorliegenden Ausführungsform ein Ausbilden der Kollektorschicht 26 vom p-Typ in der hinteren Oberfläche 9, indem mit dem zweiten Dotierstoff vom p-Typ von der hinteren Oberfläche 9 aus dotiert wird. Der erste Halbleiterbereich 24 vom p-Typ ist von der Kollektorschicht 26 vom p-Typ und dem Basisbereich 11 vom p-Typ getrennt. Der zweite Dotierstoff vom p-Typ kann zum Beispiel Bor sein. Konkret kann die Kollektorschicht 26 vom p-Typ durch Implantieren von Bor in die zweite Pufferschicht 22 vom n-Typ mit einer lonenimplantationseinrichtung gebildet werden.
  • Wie in 12 gezeigt ist, kann, um den zweiten Dotierstoff vom p-Typ zu aktivieren, die Kollektorschicht 26 vom p-Typ durch Wärmbeaufschlagung auf die Kollektorschicht 26 vom p-Typ ausgeheilt werden. Konkret kann die Kollektorschicht 26 vom p-Typ einem Ausheilen mittels Laser unterzogen werden.
  • Das Verfahren zum Herstellen der Halbleitervorrichtung 1 der vorliegenden Ausführungsform umfasst ein Ausbilden der zweiten Elektrode 29 auf der Kollektorschicht 26 vom p-Typ. Die zweite Elektrode 29 ist ein laminierter Film aus Al/Ti/Ni/Au oder ein laminierter Film aus AISi/Ti/Ni/Au. Um die zweite Elektrode 29 in einen ohmschen Kontakt mit der Kollektorschicht 26 vom p-Typ zu bringen, können die zweite Elektrode 29 und die Kollektorschicht 26 vom p-Typ ausgeheilt werden. Konkret können die zweite Elektrode 29 und die Kollektorschicht 26 vom p-Typ bei einer Temperatur von zum Beispiel annähernd 350°C ausgeheilt werden. Somit wird die Halbleitervorrichtung 1 der vorliegenden Ausführungsform, die in 1 gezeigt ist, erhalten.
  • In einem Beispiel des Verfahrens zum Herstellen der Halbleitervorrichtung 1 der vorliegenden Ausführungsform, das oben beschrieben wurde, wird jedes Mal, wenn die erste Pufferschicht 21 vom n-Typ, der erste Halbleiterbereich 24 vom p-Typ, die zweite Pufferschicht 22 vom n-Typ und die Kollektorschicht 26 vom p-Typ jeweils gebildet werden, die Wärmebehandlung zum Aktivieren eines Dotierstoffs, der in jeder der ersten Pufferschicht 21 vom n-Typ, des ersten Halbleiterbereichs 24 vom p-Typ, der zweiten Pufferschicht 22 vom n-Typ und der Kollektorschicht 26 vom p-Typ enthalten ist, durchgeführt. Im Gegensatz dazu können in einem anderen Beispiel des Verfahrens zum Herstellen der Halbleitervorrichtung 1 der vorliegenden Ausführungsform, wie in 13 gezeigt ist, die erste Pufferschicht 21 vom n-Typ, der erste Halbleiterbereich 24 vom p-Typ, die zweite Pufferschicht 22 vom n-Typ und die Kollektorschicht 26 vom p-Typ nach der Ausbildung von allen der ersten Pufferschicht 21 vom n-Typ, des ersten Halbleiterbereichs 24 vom p-Typ, der zweiten Pufferschicht 22 vom n-Typ und der Kollektorschicht 26 vom p-Typ gemeinsam ausgeheilt werden. Auf diese Weise können der erste Dotierstoff vom n-Typ, der zweite Dotierstoff vom n-Typ, der erste Dotierstoff vom p-Typ und der zweite Dotierstoff vom p-Typ gemeinsam aktiviert werden.
  • Wie in 14 gezeigt ist, können in noch einem anderen Beispiel des Verfahrens zum Herstellen der Halbleitervorrichtung 1 der vorliegenden Ausführungsform die erste Pufferschicht 21 vom n-Typ, der erste Halbleiterbereich 24 vom p-Typ, die zweite Pufferschicht 22 vom n-Typ, die Kollektorschicht 26 vom p-Typ und die zweite Elektrode 29 nach der Ausbildung von allen der ersten Pufferschicht 21 vom n-Typ, des ersten Halbleiterbereichs 24 vom p-Typ, der zweiten Pufferschicht 22 vom n-Typ, der Kollektorschicht 26 vom p-Typ und der zweiten Elektrode 29 gemeinsam ausgeheilt werden. Auf diese Weise können ein Aktivieren des ersten Dotierstoffs vom n-Typ, des zweiten Dotierstoffs vom n-Typ, des ersten Dotierstoffs vom p-Typ und des zweiten Dotierstoffs vom p-Typ und ein ohmsches Kontaktieren der zweiten Elektrode 29 mit der Kollektorschicht 26 vom p-Typ in einem einzigen Schritt durchgeführt werden.
  • In einem Beispiel des Verfahrens zum Herstellen der Halbleitervorrichtung 1 der vorliegenden Ausführungsform, das oben beschrieben wurde, werden die erste Pufferschicht 21 vom n-Typ, der erste Halbleiterbereich 24 vom p-Typ, die zweite Pufferschicht 22 vom n-Typ und die Kollektorschicht 26 vom p-Typ in der angegebenen Reihenfolge gebildet. Im Gegensatz dazu können in noch einem anderen Beispiel des Verfahrens zum Herstellen der Halbleitervorrichtung 1 der vorliegenden Ausführungsform die erste Pufferschicht 21 vom n-Typ, der erste Halbleiterbereich 24 vom p-Typ, die zweite Pufferschicht 22 vom n-Typ und die Kollektorschicht 26 vom p-Typ in einer Reihenfolge gebildet werden, die von derjenigen eines Beispiels des Verfahrens zum Herstellen der Halbleitervorrichtung 1 gemäß der vorliegenden Ausführungsform verschieden ist. Es sollte besonders erwähnt werden, dass das Verfahren zum Herstellen einer Halbleitervorrichtung 1a (siehe 26) der Modifikation der vorliegenden Ausführungsform Schritte einschließt, die jenen des Verfahrens zum Herstellen der Halbleitervorrichtung 1 der vorliegenden Ausführungsform ähnlich sind, außer darin, dass es einen Schritt zum Ausbilden des Gateisolierfilms 15 und der Gateelektrode 16 auf der vorderen Oberfläche 8 des Halbleitersubstrats 7 einschließt.
  • Die Operation bzw. Funktionsweise der Halbleitervorrichtung 1 der vorliegenden Ausführungsform wird im Vergleich mit der Halbleitervorrichtung eines Vergleichsbeispiels 1 beschrieben. Die Halbleitervorrichtung des Vergleichsbeispiels 1 enthält Komponenten ähnlich jenen der Halbleitervorrichtung 1 der vorliegenden Ausführungsform, unterscheidet sich aber von der Halbleitervorrichtung 1 dadurch, dass der erste Halbleiterbereich 24 vom p-Typ weggelassen ist.
  • Eine höhere erste Spannung als eine Schwellenspannung wird an die Gateelektrode 16 angelegt, und eine höhere dritte Spannung als eine zweite Spannung, die an die erste Elektrode 18 angelegt ist, wird an die zweite Elektrode 29 angelegt. Das Anlegen der ersten Spannung an die Gateelektrode 16 bildet einen Kanal in dem Abschnitt 11a des Basisbereichs 11 vom p-Typ. Elektronen werden aus dem Emitterbereich 12 vom n-Typ in den Driftbereich 10 vom n-Typ und die erste Pufferschicht 21 vom n-Typ injiziert, und Löcher werden aus der Kollektorschicht 26 vom p-Typ darin injiziert. Die Elektronen und Löcher werden in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ akkumuliert. Eine Leitfähigkeitsmodulation tritt in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ auf, was die Widerstände des Driftbereichs 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ signifikant reduziert. Folglich tritt die Halbleitervorrichtung 1 (Halbleitereinrichtung 3) in einem AN-Zustand ein. Ein Nennstrom fließt durch die Halbleitervorrichtung 1 (Halbleitereinrichtung 3), und die Halbleitervorrichtung 1 (Halbleitereinrichtung 3) hat eine niedrige AN-Zustandsspannung VCE(sat). Die AN-Zustandsspannung VCE(sat) ist eine Sättigungsspannung über die erste Elektrode 18 und die zweite Elektrode 29 im AN-Zustand der Halbleitervorrichtung 1.
  • Wie in 15 bis 18 gezeigt ist, sind, während ein Nennstrom durch die Halbleitervorrichtung (Halbleitervorrichtung 1 der vorliegenden Ausführungsform, die Halbleitervorrichtung des Vergleichsbeispiels 1) fließt, die Lochkonzentrationen in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ, die in der Halbleitervorrichtung 1 der vorliegenden Ausführungsform enthalten sind, nahezu gleich den Lochkonzentrationen in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ, die in der Halbleitervorrichtung des Vergleichsbeispiels 1 enthalten sind. Beispielsweise weisen in einem Abschnitt der ersten Pufferschicht 21 vom n-Typ mit einer Distanz y von 100 µm von der vorderen Oberfläche 8 der erste Bereich 4 der vorliegenden Ausführungsform, der zweite Bereich 5 der vorliegenden Ausführungsform und das Vergleichsbeispiel 1 Lochkonzentrationen von 2,72 × 1016 cm-3, 2,71 × 1016 cm-3 bzw. 2,99 × 1016 cm-3 auf. Die Halbleitervorrichtung 1 der vorliegenden Ausführungsform und die Halbleitervorrichtung des Vergleichsbeispiels 1 haben eine im Wesentlichen gleiche AN-Zustandsspannung VCE(sat).
  • Im Gegensatz dazu wird, wenn eine mit der Halbleitervorrichtung (Halbleitervorrichtung 1 der vorliegenden Ausführungsform, die Halbleitervorrichtung des Vergleichsbeispiels 1) verbundene Last (z.B. Motor) kurzschließt, an die Halbleitervorrichtung (Halbleitervorrichtung 1 der vorliegenden Ausführungsform, die Halbleitervorrichtung des Vergleichsbeispiels 1) eine Stromversorgungsspannung angelegt. Wenn die Halbleitervorrichtung (Halbleitereinrichtung 3) des Vergleichsbeispiels 1 in dem Lastkurzschluss in einen AN-Zustand eintritt, wird eine Stromversorgungsspannung über die erste Elektrode 18 und die zweite Elektrode 29 angelegt, und ein größerer Strombetrag als der Nennbetrag fließt zwischen der ersten Elektrode 18 und der zweiten Elektrode 29. Da viele Elektronen aus dem Emitterbereich 12 vom n-Typ in den Driftbereich 10 vom n-Typ injiziert werden, breitet sich eine Verarmungsschicht von einem Grenzbereich zwischen dem Basisbereich 11 vom p-Typ und dem Driftbereich 10 vom n-Typ zu einem Grenzbereich zwischen dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ aus. Raumladungen (z.B. Donatorenladungen), die im Driftbereich 10 vom n-Typ enthalten sind, werden durch aus dem Emitterbereich 12 vom n-Typ injizierte Elektronen aufgehoben. Dies reduziert ein elektrisches Feld in dem Abschnitt des Driftbereichs 10 vom n-Typ, der dem Basisbereich 11 vom p-Typ benachbart ist, und erhöht, wie in 19 und 20 gezeigt ist, die elektrische Feldintensität (elektrische Feldintensität an der hinteren Oberfläche) im Grenzbereich zwischen dem Driftbereich 10 von n-Typ und der ersten Pufferschicht 21 vom n-Typ.
  • Die erhöhte elektrische Feldintensität (elektrische Feldintensität an der hinteren Oberfläche) im Grenzbereich zwischen dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ erhöht eine Menge an Löchern signifikant, die aus dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ in Richtung des Emitterbereichs 12 vom n-Typ driften. Dies reduziert signifikant die Lochkonzentrationen in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ, wie in 22 bis 24 gezeigt ist. Die Lochkonzentrationen in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ werden viel niedriger als die Elektronenkonzentrationen in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ. Beispielsweise wurde im Vergleichsbeispiel 1 die Lochkonzentration in dem Abschnitt der ersten Pufferschicht 21 vom n-Typ mit einer Distanz y von 100 µm von der vorderen Oberfläche 8 auf 8,75 × 1014 cm-3 verringert.
  • In der Halbleitervorrichtung des Vergleichsbeispiels 1 wird in einem Lastkurzschluss ein hohes elektrisches Feld (elektrisches Feld an der hinteren Oberfläche) weiter an den Grenzbereich zwischen dem Driftbereich 10 vom n-Typ und der Pufferschicht 21 vom n-Typ angelegt. Dies hat in einer kurzen Zeit einen Durchschlag der Halbleitervorrichtung des Vergleichsbeispiels 1 zur Folge. Die Halbleitervorrichtung des Vergleichsbeispiels 1 hat eine niedrige Kurzschlussleistung in einem Lastkurzschluss.
  • Im Gegensatz dazu enthält die Halbleitervorrichtung 1 der vorliegenden Ausführungsform innerhalb der ersten Pufferschicht 21 vom n-Typ den ersten Halbleiterbereich 24 vom p-Typ. Der erste Halbleiterbereich 24 vom p-Typ erhöht die Menge an Löchern, die aus der Kollektorschicht 26 vom p-Typ in die erste Pufferschicht 21 vom n-Typ und den Driftbereich 10 vom n-Typ injiziert werden sollen, und reduziert auch eine Aufhebung von Raumladungen (z.B. Donatorenladungen) in dem Driftbereich 10 vom n-Typ durch die aus dem Emitterbereich 12 vom n-Typ injizierten Elektronen. Wie in 19 und 20 gezeigt ist, verringert der erste Halbleiterbereich 24 vom p-Typ die elektrische Feldintensität (elektrische Feldintensität an der hinteren Oberfläche) im Grenzbereich zwischen dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ.
  • Da die elektrische Feldintensität (elektrische Feldintensität an der hinteren Oberfläche) im Grenzbereich zwischen dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ abnimmt, nimmt die Menge an Löchern ab, die aus dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ in Richtung des Emitterbereichs 12 vom n-Typ driften. Wie in 21, 23 und 24 gezeigt ist, unterdrückt somit der erste Halbleiterbereich 24 vom p-Typ in einem Lastkurzschluss Abnahmen in den Lochkonzentrationen in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ. In einem Lastkurzschluss unterdrückt der erste Halbleiterbereich 24 vom p-Typ eine Abnahme in der Lochkonzentration nicht nur in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ im ersten Bereich 4, sondern auch in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ im zweiten Bereich 5. Beispielsweise weisen in dem Abschnitt der ersten Pufferschicht 21 vom n-Typ mit einer Distanz y von 100 µm von der vorderen Oberfläche 8 der erste Bereich 4 und der zweite Bereich 5 der vorliegenden Ausführungsform Lochkonzentrationen von 1,80 × 1015 cm-3 bzw. 1.68 × 1015 cm-3 auf.
  • In einem Lastkurzschluss kann der erste Halbleiterbereich 24 vom p-Typ ein elektrisches Feld (elektrisches Feld an der hinteren Oberfläche) reduzieren, das weiter an den Grenzbereich zwischen dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ angelegt werden soll. Der Halbleiterbereich 1 der vorliegenden Ausführungsform kann somit eine Zeit bis zum Durchschlag der Halbleitervorrichtung 1 verlängern. Die Halbleitervorrichtung 1 der vorliegenden Ausführungsform kann die Kurzschlussleistung in einem Lastkurzschluss verbessern.
  • In 20 wird die AN-Zustandsspannung VCE(sat) der Halbleitervorrichtung 1 der vorliegenden Ausführungsform variiert, indem die Konzentration der ersten Träger vom p-Typ (Löcher) variiert wird, die in dem ersten Halbleiterbereich 24 vom p-Typ enthalten sind. In 20 wird die AN-Zustandsspannung VCE(sat) der Halbleitervorrichtung des Vergleichsbeispiels 1 variiert, indem die Konzentration der zweiten Träger vom p-Typ (Löcher) variiert wird, die in der Kollektorschicht 26 vom p-Typ enthalten sind. Mit einer höheren Konzentration der ersten Träger vom p-Typ oder einer höheren Konzentration der zweiten Träger vom p-Typ nimmt die AN-Zustandsspannung VCE(sat) der Halbleitervorrichtung (Halbleitervorrichtung 1 der vorliegenden Ausführungsform, die Halbleitervorrichtung des Vergleichsbeispiels 1) ab.
  • Wie in 25 gezeigt ist, weisen in der Halbleitervorrichtung (Halbleitervorrichtung 1 der vorliegenden Ausführungsform, die Halbleitervorrichtung des Vergleichsbeispiels 1), wie etwa einem IGBT, eine AN-Zustandsspannung VCE(sat) und ein Abschalt-Leistungsverlust Eoff eine Kompromissbeziehung auf. Der Abschalt-Leistungsverlust Eoff ist ein elektrischer Leistungsverlust, der in der Halbleitervorrichtung in einem Abschaltprozess auftritt. Der Abschaltprozess ist ein Prozess, in welchem eine Halbleitervorrichtung von einem AN-Zustand in einen AUS-Zustand umschaltet. Die Kennlinien bzw. Charakteristiken der AN-Zustandsspannung VCE(sat) und des Abschalt-Leistungsverlusts Eoff der Halbleitervorrichtung 1 der vorliegenden Ausführungsform wurden mehr verbessert als die Charakteristiken der AN-Zustandsspannung VCE(sat) und des Abschalt-Leistungsverlusts Eoff der Halbleitervorrichtung des Vergleichsbeispiels 1.
  • Wenn die Halbleitervorrichtung (Halbleitervorrichtung 1 der vorliegenden Ausführungsform, die Halbleitervorrichtung des Vergleichsbeispiels 1) so ausgelegt ist, dass die elektrische Feldintensität (elektrische Feldintensität an der hinteren Oberfläche) kleiner als oder gleich einer zulässigen elektrischen Feldintensität entsprechend einer zulässigen Kurzschlussleistung ist, wie in 20 gezeigt ist, kann die AN-Zustandsspannung VCE(sat) der Halbleitervorrichtung 1 der vorliegenden Ausführungsform höher als die AN-Zustandsspannung VCE(sat) der Halbleitervorrichtung des Vergleichsbeispiels 1 gemacht werden. Folglich kann, wie in 25 dargestellt ist, die Halbleitervorrichtung 1 der vorliegenden Ausführungsform einen Abschalt-Leistungsverlust Eoff mehr reduzieren als die Halbleitervorrichtung des Vergleichsbeispiels 1. Es sollte besonders erwähnt werden, dass die Halbleitervorrichtung 1a der Modifikation der vorliegenden Ausführungsform ähnlich der Halbleitervorrichtung 1 der vorliegenden Ausführungsform arbeitet.
  • Die Effekte der Halbleitervorrichtung 1, 1a und des Verfahrens zum Herstellen derselben gemäß der vorliegenden Ausführungsform werden beschrieben.
  • Die Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform enthält das Halbleitersubstrat 7, das den Zellenbereich 2 umfasst, in welchen die Halbleitereinrichtung 3 vorgesehen ist. Das Halbleitersubstrat 7 weist die vordere Oberfläche 8 und die hintere Oberfläche 9 auf. Die Halbleitereinrichtung 3 umfasst den Driftbereich 10 vom n-Typ, den Basisbereich 11 vom p-Typ, den Emitterbereich 12 vom n-Typ, den Gateisolierfilm 15, die Gateelektrode 16 und die Kollektorschicht 26 vom p-Typ, die in der hinteren Oberfläche 9 vorgesehen ist. Der Gateisolierfilm 15 ist auf einem Abschnitt 11a des Basisbereichs 11 vom p-Typ vorgesehen, der zwischen dem Emitterbereich 12 vom n-Typ und dem Driftbereich 10 vom n-Typ sandwichartig angeordnet ist. Die Gateelektrode 16 liegt dem Abschnitt 11a des Basisbereichs 11 vom p-Typ mit dem Gateisolierfilm 15 zwischen der Gateelektrode 16 und dem Abschnitt 11a gegenüber.
  • Die Halbleitereinrichtung 3 umfasst die erste Pufferschicht 21 vom n-Typ, die zweite Pufferschicht 22 vom n-Typ und den ersten Halbleiterbereich 24 vom p-Typ. Die erste Pufferschicht 21 vom n-Typ ist in Kontakt mit dem Driftbereich 10 vom n-Typ und ist auf einer Seite der hinteren Oberfläche 9 bezüglich des Driftbereichs 10 vom n-Typ vorgesehen. Die zweite Pufferschicht 22 vom n-Typ ist in Kontakt mit der ersten Pufferschicht 21 vom n-Typ und ist auf einer Seite der hinteren Oberfläche 9 bezüglich der ersten Pufferschicht 21 vom n-Typ vom n-Typ vorgesehen. Die erste maximale Spitzenkonzentration der in der ersten Pufferschicht 21 vom n-Typ enthaltenen ersten Träger vom n-Typ ist geringer als die zweite maximale Spitzenkonzentration der in der zweiten Pufferschicht 22 vom n-Typ enthaltenen zweiten Träger vom n-Typ. Die erste Pufferschicht 21 vom n-Typ ist dicker als die zweite Pufferschicht 22 vom n-Typ. Der erste Halbleiterbereich 24 vom p-Typ ist innerhalb der ersten Pufferschicht 21 vom n-Typ ausgebildet. Der erste Halbleiterbereich 24 vom p-Typ hat eine schmalere Breite als die erste Pufferschicht 21 vom n-Typ in der Richtung (erste Richtung oder x-Richtung), in der der Emitterbereich 12 vom n-Typ und die Gateelektrode 16 angeordnet sind. Der erste Halbleiterbereich 24 vom p-Typ ist von der Kollektorschicht 26 vom p-Typ und dem Basisbereich 11 vom p-Typ weg beabstandet.
  • Die Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform enthält den ersten Halbleiterbereich 24 vom p-Typ innerhalb der ersten Pufferschicht 21 vom n-Typ. In einem Lastkurzschluss unterdrückt der erste Halbleiterbereich 24 vom p-Typ Abnahmen in den Lochkonzentrationen in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ und reduziert die elektrische Feldintensität (elektrische Feldintensität an der hinteren Oberfläche) im Grenzbereich zwischen dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ. Die Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann die Kurzschlussleistung in einem Lastkurzschluss verbessern.
  • Der erste Halbleiterbereich 24 vom p-Typ ist innerhalb der ersten Pufferschicht 21 vom n-Typ statt innerhalb der zweiten Pufferschicht 22 vom n-Typ ausgebildet. Eine Trägerkonzentrationsdifferenz zwischen dem ersten Halbleiterbereich 24 vom p-Typ und der Pufferschicht, innerhalb der der Halbleiterbereich 24 vom p-Typ ausgebildet ist, kann vergrößert werden, wenn der erste Halbleiterbereich 24 vom p-Typ innerhalb der ersten Pufferschicht 21 vom n-Typ ausgebildet wird, als wenn der erste Halbleiterbereich 24 vom p-Typ innerhalb der zweiten Pufferschicht 22 vom n-Typ ausgebildet wird. Der erste Halbleiterbereich 24 vom p-Typ, der innerhalb der ersten Pufferschicht 21 vom n-Typ ausgebildet ist, unterdrückt somit in einem Lastkurzschluss effektiv Abnahmen in den Lochkonzentrationen in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ und reduziert auch effektiv die elektrische Feldintensität (elektrische Feldintensität an der hinteren Oberfläche) im Grenzbereich zwischen dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ. Der erste Halbleiterbereich 24 vom p-Typ kann auch näher zum Grenzbereich zwischen dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ angeordnet werden, wo eine elektrische Feldintensität (elektrische Feldintensität an der hinteren Oberfläche) in einem Lastkurzschluss am größten ist. Folglich kann die Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform die Kurzschlussleistung in einem Lastkurzschluss effektiv verbessern.
  • Die Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform umfasst die zweite Pufferschicht 22 vom n-Typ. Selbst wenn das Halbleitersubstrat 7 für eine reduzierte AN-Zustandsspannung VCE(sat) der Halbleitervorrichtung 1, 1a abgedünnt wird (z.B. siehe 4), kann die zweite Pufferschicht 22 vom n-Typ verhindern, dass die Verarmungsschicht, die zwischen dem Basisbereich 11 vom p-Typ und dem Driftbereich 10 vom n-Typ in einem AN-Zustand der Halbleitervorrichtung 1, 1a ausgebildet wird, die hintere Oberfläche 9 des Halbleitersubstrats 7 erreicht. Die Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann eine AN-Zustandsspannung VCE(sat) der Halbleitervorrichtung 1, 1a reduzieren und kann auch die Erzeugung eines Leckstroms in der Halbleitervorrichtung 1, 1a und eine Abnahme in der Durchschlagspannung der Halbleitervorrichtung 1, 1a verhindern.
  • Im Abschaltprozess breitet sich bei Anlegung einer Stoßspannung über die erste Elektrode 18 und die zweite Elektrode 29 die zwischen dem Basisbereich 11 vom p-Typ und dem Driftbereich 10 vom n-Typ ausgebildete Verarmungsschicht in Richtung der hinteren Oberfläche 9 des Halbleitersubstrats 7 aus. In der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform ist der Driftbereich 10 vom n-Typ in Kontakt mit der ersten Pufferschicht 21 vom n-Typ mit einer maximalen Spitzenkonzentration der Träger vom n-Typ, die geringer als diejenige der zweiten Pufferschicht 22 vom n-Typ ist. Dies reduziert eine Trägerkonzentrationsdifferenz zwischen dem Driftbereich 10 vom n-Typ und der Pufferschicht in Kontakt mit dem Driftbereich 10 vom n-Typ. Die erste Pufferschicht 21 vom n-Typ in Kontakt mit dem Driftbereich 10 vom n-Typ kann ein Ausbreiten der Verarmungsschicht sanft stoppen. Die Verarmung von Elektronen und Löchern wird in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ verhindert. Die Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann Oszillationen der Spannung über die erste Elektrode 18 und die zweite Elektrode 29 nach der Anlegung einer Stoßspannung an die Halbleitervorrichtung 1, 1a unterdrücken.
  • In der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform weist der erste Halbleiterbereich 24 vom p-Typ eine schmalere Breite als die erste Pufferschicht 21 vom n-Typ in der Richtung auf, in der der Emitterbereich 12 vom n-Typ und die Gateelektrode 16 angeordnet sind (erste Richtung oder x-Richtung). Aus dem Emitterbereich 12 vom n-Typ injizierte Elektronen können den ersten Halbleiterbereich 24 vom p-Typ umgehen und fließen in die Kollektorschicht 26 vom p-Typ. Die Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann das Auftreten eines Snapback-Phänomens in einer Charakteristik des Stroms und der AN-Zustandsspannung (VCE(sat)) der Halbleitervorrichtung 1, 1a verhindern.
  • Der erste Halbleiterbereich 24 vom p-Typ kann die Charakteristiken der AN-Zustandsspannung VCE(sat) und des Abschalt-Leistungsverlusts Eoff der Halbleitervorrichtung 1, 1a verbessern. Die Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann den Abschalt-Leistungsverlust Eoff reduzieren.
  • In der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann der erste Halbleiterbereich 24 vom p-Typ in der Draufsicht der vorderen Oberfläche 8 die Gateelektrode 16 überlappen. Beim Betrieb der Halbleitervorrichtung 1, 1a wird eine größere Anzahl Elektronen aus dem Emitterbereich 12 vom n-Typ in einen Bereich (z.B. ersten Bereich 4) des Halbleitersubstrats 7 injiziert, der die Gateelektrode 16 überlappt, als in einen Bereich (z.B. zweiten Bereich 5) des Halbleitersubstrats 7, der die Gateelektrode 16 nicht überlappt. Der erste Halbleiterbereich 24 vom p-Typ ist so angeordnet, dass er die Gateelektrode 16 in der Draufsicht der vorderen Oberfläche 8 überlappt. Dies kann in einem Lastkurzschluss Abnahmen in den Lochkonzentrationen in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ weiter unterdrücken und kann auch die elektrische Feldintensität (elektrische Feldintensität an der hinteren Oberfläche) in dem Grenzbereich zwischen dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ weiter reduzieren. Die Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann die Kurzschlussleistung in einem Lastkurzschluss verbessern.
  • In der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann die dritte maximale Spitzenkonzentration der ersten Träger vom p-Typ, die in dem ersten Halbleiterbereich 24 vom p-Typ enthalten sind, höher sein als die zweite maximale Spitzenkonzentration der zweiten Träger vom n-Typ, die in der zweiten Pufferschicht 22 vom n-Typ enthalten sind. Dies kann Abnahmen in den Lochkonzentrationen in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ in einem Lastkurzschluss weiter unterdrücken und kann auch die elektrische Feldintensität (elektrische Feldintensität an der hinteren Oberfläche) in dem Grenzbereich zwischen dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ weiter reduzieren. Die Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann die Kurzschlussleistung in einem Lastkurzschluss weiter verbessern.
  • In der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann der erste Halbleiterbereich 24 vom p-Typ dicker sein als die Kollektorschicht 26 vom p-Typ. Dies kann eine Abnahme in den Lochkonzentrationen in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ in einem Lastkurzschluss weiter unterdrücken und kann ferner die elektrische Feldintensität (elektrische Feldintensität an der hinteren Oberfläche) im Grenzbereich zwischen dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ unterdrücken. Die Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann die Kurzschlussleistung im Lastkurzschluss verbessern.
  • In der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann die erste Pufferschicht 21 vom n-Typ eine Vielzahl von Spitzenkonzentrationen der ersten Träger vom n-Typ aufweisen. Die Vielzahl von Spitzenkonzentrationen kann mit einer zunehmenden Distanz von der hinteren Oberfläche 9 abnehmen. Die erste Pufferschicht 21 vom n-Typ kann ein Ausbreiten der Verarmungsschicht, was im Abschaltprozess auftritt, sanft stoppen. Die Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann Oszillationen einer Spannung über die erste Elektrode 18 und die zweite Elektrode 29 nach der Anlegung einer Stoßspannung an die Halbleitervorrichtung 1, 1a im Abschaltprozess unterdrücken.
  • In der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann die erste Pufferschicht vom n-Typ Protonen enthalten. Die zweite Pufferschicht vom n-Typ kann Phospor oder Arsen enthalten. Die Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann die Kurzschlussleistung in einem Lastkurzschluss verbessern.
  • Das Verfahren zum Herstellen einer Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform umfasst ein Vorbereiten eines Halbleitersubstrats 7. Das Halbleitersubstrat 7 weist die vordere Oberfläche 8 und die hintere Oberfläche 9 auf. Das Halbleitersubstrat 7 enthält den Driftbereich 10 vom n-Typ, den Basisbereich 10 vom p-Typ, den Emitterbereich 12 vom n-Typ, den Gateisolierfilm 15 und die Gateelektrode 16. Der Gateisolierfilm 15 ist auf dem Abschnitt 11a des Basisbereichs 11 vom p-Typ vorgesehen, der zwischen dem Emitterbereich 12 vom n-Typ und dem Driftbereich 10 vom n-Typ sandwichartig angeordnet ist. Die Gateelektrode 16 liegt dem Abschnitt 11a des Basisbereich 11 vom p-Typ mit dem Gateisolierfilm 15 zwischen der Gateelektrode 16 und dem Abschnitt 11a gegenüber.
  • Das Verfahren zum Herstellen einer Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform umfasst ferner ein Ausbilden der ersten Pufferschicht 21 vom n-Typ, indem von der hinteren Oberfläche 9 aus mit einem ersten Dotierstoff vom n-Typ dotiert wird. Die erste Pufferschicht 21 vom n-Typ ist in Kontakt mit dem Driftbereich 10 vom n-Typ und ist auf einer Seite der hinteren Oberfläche 9 bezüglich des Driftbereichs 10 vom n-Typ vorgesehen. Das Verfahren zum Herstellen der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform umfasst ferner ein Ausbilden des ersten Halbleiterbereichs 24 vom p-Typ innerhalb der ersten Pufferschicht 21 vom n-Typ, indem von der hinteren Oberfläche 9 aus mit dem ersten Dotierstoff vom p-Typ dotiert wird. Der erste Halbleiterbereich 24 vom p-Typ hat eine schmalere Breite als die erste Pufferschicht 21 vom n-Typ in der Richtung, in der der Emitterbereich 12 vom n-Typ und die Gateelektrode 16 angeordnet sind.
  • Das Verfahren zur Herstellung einer Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform umfasst ferner ein Ausbilden der zweiten Pufferschicht 22 vom n-Typ, indem von der hinteren Oberfläche 9 aus mit dem zweiten Dotierstoff vom n-Typ dotiert wird.
  • Die zweite Pufferschicht 22 vom n-Typ ist in Kontakt mit der ersten Pufferschicht 21 vom n-Typ und ist auf einer Seite der hinteren Oberfläche 9 bezüglich der ersten Pufferschicht 21 vom n-Typ vorgesehen. Die erste maximale Spitzenkonzentration der ersten Träger vom n-Typ, die in der ersten Pufferschicht 21 vom n-Typ enthalten sind, ist geringer als die zweite maximale Spitzenkonzentration der in der zweiten Pufferschicht 22 vom n-Typ enthaltenen zweiten Träger vom n-Typ. Die erste Pufferschicht 21 vom n-Typ ist dicker als die zweite Pufferschicht 22 vom n-Typ. Das Verfahren zum Herstellen der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform umfasst ferner ein Ausbilden der Kollektorschicht 26 vom p-Typ in der hinteren Oberfläche 9, indem mit dem zweiten Dotierstoff vom p-Typ von der hinteren Oberfläche 9 aus dotiert wird. Der erste Halbleiterbereich 24 vom p-Typ ist von der Kollektorschicht 26 vom p-Typ und dem Basisbereich 11 vom p-Typ weg beabstandet.
  • In einem Lastkurzschluss unterdrückt der erste Halbleiterbereich 24 vom p-Typ Abnahmen in den Lochkonzentrationen in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ und reduziert auch die elektrische Feldintensität (elektrische Feldintensität an der hinteren Oberfläche) im Grenzbereich zwischen dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ. Das Verfahren zum Herstellen der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann die Kurzschlussleistung in einem Lastkurzschluss verbessern.
  • Die Halbleitervorrichtung 1, 1a, die durch das Verfahren zum Herstellen der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform hergestellt wurde, enthält eine zweite Pufferschicht 22 vom n-Typ. Diese kann eine AN-Zustandsspannung VCE(sat) der Halbleitervorrichtung 1, 1a reduzieren und kann auch die Erzeugung eines Leckstroms in der Halbleitervorrichtung 1, 1a und eine Abnahme in der Durchschlagspannung der Halbleitervorrichtung 1, 1a verhindern. Die Halbleitervorrichtung 1, 1a, die durch das Verfahren zum Herstellen der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform hergestellt wurde, enthält die erste Pufferschicht 21 vom n-Typ. Diese kann Oszillationen einer Spannung über die erste Elektrode 18 und die zweite Elektrode 29 nach der Anlegung einer Stoßspannung an die Halbleitervorrichtung 1, 1a verhindern.
  • In der durch das Verfahren zum Herstellen einer Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform hergestellten Halbleitervorrichtung 1, 1a weist der erste Halbleiterbereich 24 vom p-Typ eine schmalere Breite als die erste Pufferschicht 21 vom n-Typ in der Richtung auf, in der der Emitterbereich 12 vom n-Typ und die Gateelektrode 16 angeordnet sind (erste Richtung oder x-Richtung). Das Verfahren zum Herstellen einer Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann das Auftreten eines Snapback-Phänomens in Charakteristiken des Stroms und der AN-Zustandsspannung (VCE(sat)) der Halbleitervorrichtung 1, 1a verhindern.
  • Der erste Halbleiterbereich 24 vom p-Typ kann die Charakteristiken der AN-Zustandsspannung VCE(sat) und des Abschalt-Leistungsverlusts Eoff der Halbleitervorrichtung 1, 1a verbessern. Das Verfahren zum Herstellen einer Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann den Abschalt-Leistungsverlust Eoff der Halbleitervorrichtung 1, 1a reduzieren.
  • Im Verfahren zum Herstellen einer Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann der erste Halbleiterbereich 24 vom p-Typ in der Draufsicht der vorderen Oberfläche 8 die Gateelektrode 16 überlappen. Dies kann Abnahmen in den Lochkonzentrationen in dem Driftbereich 10 vom n-Typ, der ersten Pufferschicht 21 vom n-Typ und der zweiten Pufferschicht 22 vom n-Typ weiter unterdrücken und kann ferner die elektrische Feldintensität (elektrische Feldintensität an der hinteren Oberfläche) in dem Grenzbereich zwischen dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ in einem Lastkurzschluss reduzieren. Das Verfahren zum Herstellen einer Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann die Kurzschlussleistung in einem Lastkurzschluss verbessern.
  • In dem Verfahren zum Herstellen der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann ein Dotieren des ersten Dotierstoffs vom n-Typ ein mehrmaliges Implantieren des ersten Dotierstoffs vom n-Typ in das Halbleitersubstrat 7 bei verschiedenen Beschleunigungsenergien einschließen. Die erste Pufferschicht 21 vom n-Typ kann eine Vielzahl von Spitzenkonzentrationen der ersten Träger vom n-Typ aufweisen, und die Vielzahl von Spitzenkonzentrationen kann mit einer zunehmenden Distanz von der hinteren Oberfläche 9 abnehmen. Die erste Pufferschicht 21 vom n-Typ kann ein Ausbreiten der Verarmungsschicht, was im Abschaltprozess stattfindet, sanft stoppen. Das Verfahren zum Herstellen der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann Oszillationen einer Spannung über die erste Elektrode 18 und die zweite Elektrode 29 nach der Anlegung einer Stoßspannung an die Halbleitervorrichtung 1, 1a im Abschaltprozess unterdrücken.
  • Das Verfahren zum Herstellen der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann ferner ein Aktivieren des ersten Dotierstoffs vom n-Typ einschließen, indem die erste Pufferschicht 21 vom n-Typ einem Ausheilen in einem Ofen bei einer Temperatur von 350°C oder höher und 450°C oder niedriger unterzogen wird. Das Verfahren zum Herstellen der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann die Kurzschlussleistung in einem Lastkurzschluss verbessern.
  • Das Verfahren zum Herstellen der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann ferner ein Aktivieren des ersten Dotierstoffs vom n-Typ, des zweiten Dotierstoffs vom n-Typ, des ersten Dotierstoffs vom p-Typ und des zweiten Dotierstoffs vom p-Typ einschließen, indem der erste Dotierstoff vom n-Typ, der zweite Dotierstoff vom n-Typ, der erste Dotierstoff vom p-Typ und der zweite Dotierstoff vom p-Typ gemeinsam ausgeheilt werden. Das Verfahren zum Herstellen der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann die Halbleitervorrichtung 1, 1a mit einer verbesserten Kurzschlussleistung in einem Lastkurzschluss in weniger Schritten liefern.
  • In dem Verfahren zum Herstellen der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann der erste Dotierstoff vom n-Typ Protonen enthalten. Der zweite Dotierstoff vom n-Typ kann Phosphor oder Arsen enthalten. Das Verfahren zum Herstellen der Halbleitervorrichtung 1, 1a der vorliegenden Ausführungsform kann die Kurzschlussleistung in einem Lastkurzschluss verbessern.
  • Ausführungsform 2
  • Eine Halbleitervorrichtung 1b gemäß einer Ausführungsform 2 wird unter Bezugnahme auf 27 beschrieben. Die Halbleitervorrichtung 1b der vorliegenden Ausführungsform enthält Komponenten ähnlich jenen der Halbleitervorrichtung 1 der Ausführungsform 1, unterscheidet sich aber von der Halbleitervorrichtung 1 hauptsächlich in den folgenden Aspekten.
  • In der Halbleitervorrichtung 1b der vorliegenden Ausführungsform enthält eine Halbleitereinrichtung 3b (Halbleitersubstrat 7) ferner einen Halbleiterbereich 27 vom n-Typ.
  • Der Halbleiterbereich 27 vom n-Typ ist in der hinteren Oberfläche 9 vorgesehen. Der Halbleiterbereich 27 vom n-Typ ist der Kollektorschicht 26 vom p-Typ benachbart vorgesehen und überlappt in der Draufsicht der vorderen Oberfläche 8 die Gateelektrode 16 nicht. In der Draufsicht der vorderen Oberfläche 8 musst der Halbleiterbereich 27 vom n-Typ den Abschnitt 11a des Basisbereichs 11 vom p-Typ nicht überlappen. In der Draufsicht der vorderen Oberfläche 8 muss der Halbleiterbereich 27 vom n-Typ den Emitterbereich 12 vom n-Typ nicht überlappen. Der Halbleiterbereich 27 vom n-Typ ist im ersten Bereich 4 nicht vorgesehen. Der Halbleiterbereich 27 vom n-Typ ist selektiv nur in dem zweiten Bereich 5 vorgesehen. Der Halbleiterbereich 27 vom n-Typ kann ein Bereich vom n+-Typ sein. Der Halbleiterbereich 27 vom n-Typ hat eine höhere Konzentration eines Trägers vom n-Typ (Elektron) als diejenige der zweiten Pufferschicht 22 vom n-Typ.
  • Die Halbleitervorrichtung 1b (Halbleitereinrichtung 3b) der vorliegenden Ausführungsform kann zum Beispiel ein rückwärts leitender Bipolartransistor mit isoliertem Gate (RC-IGBT) sein. In der Halbleitervorrichtung 1b (Halbleitereinrichtung 3b) der vorliegenden Ausführungsform sind ein IGBT und eine Freilaufdiode (FWD) antiparallel verbunden.
  • Während einer Anlegung eine Durchlass- bzw. Vorwärtsvorspannung an die Halbleitervorrichtung 1b (Halbleitereinrichtung 3b), das heißt, wenn die an die zweite Elektrode 29 angelegte dritte Spannung höher als die an die erste Elektrode 18 angelegte zweite Spannung ist, fließt der Strom, der von der zweiten Elektrode 29 zur ersten Elektrode 18 fließt, durch den ersten Bereich 4, und der erste Bereich 4 fungiert als ein IGBT. Die erste Elektrode 18 fungiert als eine Emitterelektrode, und die zweite Elektrode 29 fungiert als eine Kollektorelektrode.
  • Auf eine Erzeugung einer gegenelektromotorischen Kraft in einer mit der Halbleitervorrichtung 1b verbundenen Last (z.B. Motor) hin, wird eine Rückwärts- bzw. Sperrvorspannung an die Halbleitervorrichtung 1b (Halbleitereinrichtung 3b) angelegt. Das heißt, die an die zweite Elektrode 29 angelegte dritte Spannung ist niedriger als die an die erste Elektrode 18 angelegte zweite Spannung. Während einer Anlegung einer Sperrvorspannung an die Halbleitervorrichtung 1b fließt der Strom, der von der ersten Elektrode 18 zur zweiten Elektrode 29 fließt, durch den zweiten Bereich 5, und der zweite Bereich 5 fungiert als eine FWD. Die erste Elektrode 18 fungiert als eine Anodenelektrode, und die zweite Elektrode 29 fungiert als eine Kathodenelektrode. Der Bereich 11 vom p-Typ fungiert als ein Anodenbereich, und der Halbleiterbereich 27 vom n-Typ fungiert als ein Kathodenbereich. Während einer Anlegung einer Sperrvorspannung an die Halbleitervorrichtung 1b verhindert die FWD (zweiter Bereich 5), dass ein Strom in den IGBT (erster Bereich 4) fließt. Die FWD (zweiter Bereich 5) schützt somit elektrisch den IGBT (erster Bereich 4), um einen Durchschlag des IGBT (erster Bereich 4) zu verhindern.
  • In der Halbleitervorrichtung 1b der vorliegenden Ausführungsform ist der Halbleiterbereich 27 vom n-Typ in der hinteren Oberfläche 9 des Halbleitersubstrats 7 vorgesehen, während er der Kollektorschicht 26 vom p-Typ benachbart ist. Die Fläche der Kollektorschicht 26 vom p-Typ in der Halbleitervorrichtung 1b der vorliegenden Ausführungsform ist kleiner als die Fläche der Kollektorschicht 26 vom p-Typ in der Halbleitervorrichtung 1 der Ausführungsform 1. In einem Vergleichsbeispiel 2, in welchem ein erster Halbleiterbereich 24 vom p-Typ aus der Halbleitervorrichtung 1b (Halbleitereinrichtung 3b) der vorliegenden Ausführungsform weggelassen ist, wird folglich die elektrische Feldintensität (elektrische Feldintensität an der hinteren Oberfläche) im Grenzbereich zwischen dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ höher und die Lochkonzentrationen in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ werden geringer als im Vergleichsbeispiel 1. Die Halbleitervorrichtung des Vergleichsbeispiels 2 weist eine Kurzschlussleistung in einem Lastkurzschluss auf, welche geringer als diejenige der Halbleitervorrichtung des Vergleichsbeispiels 1 ist.
  • Die Halbleitervorrichtung 1b (Halbleitereinrichtung 3b) der vorliegenden Ausführungsform enthält den ersten Halbleiterbereich 24 vom p-Typ. In einem Lastkurzschluss unterdrückt der erste Halbleiterbereich 24 vom p-Typ Abnahmen in den Lochkonzentrationen in dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ und verringert auch die elektrische Feldintensität (elektrische Feldintensität an der hinteren Oberfläche) im Grenzbereich zwischen dem Driftbereich 10 vom n-Typ und der ersten Pufferschicht 21 vom n-Typ. Die Halbleitervorrichtung 1b der vorliegenden Ausführungsform kann die Kurzschlussleistung in einem Lastkurzschluss verbessern, Obwohl die Halbleitervorrichtung 1b der vorliegenden Ausführungsform einen IGBT mit Graben-Gate enthält, kann sie anstelle des IGBT mit Graben-Gate einen IGBT mit planarem Gate (siehe 26) enthalten.
  • Ein Beispiel des Verfahrens zum Herstellen einer Halbleitervorrichtung 1b gemäß Ausführungsform 2 wird unter Bezugnahme auf 27 bis 31 beschrieben. Das Verfahren zum Herstellen der Halbleitervorrichtung 1b der vorliegenden Ausführungsform umfasst Schritte ähnlich jenen des Verfahrens zum Herstellen der Halbleitervorrichtung 1 der Ausführungsform 1, unterscheidet sich aber von dem Verfahren der Ausführungsform 1 hauptsächlich in den folgenden Aspekten.
  • Das Verfahren zum Herstellen der Halbleitervorrichtung 1b der vorliegenden Ausführungsform schließt die in 3 bis 6 gezeigten Schritte ein. Außerdem schließt, wie in 28 gezeigt ist, das Verfahren zum Herstellen der Halbleitervorrichtung 1b der vorliegenden Ausführungsform ein Ausbilden der zweiten Pufferschicht 22 vom n-Typ ein, indem von der hinteren Oberfläche des Halbleitersubstrats 7 aus mit dem zweiten Dotierstoff vom n-Typ dotiert wird. Der Schritt zum Ausbilden der zweiten Pufferschicht 22 vom n-Typ, dargestellt in 28, kann ähnlich dem in 9 und 10 gezeigten Schritt sein.
  • Wie in 29 gezeigt ist, umfasst das Verfahren um Herstellen der Halbleitervorrichtung 1b der vorliegenden Ausführungsform ferner ein Ausbilden des Halbleiterbereichs 27 vom n-Typ in der hinteren Oberfläche 9, indem mit dem dritten Dotierstoff vom n-Typ von der hinteren Oberfläche 9 des Halbleitersubstrats 7 aus dotiert wird. Der Halbleiterbereich 27 vom n-Typ ist in Kontakt mit der zweiten Pufferschicht 22 vom n-Typ und ist bezüglich der zweiten Pufferschicht 22 vom n-Typ auf einer Seite der hinteren Oberfläche 9 vorgesehen. Die maximale Spitzenkonzentration von in dem Halbleiterbereich 27 vom n-Typ enthaltenen dritten Trägern vom n-Typ (Elektronen) ist höher als die zweite maximale Spitzenkonzentration der in der zweiten Pufferschicht 22 vom n-Typ enthaltenen zweiten Träger vom n-Typ. Der Halbleiterbereich 27 vom n-Typ kann dünner sein als die zweite Pufferschicht 22 vom n-Typ.
  • Der dritte Dotierstoff vom n-Typ kann zum Beispiel Phosphor oder Arsen sein. Konkret kann der Halbleiterbereich 27 vom n-Typ gebildet werden, indem Phosphor oder Arsen mit einer lonenimplantationseinrichtung in die zweite Pufferschicht 22 vom n-Typ implantiert wird. Die Beschleunigungsspannung des dritten Dotierstoffs vom n-Typ ist niedriger als die Beschleunigungsspannung des zweiten Dotierstoffs vom n-Typ. Der Halbleiterbereich 27 vom n-Typ kann ausgeheilt werden, um den dritten Dotierstoff vom n-Typ zu aktivieren.
  • Wie in 30 gezeigt ist, umfasst das Verfahren zum Herstellen der Halbleitervorrichtung 1b der vorliegenden Ausführungsform ein Ausbilden des ersten Halbleiterbereichs 24 vom p-Typ in der ersten Pufferschicht 21 vom n-Typ, indem von der hinteren Oberfläche 9 des Halbleitersubstrats 7 aus mit dem ersten Dotierstoff vom p-Typ dotiert wird. Konkret wird eine Maske 34 mit Öffnungen 34a auf der hinteren Oberfläche 9 des Halbleitersubstrats 7 gebildet. Der erste Dotierstoff vom p-Typ wird durch die Öffnung 34a der Maske 34 in die erste Pufferschicht 21 vom n-Typ implantiert. Der Schritt zum Ausbilden des ersten Halbleiterbereichs 24 vom p-Typ, dargestellt in 30, kann ähnlich dem in 7 und 8 dargestellten Schritt sein.
  • Wie in 31 gezeigt ist, umfasst das Verfahren zum Herstellen der Halbleitervorrichtung 1b der vorliegenden Ausführungsform ein Ausbilden der Kollektorschicht 26 vom p-Typ in der hinteren Oberfläche 9, indem von der hinteren Oberfläche 9 des Halbleitersubstrats 7 aus mit dem zweiten Dotierstoff vom p-Typ dotiert wird. Der zweite Dotierstoff vom p-Typ kann beispielsweise Bor sein. Das Ausbilden der Kollektorschicht 26 vom p-Typ beinhaltet ein Dotieren des Halbleiterbereichs 27 vom n-Typ mit dem zweiten Dotierstoff vom p-Typ. Konkret kann die Kollektorschicht 26 vom p-Typ gebildet werden, indem mit einer lonenimplantationseinrichtung Bor in den Halbleiterbereich 27 vom n-Typ implantiert wird. Die Kollektorschicht 26 vom p-Typ ist dem Halbleiterbereich 27 vom n-Typ benachbart vorgesehen und überlappt in der Draufsicht der vorderen Oberfläche 8 die Gateelektrode 16. Der Halbleiterbereich 27 vom n-Typ ist der Kollektorschicht 26 vom p-Typ benachbart vorgesehen und überlappt in der Draufsicht der vorderen Oberfläche 8 die Gateelektrode 16 nicht.
  • Konkret wird eine Maske 34 mit Öffnungen 34a auf der hinteren Oberfläche 9 des Halbleitersubstrats 7 gebildet. Der erste Halbleiterbereich 24 vom p-Typ und die Kollektorschicht 26 vom p-Typ können mit einer identischen Maske 34 gebildet werden. Der erste Bereich 4, der die Gateelektrode 16 enthält, ist durch die Öffnung 34a der Maske 34 freigelegt. Der zweite Bereich 5 ohne die Gateelektrode 16 ist mit der Maske 34 bedeckt. Der zweite Dotierstoff vom p-Typ wird durch die Öffnung 34a der Maske 34 in den Halbleiterbereich 27 vom n-Typ implantiert. Der zweite Dotierstoff vom p-Typ wird nur im ersten Bereich 4 in den Halbleiterbereich 27 vom n-Typ implantiert. Der zweite Dotierstoff vom p-Typ wird im zweiten Bereich 5 nicht in den Halbleiterbereich 27 vom n-Typ implantiert. Folglich wird die Kollektorschicht 26 vom p-Typ nur im ersten Bereich 4 selektiv gebildet. Wie in 12 gezeigt ist, kann die Kollektorschicht 26 vom p-Typ ausgeheilt werden, um den zweiten Dotierstoff vom p-Typ zu aktivieren.
  • Das Verfahren zum Herstellen der Halbleitervorrichtung 1b der vorliegenden Ausführungsform umfasst ein Ausbilden einer zweiten Elektrode 29 auf der Kollektorschicht 26 vom p-Typ und dem Halbleiterbereich 27 vom n-Typ. Die zweite Elektrode 29, die Kollektorschicht 26 vom p-Typ und der Halbleiterbereich 27 vom n-Typ können ausgeheilt werden, um die zweite Elektrode 29 mit der Kollektorschicht 26 vom p-Typ und dem Halbleiterbereich 27 vom n-Typ in ohmschen Kontakt zu bringen. Somit wird die Halbleitervorrichtung 1b der vorliegenden Ausführungsform, die in 27 gezeigt ist, erhalten.
  • In einem Beispiel des Verfahrens zum Herstellen der Halbleitervorrichtung 1b der vorliegenden Ausführungsform, das oben beschrieben wurde, werden die erste Pufferschicht 21 vom n-Typ, die zweite Pufferschicht 22 vom n-Typ, der Halbleiterbereich 27 vom n-Typ, der erste Halbleiterbereich 24 vom p-Typ und die Kollektorschicht 26 vom p-Typ in der angegebenen Reihenfolge gebildet. Im Gegensatz dazu können in einem anderen Beispiel des Verfahrens zum Herstellen der Halbleitervorrichtung 1b der vorliegenden Ausführungsform die erste Pufferschicht 21 vom n-Typ, die zweite Pufferschicht 22 vom n-Typ, der Halbleiterbereich 27 vom n-Typ, der erste Halbleiterbereich 24 vom p-Typ und die Kollektorschicht 26 vom p-Typ in einer Reihenfolge gebildet werden, die von derjenigen eines Beispiels des Verfahrens zum Herstellen der Halbleitervorrichtung 1b der vorliegenden Ausführungsform verschieden ist.
  • Die Effekte der Halbleitervorrichtung 1b und des Verfahrens zum Herstellen derselben gemäß der vorliegenden Ausführungsform werden beschrieben. Die Halbleitervorrichtung 1b und das Verfahren zum Herstellen derselben gemäß der vorliegenden Ausführungsform haben zusätzlich zu den Effekten der Halbleitervorrichtung 1 und des Verfahrens zum Herstellen derselben gemäß Ausführungsform 1 die folgenden Effekte.
  • In der Halbleitervorrichtung 1b der vorliegenden Ausführungsform enthält die Halbleitereinrichtung 3b ferner den Halbleiterbereich 27 vom n-Typ. Der Halbleiterbereich 27 vom n-Typ ist in der hinteren Oberfläche 9 vorgesehen. Der Halbleiterbereich 27 vom n-Typ ist der Kollektorschicht 26 vom p-Typ benachbart vorgesehen und überlappt in der Draufsicht der vorderen Oberfläche 8 die Gateelektrode 16 nicht.
  • Während einer Anlegung einer Vorwärtsvorspannung an die Halbleitervorrichtung 1b fungiert der Bereich (erster Bereich 4) des Halbleitersubstrats 7, in welchem die Kollektorschicht 26 vom p-Typ ausgebildet ist, als ein IGBT. Während einer Anlegung einer Sperrvorspannung an die Halbleitervorrichtung 1b aufgrund der Erzeugung einer gegenelektromotorischen Kraft in einer mit der Halbleitervorrichtung 1b verbundenen Last (z.B. Motor), fungiert der Bereich (zweiter Bereich 5) des Halbleitersubstrats 7, in welchem der Halbleiterbereich 27 vom n-Typ ausgebildet ist, als eine FWD. Die Halbleitervorrichtung 1b der vorliegenden Ausführungsform kann einen Durchschlag des Bereichs (erster Bereich 4, IGBT), in welchem die Kollektorschicht 26 vom p-Typ ausgebildet ist, beim Auftreten einer gegenelektromotorischen Kraft in der mit der Halbleitervorrichtung 1b verbundenen Last (z.B. Motor) verhindern.
  • Das Verfahren zum Herstellen der Halbleitervorrichtung 1b der vorliegenden Ausführungsform umfasst ferner ein Ausbilden des Halbleiterbereichs 27 vom n-Typ in der hinteren Oberfläche 9, indem von der hinteren Oberfläche 9 aus mit dem dritten Dotierstoff vom n-Typ dotiert wird. Ein Ausbilden der Kollektorschicht 26 vom p-Typ umfasst ein Dotieren des Halbleiterbereichs 27 vom n-Typ mit dem zweiten Dotierstoff vom p-Typ. Der Halbleiterbereich 27 vom n-Typ ist der Kollektorschicht 26 vom p-Typ benachbart vorgesehen und überlappt in der Draufsicht der vorderen Oberfläche 8 die Gateelektrode 16 nicht. Das Verfahren zum Herstellen der Halbleitervorrichtung 1b der vorliegenden Ausführungsform kann einen Durchschlag des Bereichs (erster Bereich 4, IGBT), in welchem die Kollektorschicht 26 vom p-Typ ausgebildet ist, beim Auftreten einer gegenelektromotorischen Kraft in der mit der Halbleitervorrichtung 1b verbundenen Last (z.B. Motor) verhindern.
  • In dem Verfahren zum Herstellen der Halbleitervorrichtung 1b der vorliegenden Ausführungsform können der erste Halbleiterbereich 24 vom p-Typ und die Kollektorschicht 26 vom p-Typ mit einer identischen Maske 34 gebildet werden. Das Verfahren zum Herstellen der Halbleitervorrichtung 1b der vorliegenden Ausführungsform kann in weniger Schritten eine Halbleitervorrichtung 1b mit einer verbesserten Kurzschlussleistung in einem Lastschaltkreis liefern.
  • Ausführungsform 3
  • Eine Halbleitervorrichtung 1c gemäß Ausführungsform 3 wird unter Bezugnahme auf 32 und 33 beschrieben. Die Halbleitervorrichtung 1c der vorliegenden Ausführungsform enthält Komponenten ähnlich jenen der Halbleitervorrichtung 1 der Ausführungsform 1, unterscheidet sich aber hauptsächlich in den folgenden Aspekten von der Halbleitervorrichtung 1.
  • In der Halbleitervorrichtung 1c der vorliegenden Ausführungsform enthält das Halbleitersubstrat 7 ferner einen peripheren Bereich 60, der den Zellenbereich 2 umgibt. Konkret kann das Halbleitersubstrat 7 einen Zwischenbereich 50, der in der Draufsicht der vorderen Oberfläche 8 den Zellenbereich 2 umgibt, und einen peripheren Bereich 60 umfassen, der in der Draufsicht der vorderen Oberfläche 8 den Zwischenbereich 50 umgibt. Der Driftbereich 10 vom n-Typ, die erste Pufferschicht 21 vom n-Typ, die zweite Pufferschicht 22 vom n-Typ, die Kollektorschicht 26 vom p-Typ und die zweite Elektrode 29, die im Zellenbereich 2 enthalten sind, erstrecken sich ebenfalls zu dem Zwischenbereich 50 und dem peripheren Bereich 60. Der Basisbereich 11 vom p-Typ, der Emitterbereich 12 vom n-Typ und die erste Elektrode 18 sind in dem Zwischenbereich 50 und dem peripheren Bereich 60 nicht ausgebildet.
  • Gate-Zwischenverbindungen 52 und 53 sind auf der vorderen Oberfläche 8 des Halbleitersubstrats 7 mit einem Zwischenschicht-Isolationsfilm 51 zwischen den Gate-Zwischenverbindungen 52 und 53 und der vorderen Oberfläche 8 ausgebildet. Die Gate-Zwischenverbindungen 52 und 53 können mit einem leitfähigen Film 54 bedeckt sein. Der leitfähige Film 54 kann im gleichen Schritt wie die erste Elektrode 18 gebildet werden. Die Gate-Zwischenverbindung 52 ist in dem Zwischenbereich 50 ausgebildet und umgibt in der Draufsicht der vorderen Oberfläche 8 den Zellenbereich 2. Ein Gatepad 55 ist auf der vorderen Oberfläche 8 des Halbleitersubstrats 7 mit einem Zwischenschicht-Isolationsfilm 51 zwischen dem Gatepad 55 und der vorderen Oberfläche 8 ausgebildet. Die Gate-Zwischenverbindungen 52 und 53 sind mit dem Gatepad 55 verbunden. Die Gate-Zwischenverbindung 53 erstreckt sich von dem Gatepad 55 zum Zellenbereich 2. In der vorderen Oberfläche 8 des Halbleitersubstrats 7 im Zwischenbereich 50 ist ein zweiter Halbleiterbereich 56 vom p-Typ ausgebildet. Die Gate-Zwischenverbindung 52 liegt dem zweitem Halbleiterbereich 56 vom p-Typ mit dem Zwischenschicht-Isolationsfilm 51 dazwischen gegenüber. Der Zwischenschicht-Isolationsfilm 51 isoliert elektrisch den zweiten Halbleiterbereich 56 vom p-Typ von der Gate-Zwischenverbindung 52.
  • Der periphere Bereich 60 enthält zumindest einen Schutzring 61, der in der vorderen Oberfläche 8 des Halbleitersubstrats 7 vorgesehen ist. In der Draufsicht der vorderen Oberfläche 8 umgibt der Schutzring 61 den Zellenbereich 2. Der Schutzring 61 kann ein Bereich vom p+-Typ sein. Ein Kanalstoppbereich 65 ist im äußersten Abschnitt des peripheren Bereichs 60 ausgebildet. Der Kanalstoppbereich 65 kann ein Bereich vom n+-Typ sein. Der Zwischenschicht-Isolationsfilm 51 ist auf der vorderen Oberfläche 8 des Halbleitersubstrats 7 ausgebildet. Dritte Elektroden 62 sind auf dem Schutzring 61 und dem Kanalstoppbereich 65 ausgebildet, die von dem Zwischenschicht-Isolationsfilm 51 freigelegt sind. In der Draufsicht der vorderen Oberfläche 8 umgeben die dritten Elektroden 62 jeweils den Zellenbereich 2.
  • Der Schutzring 61 entspannt eine elektrische Feldkonzentration im peripheren Bereich 60. Der Schutzring 61 verbessert die Durchschlagspannung der Halbleitervorrichtung 1c. Der Kanalstoppbereich 65 verhindert, dass eine Verarmungsschicht, die von einem zwischen dem Schutzring 61 und dem Driftbereich 10 vom n-Typ ausgebildeten pn-Übergang ausgeht, eine Endoberfläche 7e des Halbleitersubstrats 7 erreicht.
  • In der Halbleitervorrichtung 1c der vorliegenden Ausführungsform ist im peripheren Bereich 60 der erste Halbleiterbereich 24 vom p-Typ nicht ausgebildet. Der erste Halbleiterbereich 24 vom p-Typ ist nur im Zellenbereich 2 selektiv ausgebildet. Dies kann die Unterbrechungsfähigkeit der Halbleitervorrichtung 1 im Abschaltprozess verbessern.
  • Konkret arbeitet, wenn die erste Spannung, die an die Gateelektrode 16 angelegt wird, im Abschaltprozess unter eine Schwellenspannung fällt, die Halbleitervorrichtung 1c (Halbleitereinrichtung 3b) vorübergehend als ein pnp-Transistor. Da der erste Halbleiterbereich 24 vom p-Typ im peripheren Bereich 60 nicht ausgebildet ist, kann ein Lochstrom von der Kollektorschicht 26 vom p-Typ im peripheren Bereich 60 zum Zellenbereich 2 reduziert werden. Im Abschaltprozess können Löcher aus dem Zellenbereich 2 in einer kürzeren Zeit ausgestoßen werden. Im Abschaltprozess kann ein Einrasten bzw. ein Latch-up der Halbleitervorrichtung 1c in einem Eckabschnitt 58 des Zellenbereichs 2 verhindert werden. Im Abschaltprozess kann eine Zunahme eines elektrischen Feldes innerhalb des Halbleitersubstrats 7 am Eckabschnitt 58 des Zellenbereichs 2 unterdrückt werden. Somit kann die Unterbrechungsfähigkeit der Halbleitervorrichtung 1c im Abschaltprozess verbessert werden.
  • Im AN-Zustand der Halbleitervorrichtung 1c der vorliegenden Ausführungsform fließen die aus dem Emitterbereich 12 vom n-Typ injizierten Elektronen hauptsächlich in Richtung der Kollektorschicht 26 vom p-Typ im Zellenbereich 2. Die AN-Zustandsspannung der Halbleitervorrichtung 1c der vorliegenden Ausführungsform ist somit im Wesentlichen gleich der AN-Zustandsspannung der Halbleitervorrichtung, in der der erste Halbleiterbereich 24 vom p-Typ ebenfalls im peripheren Bereich 60 ausgebildet ist. Obgleich die Halbleitervorrichtung 1b der vorliegenden Ausführungsform einen IGBT mit Graben-Gate enthält, kann sie anstelle des IGBT mit Graben-Gate einen IGBT mit planarem Gate (siehe 26) enthalten.
  • Die Effekte der Halbleitervorrichtung 1c der vorliegenden Ausführungsform werden beschrieben. Die Halbleitervorrichtung 1c der vorliegenden Ausführungsform erreicht zusätzlich zu den Effekten der Halbleitervorrichtung 1 der Ausführungsform 1 die folgenden Effekte.
  • In der Halbleitervorrichtung 1c der vorliegenden Ausführungsform enthält das Halbleitersubstrat 7 ferner den den Zellenbereich 2 umgebenden peripheren Bereich 60. Der periphere Bereich 60 enthält den Schutzring 61, der in der vorderen Oberfläche 8 vorgesehen ist. Der Schutzring 61 umgibt den Zellenbereich 2. Die Halbleitervorrichtung 1c der vorliegenden Ausführungsform kann die Durchschlagspannung der Halbleitervorrichtung 1c verbessern.
  • In der Halbleitervorrichtung 1c der vorliegenden Ausführungsform ist in dem peripheren Bereich 60 der erste Halbleiterbereich 24 vom p-Typ nicht ausgebildet. Die Halbleitervorrichtung 1c der vorliegenden Ausführungsform kann die Unterbrechungsfähigkeit der Halbleitervorrichtung 1c im Abschaltprozess verbessern.
  • Es sollte sich verstehen, dass die hierin offenbarten Ausführungsformen 1 bis 3 in allen Aspekten veranschaulichend und nicht einschränkend sind. Der Umfang der vorliegenden Erfindung ist durch den Umfang der Ansprüche statt der obigen Beschreibung definiert und soll jegliche Modifikationen innerhalb des Umfangs und der Bedeutung einschließen, die dem Umfang der Ansprüche äquivalent sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2013138172 [0002]

Claims (17)

  1. Halbleitervorrichtung (1, 1a, 1b, 1c), umfassend ein Halbleitersubstrat (7), das einen Zellenbereich (2) enthält, in welchem eine Halbleitereinrichtung (3) vorgesehen ist, wobei das Halbleitersubstrat (7) eine vordere Oberfläche (8) und eine hintere Oberfläche (9) aufweist, wobei die Halbleitereinrichtung (3) einen Driftbereich (10) vom n-Typ, einen Basisbereich (11) vom p-Typ, einen Emitterbereich (12) vom n-Typ, eine Gateisolierschicht (15), die auf einem Abschnitt (11a) des Basisbereichs (11) vom p-Typ vorgesehen ist, der zwischen dem Emitterbereich (12) vom n-Typ und dem Driftbereich (10) vom n-Typ sandwichartig angeordnet ist, eine Gateelektrode (16), die dem Abschnitt (11a) des Basisbereichs (11) vom p-Typ mit der Gateisolierschicht (15) zwischen der Gateelektrode (16) und dem Abschnitt (11a) gegenüberliegt, eine Kollektorschicht (26) vom p-Typ, die in der hinteren Oberfläche (9) vorgesehen ist, eine erste Pufferschicht (21) vom n-Typ, eine zweite Pufferschicht (22) vom n-Typ und einen ersten Halbleiterbereich (24) vom p-Typ umfasst, wobei die erste Pufferschicht (21) vom n-Typ mit dem Driftbereich (10) vom n-Typ in Kontakt ist und auf einer Seite der hinteren Oberfläche (9) bezüglich der Driftbereichs (10) vom n-Typ vorgesehen ist, wobei die zweite Pufferschicht (22) vom n-Typ mit der ersten Pufferschicht (21) vom n-Typ in Kontakt ist und auf einer Seite der hinteren Oberfläche (9) bezüglich der ersten Pufferschicht (21) vom n-Typ vorgesehen ist, wobei eine erste maximale Spitzenkonzentration erster Träger vom n-Typ in der ersten Pufferschicht (21) vom n-Typ geringer als eine zweite maximale Spitzenkonzentration zweiter Träger vom n-Typ in der zweiten Pufferschicht (22) vom n-Typ ist, wobei die erste Pufferschicht (21) vom n-Typ dicker als die zweite Pufferschicht (22) vom n-Typ ist, wobei der erste Halbleiterbereich (24) vom p-Typ in der ersten Pufferschicht (21) vom n-Typ ausgebildet ist, wobei der erste Halbleiterbereich (24) vom p-Typ eine schmalere Breite als die erste Pufferschicht (21) vom n-Typ in einer Richtung aufweist, in der der Emitterbereich (12) vom n-Typ und die Gateelektrode (16) angeordnet sind, wobei der Halbleiterbereich (24) vom p-Typ von der Kollektorschicht (26) vom p-Typ und dem Basisbereich (11) vom p-Typ weg beabstandet ist.
  2. Halbleitervorrichtung (1, 1a, 1b, 1c) nach Anspruch 1, wobei der erste Halbleiterbereich (24) vom p-Typ die Gateelektrode (16) in einer Draufsicht der vorderen Oberfläche (8) überlappt.
  3. Halbleitervorrichtung (1, 1a, 1b, 1c) nach Anspruch 2, wobei die Halbleitereinrichtung (3) ferner einen Halbleiterbereich (27) vom n-Typ enthält, der Halbleiterbereich (27) vom n-Typ in der hinteren Oberfläche (9) vorgesehen ist, und der Halbleiterbereich (27) vom n-Typ der Kollektorschicht (26) vom p-Typ benachbart ist und in der Draufsicht die Gateelektrode (16) nicht überlappt.
  4. Halbleitervorrichtung (1, 1a, 1b, 1c) nach einem der Ansprüche 1 bis 3, wobei eine dritte maximale Spitzenkonzentration erster Träger vom p-Typ in dem ersten Halbleiterbereich (24) vom p-Typ höher als die zweite maximale Spitzenkonzentration der zweiten Träger vom n-Typ in der zweiten Pufferschicht (22) vom n-Typ ist.
  5. Halbleitervorrichtung (1, 1a, 1b, 1c) nach einem der Ansprüche 1 bis 4, wobei der erste Halbleiterbereich (24) vom p-Typ dicker als die Kollektorschicht (26) vom p-Typ ist.
  6. Halbleitervorrichtung (1, 1a, 1b, 1c) nach einem der Ansprüche 1 bis 5, wobei die erste Pufferschicht (21) vom n-Typ eine Vielzahl von Spitzenkonzentrationen der ersten Träger vom n-Typ aufweist und die Vielzahl von Spitzenkonzentrationen mit einer zunehmenden Distanz von der hinteren Oberfläche (9) abnimmt.
  7. Halbleitervorrichtung (1, 1a, 1b, 1c) nach einem der Ansprüche 1 bis 6, wobei die erste Pufferschicht (21) vom n-Typ Protonen enthält, und die zweite Pufferschicht (22) vom n-Typ Phorphor oder Arsen enthält.
  8. Halbleitervorrichtung (1c) nach einem der Ansprüche 1 bis 7, wobei das Halbleitersubstrat (7) ferner einen peripheren Bereich (60) enthält, der den Zellenbereich (2) umgibt, und der periphere Bereich (60) einen Schutzring (61) enthält, der in der vorderen Oberfläche (8) vorgesehen ist, und der Schutzring (61) den Zellenbereich (2) umgibt.
  9. Halbleitervorrichtung (1c) nach Anspruch 8, wobei der erste Halbleiterbereich (24) vom p-Typ in dem peripheren Bereich (60) nicht ausgebildet ist.
  10. Verfahren zum Herstellen einer Halbleitervorrichtung (1, 1a, 1b, 1c), wobei das Verfahren umfasst: Vorbereiten eines Halbleitersubstrats (7), wobei das Halbleitersubstrat (7) eine vordere Oberfläche (8) und eine hintere Oberfläche (9) aufweist, wobei das Halbleitersubstrat (7) in einem Zellenbereich (2) des Halbleitersubstrats (7) einen Driftbereich (10) vom n-Typ, einen Basisbereich (11) vom p-Typ, einen Emitterbereich (12) vom n-Typ, eine Gateisolierschicht (15), die auf einem Abschnitt (11a) des Basisbereichs (11) vom p-Typ vorgesehen ist, der zwischen dem Emitterbereich (12) vom n-Typ und dem Driftbereich (10) vom n-Typ sandwichartig angeordnet ist, und eine Gateelektrode (16) umfasst, die dem Abschnitt (11a) des Basisbereichs (11) vom p-Typ mit der Gateisolierschicht (15) zwischen der Gateelektrode (16) und dem Abschnitt (11a) gegenüberliegt; Ausbilden einer ersten Pufferschicht (21) vom n-Typ, indem von der hinteren Oberfläche (9) aus mit einem ersten Dotierstoff vom n-Typ dotiert wird, wobei die erste Pufferschicht (21) vom n-Typ mit dem Driftbereich (10) vom n-Typ in Kontakt ist und bezüglich des Driftbereichs (10) vom n-Typ auf einer Seite der hinteren Oberfläche (9) vorgesehen ist; Ausbilden eines ersten Halbleiterbereichs (24) vom p-Typ in der ersten Pufferschicht (21) vom n-Typ, indem von der hinteren Oberfläche (9) aus mit einem ersten Dotierstoff vom p-Typ dotiert wird, wobei der erste Halbleiterbereich (24) vom p-Typ eine schmalere Breite als diejenige der ersten Pufferschicht (21) vom n-Typ in einer Richtung aufweist, in der der Emitterbereich (12) vom n-Typ und die Gateelektrode (16) angeordnet sind; Ausbilden einer zweiten Pufferschicht (22) vom n-Typ, indem von der hinteren Oberfläche (9) aus mit einem zweiten Dotierstoff vom n-Typ dotiert wird, wobei die zweite Pufferschicht (22) vom n-Typ mit der ersten Pufferschicht (21) vom n-Typ in Kontakt ist und bezüglich der ersten Pufferschicht (21) vom n-Typ auf einer Seite der hinteren Oberfläche (9) vorgesehen ist, wobei eine erste maximale Spitzenkonzentration erster Träger vom n-Typ in der ersten Pufferschicht (21) vom n-Typ geringer ist als eine zweite maximale Spitzenkonzentration zweiter Träger vom n-Typ in der zweiten Pufferschicht (22) vom n-Typ, wobei die erste Pufferschicht (21) vom n-Typ dicker als die zweite Pufferschicht (22) vom n-Typ ist; und Ausbilden einer Kollektorschicht (26) vom p-Typ in der hinteren Oberfläche (9), indem von der hinteren Oberfläche (9) aus mit einem zweiten Dotierstoff vom p-Typ dotiert wird; wobei der erste Halbleiterbereich (24) vom p-Typ von der Kollektorschicht (26) vom p-Typ und dem Basisbereich (11) vom p-Typ weg beabstandet ist.
  11. Verfahren zum Herstellen einer Halbleitervorrichtung (1, 1a, 1b, 1c) nach Anspruch 10, wobei der erste Halbleiterbereich (24) vom p-Typ in einer Draufsicht der vorderen Oberfläche (8) die Gateelektrode (16) überlappt.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung (1b) nach Anspruch 11, ferner umfassend ein Ausbilden eines Halbleiterbereichs (27) vom n-Typ in der hinteren Oberfläche (9), indem von der hinteren Oberfläche (9) aus mit einem dritten Dotierstoff vom n-Typ dotiert wird, wobei das Ausbilden der Kollektorschicht (26) vom p-Typ ein Dotieren des Halbleiterbereichs (27) vom n-Typ mit dem zweiten Dotierstoff vom p-Typ einschließt, und der Halbleiterbereich (27) vom n-Typ der Kollektorschicht (26) vom p-Typ benachbart ist und in der Draufsicht die Gateelektrode (16) nicht überlappt.
  13. Verfahren zum Herstellen einer Halbleitervorrichtung (1b) nach Anspruch 12, wobei der erste Halbleiterbereich (24) vom p-Typ und die Kollektorschicht (26) vom p-Typ mit einer identischen Maske gebildet werden.
  14. Verfahren zum Herstellen einer Halbleitervorrichtung (1, 1a, 1b, 1c) nach einem der Ansprüche 10 bis 13, wobei das Dotieren mit dem ersten Dotierstoff vom n-Typ ein mehrmaliges Implantieren des ersten Dotierstoffs vom n-Typ in das Halbleitersubstrat (7) bei verschiedenen Beschleunigungsspannungen einschließt, und die erste Pufferschicht (21) vom n-Typ eine Vielzahl von Spitzenkonzentrationen der ersten Träger vom n-Typ aufweist und die Vielzahl von Spitzenkonzentrationen mit einer zunehmenden Distanz von der hinteren Oberfläche (9) abnimmt.
  15. Verfahren zum Herstellen einer Halbleitervorrichtung (1, 1a, 1b, 1c) nach einem der Ansprüche 10 bis 14, ferner umfassend ein Aktivieren des ersten Dotierstoffs vom n-Typ, indem die erste Pufferschicht (21) vom n-Typ einem Ausheilen in einem Ofen bei einer Temperatur von 350°C oder höher und 450°C oder niedriger unterzogen wird.
  16. Verfahren zum Herstellen einer Halbleitervorrichtung (1, 1a, 1b, 1c) nach einem der Ansprüche 10 bis 14, ferner umfassend ein Aktivieren des ersten Dotierstoffs vom n-Typ, des zweiten Dotierstoffs vom n-Typ, des ersten Dotierstoffs vom p-Typ und des zweiten Dotierstoffs vom p-Typ, indem der erste Dotierstoff vom n-Typ, der zweite Dotierstoff vom n-Typ, der erste Dotierstoff vom p-Typ und der zweite Dotierstoff vom p-Typ gemeinsam ausgeheilt werden.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung (1, 1a, 1b, 1c) nach einem der Ansprüche 10 bis 16, wobei der erste Dotierstoff vom n-Typ Protonen enthält, und der zweite Dotierstoff vom n-Typ Phosphor oder Arsen enthält.
DE102018215731.6A 2017-09-29 2018-09-17 Halbleitervorrichtung und Verfahren zum Herstellen derselben Active DE102018215731B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-191043 2017-09-29
JP2017191043A JP6824135B2 (ja) 2017-09-29 2017-09-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE102018215731A1 true DE102018215731A1 (de) 2019-04-04
DE102018215731B4 DE102018215731B4 (de) 2024-02-08

Family

ID=65727848

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018215731.6A Active DE102018215731B4 (de) 2017-09-29 2018-09-17 Halbleitervorrichtung und Verfahren zum Herstellen derselben

Country Status (4)

Country Link
US (1) US10593789B2 (de)
JP (1) JP6824135B2 (de)
CN (1) CN109585529B (de)
DE (1) DE102018215731B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6935731B2 (ja) * 2017-11-16 2021-09-15 株式会社デンソー 半導体装置
JP2020188168A (ja) * 2019-05-15 2020-11-19 トヨタ自動車株式会社 絶縁ゲート型バイポーラトランジスタ
CN113767477A (zh) 2019-10-17 2021-12-07 富士电机株式会社 半导体装置和半导体装置的制造方法
DE112020002227T5 (de) * 2019-12-17 2022-02-17 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7297709B2 (ja) 2020-03-19 2023-06-26 株式会社東芝 半導体装置及び半導体回路
JP7528628B2 (ja) * 2020-08-20 2024-08-06 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7488153B2 (ja) * 2020-09-03 2024-05-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7339933B2 (ja) * 2020-09-11 2023-09-06 株式会社東芝 半導体装置
JP7513554B2 (ja) * 2021-03-11 2024-07-09 株式会社東芝 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138172A (ja) 2011-11-30 2013-07-11 Denso Corp 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121052A (ja) 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP3352592B2 (ja) * 1996-05-16 2002-12-03 三菱電機株式会社 半導体装置およびその製造方法
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP3708057B2 (ja) 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
JP4415767B2 (ja) 2004-06-14 2010-02-17 サンケン電気株式会社 絶縁ゲート型半導体素子、及びその製造方法
JP4872190B2 (ja) * 2004-06-18 2012-02-08 トヨタ自動車株式会社 半導体装置
JP2006210606A (ja) * 2005-01-27 2006-08-10 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP5055907B2 (ja) * 2005-10-05 2012-10-24 サンケン電気株式会社 半導体装置
JP5052091B2 (ja) * 2006-10-20 2012-10-17 三菱電機株式会社 半導体装置
CN100459151C (zh) * 2007-01-26 2009-02-04 北京工业大学 具有内透明集电极的绝缘栅双极晶体管
US7842590B2 (en) 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
JP2011114027A (ja) 2009-11-24 2011-06-09 Toshiba Corp 電力用半導体装置
JP5582102B2 (ja) * 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
US8716746B2 (en) 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5880691B2 (ja) * 2012-03-30 2016-03-09 富士電機株式会社 半導体装置の製造方法
CN102945858B (zh) * 2012-11-29 2015-06-10 杭州士兰集成电路有限公司 具有场截止缓冲层的igbt器件及制造方法
JP6177154B2 (ja) * 2013-07-16 2017-08-09 株式会社東芝 半導体装置
WO2016147264A1 (ja) 2015-03-13 2016-09-22 三菱電機株式会社 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138172A (ja) 2011-11-30 2013-07-11 Denso Corp 半導体装置

Also Published As

Publication number Publication date
DE102018215731B4 (de) 2024-02-08
US20190103479A1 (en) 2019-04-04
CN109585529A (zh) 2019-04-05
JP2019067890A (ja) 2019-04-25
CN109585529B (zh) 2022-06-28
JP6824135B2 (ja) 2021-02-03
US10593789B2 (en) 2020-03-17

Similar Documents

Publication Publication Date Title
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102009002944B4 (de) Halbleitervorrichtung
DE102007015304B4 (de) Rückwärtsleitender (RC-) IGBT mit senkrecht angeordneter Ladungsträgerlebensdaueranpassung und Verfahren zur Herstellung eines rückwärtsleitenden IGBT
DE102008045488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
DE102006025958B3 (de) Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102005049506B4 (de) Vertikales Halbleiterbauelement
DE102012211544A1 (de) Halbleitervorrichtung
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102010039258A1 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102017201147A1 (de) Halbleitervorrichtung
DE102007030805A1 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011083230A1 (de) Halbleitervorrichtung
DE102004017723B4 (de) In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
DE102019216131A1 (de) Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE102020114595A1 (de) Halbleitervorrichtung
DE102021110549A1 (de) Halbleitervorrichtung
DE10240107B4 (de) Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
DE102020122405A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division