DE102011076243B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102011076243B4
DE102011076243B4 DE102011076243.4A DE102011076243A DE102011076243B4 DE 102011076243 B4 DE102011076243 B4 DE 102011076243B4 DE 102011076243 A DE102011076243 A DE 102011076243A DE 102011076243 B4 DE102011076243 B4 DE 102011076243B4
Authority
DE
Germany
Prior art keywords
region
semiconductor device
conductivity type
area
edge termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011076243.4A
Other languages
English (en)
Other versions
DE102011076243A1 (de
Inventor
Katsumi Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102011076243A1 publication Critical patent/DE102011076243A1/de
Application granted granted Critical
Publication of DE102011076243B4 publication Critical patent/DE102011076243B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung mit einem Halbleitersubstrat (1) mit einer ersten Hauptfläche und einer zweiten Hauptfläche, die einander gegenüberliegen, das einen aktiven Diodenbereich und einen Randabschlussbereich aufweist, die einander benachbart sind, einem ersten Bereich eines ersten Leitungstyps, der in dem aktiven Diodenbereich in dem Halbleitersubstrat (1) gebildet ist, einem zweiten Bereich (4) eines zweiten Leitungstyps, der an der ersten Hauptfläche des Halbleitersubstrats (1) in dem aktiven Diodenbereich so gebildet ist, dass er zusammen mit dem ersten Bereich eine Diode bildet, einem dritten Bereich des ersten Leitungstyps, der in dem Randabschlussbereich in dem Halbleitersubstrat (1) gebildet ist, und einem vierten Bereich (5) des zweiten Leitungstyps, der als Randabschluss dient und an der ersten Hauptfläche des Halbleitersubstrats (1) in dem Randabschlussbereich gebildet ist, wobei der erste Bereich und der dritte Bereich einen Driftbereich (10) des ersten Leitungstyps gemeinsam haben, der einen pn-Übergang mit dem vierten Bereich (5) bildet, der erste Bereich einen fünften Bereich (2) des ersten Leitungstyps aufweist, der eine höhere Dotierungskonzentration der Dotierstoffe des ersten Leitungstyps aufweist als der Driftbereich (10), und in dem Randabschlussbereich der Driftbereich (10) an der zweiten Hauptfläche gebildet ist und in dem aktiven Diodenbereich der fünfte Bereich (2) an der zweiten Hauptfläche gebildet ist, wobei die Halbleitervorrichtung weiter einen Inversleitungstypbereich (14) mit dem zweiten Leitungstyp aufweist, der angrenzend an den fünften Bereich (2) an der zweiten Hauptfläche des aktiven Diodenbereichs gebildet ist, wobei der erste Bereich einen sechsten Bereich (3) des ersten Leitungstyps enthält, der zwischen dem Driftbereich (10) und dem fünften Bereich (2) und dem Inversleitungstypbereich (14) angeordnet ist, eine niedrigere Dotierungskonzentration der Dotierstoffe des ersten Leitungstyps aufweist als der fünfte Bereich (2) und eine höhere Dotierungskonzentration der Dotierstoffe des ersten Leitungstyps aufweist als der Driftbereich (10).

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere auf eine Leistungshalbleitervorrichtung mit hoher Durchbruchsspannung, die mit einer Diode versehen ist.
  • DE 196 11 689 A1 beschreibt ein Halbleiterbauelement, bei dem eine Kathodenelektrode nicht mit der gesamten Hauptoberfläche eines Halbleitersubstrats verbunden ist, sondern selektiv mit einem Gebiet verbunden ist, welches im Wesentlichen einer Anodenelektrode gegenüberliegt. Wenn eine Durchlassspannung angelegt wird, ist daher ein elektrisches Feld, welches in dem Halbleitersubstrat gebildet wird, im Wesentlichen lediglich in einem Gebiet unmittelbar unter einer P-Typ-Diffusionsschicht verteilt und breitet sich kaum in ein Randgebiet aus, welches außerhalb des Gebiets positioniert ist. Da sich Ladungsträger kaum in das Randgebiet ausbreiten, wird einer Konzentration eines Gegenstroms während eines Ausschaltzustands in einem Randteil abgeholfen. Folglich wird eine Zerstörung während eines Ausschaltzustands durch eine Konzentration eines Gegenstroms verhindert oder gehemmt.
  • DE 10 2008 051 166 A1 beschreibt eine Halbleitervorrichtung mit einer Diode. Damit eine Konzentration des elektrischen Stroms auf einem äußeren Peripherieendabschnitt der Anode unterdrückt wird, ist kathodenseitig ein p-Diffusionsbereich gebildet, welcher einem um die Anode herum gebildeten Schutzring gegenüberliegt.
  • DE 10 2006 002 439 A1 beschreibt eine Halbleitervorrichtung mit einem Halbleitersubstrat, auf welchem eine Guardringregion eine Basisregion umgibt, wobei der der Basisregion am nächsten gelegene Bereich eine tiefergehende Dotierung aufweist als die Basisregion.
  • DE 2006 025 958 B3 beschreibt ein sanft schaltendes Halbleiterbaueelement mit hoher Robustheit, bei dem im Randbereich in einer Driftschicht eine Feldstoppzone zum Abbau eines elektrischen Feldes vorgesehen ist. Kathodenseitig wechseln sich n-Bereiche unterschiedlicher Dotierungskonzentration auf dem Rückseitenmetall ab.
  • DE 10 2010 028 978 A1 beschreibt eine Halbleitervorrichtung, die beispielsweise eine Spannung von 600 V oder mehr aushalten kann. Zur Verringerung des Vorwärtsspannungsabfalls wird die Dotierungskonzentration einer kathodenseitigen Schicht im Diodenbereich höher eingestellt als in einem Randbereich der Halbleitervorrichtung.
  • Ein Beispiel für die Leistungshalbleitervorrichtung kann ein Leistungsmodul hoher Durchbruchsspannung enthalten, das eine hohe Spannung aushalten kann, beispielsweise von größer gleich 600 V. Ein solches Leistungsmodul kann mit einem IGBT und einer Diode ausgerüstet sein.
  • JP 2009-283781 A beschreibt beispielsweise eine Halbleitervorrichtung, die mit einer Diode versehen ist, bei der auf einer Hauptfläche eines n-Halbleitersubstrats eine Anode gebildet ist und auf der anderen Hauptfläche eine Kathode gebildet ist. Die Anode ist ein p-Diffusionsbereich und die Kathode ist aus einer n-Dotierungsschicht super-hoher Konzentration und einer n-Dotierungsschicht hoher Konzentration gebildet. Ein Schutzring ist so gebildet, dass er diese Anode umgibt. Ein p-Diffusionsbereich auf der Kathodenseite ist in dem Bereich der Kathode gebildet, der dem Schutzring zugewandt ist.
  • Wenn eine Spannung in der Vorwärtsrichtung zwischen der Anodenelektrode und der Kathodenelektrode der oben beschriebenen Halbleitervorrichtung anliegt, wird die Diode in einen EIN-Zustand gebracht. In diesem Zustand werden eine Mehrzahl von Trägern in dem Halbleitersubstrat (Driftschicht) angesammelt. Anders ausgedrückt, werden Löcher von einem p-Diffusionsbereich aus in die Driftschicht injiziert, während Elektronen von einem n-Dotierungsbereich hoher Konzentration oder dergleichen aus in die Driftschicht injiziert werden. Wenn dagegen eine Spannung in der Rückwärtsrichtung zwischen der Anodenelektrode und der Kathodenelektrode anliegt, wird die Diode in einen AUS-Zustand gebracht. In diesem Zustand werden die Elektronen und die Löcher der Träger, die in der Driftschicht angesammelt sind, jeweils von der Kathodenelektrode und der Anodenelektrode abgeführt.
  • Da in diesem AUS-Zustand ein p-Diffusionsbereich auf der Kathodenseite gebildet wird, sinkt das Volumen des n-Bereichs auf der Kathodenseite. Das ermöglicht eine Verringerung der Stromkonzentration in dem äußeren Randende der Anode in dem AUS-Zustand. Anders ausgedrückt ist die Konzentration in dem Bereich in der Nähe des Schutzrings in dem AUS-Zustand verringert, was ein Ansteigen der Durchbruchsspannung in diesem Bereich bewirkt.
  • Bei der in JP 2009-283781 A beschriebenen Halbleitervorrichtung kann jedoch der Strom in der Vorwärtsrichtung sinken, der in dem EIN-Zustand durch den Hauptbereich in der Diode fließt (durch die Driftschicht, die zwischen die Anode und die Kathode eingebettet ist). Das bewirkt eine Verringerung der Dichte der Träger, die in der Driftschicht in dem EIN-Zustand angesammelt sind, was zu einem Sinken der Größe des Stroms führen kann, der im Wesentlichen durch die Diode fließen sollten.
  • Die vorliegende Erfindung wurde angesichts des oben beschriebenen Problems durchgeführt. Die Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung bereitzustellen, die einen Anstieg und einen Abfall in der Vorwärtsrichtung, der durch die Diode fließt, verhindert und ein Ansteigen der Durchbruchsspannung in der Nähe des Randabschlussbereichs, wie z. B. eines Schutzrings, während eines Erholungsvorgangs ermöglicht, bei dem die Diode aus dem EIN-Zustand in den AUS-Zustand geschaltet wird.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung gemäß Anspruch 1 und Anspruch 4.
  • Bei der Halbleitervorrichtung gemäß Anspruch 1, kann, während die Größe des Stroms, der durch den aktiven Bereich der Diode fließt, sichergestellt werden kann, ein Ansteigen der Stromdichte in dem Grenzbereich zwischen dem Randabschlussbereich und dem aktiven Diodenbereich unterdrückt werden, und auch eine thermische Zerstörung, die aus einer erhöhten Temperatur in diesem Grenzbereich resultiert, kann unterdrückt werden. Anders ausgedrückt wird die Durchbruchspannung in dem Grenzbereich erhöht.
  • Zusätzlich zu den oben beschriebenen Wirkungen ermöglicht die Halbleitervorrichtung gemäß Anspruch 1 oder 14 eine Verringerung einer in Vorwärtsrichtung abfallenden Spannung (VF) und eine Unterdrückung einer Schwingung während der Erholung.
  • Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • 1 ist eine schematische Darstellung einer Halbleitervorrichtung gemäß einer ersten Ausführungsform in der Draufsicht.
  • 2 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem ersten Beispiel der ersten Ausführungsform.
  • 3 ist eine schematische Schnittansicht der Bewegung von Trägern, wenn eine Spannung in Vorwärtsrichtung an die Halbleitervorrichtung von 2 angelegt ist.
  • 4 ist eine schematische Schnittansicht der Bewegung von Trägern, wenn eine Spannung in Rückwärtsrichtung an die Halbleitervorrichtung von 2 angelegt ist.
  • 5 ist eine schematische Schnittansicht der Bewegung von Trägern, wenn eine Spannung in Vorwärtsrichtung an die Halbleitervorrichtung von 2 als Vergleichsbeispiel angelegt ist.
  • 6 ist eine schematische Schnittansicht der Bewegung von Trägern, wenn eine Spannung in Rückwärtsrichtung an die Halbleitervorrichtung von 2 als Vergleichsbeispiel angelegt ist.
  • 7 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem zweiten Beispiel der ersten Ausführungsform.
  • 8 ist eine schematische Schnittansicht der Bewegung von Trägern, wenn eine Spannung in Vorwärtsrichtung an die Halbleitervorrichtung von 7 angelegt ist.
  • 9 ist eine schematische Schnittansicht der Bewegung von Trägern, wenn eine Spannung in Rückwärtsrichtung an die Halbleitervorrichtung von 7 angelegt ist.
  • 10 ist ein Diagramm, das ein Beispiel für eine Beziehung zwischen sowohl VF als auch einer Stoßspannung Vstoß bei der Nennstromdichte und einem Verhältnis einer Breite Wp eines p-Bereichs zu einer Breite Wc einer n+-Schicht und eines p-Bereichs bei der Halbleitervorrichtung von 7 zeigt.
  • 11 ist ein Diagramm, das ein Beispiel der Erholungseigenschaften der Diode zeigt, wenn ein Verhältnis der Breite Wp des p-Bereichs zu der Breite Wc der n+-Schicht und des p-Bereichs in 7 0% ist.
  • 12 ist ein Diagramm, das ein Beispiel der Erholungseigenschaften der Diode zeigt, wenn ein Verhältnis der Breite Wp des p-Bereichs zu der Breite Wc der n+-Schicht und des p-Bereichs in 7 10% ist.
  • 13 ist ein Diagramm, das ein Beispiel der Erholungseigenschaften der Diode zeigt, wenn ein Verhältnis der Breite Wp des p-Bereichs zu der Breite Wc der n+-Schicht und des p-Bereichs in 7 20% ist.
  • 14 ist ein Diagramm, das ein Beispiel der Erholungseigenschaften der Diode zeigt, wenn ein Verhältnis der Breite Wp des p-Bereichs zu der Breite Wc der n+-Schicht und des p-Bereichs in 7 50% ist.
  • 15 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem dritten Beispiel der ersten Ausführungsform.
  • 16 ist eine schematische Schnittansicht der Bewegung von Trägern, wenn eine Spannung in Vorwärtsrichtung an die Halbleitervorrichtung von 15 angelegt ist.
  • 17 ist eine schematische Schnittansicht der Bewegung von Trägern, wenn eine Spannung in Rückwärtsrichtung an die Halbleitervorrichtung von 15 angelegt ist.
  • 18 ist ein Diagramm einer Schaltung, die für die Simulation zum Messen der Erholungseigenschaften verwendet wird.
  • 19 ist ein Diagramm, das ein Beispiel der Simulation des Signalverlaufs der Erholungseigenschaften bei der Diode des Vergleichbeispiels in 18 zeigt.
  • 20 ist eine schematische Schnittansicht, die die Ergebnisse der Simulation der Stromdichteverteilung während der Erholung in dem Modell der Halbleitervorrichtung des Vergleichsbeispiels zeigt.
  • 21 ist eine schematische Schnittansicht, die die Ergebnisse der Simulation der Temperaturverteilung während der Erholung in dem Modell der Halbleitervorrichtung der ersten Ausführungsform zeigt.
  • 22 ist eine schematische Schnittansicht, die die Ergebnisse der Simulation der Stromdichteverteilung während der Erholung in dem Modell der Halbleitervorrichtung des Vergleichsbeispiels zeigt.
  • 23 ist eine schematische Schnittansicht, die die Ergebnisse der Simulation der Temperaturverteilung während der Erholung in dem Modell der Halbleitervorrichtung der ersten Ausführungsform zeigt.
  • 24 ist ein Diagramm, das die Konzentration von Elektronen im EIN-Zustand in dem Bereich zeigt, der sich von Punkt C in 20 aus in die Tiefenrichtung erstreckt.
  • 25 ist ein Diagramm, das die Konzentration von Löchern im EIN-Zustand in dem Bereich zeigt, der sich von Punkt C in 20 aus in die Tiefenrichtung erstreckt.
  • 26 ist ein Diagramm, das die Konzentration von Elektronen im EIN-Zustand in dem Bereich zeigt, der sich von Punkt B in 20 aus in die Tiefenrichtung erstreckt.
  • 27 ist ein Diagramm, das die Konzentration von Löchern im EIN-Zustand in dem Bereich zeigt, der sich von Punkt B in 20 aus in die Tiefenrichtung erstreckt.
  • 28 ist ein Diagramm, das die Konzentration von Elektronen im Erholungszustand in dem Bereich zeigt, der sich von Punkt B in 20 aus in die Tiefenrichtung erstreckt.
  • 29 ist ein Diagramm, das die Konzentration von Löchern im Erholungszustand in dem Bereich zeigt, der sich von Punkt B in 20 aus in die Tiefenrichtung erstreckt.
  • 30 ist ein Diagramm, das eine Beziehung zwischen der Trägerlebensdauer in einem Randabschlussbereich und der höchsten Temperatur in der Halbleitervorrichtung zeigt.
  • 31 ist ein Diagramm, das ein Beispiel der Simulation des Signalverlaufs der Schwingungseigenschaften während der Erholung bei der Diode des bekannten Beispiels und der Beispiele zeigt.
  • 32 ist ein Diagramm, das einen Vergleich der VF-EREC-Abwägungseigenschaften bei der Diode des Vergleichbeispiels und der Beispiele zeigt.
  • 33 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem ersten Beispiel einer zweiten Ausführungsform.
  • 34 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem zweiten Beispiel der zweiten Ausführungsform.
  • 35 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem dritten Beispiel der zweiten Ausführungsform.
  • 36 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem ersten Beispiel einer dritten Ausführungsform.
  • 37 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem zweiten Beispiel der dritten Ausführungsform.
  • 38 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem dritten Beispiel der dritten Ausführungsform.
  • 39 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem vierten Beispiel der dritten Ausführungsform.
  • 40 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem fünften Beispiel der dritten Ausführungsform.
  • 41 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem sechsten Beispiel der dritten Ausführungsform.
  • 42 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem ersten Beispiel einer vierten Ausführungsform.
  • 43 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem zweiten Beispiel der vierten Ausführungsform.
  • 44 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem dritten Beispiel der vierten Ausführungsform.
  • 45 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem vierten Beispiel der vierten Ausführungsform.
  • 46 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem fünften Beispiel der vierten Ausführungsform.
  • 47 ist eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem sechsten Beispiel der vierten Ausführungsform.
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben.
  • Mit Bezug auf 1 enthält die Halbleitervorrichtung (Diode) gemäß der vorliegenden Ausführungsform einen aktiven Diodenbereich und einen Randabschlussbereich. Der Randabschlussbereich umgibt den aktiven Diodenbereich in der Draufsicht gesehen.
  • 2 ist eine Schnittansicht entlang einer Linie II-II in 1. Mit Bezug auf 2 enthält die Halbleitervorrichtung gemäß einem ersten Beispiel der vorliegenden Ausführungsform ein Halbleitersubstrat 1. Das Halbleitersubstrat 1 besteht beispielsweise aus einem Einzelkristall von Silizium, hat eine erste Hauptfläche und eine zweite Hauptfläche, die einander gegenüber liegen, und weist den aktiven Diodenbereich und den Randabschlussbereich, wie oben beschrieben, auf.
  • In dem aktiven Diodenbereich sind ein Bereich (erster Bereich) einer n-Typs (ersten Leitungstyps) und ein Bereich (zweiter Bereich) eines p-Typs (zweiten Leitungstyps) so verbunden, dass sie eine pn-Übergangsdiode bilden. Insbesondere sind eine n–-Driftschicht 10 (Driftbereich), eine n+-Schicht 2 (fünfter Bereich) und eine n-Schicht 3 (sechster Bereich) als n-Bereich bereitgestellt.
  • Weiter ist die n–-Driftschicht 10 innerhalb des Halbleitersubstrats 1 gebildet und entspricht einem Hauptbereich des Halbleitersubstrats 1. Die n+-Schicht 2 ist so gebildet, dass sie sich von der zweiten Hauptfläche (der Hauptfläche auf der Unterseite) bis zu einer vorbestimmten Tiefe in dem Halbleitersubstrat 1 erstreckt, und die n-Schicht 3 ist so gebildet, dass sie auf der n+-Schicht 2 angeordnet ist, genauer gesagt zwischen der n–-Driftschicht 10 und der n+-Schicht 2.
  • Das Bilden der n+-Schicht 2 bewirkt eine Verringerung des Werts des Kontaktwiderstands zu einer Kathodenelektrode 29. Weiter ist die n-Schicht 3 zwischen der n–-Driftschicht 10 und der n+-Schicht 2 gebildet, was es der n-Schicht 3 ermöglicht, als Pufferschicht zwischen der n–-Driftschicht 10 und der n+-Schicht 2 zu wirken.
  • Weiter hat das Halbleitersubstrat 1 einen p-Bereich 4 als Bereich eines p-Typs (zweiter Bereich). Der p-Bereich 4 ist so gebildet, dass er sich von der ersten Hauptfläche (der Hauptfläche auf der Oberseite) aus bis zu einer Tiefe von beispielsweise 1,0 bis 10,0 μm in das Halbleitersubstrat 1 erstreckt.
  • Der Spitzenwert der Dotierungskonzentration der n-Schicht 3 ist größer als der Spitzenwert der Dotierungskonzentration der n–-Driftschicht 10. Weiter ist der Spitzenwert der Dotierungskonzentration der n+-Schicht 2 größer als der Spitzenwert der Dotierungskonzentration der n-Schicht 3.
  • Die n–-Driftschicht 10 hat beispielsweise eine Konzentration von 1 × 1012 – 1 × 1015 cm–3, und die n-Schicht 3 hat eine Spitzenkonzentration von 1 × 1016 – 1 × 1017 cm–3. Es sei angemerkt, dass die Spitzenkonzentration die höchste Konzentration in dem betreffenden Bereich bedeutet. Weiter hat die n+-Schicht 2 eine Oberflächenkonzentration (Dotierungskonzentration an der Grenzfläche zwischen der n+-Schicht 2 und der Kathodenelektrode 29) von 1 × 1018 – 1 × 1020 cm–3, der p-Bereich 4 hat eine Oberflächenkonzentration der p-Dotierungen von 1 × 1016 – 1 × 1018 cm–3. Weiter hat die n-Schicht 3 eine Tiefe von 20,0–30,0 μm, und die n+-Schicht 2 hat eine Tiefe von 0,5–5,0 μm.
  • Jeder Bereich, der das Halbleitersubstrat bildet, hat die oben beschriebene Dotierungskonzentration, was es dem aktiven Diodenbereich ermöglicht, als pn-Übergangsdiode zu wirken.
  • In dem Randabschlussbereich sind ein n-Bereich (der dritte Bereich) und ein p-Bereich (der vierte Bereich) gebildet. Insbesondere enthält der Randabschlussbereich die n–-Driftschicht 10, die n+-Schicht 2, die n-Schicht 3 sowie einen n+-Bereich 11 als n-Bereich. Deren Anordnung ist dieselbe wie diejenige in dem aktiven Diodenbereich. Weiter enthält er auch einen p-Bereich als Bereich vom p-Typ (vierter Bereich). Dieser p-Bereich 5 ist ein Bereich, der als Schutzring als Randabschluss dient.
  • Der Randabschlussbereich entspricht einem Bereich, der angeordnet ist, um eine Verringerung der Durchbruchsspannung der Halbleitervorrichtung zu unterdrücken. Insbesondere wenn der aktive Diodenbereich in einen AUS-Zustand gebracht wird, wird eine Verarmungsschicht, die sich in 1 in der lateralen (seitlichen) Richtung erstreckt, in der n–-Driftschicht 10 in dem Randabschlussbereich gebildet, wodurch die Durchbruchsspannung der Halbleitervorrichtung erhöht wird.
  • Um die Funktion des Randabschlussbereichs wie oben beschrieben zu erzielen, liegt die p-Dotierungskonzentration in dem p-Bereich 5 des Randabschlussbereichs vorzugsweise im Bereich von 1 × 1016 – 1 × 1018 cm–3. Es ist jedoch vorzuziehen, dass die n–-Driftschicht 10, die n+-Schicht 2 und die n-Schicht 3 in dem Randabschlussbereich jeweils dieselbe Dotierungskonzentrationsverteilung aufweisen wie die n–-Driftschicht 10, die n+-Schicht 2 und die n-Schicht 3 in dem aktiven Diodenbereich. Anders ausgedrückt, wird beispielsweise die n–-Driftschicht 10 sowohl von dem n-Bereich des aktiven Diodenbereichs als auch von dem des Randabschlussbereichs gemeinsam genutzt. In ähnlicher Weise werden auch die n+-Schicht 2 und n-Schicht 3 von dem n-Bereich des aktiven Diodenbereichs und dem des Randabschlussbereichs gemeinsam genutzt.
  • Bei der in 2 gezeigten Halbleitervorrichtung ist eine Trägerlebensdauer τGR in der n–-Driftschicht 10 des Randabschlussbereichs kürzer als eine Trägerlebensdauer τcell in der n–Driftschicht 10 des aktiven Diodenbereichs. Die hier genannte Trägerlebensdauer der n–-Driftschicht 10 entspricht einer Zeitspanne von der Zeit, zu der Träger (Elektronen und Löcher) in die n–-Driftschicht 10 fließen, bis zu der Zeit, zu der die Träger verschwinden.
  • Insbesondere ist die Anzahl von Kristalldefekten pro Volumeneinheit in den Kristallen, die die n–-Driftschicht 10 in dem Randabschlussbereich bilden, größer als die Anzahl von Kristalldefekten pro Volumeneinheit in den Kristallen, die die n–Driftschicht 10 in dem aktiven Diodenbereich bilden. Um diesen Aufbau zu erzielen, wird ein Partikelstrahl nur auf die n–-Driftschicht 10 in dem Randabschlussbereich aufgebracht.
  • Für diesen Partikelstrahl können beispielsweise ein Elektronenstrahl, Protonen, Helium und dergleichen verwendet werden. In diesem Fall wird beispielsweise eine Maske, die mit Edelstahl und dergleichen beschichtet ist, verwendet, um zu bewirken, dass der Partikelstrahl nicht auf den aktiven Diodenbereich aufgebracht wird, sondern nur auf den Randabschlussbereich.
  • Demzufolge treten Kristalldefekte nur in der n–-Driftschicht 10 des Randabschlussbereichs auf. Diese Kristalldefekte führen zu einem Rekombinationszentrum von Elektronen und Löchern, die in die n–-Driftschicht 10 in dem Randabschlussbereich fließen. Daher ist die Trägerlebensdauer τGR in der n–-Driftschicht 10 des Randabschlussbereichs kleiner als die Trägerlebensdauer τcell in der n–-Driftschicht 10 des aktiven Diodenbereichs.
  • Vorzugsweise ist der Durchschnittswert der Trägerlebensdauer τGR in der n–-Driftschicht 10 des Randabschlussbereichs kleiner gleich 1,0 μs. In diesem Fall ist der Durchschnittswert der Trägerlebensdauer τcell in der n–-Driftschicht 10 des aktiven Diodenbereichs vorzugsweise größer als 1,0 μs.
  • Eine Anodenelektrode 20 ist auf der ersten Hauptfläche des Halbleitersubstrats 1 gebildet. Die Anodenelektrode 20 besteht beispielsweise aus einem auf Aluminium basierenden Metallmaterial und ist auf den p-Bereichen 4 und 5 gebildet, von denen jeder als Anode dient. Oxidschichten 24, 25 und 26 sind in dem Bereich gebildet, der zwischen benachbarten Anodenelektroden 20 liegt. Vorzugsweise ist die Oxidschicht 24 beispielsweise eine Siliziumoxidschicht, während die Oxidschicht 25 beispielsweise ein Oxidschicht ist, die mit Fremdstoffen dotiertes Silikatglas enthält. Auch wenn die Oxidschicht 26 aus demselben Material besteht wie die Oxidschicht 24, hat die Oxidschicht 26 vorzugsweise eine geringere Dicke als die Oxidschicht 24. Weiter sind Passivierungsschichten 27 und 28 so gebildet, dass sie die Anodenelektrode 20 und die Oxidschicht 25 bedecken. Vorzugsweise besteht die Passivierungsschicht 27 aus einer Siliziumoxidschicht oder eine Siliziumnitridschicht, während die Passivierungsschicht 28 beispielsweise eine Schicht auf der Basis eines Polyimidharzes ist.
  • Eine Kathodenelektrode 29 ist auf der zweiten Hauptfläche des Halbleitersubstrats 1 (auf der n+-Schicht 2 als Kathode) gebildet. Die Kathodenelektrode 29, die beispielsweise aus einem auf Aluminium basierenden Metallmaterial besteht, kann eine mehrlagigen Aufbau aufweisen, der beispielsweise aus einer dünnen Goldschicht und einer dünnen Aluminiumschicht besteht.
  • Es werden nun die Funktionen und Wirkungen der vorliegenden Halbleitervorrichtung beschrieben. Mit Bezug auf 3 werden in dem EIN-Zustand, in dem eine hohe Spannung in Vorwärtsrichtung zwischen der Anodenelektrode 20 und der Kathodenelektrode 29 der vorliegenden Halbleitervorrichtung anliegt, eine Mehrzahl von Trägern in der n–-Driftschicht 10 des aktiven Diodenbereichs angesammelt. Anders ausgedrückt werden Löcher von dem p-Bereich 4 in die n–-Driftschicht 10 injiziert, während Elektroden von der n-Schicht 3 in die n–-Driftschicht 10 injiziert werden. Löcher, die von dem p-Bereich 4 in die n–-Driftschicht 10 injiziert werden, fließen teilweise in die n–-Driftschicht 10 in dem Randabschlussbereich. Elektronen, die von der n-Schicht 3 in die n–-Driftschicht 10 in dem Randabschlussbereich injiziert werden, fließen teilweise zu der n–-Driftschicht 10 in dem aktiven Diodenbereich. Demzufolge fließt in dem Zustand, in dem eine Spannung in der Vorwärtsrichtung anliegt, ein Strom durch den aktiven Diodenbereich.
  • In diesem Fall hat der Randabschlussbereich eine n–-Driftschicht 10, die eine größere Anzahl von Kristalldefekten und eine kürzere Lebensdauer aufweist als die n–-Driftschicht 10 des aktiven Diodenbereichs. Dementsprechend werden Elektronen und Löcher, die in die n–-Driftschicht 10 in dem Randabschlussbereich fließen, miteinander rekombiniert und verschwinden plötzlich verglichen mit den Elektronen und Löchern, die in die n–-Driftschicht 10 in dem aktiven Diodenbereich fließen.
  • Mit Bezug auf 4 wird die Diode, wenn eine hohe Spannung in der Rückwärtsrichtung zwischen der Anodenelektrode 20 und der Kathodenelektrode 29 der vorliegenden Halbleitervorrichtung anliegt, von dem oben beschriebenen EIN-Zustand in einen AUS-Zustand gebracht. Dann werden Elektronen und Löcher der Träger, die in der n–-Driftschicht 10 angesammelt sind, jeweils von der Kathodenelektrode 29 und der Anodenelektrode 20 abgeführt.
  • Die meisten Träger, die in dem EIN-Zustand in die n–-Driftschicht 10 in dem Randabschlussbereich fließen, verschwinden jedoch. Dementsprechend ist beim Schalten in den AUS-Zustand die Menge der Träger, die aus der n–-Driftschicht 10 in dem Randabschlussbereich in die Kathodenelektrode 29 und die Anodenelektrode 20 in dem aktiven Bereich fließen, verringert. Das wird beschrieben, indem als Vergleichsbeispiel auf eine normale Halbleitervorrichtung Bezug genommen wird, bei der die Trägerlebensdauer der n–-Driftschicht 10 in dem Randabschlussbereich nicht verringert ist.
  • Die Halbleitervorrichtung in den 5 und 6 unterscheidet sich von der Halbleitervorrichtung in den 2 bis 4 lediglich darin, dass die Trägerlebensdauer in der n–-Driftschicht 10 in dem Randabschlussbereich nicht verringert ist. Andere Aufbauten sind dieselben wie die in der Halbleitervorrichtung der 2 bis 4.
  • Mit Bezug auf 5 werden in dem EIN-Zustand, in dem eine hohe Spannung in der Vorwärtsrichtung zwischen der Anodenelektrode 20 und der Kathodenelektrode 29 der vorliegenden Halbleitervorrichtung anliegt, eine Mehrzahl von Trägern in der n–-Driftschicht 10 des aktiven Diodenbereichs angesammelt. Die Träger, die in die n–-Driftschicht 10 in dem Randabschlussbereich der Halbleitervorrichtung in 5 fließen, werden eher angesammelt als die Elektronen und Löcher, die in n–-Driftschicht 10 in dem Randabschlussbereich der Halbleitervorrichtung in 2 bis 4 fließen.
  • Mit Bezug auf 6 fließen beim Schalten aus dem oben beschriebenen EIN-Zustand in einen AUS-Zustand die Mehrzahl von Trägern, die in der n–-Driftschicht 10 in den Randabschlussbereich angesammelt sind, zu dem aktiven Diodenbereich. Dieser Fluss von Trägern bewirkt ein Ansteigen der Stromdichte in dem Grenzbereich zwischen dem aktiven Diodenbereich und dem Randabschlussbereich, was zu einer Stromkonzentration insbesondere in dem Bereich führt, der in 6 von einem gestrichelten Kreis umgeben ist (das äußere Randende der Anode). Demzufolge kann eine thermische Zerstörung, die sich aus einer erhöhten Temperatur ergibt, in diesem Bereich auftreten.
  • Bei der Halbleitervorrichtung der vorliegenden Ausführungsform ist jedoch, wie in 4 gezeigt, die Menge der Träger, die in der n–-Driftschicht 10 in dem Randabschlussbereich angesammelt sind, wenn der Erholungsvorgang des Schaltens aus dem EIN-Zustand in den AUS-Zustand durchgeführt wird, relativ gering. Demzufolge ist die Menge der Träger, die von dem Randabschlussbereich in den aktiven Diodenbereich fließen, relativ gering. Das ermöglicht ein Unterdrücken des Anstiegs der Stromdichte und ein Unterdrücken einer thermischen Zerstörung, die durch eine erhöhte Temperatur in dem Grenzbereich zwischen dem Randabschlussbereich und dem aktiven Diodenbereich bewirkt wird. Demzufolge kann der sichere Betriebsbereich (SOA, Save Operating Area), in dem die Diode sicher arbeitet, zur Zeit der Erholung des aktiven Diodenbereichs erweitert werden.
  • Andererseits kann in dem aktiven Diodenbereich eine normale Größe des Stroms ohne Unterdrückung eines Ansteigens der Stromdichte aufgebracht werden. Das liegt daran, dass der Vorgang zum Verkürzen der Trägerlebensdauer in der n–-Driftschicht 10 in dem aktiven Diodenbereich nicht durchgeführt wird. Anders ausgedrückt wirken die Träger, die in dem EIN-Zustand von der n-Schicht 3 und dem p-Bereich 4 aus in die n–-Driftschicht 10 fließen, so, dass sie einen normalen Gleichrichterbetrieb durch die an den aktiven Diodenbereich angelegte Spannung bewirken.
  • Wie oben beschrieben, ermöglicht die Halbleitervorrichtung, dass die Größe des Stroms, der durch den aktiven Bereich der Diode fließt, erhalten bleibt, und sie ermöglicht auch das Unterdrücken eines Ansteigens der Stromdichte in dem Grenzbereich zwischen dem Randabschlussbereich und dem aktiven Diodenbereich, wodurch eine thermische Zerstörung unterdrückt wird, die sich aus einer erhöhten Temperatur in diesem Grenzbereich ergibt. Anders ausgedrückt, wird die Durchbruchsspannung während des Erholungsvorgangs der Diode erhöht.
  • Es wird nun eine Halbleitervorrichtung gemäß einem zweiten Beispiel der vorliegenden Ausführung beschrieben, die sich von der Halbleitervorrichtung in 2 bis 4 unterscheidet.
  • Mit Bezug auf 7 unterscheidet sich die Halbleitervorrichtung gemäß dem zweiten Beispiel der vorliegenden Ausführungsform in dem Kathodenaufbau von der Halbleitervorrichtung des ersten Beispiels. Insbesondere sind die n+-Schicht 2 (der fünfte Bereich) und die n-Schicht 3 (der sechste Bereich) nur in dem aktiven Diodenbereich gebildet. Weiter sind die n+-Schicht 2 und ein p-Bereich 14 (ein Bereich umgekehrten Leitungstyps des zweiten Leitungstyps) der ein Bereich vom p-Typ ist, in der Draufsicht abwechselnd angrenzend aneinander angeordnet. Die zweite Hauptfläche des Randabschlussbereichs ist durch die n–-Driftschicht 10 gebildet.
  • Die Oberflächenkonzentration der n-Schicht 3 ist 1 × 1016 – 1 × 1017 cm–3. Weiter ist die Oberflächenkonzentration der n+-Schicht 2 1 × 1019 – 1 × 1020 cm–3. Die p-Dotierungskonzentration in dem p-Bereich 14 ist 1 × 1017 – 1 × 1019 cm–3. Die Tiefe der n-Schicht 3 ist 1,5–3,0 μm, während die Tiefe sowohl der n+-Schicht 2 als auch des p-Bereichs 14 0,2–1,0 μm beträgt. Die Dotierungskonzentration in allen anderen Bereichen ist dieselbe wie bei der Halbleitervorrichtung in 2.
  • Die Halbleitervorrichtung in 7 ist nicht dem Vorgang zum Verkürzen der Trägerlebensdauer der n–-Driftschicht 10 in dem Randabschlussbereich unterworfen wie die Halbleitervorrichtung von 2–4. Der oben beschriebene Vorgang kann aber auch bei der Halbleitervorrichtung in 7 durchgeführt werden.
  • Außer dem oben beschriebenen Aufbau ist der Aufbau des zweiten Beispiels derselbe wie der des ersten Beispiels. Daher sind die Komponenten in 7, die mit denen im ersten Beispiel identisch sind, durch dieselben Bezugszeichen gekennzeichnet, und ihre Beschreibung wird nicht wiederholt.
  • Nun werden die Funktionen und Wirkungen der vorliegenden Halbleitervorrichtung im Vergleich zu denjenigen von 5 und 6 beschrieben.
  • Mit Bezug auf 8 werden in dem EIN-Zustand, in dem eine hohe Spannung in Vorwärtsrichtung zwischen der Anodenelektrode 20 und der Kathodenelektrode 20 der vorliegenden Halbleitervorrichtung anliegt, eine Mehrzahl von Trägern in der n–-Driftschicht 10 in dem aktiven Diodenbereich angesammelt. Anders ausgedrückt werden Löcher von dem p-Bereich 4 aus in die n–-Driftschicht 10 injiziert, während Elektroden von der n-Schicht 3 aus in die n–-Driftschicht 10 injiziert werden. Die Löcher, die von dem p-Bereich 4 aus in die n–-Driftschicht 10 injiziert werden, fließen teilweise zu der n–-Driftschicht 10 in dem Randabschlussbereich. Die Elektronen, die von der n-Schicht 3 aus in die n–-Driftschicht 10 in dem Randabschlussbereich injiziert werden, fließen teilweise zu der n–-Driftschicht 10 in dem aktiven Diodenbereich. Demzufolge fließt durch den aktiven Diodenbereich in dem Zustand, in dem eine Spannung in der Vorwärtsrichtung angelegt ist, ein Strom.
  • In diesem Fall ist auf der zweiten Hauptflächenseite des Randabschlussbereichs beispielsweise die n–-Driftschicht 10 mit einer relativ niedrigen Dotierungskonzentration verglichen mit denjenigen der n-Schicht 3 und der n+-Schicht 2 mit der Katodenelektrode 29 verbunden. Das bewirkt beispielsweise verglichen mit dem Fall in 5, bei dem die n-Schicht 3 und dergleichen auf der zweiten Hauptflächenseite des Randabschlussbereichs angeordnet sind, eine Verringerung der Menge an Elektronen, die von der Seite der Kathodenelektrode 29 aus in der n–-Driftschicht 10 zu der Seite der Anodenelektrode hin bewegen. Das führt auch zu einer Verringerung der Menge an Elektronen, die von der Seite der Kathodenelektrode in 29 in dem Randabschlussbereich aus zu der Seite der Anodenelektrode 20 in dem aktiven Diodenbereichs fließen.
  • Mit Bezug auf 9 wird die Diode, wenn eine hohe Spannung in der Rückwärtsrichtung zwischen der Anodenelektrode 20 und der Kathodenelektrode 29 der vorliegenden Halbleitervorrichtung angelegt, von dem oben beschriebenen EIN-Zustand in einem AUS-Zustand gebracht. In diesem Fall werden Elektronen und Löcher in den Trägern, die in der n–-Driftschicht 10 angesammelt sind, jeweils von der Kathodenelektrode 29 und der Anodenelektrode 20 abgeführt.
  • Verglichen mit 6 ist jedoch die Menge an Trägern verringert, die durch den Grenzbereich zwischen dem Randabschlussbereich und dem aktiven Diodenbereich hin und her fließen. Das liegt daran, dass die Menge an Elektronen, die in dem EIN-Zustand von der Seite der Kathodenelektrode 29 in dem Randabschlussbereich aus zu der Seite der Anodenelektrode 20 in dem aktiven Diodenbereich fließen, relativ gering ist.
  • Demzufolge ist es verglichen mit der Halbleitervorrichtung von 5 und 6 möglich, ein Ansteigen der Stromdichte zu verringern und auch eine thermische Zerstörung zu unterdrücken, die sich aus einer erhöhten Temperatur in dem Grenzbereich zwischen dem Randabschlussbereich und dem aktiven Diodenbereich ergibt. Anders ausgedrückt, wird die Durchbruchsspannung während des Erholungsvorgangs der Diode erhöht. Weiter kann der sichere Betriebsbereich (SOA), in dem die Diode sicher arbeitet, zur Zeit der Erholung, während der der aktive Diodenbereich von einem EIN-Zustand in einen AUS-Zustand gebracht wird, erweitert sein.
  • Andererseits ist der p-Bereich 14, in den Elektronen kaum injiziert werden, in der Kathode des aktiven Diodenbereichs gebildet. Die n+-Schicht 2, in die eine Mehrzahl von Elektronen injiziert werden kann, ist jedoch angrenzend an die p-Schicht gebildet. Dementsprechend gibt es wenig Einfluss auf die Größe des Stroms, der in dem EIN-Zustand und dem AUS-Zustand durch n–-Driftschicht 10 in dem aktiven Diodenbereich fließt. Daher kann die normale Funktion der Diode in dem aktiven Diodenbereich sichergestellt sein.
  • Weiter sind die n+-Schicht 2 und der p-Bereich 14 als Kathode in dem aktiven Diodenbereich des vorliegenden Beispiels bereitgestellt. Das bewirkt eine Verringerung eines Vorwärtsspannungsabfalls (VF), wodurch eine Schwingung während der Erholung unterdrückt wird, was im Folgenden im Detail beschrieben wird.
  • Mit Bezug wieder auf 7 werden bei dem Diodenaufbau des vorliegenden Beispiels während des Erholungsphänomens Löcher von dem p-Bereich 14 aus injiziert, was eine Erhöhung der Löcherkonzentration auf der Kathodenseite bewirkt, beispielsweise verglichen mit der Löcherkonzentration auf der Kathodenseite in dem Diodenaufbau des in 5 gezeigten Vergleichsbeispiels.
  • Demzufolge ist das elektrische Feld auf der Kathodenseite in der vorliegenden Ausführungsform verglichen mit den Vergleichsbeispiel verringert, was eine Unterdrückung der Ausbreitung der Verarmungsschicht von dem Übergang aus, der als Hauptübergang zwischen dem p-Bereich 4 und der n–-Driftschicht 10 dient, zu der Kathodenseite hin ermöglicht. Demzufolge wird ein Schwingungsphänomen während der Erholung unterdrückt, was eine Erhöhung der SOA-Toleranz der Diode ermöglicht.
  • Auf diese Weise kann die Diode in 7 dazu dienen, eine Schwingung zu unterdrücken, indem sie eine Verringerung des elektrischen Felds bewirkt durch Injizieren von Löchern von dem p-Bereich 4 aus während des Erholungsphänomens (Unterdrückung der Ausbreitung der Verarmungsschicht). Demzufolge kann eine Dicke t3 der n–-Driftschicht 10 verringert sein, wodurch die Abwägungseigenschaften zwischen einem Erholungsverlust EREC und VF verbessert werden, was anschließend mit Bezug auf die folgenden Gleichungen beschrieben wird.
  • Im Allgemeinen ist ein elektrischer Widerstand R der n–-Driftschicht 10 in dem EIN-Zustand durch die folgende Gleichung dargestellt: R ∝ t2/(2√(D·r2)) (1)
  • In diesem Fall stellt t eine Dicke der Driftschicht dar (= t3), D stellt einen Diffusionskoeffizienten dar und τ stellt eine Trägerlebensdauer in der n–-Driftschicht dar. Anders ausgedrückt steigt R, wenn t erhöht wird, mit dem Ergebnis, dass VF der Diode steigt. Demzufolge sind die Abwägungseigenschaften zwischen VF und EREC zur Seite der Verschlechterung hin verschoben. Anders ausgedrückt, können die VF-EREC-Abwägungseigenschaften verbessert werden, wenn t verkleinert wird.
  • Um VF und eine Stoßspannung Vstoß zu senken, die ein Spitzenwert einer Spannung VAK während der Erholung der Diode ist, wird ein Verhältnis der Fläche des p-Bereichs 14 zu der Fläche des aktiven Diodenbereichs (das Verhältnis einer Fläche Wp des p-Bereichs 14 zu einer Fläche Wc des Bereichs, der die n+-Schicht 2 und den p-Bereich 14 enthält) als wichtiger Parameter verwendet.
  • Hauptsächlich mit Bezug auf 10 bis 14 wurden, um die Korrelation (10) zwischen sowohl VF als auch der Stoßspannung Vstoß mit einem Breitenverhältnis Wp/Wc in 7 bis 9 zu überprüfen, unter verschiedenen Verhältnissen Wp/Wc Simulationen (z. B. 11 bis 14) durchgeführt für den Signalverlauf der Erholungseigenschaften (Änderung sowohl eines Stroms IA als auch einer Spannung VAK während der Erholung).
  • Demzufolge wird in dem Fall, in dem Wp 20% oder mehr der Breite Wc beträgt, d. h. wenn das Verhältnis der Fläche des p-Bereichs 14 zu dem Gesamtbereich aus der n+-Schicht 2 und dem p-Bereich 14 in 7 bis 9 20% oder mehr ist, die Schwingung während der Erholung unterdrückt, wodurch die Stoßspannung Vstoß beträchtlich verringert wird auf 3.300 V oder weniger, was einer Nennspannung entspricht.
  • Weiter sinkt VF stark, wenn die Breite Wp 95% der Breite Wc überschreitet, was den Betrieb der Diode behindert. Wenn die Breite Wp andererseits auf 95% oder weniger der Breite Wc eingestellt ist, d. h. das Verhältnis aus der Fläche des p-Bereichs 14 zu der Gesamtfläche der n+-Schicht 2 und dem p-Bereich 14 auf 95% oder weniger eingestellt ist, ist VF beträchtlich verringert.
  • Wie oben beschrieben kann ein ausgezeichneter Betrieb der Diode sichergestellt sein, während die Schwingung bei der Erholung unterdrückt wird, wenn die folgende Gleichung (2) erfüllt ist 20% ≤ Wp/Wc ≤ 95% (2)
  • Wenn die Gleichung (2) erfüllt ist und die Dicke t3 verringert wird, sinkt VF, während die Schwingung bei der Erholung unterdrückt ist.
  • Dementsprechend hat die Halbleitervorrichtung des zweiten Beispiels zusätzlich zu den Wirkungen der Halbleitervorrichtung des ersten Beispiels die Wirkung, dass VF verringert werden und die Schwingung bei der Erholung unterdrückt werden kann.
  • Es wird nun eine Halbleitervorrichtung gemäß einem dritten Beispiel der vorliegenden Erfindung beschrieben, die sich von der Halbleitervorrichtung in 7 bis 9 unterscheidet.
  • Mit Bezug auf 15 unterscheidet sich die Halbleitervorrichtung gemäß dem dritten Beispiel der vorliegenden Ausführungsform in dem Kathodenaufbau von der Halbleitervorrichtung des zweiten Beispiels. Insbesondere sind eine p-Schicht 14, die ein Bereich eines p-Typs ist (ein zweiter Bereich des umgekehrten Leitungstyps mit einem zweiten Leitungstyp) und eine n-Schicht 3, die ein Bereich eines n-Typs ist, in dem Randabschlussbereich bereitgestellt. Anders ausgedrückt, sind der p-Bereich 14 (der erste Bereich des umgekehrten Leitungstyps mit dem zweiten Leitungstyp) und die n-Schicht 3 in dem aktiven Diodenbereich so aufgebaut, dass sie sich zu dem Randabschlussbereich erstrecken.
  • Die Dotierungskonzentration und die Tiefe der p-Schicht 14 und der n-Schicht 3 in dem Randabschlussbereich sind dieselbe wie die Dotierungskonzentration und die Tiefe in jedem der p-Bereiche 14 und der n-Schicht 3 in der Halbleitervorrichtung in 7.
  • Außer dem oben beschriebenen Aufbau ist das dritte Beispiel annähernd identisch im Aufbau zu dem zweiten Beispiel. Daher sind die Komponenten in 15, die identisch zu denjenigen des zweiten Beispiels sind, durch dieselben Bezugszeichen gekennzeichnet, und ihre Beschreibung wird nicht wiederholt.
  • Es werden nun die Funktionen und Wirkungen der vorliegenden Halbleitervorrichtungen im Vergleich zu denen von 5 und 6 beschrieben.
  • Mit Bezug auf 16 fließt in dem EIN-Zustand, in dem eine hohe Spannung in der Vorwärtsrichtung zwischen der Anodenelektrode 20 und der Kathodenelektrode 29 der vorliegenden Halbleitervorrichtung anliegt, wie bei der Halbleitervorrichtung in den oben beschriebenen Beispielen 1 und 2 ein Strom durch den aktiven Diodenbereich.
  • In diesem Fall ist an der zweiten Hauptfläche des Randabschlussbereichs beispielsweise die p-Schicht 14 mit einer relativ geringen Elektronenkonzentration gegenüber der der n-Schicht 3 oder der n+-Schicht 2 mit der Kathodenelektrode 29 verbunden. Die p-Schicht 14 in dem Randabschlussbereichs ist gebildet zum Verhindern, dass Elektronen in dem EIN-Zustand von der Kathodenelektrode 29 in die n–-Driftschicht 10 der vorliegenden Halbleitervorrichtung fließen. Demzufolge ist die Menge an Elektronen verringert, die von der Seite der Kathodenelektrode 29 in dem Randabschlussbereich aus zu der Seite der Anodenelektrode 20 in dem aktiven Diodenbereich fließen.
  • Mit Bezug auf 17 wird die Diode, wenn eine hohe Spannung in der Rückwärtsrichtung zwischen der Anodenelektrode 20 und der Kathodenelektrode 29 der vorliegenden Halbleitervorrichtung anliegt, aus dem oben beschriebenen EIN-Zustand in einen AUS-Zustand gebracht. In diesem Fall werden Elektronen und Löcher in den Trägern, die in der n–-Driftschicht 10 angesammelt sind, jeweils von der Kathodenelektrode 29 und der Anodenelektrode 20 abgeführt. Wie in 9 gezeigt ist jedoch die Menge der Träger verringert, die durch den Grenzbereich zwischen dem Randabschlussbereich und dem aktiven Diodenbereich hin und her fließen.
  • Somit ermöglicht die Halbleitervorrichtung gemäß dem vorliegenden Beispiel ebenfalls eine Unterdrückung eines Ansteigens der Stromdichte und ein Unterdrücken einer thermischen Zerstörung, die sich aus einer erhöhten Temperatur in dem Grenzbereich zwischen dem Randabschlussbereich und dem aktiven Diodenbereich ergibt. Weiter kann der sichere Betriebsbereich (SOA), in dem die Diode sicher arbeitet, bei der Erholung erweitert sein, während der der aktive Diodenbereich aus einem EIN-Zustand in einen AUS-Zustand gebracht wird.
  • Außerdem ist der Aufbau der Kathode in dem aktiven Diodenbereich der Halbleitervorrichtung in dem vorliegenden Beispiel derselbe wie derjenige der Halbleitervorrichtung des zweiten Beispiels. Daher kann die normale Funktion der Diode in dem aktiven Diodenbereich sichergestellt sein.
  • Weiter sind die n+-Schicht 2 und der p-Bereich 14 als Kathode in dem aktiven Diodenbereich des vorliegenden Beispiels bereitgestellt. Das bewirkt eine Verringerung eines Vorwärtsspannungsabfalls (VF), wodurch die Schwingung während der Erholung wie bei der Halbleitervorrichtung des zweiten Beispiels unterdrückt wird.
  • Wie oben beschrieben hat die Halbleitervorrichtung des dritten Beispiels ähnliche Wirkungen wie die Halbleitervorrichtung des zweiten Beispiels.
  • Weiter ist in dem vorliegenden Beispiel eine n-Schicht 3 in dem Randabschlussbereich gebildet. Dementsprechend kann verhindert werden, dass die Verarmungsschicht sich von der Anodenseite aus zu der Kathodenseite hin ausdehnt und während der Erholung die p-Schicht 14 in 17 erreicht. Somit wird es möglich, eine Verringerung der Durchbruchsspannung der Halbleitervorrichtung durch eine Verarmungsschicht, die die p-Schicht 14 erreicht, zu unterdrücken.
  • Es werden nun Simulationsergebnisse erläutert, die den Betrieb der Halbleitervorrichtung in jedem der oben beschriebenen Beispiele veranschaulichen.
  • Mit Bezug auf 18 wurde die Simulation durchgeführt für eine Schaltung, die eine Diode mit einer Nennspannung von 3.300 V enthält, die herkömmlicherweise beispielsweise wie in 5 und 6 gezeigt verwendet wurde. Diese Schaltung enthält eine Diode DD, einen Transistor TR, der ein IGBT (insulated gate bipolar transistor, Bipolartransistor mit isoliertem Gate) ist, Spulen LM, LAK und LCE, Widerstände RL, RAK, RCE und RG, Leistungsversorgungen Vcc und VG und eine Stromquelle ION. Die Spule LM entspricht einer parasitären Induktivität, der Widerstand RG entspricht einem Gate-Widerstand des IGBT, und die Leistungsversorgung VG entspricht einer Gate-Spannung des IGBT. Weiter entsprechen die Spulen LAK und LCE jeweils einer Verdrahtungsimpedanz zur Anpassung zwischen den Messergebnissen und den Simulationsergebnissen. Weiter entsprechen die Widerstände RL, RAK und RCE jeweils einem mit der Verdrahtung zusammenhängenden Widerstand zur Anpassung zwischen den Messergebnissen und den Simulationsergebnissen. Die Simulationsergebnisse werden im Folgenden beschrieben.
  • Mit Bezug auf 19 wurde die Simulation durchgeführt mit Bezug auf den Signalverlauf der Erholungseigenschaften, d. h. die Änderung der Spannung VAK und einer Stromdichte JA während der Erholung, in der Schaltung, die die bekannte Diode enthält. Die Figur zeigt auch eine Spannung VAK1 und eine Stromdichte JA1 der Diode DD (s. 18).
  • Es sei angemerkt, dass die Breite des aktiven Diodenbereichs (beispielsweise die Breite in der Horizontalrichtung in 2) und die Breite des Randabschlussbereichs in der Simulation jeweils auf 2.800 μm eingestellt waren. Weiter waren die Simulationsbedingungen für die Auswertung der Erholungseigenschaften so eingestellt, dass Vcc 1.000 V betrug, JA 96,0 A/cm2 betrug und die Temperatur innerhalb der Halbleitervorrichtung vor dem Auftreten der Erholung 398 K betrug.
  • Es ist zu erkennen, dass eine thermische Zerstörung aufgrund eines Temperaturanstiegs auf etwa 770 bis 800 K innerhalb der Halbleitervorrichtung zum Zeitpunkt von 5,6 × 10–6 Sekunden auftritt wie in 19 durch einen Punkt A angedeutet.
  • 20 zeigt nur die p-Bereiche 4 und 5 und die Oxidschicht 24 in der Nähe des Grenzbereichs zwischen dem aktiven Diodenbereich und dem Randabschlussbereich in der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform, wie sie beispielsweise jeweils in 2, 7, 15 und dergleichen gezeigt sind. Die Simulation der Stromverteilung während der Erholung innerhalb der Halbleitervorrichtung entsprechend dem Vergleichsbeispiel und jedem Beispiel wurde durchgeführt. Als Ergebnis wurde herausgefunden, dass der Stromwert und die Temperatur jeweils einen Maximalpegel insbesondere in der Nähe eines Punkts B in 20 in der Halbleitervorrichtung des Vergleichsbeispiels erreichen (in der Nachbarschaft des Grenzbereichs zwischen dem aktiven Diodenbereich und dem Randabschlussbereich). Insbesondere wird die Stromdichte auf etwa 1,0 × 105 A/cm2 in der Nähe des Punkts in 20 erhöht, während die Temperatur am Punkt B auf etwa 900 K steigt. Daher kann eine thermische Zerstörung in der Nähe des Punkts B auftreten.
  • Andererseits gibt es, wie oben beschrieben, bei der Halbleitervorrichtung gemäß dem vorliegenden Beispiel kaum einen Anstieg der Stromdichte und der Temperatur. Insbesondere beträgt die Stromdichte am Punkt B ungefähr 1,0 × 101,575 A/cm2 bis 1,0 × 102,515 A/cm2, und die Temperatur im Punkt B beträgt ungefähr 400 K. Weiterhin ist die Stromdichte innerhalb des Halbleitersubstrats weiter auf etwa 1,0 × 100,6288 A/cm2 bis 1,0 × 10–0,3144 A/cm2 verringert. In 20 und 22 ist der Bereich um so enger schraffiert, je höher die Stromdichte ist. in 21 und 23 ist der Bereich um so enger schraffiert, je höher die Temperatur ist.
  • 24 bis 25 zeigen wie unten beschrieben jeweils die Trägerkonzentration im EIN-Zustand (zum Zeitpunkt von 5,0 × 10–6 Sekunden in 19) in dem Bereich, der sich von einem Punkt C in 20 aus in die Tiefenrichtung (die Abwärtsrichtung in der Figur) erstreckt. Anders ausgedrückt entspricht die Tiefe 0 μm auf Horizontalachse dem Punkt C, während die Tiefe 100 μm einen Punkt in einem Abstand von 100 μm von Punkt C in der Abwärtsrichtung in 20 entspricht.
  • Dagegen zeigen 26 und 27 jeweils die Trägerkonzentration im EIN-Zustand (zum Zeitpunkt 5,0 × 10–6 Sekunden in 19) in dem Bereich, der sich von einem Punkt B in 20 aus in die Tiefenrichtung (in die Abwärtsrichtung in der Figur) erstreckt. Weiter zeigen 28 und 29 jeweils die Trägerkonzentration während der Erholung (zum Zeitpunkt A in 19) in dem Bereich, der sich von dem Punkt B in 20 aus in die Tiefenrichtung (die Abwärtsrichtung in der Figur) erstreckt.
  • Mit Bezug auf 24 und 25 gibt es kaum eine Änderung der Trägerkonzentration in dem aktiven Diodenbereich der Halbleitervorrichtung bei dem bekannten Aufbau (5), dem ersten Beispiel (2), dem zweiten Beispiel (7) und dem dritten Beispiel (15).
  • Demzufolge gibt es bei der Halbleitervorrichtung des bekannten Beispiels und der vorliegenden Beispiele keine Änderung in der Trägerkonzentration im EIN-Zustand am Punkt C und direkt darunter, d. h. in dem aktiven Diodenbereich in einer Entfernung von dem Randabschlussbereich. Anders ausgedrückt gibt es wenig Unterschied zwischen VF der Diode der Halbleitervorrichtung in jedem der vorliegenden Beispiele und VF der Diode der Halbleitervorrichtung des bekannten Beispiels.
  • Mit Bezug auf 25 und 26 sinkt die Trägerkonzentration in jedem Beispiel in dem Bereich, der Punkt B und direkt darunter entspricht, verglichen mit dem bekannten Aufbau. Dieselben Ergebnisse sind auch in 28 und 29 gezeigt.
  • Dementsprechend ist zu sehen, dass jeder Aufbau der vorliegenden Beispiele angewendet wird, um dadurch sowohl in dem EIN-Zustand als auch während der Erholung eine Verringerung der Stromkonzentration in der Nähe des Grenzbereichs zwischen dem aktiven Diodenbereich und dem Randabschlussbereich zu verringern. Anders ausgedrückt kann der Stromwert verringert werden durch Verringern der Anzahl von Trägern, die zwischen dem aktiven Diodenbereich und dem Randabschlussbereichs hin und her fließen. Demzufolge kann eine thermische Zerstörung, die durch eine erhöhte Temperatur in der Nähe des Grenzbereichs bewirkt wird, unterdrückt werden.
  • Die Horizontalachse in 30 zeigt beispielsweise die Trägerlebensdauer τGR in dem Randabschlussbereichs der Halbleitervorrichtung von 2, während die Vertikalachse in 30 die höchste Temperatur während der Erholung der Halbleitervorrichtung zeigt. 30 zeigt, dass eine thermische Zerstörung der Halbleitervorrichtung durch Verringern von τGR unterdrückt werden kann.
  • Mit Bezug auf 31 wurden die Simulationen für die vorliegenden Beispiele und das Vergleichsbeispiel im Hinblick auf die Schwingungseigenschaften und die zeitliche Änderung der Spannung VAK und der Stromdichte JA während der Erholung wie in 19 durchgeführt. Die Simulationsbedingungen in diesem Fall waren so eingestellt, dass Vcc 1.600 V betrug, JA 9,6 A/cm2 betrug und die Temperatur in der Halbleitervorrichtung vor dem Auftreten der Erholung 298 K betrug. Weiter war die Spule LM auf 2,0 μH eingestellt. Das zweite und dritte Beispiel der vorliegenden Ausführungsform zeigen jeweils, dass es eine Unterdrückung der Schwingung sowohl von VAK als auch von JA zum Zeitpunkt der Erholung gibt, während der JA umgekehrt ist. Eine Unterdrückung der Schwingung erfordert beim Aufbau der bekannten Diode ein Erhöhen der Dicke t3. Das bewirkt eine Verschlechterung der Abwägungseigenschaften zwischen VF und EREC der Diode.
  • Mit Bezug auf 32 ist bei der Halbleitervorrichtung gemäß dem dritten Beispiel der vorliegenden Ausführungsform der Wert sowohl von VF als auch von EREC insgesamt verringert, verglichen mit dem Fall der Halbleitervorrichtung, die den bekannten Aufbau aufweist. Demzufolge ist zu erkennen, dass die Halbleitervorrichtung gemäß jedem der vorliegenden Beispiele im Vergleich mit der Halbleitervorrichtung, die den bekannten Aufbau hat, verbesserte Abwägungseigenschaften zwischen VF und EREC aufweist.
  • 24 bis 32 zeigen, wie oben beschrieben, die Verbesserung der Eigenschaften der Halbleitervorrichtung der vorliegenden Ausführungsform.
  • Die Halbleitervorrichtung gemäß einer zweiten Ausführungsform unterscheidet sich in dem Anodenaufbau von der Halbleitervorrichtung gemäß der ersten Ausführungsform. Die zweite Ausführungsform wird im Folgenden beschrieben.
  • Mit Bezug auf 33 sind eine p-Diffusionsschicht 8, eine n-Diffusionsschicht 17, ein Grabenaufbau 22 und eine p+-Diffusionsschicht 9 auf der Anodenseite des aktiven Diodenbereichs in der Halbleitervorrichtung gemäß einem ersten Beispiel der vorliegenden Ausführungsform gebildet.
  • Wie die p-Bereiche 4 und 5 ist die n-Diffusionsschicht 17 ein Bereich eines n-Typs, der an der Seite der ersten Hauptfläche der n–-Driftschicht 10 gebildet ist. Die p-Diffusionsschicht 8 ist ein Bereich eines p-Typs, der auf der Seite der ersten Hauptfläche der n-Diffusionsschicht 17 gebildet ist. Die p-Diffusionsschicht 8 und die n-Diffusionsschicht 17 sind ebenfalls an der Unterseite des n+-Bereichs 11 in dem Randabschlussbereich gebildet. Der Grabenaufbau 22 enthält einen Graben, der sich von der ersten Hauptfläche aus durch die p-Diffusionsschicht 8 und die n-Diffusionsschicht 17 in das Halbleitersubstrat 1 erstreckt. Der Grabenaufbau 22 enthält eine Materialisolierschicht 22b, die entlang der Innenwand des Grabens gebildet ist, und eine Materialelektrode 22a, die den Graben füllt.
  • Weiter hat der p-Diffusionsbereich 8 eine Oberflächenkonzentration von 1 × 1016 – 1 × 1018 cm–3 und beispielsweise eine Tiefe von 1 bis 4 μm. Die Spitzenkonzentration der Dotierungen in der n-Diffusionsschicht 17 ist größer gleich der Konzentration der Dotierungen in der n–-Driftschicht 10 und kleiner gleich dem Spitzenwert der Dotierungskonzentration in der p-Diffusionsschicht 8.
  • Vorzugsweise ist das elektrische Potential der Materialelektrode 22a auf einen Pegel gleich dem elektrischen Potential der Anodenelektrode 20 gesetzt, die direkt oberhalb des Grabenaufbaus (22) angeordnet ist. Das ermöglicht es, unter Verwendung der Materialelektrode 22a, die in der Halbleitersubstrat 1 eingefüllt ist, eine gewünschte Spannung an die Anodenelektrode 20 anzulegen.
  • Außer dem oben beschriebenen Aufbau ist der Aufbau der Halbleitervorrichtung in 33 ungefähr derselbe wie derjenige der Halbleitervorrichtung in 1 (drittes Beispiel der ersten Ausführungsform). Dementsprechend sind die Komponenten in 33, die identisch zu denen in 15 sind, durch dieselben Bezugszeichen gekennzeichnet, und ihre Beschreibung wird nicht wiederholt.
  • Es werden nun die Funktionen und Wirkungen der vorliegenden Halbleitervorrichtung beschrieben. Die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform hat ähnliche Wirkungen wie die der Halbleitervorrichtung gemäß jedem Beispiel der ersten Ausführungsform. Zusätzlich ist in der vorliegenden Ausführungsform der Grabenaufbau 22 bereitgestellt, der ähnlich wie ein Felsplattenaufbau wirkt. Demzufolge wird eine Spannung in der Rückwärtsrichtung an den aktiven Diodenbereich angelegt, was eine Ausdehnung der Verarmungsschicht von dem Übergang zwischen der p-Diffusionsschicht 8 und der n-Diffusionsschicht 17 aus erleichtert, die zwischen einem Paar von Grabenaufbauten 22 angeordnet sind. Daher kann die maximale cut-off-Spannung VRRN erhalten bleiben.
  • Weiter wird bei der bekannten Diode und der Diode der ersten Ausführungsform die Trägerlebensdauer als Parameter verwendet, um die Abwägungseigenschaften zwischen dem Erholungsverlust EREC und VF zu steuern. Gemäß der vorliegenden Ausführungsform wird jedoch die Konzentration der p-Diffusionsschicht 8 eingestellt, und dadurch die Abwägungseigenschaften zu steuern, um den Bereich zu erweitern, in dem die Abwägungseigenschaften gesteuert werden können, und der Trägerlebensdauereinstellungsvorgang unterbleibt, was dazu führt, dass der Wafer-Prozess vereinfacht werden kann.
  • Weiterhin ermöglicht es die n-Diffusionsschicht 17, die Menge der Löcher, die in dem EIN-Zustand von der p-Diffusionsschicht 8 injiziert werden, zu steuern.
  • Es sei angemerkt, dass der Aufbau, der den Grabenaufbau 22 und dergleichen wie in 33 enthält, auch mit dem ersten und zweiten Beispiel der ersten Ausführungsform kombiniert werden kann, was es ebenfalls ermöglicht, ähnliche Wirkungen zu erzielen.
  • Es wird nun eine Halbleitervorrichtung gemäß einem zweiten Beispiel der vorliegenden Ausführungsform beschrieben, die sich von der Halbleitervorrichtung in 33 unterscheidet.
  • Mit Bezug auf 34 unterscheidet sich die Halbleitervorrichtung gemäß dem zweiten Beispiel der vorliegenden Ausführungsform in dem Kathodenaufbau in dem aktiven Diodenbereich von der Halbleitervorrichtung des ersten Beispiels in 33. Insbesondere enthält die n-Schicht oberhalb der n+-Schicht 2 und der p-Schicht 14 eine n'-Schicht 15, die ein Bereich eines n-Typs ist und direkt oberhalb der n+-Schicht 2 (dem fünften Bereich) angeordnet ist, und die n-Schicht 3, die ein Bereich vom n-Typ ist und direkt oberhalb der p-Schicht 14 (der ersten Schicht des umgekehrten Leitungstyps) angeordnet ist. In diesem Fall ist n'-Schicht 15 in 34 durch n' angegeben.
  • Weiter unterscheidet sich die n'-Schicht 15 in der Konzentration der n-Dotierungen von der n-Schicht 3. Insbesondere ist die Spitzenkonzentration der Dotierungen in der n-Schicht 3 dieselbe wie die Spitzenkonzentration der Dotierungen in der n-Schicht 3 in 33. Die Spitzenkonzentration der Dotierungen in der n'-Schicht 15 dagegen ist höher als die Spitzenkonzentration der Dotierungen in der n-Schicht 3. Insbesondere beträgt die Spitzenkonzentration der n'-Schicht 15 1 × 1017 – 1 × 1018 cm–3.
  • Außer dem oben beschriebenen Aufbau ist der Aufbau der Halbleitervorrichtung in 34 fast derselbe wie derjenige der Halbleitervorrichtung in 33. Daher sind die Komponenten in 34, die identisch zu denen in 33 sind, durch dieselben Bezugszeichen gekennzeichnet, und ihre Beschreibung wird nicht wiederholt.
  • Es werden nun die Funktionen und Wirkungen der vorliegenden Ausführungsform beschrieben.
  • Die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform hat ebenfalls Wirkungen ähnlich denen der Halbleitervorrichtung gemäß jedem Beispiel der ersten Ausführungsform und dem ersten Beispiel der zweiten Ausführungsform. Zusätzlich ist in der vorliegenden Ausführungsform die Dotierungskonzentration der n'-Schicht 15 oberhalb der n+-Schicht 2 größer als die Dotierungskonzentration der n-Schicht 3 oberhalb der p-Schicht 14. In dem Zustand, in dem die Diode eingeschaltet ist, führt das zu einem ähnlichen Zustand wie dem, bei dem eine Rückwärtsspannung zwischen der n'-Schicht 15 und der n-Schicht 3 angelegt ist. Somit kann VF der Diode verringert werden.
  • Es sei angemerkt, dass der Aufbau, der die in 34 gezeigte n'-Schicht 15 zeigt, auch mit dem in 7 gezeigten zweiten Beispiel der ersten Ausführungsform kombiniert werden kann, was es ermöglicht, ähnliche Effekte zu erzielen, obwohl der Kathodenaufbau verschieden ist von dem dritten Beispiel der ersten Ausführungsform. Ein Beispiel der Halbleitervorrichtung, die durch Kombinieren des Aufbaus in 34 mit dem zweiten Beispiel der ersten Ausführungsform gewonnen wird, ist in 35 als drittes Beispiel der vorliegenden Ausführungsform gezeigt.
  • Die zweite Ausführungsform der vorliegenden Erfindung unterscheidet sich von der ersten Ausführungsform der vorliegenden Erfindung nur in jedem der oben beschriebenen Merkmale. Anders ausgedrückt sind die Aufbauten, Bedingungen, Prozeduren, Wirkungen und dergleichen der zweiten Ausführungsform der vorliegenden Erfindung, die nicht oben dargelegt sind, identisch zu denen der ersten Ausführungsform der vorliegenden Erfindung angenommen.
  • Eine Halbleitervorrichtung gemäß einer dritten Ausführungsform unterscheidet sich in dem Aufbau des Randabschlusses von der Halbleitervorrichtung gemäß der ersten und der zweiten Ausführungsform. Die dritte Ausführungsform wird im Folgenden beschrieben.
  • Mit Bezug auf 36 bis 41 hat eine Halbleitervorrichtung gemäß einem ersten bis sechsten Beispiel der vorliegenden Ausführungsform im Wesentlichen einen ähnlichen Aufbau wie die Halbleitervorrichtung gemäß jedem Beispiel der ersten und zweiten Ausführungsform, wie sie jeweils in 15, 2, 7, 33, 34 und 35 gezeigt sind. Es sei angemerkt, dass an der Anodenseite in dem Randabschlussbereich der Halbleitervorrichtung gemäß dem ersten bis sechsten Beispiel der vorliegenden Erfindung jeweils eine Mehrzahl von p-Bereichen 5, von denen jeder als Randabschluss wirkt, angeordnet und im Hinblick auf die erste Hauptfläche des Halbleitersubstrats 1 voneinander beabstandet sind. Der Bereich, der eine Mehrzahl von Randabschlüssen (Schutzringen) enthält, die im Abstand zueinander angeordnet sind, wird als mehrfach schwebender Grenzringbereich bezeichnet.
  • In jeder der 36 bis 41 sind drei p-Bereiche 5 gebildet. Die Anzahl der gebildeten p-Bereiche kann jedoch eine beliebige Anzahl sein, die abhängig von der Durchbruchsspannung der Halbleitervorrichtung verändert wird. Außerdem können auch die Oberflächenkonzentration der p-Dotierungen in jedem der p-Bereiche 5 und die Tiefe jedes p-Bereichs 5 von der ersten Hauptfläche des Halbleitersubstrats 1 aus abhängig von der Durchbruchsspannung der Halbleitervorrichtung verändert werden. Anders ausgedrückt kann die Oberflächenkonzentration der p-Dotierungen und die Tiefe jedes p-Bereichs 5 identisch zu oder verschieden von denjenigen des p-Bereichs 4 sein. Vorzugsweise fällt die p-Dotierungskonzentration (Oberflächenkonzentration) des p-Bereichs 5 in einem Bereich von 1 × 1016 bis 1 × 1019 cm–3, und die Tiefe des p-Bereichs 5 fällt in einen Bereich von 2,0 bis 9,0 nm.
  • Im Hinblick auf jeden p-Bereich 5 in 36 bis 41 kann auch die Breite des p-Bereichs 5 in der Richtung entlang der ersten Hauptfläche und der Abstand zwischen benachbarten p-Bereichen 5 in der Richtung entlang der ersten Hauptfläche ein Optimalwert sein abhängig von der Durchbruchsspannung der Halbleitervorrichtung, der Anzahl von p-Bereichen 5 und der Dotierungskonzentration und der Tiefe jedes p-Bereichs 5. Daher können, abhängig von den Bedingungen wie z. B. einer Durchbruchspannung der Halbleitervorrichtung, die p-Bereiche 5 der vorliegenden Ausführungsform so aufgebaut sein, dass sie eine Breite haben, die ungefähr gleich der des p-Bereichs 5 der ersten Ausführungsform ist.
  • Die Halbleitervorrichtungen in 36 bis 41 haben ungefähr den gleichen Aufbau wie die Halbleitervorrichtungen jeweils in 15, 2, 7, 33, 34 und 35 (drittes, erstes und zweites Beispiel der ersten Ausführungsform und erstes, zweites und drittes Beispiel der zweiten Ausführungsform). Dementsprechend sind die Komponenten in 36 bis 41, die jeweils zu denen in 15, 2, 7, 33, 34 und 35 identisch sind, durch dieselben Bezugszeichen gekennzeichnet, und ihre Beschreibung wird nicht wiederholt.
  • Wie in der vorliegenden Ausführungsform beschrieben können eine Mehrzahl (z. B. drei) p-Bereiche 5 jeweils als Schutzring angeordnet sein, um als mehrfach schwebender Grenzringbereich angeordnet zu sein. Auch in diesem Aufbau wird es wie im Fall der in der ersten und zweiten Ausführungsform gezeigten Halbleitervorrichtung möglich, Wirkungen zu erzielen wie z. B. ein Ansteigen der Durchbruchsspannung während der Erholung und ein Unterdrücken der Schwingung während der Erholung, ohne den Strom in der Vorwärtsrichtung in dem aktiven Diodenbereich zu verringern. Auch in der vorliegenden Ausführungsform kann wie in dem Fall der in der ersten und zweiten Ausführungsform gezeigten Halbleitervorrichtung die Wirkung der Ausdehnung des SOA während der Erholung erzielt werden.
  • Die dritte Ausführungsform der vorliegenden Erfindung unterscheidet sich von der ersten und der zweiten Ausführungsform der vorliegenden Erfindung nur in den oben beschriebenen Merkmalen. Anders ausgedrückt, sind die Aufbauten, Bedingungen, Prozeduren, Wirkungen und dergleichen der dritten Ausführungsform der vorliegenden Erfindung, die nicht oben dargelegt sind, identisch zu denen in der ersten und zweiten Ausführungsform der vorliegenden Erfindung angenommen.
  • Die Halbleitervorrichtung gemäß einer vierten Ausführungsform unterscheidet sich in dem Aufbau des Randabschlusses von der Halbleitervorrichtung gemäß der dritten Ausführungsform. Die vierte Ausführungsform wird im Folgenden beschrieben.
  • Mit Bezug auf 42 bis 47 hat die Halbleitervorrichtung gemäß einem ersten bis sechsten Beispiel der vorliegenden Ausführungsform im Wesentlichen einen ähnlichen Aufbau wie die Halbleitervorrichtung in jedem Beispiel der dritten Ausführungsform in 36 bis 41. Es sei angemerkt, dass auf der Anodenseite in dem Randabschlussbereich in der Halbleitervorrichtung gemäß dem ersten bis sechsten Beispiel der vorliegenden Ausführungsform ein p-Bereich 30 als Schutzring über einen breiten Bereich der ersten Hauptfläche des Halbleitersubstrats 1 gebildet ist. Der p-Bereich 30 ist so gebildet, dass ein Teil von ihm sich in den aktiven Diodenbereich hinein erstreckt und in Kontakt mit dem p-Bereich 4 gebracht ist. Insbesondere ist der p-Bereich 30 so gebildet, dass er sich weiter in einen Bereich erstreckt, der tiefer als der p-Bereich 4 mit Bezug auf die erste Hauptfläche angeordnet ist, und er ist in Kontakt mit der unteren Oberfläche des p-Bereichs 4 gebracht. Dementsprechend ist der p-Bereich 30 vorzugsweise tiefer als der p-Bereich 4 gebildet.
  • Vorzugsweise beträgt die p-Dotierungskonzentration (Oberflächenkonzentration) des p-Bereichs 30 1 × 1015 cm–3 oder mehr und 1 × 1017 cm–3 oder weniger und ist kleiner als die p-Dotierungskonzentration (Oberflächenkonzentration) des p-Bereichs 4. Der p-Bereich 30 als Randabschluss ist in der vorliegenden Ausführungsform als sogenannter RESURF-Bereich gebildet.
  • Im Hinblick auf den p-Bereich 30 in 42 bis 47 kann die Breite jedes p-Bereichs 30 in der Richtung entlang der ersten Hauptfläche (das Verhältnis des Bereichs, in dem der p-Bereich gebildet ist, zu der Fläche der ersten Hauptfläche) ein Optimalwert sein abhängig von der Durchbruchsspannung jeder Halbleitervorrichtung. Daher kann abhängig von Bedingungen wie z. B. einer Durchbruchsspannung der Halbleitervorrichtung der p-Bereich 5 in der vorliegenden Ausführungsform so aufgebaut sein, dass er gesehen in einer Draufsicht in 42 bis 47 z. B. eine Breite hat, die im Wesentlichen gleich derjenigen der Oxidschicht 24 ist.
  • Außer dem oben beschriebenen Aufbau hat die Halbleitervorrichtung in 42 bis 47 ungefähr denselben Aufbau wie die Halbleitervorrichtung gemäß der dritten Ausführungsform, die in 36 bis 41 gezeigt ist. Dementsprechend sind Komponenten, die mit denen der ersten bis dritten Ausführungsform identisch sind, durch dieselben Bezugszeichen in der vorliegenden Ausführungsform gekennzeichnet, und ihre Beschreibung wird nicht wiederholt.
  • Auch in der vorliegenden Ausführungsform ist es möglich, Wirkungen zu erzielen wie z. B. eine Erhöhung der Durchbruchsspannung während der Erholung und eine Unterdrückung der Schwingung während der Erholung, ohne den Strom in der Vorwärtsrichtung in dem aktiven Diodenbereich zu senken. Weiter erstreckt sich in der vorliegenden Ausführungsform eine Verarmungsschicht von dem Übergang zwischen dem p-Bereich 30 als sogenanntem RESURF-Bereich und der n–-Driftschicht 10 zu dem Inneren des p-Bereichs 30 und der n–-Driftschicht 10. Wenn die Verarmungsschicht sich in der Figur in der Längsrichtung erstreckt und der p-Bereich 30 voll verarmt ist, wird das elektrische Feld in der Oberfläche des p-Bereichs 30 (das elektrische Oberflächenfeld) verringert. In der vorliegenden Ausführungsform ermöglicht diese Verringerung des elektrischen Oberflächenfelds eine zuverlässigere Unterdrückung der Schwingung in der Nähe des p-Bereichs 30 während der Erholung. Weiter ermöglicht es die vorliegende Ausführungsform auch, die Wirkung der Ausdehnung des SOA während der Erholung zu erzielen wie im Fall der Halbleitervorrichtung, die in der ersten und zweiten Ausführungsform gezeigt ist.
  • Die vierte Ausführungsform der vorliegenden Erfindung unterscheidet sich von der dritten Ausführungsform der vorliegenden Erfindung nur in jedem oben beschriebenen Merkmal. Anders ausgedrückt sind die Aufbauten, Bedingungen, Prozeduren, Wirkungen und dergleichen der vierten Ausführungsform der vorliegenden Erfindung, die nicht oben dargelegt sind, als identisch zu denen in der ersten bis dritten Ausführungsform der vorliegenden Erfindung anzunehmen.
  • In der vorliegenden Ausführungsform besteht das Halbleitersubstrat 1 aus einem Monokristall aus Silizium. Auch in dem Fall, in dem andere Halbleitermaterialien für das Halbleitersubstrat 1 verwendet werden wie. z. B. SiC, GaN, GaAs und Saphir, können ähnliche Wirkungen erzielt werden, wie sie in den oben beschriebenen Ausführungsformen erzielt werden.

Claims (10)

  1. Halbleitervorrichtung mit einem Halbleitersubstrat (1) mit einer ersten Hauptfläche und einer zweiten Hauptfläche, die einander gegenüberliegen, das einen aktiven Diodenbereich und einen Randabschlussbereich aufweist, die einander benachbart sind, einem ersten Bereich eines ersten Leitungstyps, der in dem aktiven Diodenbereich in dem Halbleitersubstrat (1) gebildet ist, einem zweiten Bereich (4) eines zweiten Leitungstyps, der an der ersten Hauptfläche des Halbleitersubstrats (1) in dem aktiven Diodenbereich so gebildet ist, dass er zusammen mit dem ersten Bereich eine Diode bildet, einem dritten Bereich des ersten Leitungstyps, der in dem Randabschlussbereich in dem Halbleitersubstrat (1) gebildet ist, und einem vierten Bereich (5) des zweiten Leitungstyps, der als Randabschluss dient und an der ersten Hauptfläche des Halbleitersubstrats (1) in dem Randabschlussbereich gebildet ist, wobei der erste Bereich und der dritte Bereich einen Driftbereich (10) des ersten Leitungstyps gemeinsam haben, der einen pn-Übergang mit dem vierten Bereich (5) bildet, der erste Bereich einen fünften Bereich (2) des ersten Leitungstyps aufweist, der eine höhere Dotierungskonzentration der Dotierstoffe des ersten Leitungstyps aufweist als der Driftbereich (10), und in dem Randabschlussbereich der Driftbereich (10) an der zweiten Hauptfläche gebildet ist und in dem aktiven Diodenbereich der fünfte Bereich (2) an der zweiten Hauptfläche gebildet ist, wobei die Halbleitervorrichtung weiter einen Inversleitungstypbereich (14) mit dem zweiten Leitungstyp aufweist, der angrenzend an den fünften Bereich (2) an der zweiten Hauptfläche des aktiven Diodenbereichs gebildet ist, wobei der erste Bereich einen sechsten Bereich (3) des ersten Leitungstyps enthält, der zwischen dem Driftbereich (10) und dem fünften Bereich (2) und dem Inversleitungstypbereich (14) angeordnet ist, eine niedrigere Dotierungskonzentration der Dotierstoffe des ersten Leitungstyps aufweist als der fünfte Bereich (2) und eine höhere Dotierungskonzentration der Dotierstoffe des ersten Leitungstyps aufweist als der Driftbereich (10).
  2. Halbleitervorrichtung gemäß Anspruch 1, bei der ein Bereich des sechsten Bereichs (3), der direkt oberhalb des fünften Bereichs (2) angeordnet ist, eine andere Dotierungskonzentration der Dotierstoffe des ersten Leitungstyps aufweist als ein Bereich des sechsten Bereichs (3), der direkt oberhalb des Inversleitungstypbereichs (14) angeordnet ist.
  3. Halbleitervorrichtung gemäß Anspruch 1 oder 2, bei der der erste Bereich und der dritte Bereich den sechsten Bereich (3) des ersten Leitungstyps gemeinsam haben.
  4. Halbleitervorrichtung mit einem Halbleitersubstrat (1) mit einer ersten Hauptfläche und einer zweiten Hauptfläche, die einander gegenüberliegen, das einen aktiven Diodenbereich und einen Randabschlussbereich aufweist, die einander benachbart sind, einem ersten Bereich eines ersten Leitungstyps, der in dem aktiven Diodenbereich in dem Halbleitersubstrat (1) gebildet ist, einem zweiten Bereich (4) eines zweiten Leitungstyps, der an der ersten Hauptfläche des Halbleitersubstrats (1) in dem aktiven Diodenbereich so gebildet ist, dass er zusammen mit dem ersten Bereich eine Diode bildet, einem dritten Bereich des ersten Leitungstyps, der in dem Randabschlussbereich in dem Halbleitersubstrat (1) gebildet ist, und einem vierten Bereich (5) des zweiten Leitungstyps, der als Randabschluss dient und an der ersten Hauptfläche des Halbleitersubstrats (1) in dem Randabschlussbereich gebildet ist, wobei der erste Bereich und der dritte Bereich einen Driftbereich (10) des ersten Leitungstyps gemeinsam haben, der einen pn-Übergang mit dem vierten Bereich (5) bildet, der erste Bereich einen fünften Bereich (2) des ersten Leitungstyps aufweist, der eine höhere Dotierungskonzentration der Dotierstoffe des ersten Leitungstyps aufweist als der Driftbereich (10), und die Halbleitervorrichtung weiter enthält: einen ersten Inversleitungstypbereich (14) mit dem zweiten Leitungstyp, der angrenzend an den fünften Bereich (2) an der zweiten Hauptfläche des aktiven Diodenbereichs gebildet ist, und einen zweiten Inversleitungstypbereich (14) mit dem zweiten Leitungstyp, der an der zweiten Hauptfläche des Randabschlussbereichs gebildet ist, wobei der erste Bereich und der dritte Bereich einen sechsten Bereich (3) des ersten Leitungstyps gemeinsam haben, der eine niedrigere Dotierungskonzentration der Dotierstoffe des ersten Leitungstyps aufweist als der fünfte Bereich (2) und eine höhere Dotierungskonzentration der Dotierstoffe des ersten Leitungstyps aufweist als der Driftbereich (10), der sechste Bereich (3) in dem aktiven Diodenbereich zwischen dem Driftbereich (10) und dem fünften Bereich (2) und dem ersten Inversleitungstypbereich (14) angeordnet ist und in dem Randabschlussbereich zwischen dem zweiten Inversleitungstypbereich (14) und dem Driftbereich (10) angeordnet ist.
  5. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, bei der ein Verhältnis zwischen einer Fläche des ersten Inversleitungstypbereichs (14) und einer Gesamtfläche des aktiven Diodenbereichs an der zweiten Hauptfläche 20% oder mehr und 95% oder weniger ist.
  6. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 5, bei der der Driftbereich (10) in dem dritten Bereich eine größere Anzahl von Kristalldefekten pro Volumeneinheit aufweist als der Driftbereich (10) in dem ersten Bereich, so dass der Driftbereich in dem dritten Bereich eine kürzere Trägerlebensdauer aufweist als der Driftbereich (10) in dem ersten Bereich.
  7. Halbleitervorrichtung gemäß Anspruch 6, bei der ein Durchschnittswert der Trägerlebensdauer in dem Randabschlussbereich 1,0 μs oder weniger ist.
  8. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 7, bei der der vierte Bereich (5) eine Mehrzahl von Bereichen des zweiten Leitungstyps enthält, die im Abstand voneinander an der ersten Hauptfläche gebildet sind.
  9. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 8, bei der der vierte Bereich (30) so gebildet ist, dass er in Kontakt mit dem zweiten Bereich (4) ist.
  10. Halbleitervorrichtung gemäß Anspruch 9, bei der der vierte Bereich (30) eine niedrigere Dotierungskonzentration der Dotierstoffe des zweiten Leitungstyps aufweist als der zweite Bereich (4).
DE102011076243.4A 2010-05-26 2011-05-20 Halbleitervorrichtung Active DE102011076243B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010-120180 2010-05-26
JP2010120180 2010-05-26
JP2011-021828 2011-02-03
JP2011021828A JP5925991B2 (ja) 2010-05-26 2011-02-03 半導体装置

Publications (2)

Publication Number Publication Date
DE102011076243A1 DE102011076243A1 (de) 2011-12-01
DE102011076243B4 true DE102011076243B4 (de) 2015-08-27

Family

ID=44924873

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011076243.4A Active DE102011076243B4 (de) 2010-05-26 2011-05-20 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US8686469B2 (de)
JP (1) JP5925991B2 (de)
KR (2) KR101298677B1 (de)
CN (2) CN103633148B (de)
DE (1) DE102011076243B4 (de)
TW (1) TWI437690B (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101794182B1 (ko) 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5701447B2 (ja) 2012-03-05 2015-04-15 三菱電機株式会社 半導体装置
JP5716865B2 (ja) 2012-04-13 2015-05-13 三菱電機株式会社 ダイオード
US10475663B2 (en) 2012-10-02 2019-11-12 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
JP6028852B2 (ja) * 2013-03-25 2016-11-24 富士電機株式会社 半導体装置
US9257511B2 (en) * 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
JP6108451B2 (ja) * 2013-04-05 2017-04-05 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
CN103208531B (zh) * 2013-04-07 2015-07-15 株洲南车时代电气股份有限公司 一种快恢复二极管frd芯片及其制作方法
JP6028864B2 (ja) * 2013-07-08 2016-11-24 三菱電機株式会社 半導体装置
TWI614898B (zh) * 2013-12-06 2018-02-11 達爾國際股份有限公司 終止區結構及其製造方法
US10026832B2 (en) 2014-01-29 2018-07-17 Mitsubishi Electric Corporation Power semiconductor device
US9941269B2 (en) * 2014-01-29 2018-04-10 Mitsubishi Electric Corporation Power semiconductor device including well extension region and field-limiting rings
JP6190740B2 (ja) * 2014-03-11 2017-08-30 新電元工業株式会社 半導体装置及び半導体装置の製造方法
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
DE102014212455B4 (de) * 2014-06-27 2024-07-04 Robert Bosch Gmbh Diode mit einem plattenförmigen Halbleiterelement
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
JP2016100455A (ja) * 2014-11-21 2016-05-30 三菱電機株式会社 半導体装置及びその製造方法
KR101970087B1 (ko) * 2015-01-27 2019-04-17 미쓰비시덴키 가부시키가이샤 반도체 장치
US10510904B2 (en) * 2015-02-09 2019-12-17 Mitsubishi Electric Corporation Semiconductor device with backside N-type layer at active region/termination region boundary and extending into action region
US9576791B2 (en) * 2015-06-01 2017-02-21 GM Global Technology Operations LLC Semiconductor devices including semiconductor structures and methods of fabricating the same
JP6611532B2 (ja) * 2015-09-17 2019-11-27 ローム株式会社 半導体装置および半導体装置の製造方法
CN108431962B (zh) 2015-12-28 2021-05-18 三菱电机株式会社 半导体装置、半导体装置的制造方法
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
JP6820738B2 (ja) 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP6815285B2 (ja) * 2017-06-26 2021-01-20 株式会社東芝 半導体装置
US10361276B1 (en) * 2018-03-17 2019-07-23 Littelfuse, Inc. Embedded field plate field effect transistor
JP6558462B2 (ja) * 2018-03-22 2019-08-14 三菱電機株式会社 半導体装置
JP7052476B2 (ja) * 2018-03-27 2022-04-12 三菱電機株式会社 半導体装置
JP7030637B2 (ja) * 2018-07-23 2022-03-07 三菱電機株式会社 半導体装置の製造方法
JP6964566B2 (ja) 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
JP7233256B2 (ja) * 2019-03-12 2023-03-06 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP2022073497A (ja) 2020-11-02 2022-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
US20220140132A1 (en) * 2020-11-04 2022-05-05 Cree, Inc. Passivation structures for semiconductor devices
DE102021000610A1 (de) * 2021-02-08 2022-08-11 3-5 Power Electronics GmbH Stapelförmige III-V-Halbleiterdiode
CN113451137A (zh) * 2021-06-29 2021-09-28 深圳铨力半导体有限公司 晶体管制造方法、设备、计算机可读存储介质与程序产品
JP7504066B2 (ja) 2021-08-17 2024-06-21 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
JP7558134B2 (ja) 2021-10-13 2024-09-30 三菱電機株式会社 半導体装置および半導体装置の製造方法
DE102022124385A1 (de) 2022-09-22 2024-03-28 Infineon Technologies Ag Feldeffekttransistor mit randabschlussbereich

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19611689A1 (de) * 1995-07-20 1997-01-23 Mitsubishi Electric Corp Halbleiterbauelement
DE102006002439A1 (de) * 2005-01-28 2006-08-10 Mitsubishi Denki K.K. Halbleitervorrichtung
DE102006025958B3 (de) * 2006-06-02 2007-10-11 Infineon Technologies Ag Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
JP2009283781A (ja) * 2008-05-23 2009-12-03 Mitsubishi Electric Corp 半導体装置
DE102010028978A1 (de) * 2009-06-04 2010-12-09 Mitsubishi Electric Corp. Halbleitervorrichtung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JP3444081B2 (ja) * 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
US7259440B2 (en) * 2004-03-30 2007-08-21 Ixys Corporation Fast switching diode with low leakage current
DE102005053487B4 (de) 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
JP4857948B2 (ja) * 2006-06-26 2012-01-18 株式会社デンソー 半導体装置の製造方法
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5206541B2 (ja) 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP5003598B2 (ja) * 2008-06-05 2012-08-15 富士電機株式会社 半導体装置
JP5381420B2 (ja) * 2008-07-22 2014-01-08 富士電機株式会社 半導体装置
CN102422416B (zh) 2009-09-07 2014-05-14 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19611689A1 (de) * 1995-07-20 1997-01-23 Mitsubishi Electric Corp Halbleiterbauelement
DE102006002439A1 (de) * 2005-01-28 2006-08-10 Mitsubishi Denki K.K. Halbleitervorrichtung
DE102006025958B3 (de) * 2006-06-02 2007-10-11 Infineon Technologies Ag Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
JP2009283781A (ja) * 2008-05-23 2009-12-03 Mitsubishi Electric Corp 半導体装置
DE102008051166A1 (de) * 2008-05-23 2009-12-17 Mitsubishi Electric Corp. Halbleitervorrichtung mit einer Diode
DE102010028978A1 (de) * 2009-06-04 2010-12-09 Mitsubishi Electric Corp. Halbleitervorrichtung

Also Published As

Publication number Publication date
JP5925991B2 (ja) 2016-05-25
CN102280493B (zh) 2014-02-05
US20110291223A1 (en) 2011-12-01
KR101298677B1 (ko) 2013-08-21
TWI437690B (zh) 2014-05-11
CN102280493A (zh) 2011-12-14
JP2012009811A (ja) 2012-01-12
KR20130083867A (ko) 2013-07-23
CN103633148A (zh) 2014-03-12
TW201208039A (en) 2012-02-16
CN103633148B (zh) 2017-12-08
KR101384246B1 (ko) 2014-04-11
US8686469B2 (en) 2014-04-01
DE102011076243A1 (de) 2011-12-01
KR20110129817A (ko) 2011-12-02

Similar Documents

Publication Publication Date Title
DE102011076243B4 (de) Halbleitervorrichtung
DE102010028978B4 (de) Halbleitervorrichtung
DE112012004043B4 (de) Halbleitereinrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006050338B4 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE102010043567B4 (de) Hochspannungshalbleitervorrichtung
DE112013007363B4 (de) Halbleitervorrichtung
DE102011089452B4 (de) Halbleitervorrichtung
DE3633161C2 (de)
DE112012005981T5 (de) Halbleitervorrichtung
DE102005049506B4 (de) Vertikales Halbleiterbauelement
DE112012006215B4 (de) Diode
DE112014006296T5 (de) Leistungshalbleitervorrichtung
DE102019214213A1 (de) Halbleitervorrichtung
DE112012004579T5 (de) Halbleitervorrichtung
DE112015007246T5 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE112014006289T5 (de) Leistungshalbleitervorrichtung
DE19908477B4 (de) Halbleitervorrichtung
DE102005021249A1 (de) Halbleitervorrichtung
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE112014006630T5 (de) Siliziumcarbidhalbleiterbauteil
DE112020002227T5 (de) Halbleitervorrichtung
DE102014202856A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE10120656A1 (de) Halbleiterbauelement mit erhöhter Avalanche-Festigkeit
DE112021002169T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final