DE112012004579T5

DE112012004579T5 - Halbleitervorrichtung

Info

Publication number: DE112012004579T5
Application number: DE112012004579.3T
Authority: DE
Inventors: c/o DENSO CORPORATION Sumitomo Masakiyo; c/o DENSO CORPORATION Fukatsu Shigemitsu
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2011-11-02
Filing date: 2012-10-18
Publication date: 2014-08-21
Also published as: JP5742672B2; JP2013098415A; CN103918084A; WO2013065247A1; US20140209972A1

Abstract

In einer Halbleitervorrichtung sind Gate-Elektroden (7a) in einer ersten Gruppe mit einer ersten Gate-Kontaktstelle (9a) verbunden und Gate-Elektroden (7b) in einer zweiten Gruppe mit einer zweiten Gate-Kontaktstelle (9b) verbunden. Die Gate-Elektroden (7a) in der ersten Gruppe und die Gate-Elektroden (7b) in der zweiten Gruppe sind über die erste Gate-Kontaktstelle (9a) und die zweiten Gate-Kontaktstelle (9b) unabhängig voneinander steuerbar. Bei einem Ausschalten wird, nachdem eine Ausschaltspannung, bei der keine Inversionsschicht (15) gebildet wird, an die Gate-Elektroden (7b) in der zweiten Gruppe gelegt wurde, eine Ausschaltspannung, bei der keine Inversionsschicht (15) gebildet wird, an die Gate-Elektroden (7a) in der ersten Gruppe gelegt.

Description

[Querverweis auf verwandte Anmeldung]
Die vorliegende Offenbarung basiert auf der am 2. November 2011 eingereichten japanischen Patentanmeldung Nr. 2011-241220 , auf deren Offenbarung hiermit vollinhaltlich Bezug genommen wird.
[Gebiet der Erfindung]
Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, in der ein Bipolartransistor mit isolierter Gate-Elektrode (nachstehend als IGBT bezeichnet) mit einer Trench-Gate-Struktur gebildet ist.
[Bisheriger Stand der Technik]
Als eine von Halbleitervorrichtungen zur Leistungsumwandlung ist eine Halbleitervorrichtung bekannt, die für eine elektronische Vorrichtung, wie beispielsweise einen Industriemotor, verwendet wird und in der ein IGBT gebildet ist. Eine gewöhnliche Halbleitervorrichtung, in der ein IGBT gebildet ist, ist wie folgt aufgebaut.
D. h., eine n^–-leitende Driftschicht ist über einem p⁺-leitenden Halbleitersubstrat gebildet, das eine Kollektorschicht bildet, eine p-leitende Basisschicht ist in einem Oberflächenabschnitt der n^–-leitenden Driftschicht gebildet, und eine n⁺-leitende Emitterschicht ist in einem Oberflächenabschnitt der p-leitenden Basisschicht gebildet. Ferner erstrecken sich mehrere Gräben, die durch die p-leitende Basisschicht und die n⁺-leitende Emitterschicht dringen, um die n^–-leitende Driftschicht zu erreichen, in einem Streifenmuster. Auf einer Wandoberfläche von jedem der Gräben sind ein Gate-Isolierfilm und eine Gate-Elektrode nacheinander gebildet. Folglich wird ein Trench-Gate einschließlich des Grabens, des Gate-Isolierfilms und der Gate-Elektrode gebildet. Über der p-leitenden Basisschicht und der n⁺-leitenden Emitterschicht ist eine Emitter-Elektrode über einen Zwischenschichtisolierfilm vorgesehen. Die p-leitende Basisschicht und die n⁺-leitende Emitterschicht sind über im Zwischenschichtisolierfilm gebildete Kontaktlöcher elektrisch mit der Emitter-Elektrode verbunden. Auf einer Rückoberfläche der Kollektorschicht ist eine Kollektor-Elektrode vorgesehen, die elektrisch mit der Kollektorschicht verbunden ist.
Bei der Halbleitervorrichtung werden dann, wenn eine Einschaltspannung, d. h. eine Spannung, die eine Spannung Vge zwischen einem Gate und einem Emitter auf einen Wert über eine Schwellenwertspannung Vth eines Metall-Oxid-Halbleiter-(MOS)-Gates erhöht, an die Gate-Elektrode gelegt wird, n-leitende Inversionsschichten an Abschnitten in der p-leitenden Basisschicht in Kontakt mit den Gate-Isolierfilmen in den Gräben gebildet. Anschließend strömen Elektronen aus der n⁺-leitenden Emitterschicht durch die Inversionsschichten in die n^–-leitende Driftschicht und Löcher aus der Kollektorschicht in die n^–-leitende Driftschicht. Folglich wird ein Widerstandswert aufgrund der Leitfähigkeitsmodulation verringert und wechselt die Halbleitervorrichtung in einen Ein-Zustand.
Die vorstehend beschriebene Halbleitervorrichtung, in der der IGBT gebildet ist, kann eine niedrigere Ein-Spannung als eine Halbleitervorrichtung erzielen, in der ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) gebildet ist. Es ist jedoch jüngst erforderlich, die Ein-Spannung weiter zu verringern.
Folglich offenbart beispielsweise das Patentdokument 1, dass eine Breite von benachbarten Gräben auf einen sehr geringen Wert, d. h. von 0,55 nm bis 0,3 μm, gesetzt wird.
Bei der Halbleitervorrichtung sind, da die Breite der benachbarten Gräben gering ist, wenn die Halbleitervorrichtung eingeschaltet wird, Abschnitte in der p-leitenden Basisschicht, die keine Inversionsschichten werden, minimal. Folglich werden fast alle Löcher, die in die n^–-leitende Driftschicht geströmt sind, in der n^–-leitenden Driftschicht gesammelt und kann die Ein-Spannung verringert werden. Bei der Halbleitervorrichtung im Patentdokument 1 tritt jedoch dahingehend ein Problem auf, dass eine Schaltgeschwindigkeit bei Ausschalten abnimmt, da bei einem Einschalten eine große Menge an Löchern in der n^–-leitenden Driftschicht gesammelt wird.
[Dokumente aus dem Stand der Technik]
[Patentdokumente]

[Patentdokumente 1] JP 2007-43123 A ( US 2007/0001263 A1 )

[Zusammenfassung der Erfindung]
Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung bereitzustellen, die eine Schaltgeschwindigkeit bei einem Ausschalten erhöhen und gleichzeitig eine Ein-Spannung verringern kann.
Eine Halbleitervorrichtung gemäß einer Ausgestaltung der vorliegenden Erfindung weist eine Kollektorschicht, eine Driftschicht, eine Basisschicht, mehrere Gräben, mehrere Gate-Isolierfilme, mehrere Elektroden, mehrere Emitterschichten, eine Emitter-Elektrode, eine Kollektor-Elektrode, eine erste Gate-Kontaktstelle und eine zweite Gate-Kontaktstelle auf.
Die Kollektorschicht weist einen ersten Leitfähigkeitstyp auf. Die Driftschicht weist einen zweiten Leitfähigkeitstyp auf und ist über der Kollektorschicht gebildet. Die Basisschicht weist den ersten Leitfähigkeitstyp auf und ist über der Driftschicht gebildet. Die Gräben dringen durch die Basisschicht, um die Driftschicht zu erreichen, und erstrecken sich in einer vorbestimmten Richtung. Die Gate-Isolierfilme sind jeweils auf Wandoberflächen der Gräben gebildet. Die Gate-Elektroden sind jeweils auf den Gate-Isolierfilmen gebildet und weisen die Gate-Elektroden in einer ersten Gruppe und die Gate-Elektroden in einer zweiten Gruppe auf. Die Emitter-Schichten weisen den zweiten Leitfähigkeitstyp auf und sind an Seitenabschnitten der Gräben in einem Oberflächenabschnitt der Basisschicht gebildet. Die Emitter-Elektrode ist elektrisch mit den Emitter-Schichten verbunden. Die Kollektor-Elektrode ist elektrisch mit der Kollektorschicht verbunden. Die erste Gate-Kontaktstelle ist mit den Gate-Elektroden in der ersten Gruppe verbunden. Die zweite Gate-Kontaktstelle ist mit den Gate-Elektroden in der zweiten Gruppe verbunden.
Wenn eine Einschaltspannung, bei der Inversionsschichten an Abschnitten der Basisschicht in Kontakt mit den Gate-Isolierfilmen gebildet werden, an die Gate-Elektroden gelegt wird, fließt ein elektrischer Strom zwischen der Emitter-Elektrode und der Kollektor-Elektrode. Die Gate-Elektroden in der ersten Gruppe und die Gate-Elektroden in der zweiten Gruppe sind über die erste Gate-Kontaktstelle und die zweite Gate-Kontaktstelle unabhängig voneinander steuerbar. Wenn die Halbleitervorrichtung ausgeschaltet wird, wird, nachdem eine Ausschaltspannung, bei der die Inversionsschichten nicht gebildet werden, an die Gate-Elektroden in der zweiten Gruppe gelegt wurde, eine Ausschaltspannung, bei der die Inversionsschichten nicht gebildet werden, an die Gate-Elektroden in der ersten Gruppe gelegt.
Wenn die Halbleitervorrichtung ausgeschaltet wird, d. h. wenn die Ausschaltspannung an die Gate-Elektroden in der ersten Gruppe gelegt wird, kann eine Zeitspanne zum Herausziehen von Löchern oder Elektronen, die in der Driftschicht gesammelt werden, verkürzt und eine Schaltgeschwindigkeit verbessert werden.
[Kurze Beschreibung der Zeichnungen]
Die obige und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung sind aus der nachfolgenden detaillierten Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen näher ersichtlich. In den Zeichnungen zeigt:
1 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
2 eine Draufsicht zur Veranschaulichung einer Anordnung von Gate-Elektroden in der Halbleitervorrichtung der 1;
3(a) eine Abbildung zur Veranschaulichung eines Zustands, in dem eine Einschaltspannung an eine normale Gate-Elektrode und eine Steuer-Gate-Elektrode in der Halbleitervorrichtung gelegt wird, 3(b) eine Abbildung zur Veranschaulichung eines Zustands, in dem die Einschaltspannung an die Gate-Elektrode gelegt wird und 0 V als eine Ausschaltspannung an die Steuer-Gate-Elektrode gelegt wird, und 3(c) eine Abbildung zur Veranschaulichung eines Zustands, in dem die Einschaltspannung an die normale Gate-Elektrode gelegt wird und eine negative Spannung als die Ausschaltspannung an die Steuer-Gate-Elektrode gelegt wird;
4 ein Zeitdiagramm einer Zeit, in der die in der 1 gezeigte Halbleitervorrichtung ausgeschaltet wird;
5 einen Schaltplan, wenn die in der 1 gezeigte Halbleitervorrichtung mit einer Last verbunden ist;
6 ein Diagramm zur Veranschaulichung eines Simulationsergebnisses eines Verhältnisses zwischen einer Schaltgeschwindigkeit und einem elektrischen Strom und eines Verhältnisses zwischen einer Schaltgeschwindigkeit und einer Spannung der Halbleitervorrichtung in der Schaltung der 5;
7 ein Diagramm zur Veranschaulichung eines Simulationsergebnisses eines Verhältnisses zwischen einer Zeitdifferenz zwischen einem Zeitpunkt, an dem eine Ausschaltspannung an die Steuer-Gate-Elektroden gelegt wird, und einem Zeitpunkt, an dem eine Ausschaltspannung an normale Gate-Elektroden gelegt wird, und Verlusten; und
8 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
[Ausführungsformen zum Ausführen der Erfindung]
(Erste Ausführungsform)
Nachstehend ist eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben.
Eine n-leitende Feldstoppschicht (nachstehend als FS-Schicht bezeichnet) 2 ist, wie in 1 gezeigt, über einer Hauptoberfläche eines Halbleitersubstrats gebildet, das eine p⁺-leitende Kollektorschicht 1 bildet, und eine n^–-leitende Driftschicht 3 ist über der FS-Schicht 2 gebildet. Obgleich die FS-Schicht 2 nicht stets erforderlich ist, ist die FS-Schicht 2 vorgesehen, um eine Ausdehnung einer Verarmungsschicht zu beschränken, um so eine Leistung einer Durchbruchspannung und einen stationären Verlust zu verbessern. An einem Oberflächenabschnitt der n^–-leitenden Driftschicht 3 ist eine p-leitende Basisschicht 4 gebildet.
Mehrere Gräben 5 dringen durch die p-leitende Basisschicht 4, um die n^–-leitende Driftschicht 3 zu erreichen. Die Gräben 5 sind in vorbestimmten Intervallen (Abständen) gebildet und weisen eine Streifenstruktur auf, die sich in einer vorbestimmten Richtung (in der 1 eine Richtung senkrecht zur Papieroberfläche) parallel erstreckt. Hier ist ein Beispiel beschrieben, bei dem die Gräben 5 die Streifenstruktur aufweisen. Die Gräben 5 können jedoch ebenso eine Ringstruktur aufweisen, in der sich die Gräben 5 parallel erstrecken und an Endabschnitten herumgezogen sind.
Jeder der Gräben 5 ist mit einem Gate-Isolierfilm 6 und einer normalen Gate-Elektrode 7a oder einer Steuer-Gate-Elektrode 7b gefüllt, um so eine Trench-Gate-Struktur zu bilden. Der Gate-Isolierfilm 6 ist gebildet, um eine Innenwandoberfläche von jedem der Gräben 5 zu bedecken, und beispielsweise aus einer thermischen Oxidschicht aufgebaut. Die normale Gate-Elektrode 7a und die Steuer-Gate-Elektrode 7b sind auf dem Gate-Isolierfilm 6 gebildet und beispielsweise aus polykristallinem Silizium aufgebaut.
Die normalen Gate-Elektroden 7a sind, wie in den 1 und 2 gezeigt, über eine Gate-Verdrahtung 8 mit einer normalen Gate-Kontaktstelle 9a verbunden, und die Steuer-Gate-Elektroden 7b sind über eine Gate-Verdrahtung 8 mit einer Steuer-Gate-Kontaktstelle 9b verbunden. Die normale Gate-Kontaktstelle 9a und die Steuer-Gate-Kontaktstelle 9b werden unabhängig voneinander mit Spannungen (Signalen) versorgt. Genauer gesagt, die normalen Gate-Elektroden 7a und die Steuer-Gate-Elektroden 7b werden unabhängig voneinander mit Spannungen (Signalen) versorgt. In der vorliegenden Ausführungsform sind die normalen Gate-Elektroden 7a und die Steuer-Gate-Elektroden 7b in einer Richtung senkrecht zur Erstreckungsrichtung der Gräben 5 abwechselnd gebildet.
In einem Oberflächenabschnitt der p-leitenden Basisschicht 4, der zwischen den benachbarten Gräben 5 angeordnet ist, sind, wie in 1 gezeigt, n⁺-leitende Emitter-Schichten 10 gebildet, um in Kontakt mit Seitenoberflächen der Gräben 5 zu stehen, und p⁺-leitende Körperbereiche 11 an Positionen separat von den Seitenoberflächen der Gräben 5 gebildet. Insbesondere erstrecken sich die n⁺-leitenden Emitter-Schichten 10 in einer Stabform, um in Kontakt mit den Seitenoberflächen der Gräben 5 zu stehen, und zwar entlang der Längsrichtung der Gräben 5, und enden innerhalb von Enden der Gräben 5. Jeder der p⁺-leitenden Körperbereiche 11 ist zwischen den zwei n⁺-leitenden Emitter-Schichten 10 angeordnet, erstreckt sich in einer Stabform entlang der Längsrichtung der Gräben 5 (d. h. der n⁺-leitenden Emitter-Schichten 10) und endet innerhalb der Enden der Gräben 5. Die n⁺-leitenden Emitter-Schichten 10 und die p⁺-leitenden Körperbereiche 11 weisen ausreichend höhere Konzentrationen als die p-leitende Basisschicht 4 auf und enden in der p-leitenden Basisschicht 4.
Über der p-leitenden Basisschicht 4 ist ein Zwischenschichtisolierfilm 12 beispielsweise aus Borphosphorsilicatglas (BPSG) gebildet. Im Zwischenschichtisolierfilm 12 sind Kontaktlöcher 12a gebildet, und Abschnitte der n⁺-leitenden Emitter-Schichten 10 und der p⁺-leitenden Körperbereiche 11 sind vom Zwischenschichtisolierfilm 12 freigelegt. Über dem Zwischenschichtisolierfilm 12 ist eine Emitter-Elektrode 13 gebildet. Die Emitter-Elektrode 13 ist über die Kontaktlöcher 12a elektrisch mit den n⁺-leitenden Emitter-Schichten 10 und den p⁺-leitenden Körperbereichen 11 verbunden.
Ferner ist auf einer Rückoberflächenseite der p⁺-leitenden Kollektorschicht 1 eine Kollektor-Elektrode 14 gebildet, die elektrisch mit der p⁺-leitenden Kollektorschicht 1 verbunden ist.
Vorstehend ist der Aufbau der Halbleitervorrichtung der vorliegenden Ausführungsform beschrieben. In der vorliegenden Ausführungsform entsprechen p-leitend und p⁺-leitend einem ersten Leitfähigkeitstyp und n-leitend und n⁺-leitend einem zweiten Leitfähigkeitstyp. Ferner entspricht die normale Gate-Kontaktstelle 9a einer ersten Gate-Kontaktstelle und die Steuer-Gate-Kontaktstelle 9b einer zweiten Gate-Kontaktstelle. Die normalen Gate-Elektroden 7a entsprechen Gate-Elektroden in einer ersten Gruppe, und die Steuer-Gate-Elektroden 7b entsprechen Gate-Elektroden in einer zweiten Gruppe.
Nachstehend ist ein Betrieb der Halbleitervorrichtung unter Bezugnahme auf die 3(a) bis 3(c) beschrieben.
In den 3(a) bis 3(c) sind die n⁺-leitenden Emitter-Schichten 10, die p⁺-leitenden Körperbereiche 11 und der Zwischenschichtisolierfilm 12 ausgelassen. „Anlegen einer Einschaltspannung” beschreibt das Anlegen einer Spannung, die Inversionsschichten an Abschnitten in der p-leitenden Basisschicht 4 in Kontakt mit den Gate-Isolierfilmen 6 bildet, d. h. eine Erhöhung einer Spannung Vge zwischen dem Gate und dem Emitter auf einen Wert über einer Schwellenwertspannung Vth eines MOS-Gates. In gleicher Weise beschreibt „Anlegen einer Ausschaltspannung” das Anlegen einer Spannung, die keine Inversionsschichten an den Abschnitten in der p-leitenden Basisschicht 4 in Kontakt mit den Gate-Isolierfilmen 6 bildet, d. h. eine Verringerung der Spannung Vge zwischen dem Gate und dem Emitter auf einen Wert unter der Schwellenwertspannung Vth des MOS-Gates.
Zunächst ist ein Zustand beschrieben, in dem die Halbleitervorrichtung eingeschaltet wird. Wenn die Einschaltspannung über die normale Gate-Kontaktstelle 9a und die Steuer-Gate-Kontaktstelle 9b an die normalen Gate-Elektroden 7a und die Steuer-Gate-Elektroden 7b gelegt wird, werden, wie in 3(a) gezeigt, n-leitende Inversionsschichten 15 an Abschnitten in der p-leitenden Basisschicht 4 in Kontakt mit den Gate-Isolierfilmen 6, die in den Gräben 5 gebildet sind, gebildet.
Anschließend strömen Elektronen aus den n⁺-leitenden Emitterschichten durch die Inversionsschichten 15 in die n^–-leitende Driftschicht 3 und Löcher aus der p⁺-leitenden Kollektorschicht 1 zur n^–-leitenden Driftschicht 3. Folglich nimmt der Widerstandswert der n^–-leitenden Driftschicht 3 aufgrund der Leitfähigkeitsmodulation ab und wechselt die Halbleitervorrichtung in den Ein-Zustand.
Ein Teil der Löcher, die in die n^–-leitende Driftschicht 3 geströmt ist, wird aus der Emitter-Elektrode 13 durch Abschnitte in der p-leitenden Basisschicht 4 gezogen, die nicht zu den Inversionsschichten 15 werden. Obgleich die normalen Gate-Elektroden 7a und die Steuer-Gate-Elektroden 7b unabhängig voneinander steuerbar sind, wird beim Einschalten die gleiche Spannung angelegt. Genauer gesagt, die Einschaltspannung ist ähnlich einer Einschaltspannung einer herkömmlichen Halbleitervorrichtung.
Nachstehend ist ein Zustand beschrieben, in dem die Halbleitervorrichtung ausgeschaltet wird. Wenn die Halbleitervorrichtung ausgeschaltet wird, wird, wie in 4 gezeigt, nachdem die Ausschaltspannung zum Zeitpunkt T1 über die Steuer-Gate-Kontaktstelle 9b an die Steuer-Gate-Elektroden 7b gelegt wurde, die Ausschaltspannung an einem Zeitpunkt 2 über die normale Gate-Kontaktstelle 9a an die normalen Gate-Elektroden 7a gelegt.
D. h., die Halbleitervorrichtung wird, wie in 3(b) gezeigt, ausgeschaltet, nachdem die Ausschaltspannung an die Steuer-Gate-Elektroden 7b gelegt wurde, die Inversionsschichten 15 an Abschnitten in der p-leitenden Basisschicht 4 in Kontakt mit den Gate-Isolierfilmen 6 unter den Steuer-Gate-Elektroden 7b verschwinden, sich Verteilungswege in der p-leitenden Basisschicht 4 ausgedehnt haben und ein Teil der in der n^–-leitenden Driftschicht 3 gesammelten Löcher aus der Emitter-Elektrode 13 gezogen wurde. Folglich kann, da ein Teil der Löcher, die in die n^–-leitende Driftschicht 3 geströmt ist, vorher herausgezogen werden, wenn die Ausschaltspannung an die normalen Gate-Elektroden 7a gelegt wird, d. h. wenn die Halbleitervorrichtung ausgeschaltet wird, die Schaltgeschwindigkeit erhöht werden.
In diesem Fall werden, wie in 3(c) gezeigt, wenn eine negative Spannung an die Steuer-Gate-Elektroden 7b gelegt wird, die n-leitenden Inversionsschichten 15, die in der p-leitenden Basisschicht 4 gebildet werden, verschwinden und p⁺-leitende Anreicherungsschichten 16 an Bereichen gebildet, wo die Inversionsschichten 15 gebildet worden sind. Genauer gesagt, wenn die negative Spannung an die Steuer-Gate-Elektrode 7b gelegt wird, strömen die Löcher, die in die n^–-leitende Driftschicht 3 geströmt sind, auf einfache Weise zur Anreicherungsschicht 16 und kann die Schaltgeschwindigkeit weiter erhöht werden.
Nachstehend sind Effekte beschrieben, die durch eine Simulation erzielt wurden, die von den Erfindern durchgeführt wurde. 5 zeigt einen Schaltplan für den Fall, dass die vorstehend beschriebene Halbleitervorrichtung mit einer Last verbunden wird. Bei der in der 5 verwendeten Halbleitervorrichtung beträgt eine Energieversorgungsspannung 500 V, eine induktive Last einer Spule 100 μH, eine effektive Fläche, zu der ein elektrischer Strom fließt, 1 cm², und ein Intervall von jedem der Gräben 5 0,5 μm. 6 zeigt ein Simulationsergebnis zur Veranschaulichung eines Verhältnisses zwischen einer Schaltgeschwindigkeit und einem elektrischen Strom und eines Verhältnisses zwischen einer Schaltgeschwindigkeit und einer Spannung der Halbleitervorrichtung in der Schaltung der 5. In der 6 ist ein Fall, in dem die Ausschaltspannung an die normalen Gate-Elektroden 7a gelegt wird, nachdem die Ausschaltspannung an die Steuer-Gate-Elektroden 7b gelegt wurde, anhand einer durchgezogenen Linie als mit Steuerung gezeigt, und ein Fall, in dem die Ausschaltspannung an jede der Gate-Elektroden gleichzeitig gelegt wird, so wie es im herkömmlichen Verfahren erfolgt, anhand einer gestrichelten Linie als ohne Steuerung gezeigt. In einem Fall mit Steuerung wird die Ausschaltspannung an die Steuer-Gate-Elektroden 7b gelegt, 3 μs bevor die Ausschaltspannung an die normalen Gate-Elektroden 7a gelegt wird. In der 6 wird 0 V als die Ausschaltspannung angelegt. Ferner wird, in einem Fall mit Steuerung, ein Zeitpunkt, an dem die Ausschaltspannung an die normalen Gate-Elektroden 7a gelegt wird, auf 0 gesetzt. In einem Fall ohne eine Steuerung wird ein Zeitpunkt, an dem die Ausschaltspannung an jede der Gate-Elektroden gelegt wird, auf 0 gesetzt.
In dem Fall mit Steuerung nimmt, wie in 6 gezeigt, nach ungefähr 60 ns ab dem Zeitpunkt, an dem die Ausschaltspannung an die normalen Gate-Elektroden 7a gelegt wurde, die Spannung zwischen dem Kollektor und dem Emitter auf 50 V zu, was 10% der Energieversorgungsspannung darstellt. Anschließend nimmt, nach ungefähr 196 ns, der elektrische Strom auf 50 A ab, was 10% des elektrischen Stroms darstellt, der beim Einschalten fließt. Genauer gesagt, eine Zeit von dann, wenn die Spannung zwischen dem Kollektor und dem Emitter auf 50 V ansteigt, bis dann, wenn der elektrische Strom auf 50 A fällt, beträgt ungefähr 136 ns.
Demgegenüber nimmt, in dem Falle ohne Steuerung, die Spannung zwischen dem Kollektor und dem Emitter auf 50 V zu, ungefähr 110 ns nachdem die Ausschaltspannung an jede der Gate-Elektroden gelegt wurde. Anschließend fällt der elektrische Strom nach ungefähr 480 ns auf 50 A. Genauer gesagt, eine Zeit von dann, wenn die Spannung zwischen dem Kollektor und dem Emitter auf 50 V steigt, bis dann, wenn der elektrische Strom auf 50 A fällt, beträgt 370 ns.
Auf diese Weise kann dann, wenn die Halbleitervorrichtung, bei der die effektive Fläche, zu dem der elektrische Strom fließt, 1 cm² groß ist und das Intervall zwischen jedem der Gräben 5 0,5 μm beträgt, auf die vorstehend beschriebene Schaltung angewandt wird, für den Fall, dass eine Zeit von dann, wenn die Spannung zwischen dem Kollektor und dem Emitter auf 50 V steigt, was 10% der Energieversorgungsspannung darstellt, bis dann, wenn der elektrische Strom auf 50 A fällt, was 10% beim Einschalten darstellt, als eine Schaltgeschwindigkeit definiert ist, die Schaltgeschwindigkeit um 234 ns erhöht werden. Genauer gesagt, die Schaltzeit kann um ungefähr 63% verringert werden.
Nachstehend ist eine Zeitdifferenz zwischen dem Zeitpunkt, an dem die Ausschaltspannung an die Steuer-Gate-Elektroden 7b gelegt wird, und dem Zeitpunkt, an dem die Ausschaltspannung an die normalen Gate-Elektroden 7a gelegt wird, beschrieben. Für den Fall, dass die Ausschaltspannung an die Steuer-Gate-Elektroden 7b gelegt wird, bevor sie an die normalen Gate-Elektroden 7a gelegt wird, kann die Schaltgeschwindigkeit beim Ausschalten der Halbleitervorrichtung, wie vorstehend beschrieben, erhöht werden. Wenn die Ausschaltspannung an die Steuer-Gate-Elektroden 7b gelegt wird, werden die Inversionsschichten 15 jedoch nicht an den Abschnitten in der p-leitenden Basisschicht 4 in Kontakt mit den Gate-Isolierfilmen 6 unter den Steuer-Gate-Elektroden 7b gebildet. Folglich nehmen Elektronen und Löcher, die zur n^–-leitenden Driftschicht 3 strömen, ab und nimmt die Ein-Spannung zu. Dementsprechend wird die Zeitdifferenz zwischen dem Zeitpunkt, an dem die Ausschaltspannung an die Steuer-Gate-Elektroden 7b gelegt wird, und dem Zeitpunkt, an dem die Ausschaltspannung an die normalen Gate-Elektroden 7a gelegt wird, vorzugsweise in geeigneter Weise abgestimmt, um die Schaltgeschwindigkeit zu erhöhen und gleichzeitig eine Zunahme der Einschaltspannung zu beschränken. Genauer gesagt, vorzugsweise nimmt die Summe eines Leitungsverlusts und eines Schaltverlusts das Minimum an.
7 zeigt ein Simulationsergebnis zur Veranschaulichung eines Verhältnisses zwischen der Zeitdifferenz zwischen dem Zeitpunkt, an dem die Ausschaltspannung an die Steuer-Gate-Elektroden 7b gelegt wird, und dem Zeitpunkt, an dem die Ausschaltspannung an die normalen Gate-Elektroden 7a gelegt wird, und Verlusten. Es sollte beachtet werden, dass die 7 ein Simulationsergebnis zeigt, das unter Verwendung der Halbleitervorrichtung erzielt wurde, bei der die effektive Fläche, zu der der elektrische Strom fließt, 1 cm² beträgt und das Intervall von jedem der Gräben 0,5 um groß ist und 0 V als die Ausschaltspannung angelegt wird. Der Gesamtverlust in der 7 beschreibt die Summe aus dem Leitungsverlust und dem Schaltverlust.
Mit zunehmender Zeitdifferenz zwischen dem Zeitpunkt, an dem die Ausschaltspannung an die Steuer-Gate-Elektroden 7b gelegt wird, und dem Zeitpunkt, an dem die Ausschaltspannung an die normalen Gate-Elektroden 7a gelegt wird, nimmt der Schaltverlust beim Ausschalten der Halbleitervorrichtung, wie in 7 gezeigt, ab, da die in der n^–-leitenden Driftschicht 3 gesammelten Löcher entladen werden.
Demgegenüber nimmt, mit zunehmender Zeitdifferenz zwischen dem Zeitpunkt, an dem die Ausschaltspannung an die Steuer-Gate-Elektroden 7b gelegt wird, und dem Zeitpunkt, an dem die Ausschaltspannung an die normalen Gate-Elektroden 7a gelegt wird, der Leitungsverlust beim Einschalten der Halbleitervorrichtung zu, da die in der n^–-leitenden Driftschicht 3 gesammelten Löcher abnehmen.
Der Gesamtverlust wird minimal, wenn die Zeitdifferenz zwischen dem Zeitpunkt, an dem die Ausschaltspannung an die Steuer-Gate-Elektroden 7b gelegt wird, und dem Zeitpunkt, an dem die Ausschaltspannung an die normalen Gate-Elektroden 7a gelegt wird, ungefähr 3 μs beträgt. Insbesondere kann, verglichen mit dem Fall, dass keine Zeitdifferenz (ein Fall, in dem die Zeitdifferenz 0 ist) zwischen dem Zeitpunkt, an dem die Ausschaltspannung an die Steuer-Gate-Elektroden 7b gelegt wird, und dem Zeitpunkt, an dem die Ausschaltspannung an die normalen Gate-Elektroden 7a gelegt wird, vorhanden ist, der Schaltverlust um 56% und der Gesamtverlust um 19% verringert werden. Folglich kann im Falle der Halbleitervorrichtung, bei der die effektive Fläche, zu der der elektrische Strom fließt, 1 cm² beträgt und das Intervall zwischen jedem der Gräben 5 0,5 μm groß ist, wenn die Ausschaltspannung an die normalen Gate-Elektroden 7a gelegt wird, 3 μm nachdem die Ausschaltspannung an die Steuer-Gate-Elektroden 7b gelegt wurde, der Schaltverlust verringert werden, während eine Zunahme des Leitungsverlusts beschränkt wird. D. h., die Schaltgeschwindigkeit kann erhöht werden, während die Ein-Spannung verringert wird.
Die Zeitdifferenz zwischen dem Zeitpunkt, an dem die Ausschaltspannung an die Steuer-Gate-Elektroden 7b gelegt wird, und dem Zeitpunkt, an dem die Ausschaltspannung an die normalen Gate-Elektroden 7a gelegt wird, hängt von dem Intervall von jedem der Gräben 5 und der als die Ausschaltspannung angelegten Spannung ab. Folglich wird die Zeitdifferenz vorzugsweise angemessen in Übereinstimmung mit diesen geändert. Dies liegt daran, dass sich die Menge an Löchern, die in der n^–-leitenden Driftschicht gesammelt wird, mit dem Intervall von jedem der Gräben 5 ändert, und dass sich die Menge an Löchern, die aus der n^–-leitenden Driftschicht 3 entladen wird, mit der als die Ausschaltspannung angelegten Spannung ändert.
Bei der Halbleitervorrichtung der vorliegenden Ausführungsform sind die normalen Gate-Elektroden 7a und die Steuer-Gate-Elektroden 7b, wie vorstehend beschrieben, unabhängig voneinander steuerbar. Die Ausschaltspannung wird an die normalen Gate-Elektroden 7a gelegt, um die Halbleitervorrichtung auszuschalten, nachdem die Ausschaltspannung an die Steuer-Gate-Elektroden 7b gelegt wurde. Genauer gesagt, wenn die Halbleitervorrichtung den Einschaltzustand aufweist, wird die Halbleitervorrichtung ausgeschaltet, nachdem ein Teil der in der n^–-leitenden Driftschicht 3 gesammelten Löcher zuvor herausgezogen wurde. Folglich kann dann, wenn die Halbleitervorrichtung ausgeschaltet wird, d. h. wenn die Ausschaltspannung an die normalen Gate-Elektroden 7a gelegt wird, eine Zeitspanne zum Herausziehen der in der n^–-leitenden Driftschicht 3 gesammelten Löcher verkürzt und die Schaltgeschwindigkeit verbessert werden.
Da die normalen Gate-Elektroden 7a und die Steuer-Gate-Elektroden 7b in der Richtung parallel zur Erstreckungsrichtung der Gräben 5 abwechselnd angeordnet sind, können dann, wenn die Ausschaltspannung an die Steuer-Gate-Elektroden 7b gelegt wird, die in der n^–-leitenden Driftschicht gesammelten Löcher gleichmäßig entladen werden. Genauer gesagt, eine Situation, in der die große Menge an Löchern einzig in einem bestimmten Bereich in der n^–-leitenden Driftschicht 3 gesammelt wird, kann beschränkt werden, und die Menge an in der n^–-leitenden Driftschicht 3 gesammelten Löchern kann insgesamt gleichmäßig verteilt werden. Folglich kann eine Situation, in der die Schaltgeschwindigkeit an dem bestimmten Bereich verspätet ist, beschränkt und die Geschwindigkeit zum Ausschalten erhöht werden.
Obgleich die vorstehend beschriebene Halbleitervorrichtung die Effekte hervorbringt, solange die Halbleitervorrichtung ein Trench-Gate-IGBT ist, wird die Halbleitervorrichtung vorzugsweise auf eine Vorrichtung angewandt, in der eine große Menge an Löchern in der n^–-leitenden Driftschicht gesammelt wird, wenn die Vorrichtung eingeschaltet wird. Genauer gesagt, vorzugsweise wird die vorstehend beschriebene Halbleitervorrichtung auf einen sogenannten Trench-Gate-IGBT der Bauart mit schmaler Mesa angewandt, bei dem der Abstand zwischen jedem der Gräben 5 sehr gering ist.
(Weitere Ausführungsformen)
In der vorstehend beschriebenen Ausführungsform ist ein Beispiel beschrieben, bei dem die normalen Gate-Elektroden 7a und die Steuer-Gate-Elektroden 7b in der Richtung senkrecht zur Erstreckungsrichtung abwechseln angeordnet sind. Die normalen Gate-Elektroden 7a und die Steuer-Gate-Elektroden 7b können jedoch ebenso wie folgt angeordnet sein.
Die Steuer-Gate-Elektroden 7b können, wie in 8 gezeigt, ebenso alle zwei normalen Gate-Elektroden 7a gebildet sein. Die Steuer-Gate-Elektroden 7b können ebenso, obgleich dies nicht gezeigt ist, alle drei normalen Gate-Elektroden 7a oder alle vier normalen Gate-Elektroden 7a gebildet sein. Ferner können, beispielsweise in der Richtung senkrecht zur Erstreckungsrichtung, die normalen Gate-Elektroden 7a ebenso zusammen auf einer Seite und die Steuer-Gate-Elektroden 7b ebenso zusammen auf der anderen Seite gebildet sein. Genauer gesagt, solange ein Teil von mehreren Gate-Elektroden als die Steuer-Gate-Elektrode 7b gebildet ist, können Löcher im Voraus herausgezogen werden, indem die an die Steuer-Gate-Elektroden 7b gelegte Spannung in geeigneter Weise abgestimmt wird.
In der vorstehend beschriebenen ersten Ausführungsform ist ein Beispiel beschrieben, bei dem der erste Leitfähigkeitstyp als p-leitend und der zweite Leitfähigkeitstyp als n-leitend festgelegt ist. Der erste Leitfähigkeitstyp kann jedoch auch als n-leitend und der zweite Leitfähigkeitstyp als p-leitend festgelegt sein.
Ferner kann, in der vorstehend beschriebenen ersten Ausführungsform, eine n-leitende Kathodenschicht benachbart zur p⁺-leitenden Kollektorschicht 1 angeordnet sein und die n^–-leitende Driftschicht 3 über der p⁺-leitenden Kollektorschicht 1 und der n-leitenden Kathodenschicht gebildet sein. Genauer gesagt, die vorliegende Erfindung kann auf eine Halbleitervorrichtung angewandt werden, bei der ein sogenannter rückwärts leitender (RC)-IGBT gebildet ist, in dem ein Bereich, wo die p⁺-leitende Kollektorschicht 1 gebildet ist, als ein IGBT-Bereich festgelegt ist, und ein Bereich, wo die Kathodenschicht gebildet ist, als ein Diodenbereich festgelegt ist. In diesem Fall können die p⁺-leitende Kollektorschicht 1 und die n-leitende Kathodenschicht in einem Gittermuster gebildet sein.

Claims

Halbleitervorrichtung mit: – einer Kollektorschicht (1) eines ersten Leitfähigkeitstyps; – einer Driftschicht (3) eines zweiten Leitfähigkeitstyps, die über der Kollektorschicht (1) gebildet ist; – einer Basisschicht (4) des ersten Leitfähigkeitstyps, die über der Driftschicht (3) gebildet ist; – mehreren Gräben (5), die durch die Basisschicht (4) dringen, um die Driftschicht (3) zu erreichen, und die sich in einer vorbestimmten Richtung erstrecken; – mehreren Gate-Isolierfilmen (6), die jeweils auf Wandoberflächen der Gräben (5) gebildet sind; – mehreren Gate-Elektroden (7a, 7b), die jeweils auf den Gate-Isolierfilmen (6) gebildet sind, wobei die Gate-Elektroden (7a, 7b) die Gate-Elektroden (7a) in einer ersten Gruppe und die Gate-Elektroden (7b) in einer zweiten Gruppe aufweisen; – mehreren Emitter-Schichten (10) des zweiten Leitfähigkeitstyps, die an Seitenabschnitten der Gräben (5) in einem Oberflächenabschnitt der Basisschicht (4) gebildet sind; – einer Emitter-Elektrode (13), die elektrisch mit den Emitter-Schichten (10) verbunden ist; – einer Kollektor-Elektrode (14), die elektrisch mit der Kollektorschicht (1) verbunden ist; – einer ersten Gate-Kontaktstelle (9a), die mit den Gate-Elektroden (7a) in der ersten Gruppe verbunden ist; und – einer zweiten Gate-Kontaktstelle (9b), die mit den Gate-Elektroden (7b) in der zweiten Gruppe verbunden ist, wobei – ein elektrischer Strom zwischen der Emitter-Elektrode (13) und der Kollektor-Elektrode (14) fließt, wenn eine Einschaltspannung, bei der Inversionsschichten (15) an Abschnitten in der Basisschicht (4) in Kontakt mit den Gate-Isolierfilmen (6) gebildet werden, an die Gate-Elektroden (7a, 7b) gelegt wird, – die Gate-Elektroden (7a) in der ersten Gruppe und die Gate-Elektroden (7b) in der zweiten Gruppe über die erste Gate-Kontaktstelle (9a) und die zweite Gate-Kontaktstelle (9b) unabhängig voneinander steuerbar sind, und – dann, bei einem Ausschalten, nachdem eine Ausschaltspannung, bei der die Inversionsschichten (15) nicht gebildet werden, an die Gate-Elektroden (7b) in der zweiten Gruppe gelegt wurde, eine Ausschaltspannung, bei der die Inversionsschichten (15) nicht gebildet werden, an die Gate-Elektroden (7a) in der ersten Gruppe gelegt wird.
Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass eine negative Spannung als die Ausschaltspannung an die Gate-Elektroden (7b) in der zweiten Gruppe gelegt wird.
Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Gate-Elektroden (7a) in der ersten Gruppe und die Gate-Elektroden (7b) in der zweiten Gruppe in einer Richtung senkrecht zur vorbestimmten Richtung abwechselnd angeordnet sind.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass sie ferner eine Kathodenschicht eines zweiten Leitfähigkeitstyps aufweist, die benachbart zur Kollektorschicht (1) angeordnet ist, wobei die Driftschicht (3) über der Kollektorschicht (1) und der Kathodenschicht gebildet ist.