CN103918084A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103918084A
CN103918084A CN201280053666.2A CN201280053666A CN103918084A CN 103918084 A CN103918084 A CN 103918084A CN 201280053666 A CN201280053666 A CN 201280053666A CN 103918084 A CN103918084 A CN 103918084A
Authority
CN
China
Prior art keywords
gate electrode
layer
group
voltage
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280053666.2A
Other languages
English (en)
Inventor
住友正清
深津重光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN103918084A publication Critical patent/CN103918084A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

在一种半导体装置中，第一组中的栅极电极(7a)与第一栅极焊盘(9a)连接，第二组中的栅极电极(7b)与第二栅极焊盘(9b)连接。可以通过所述第一栅极焊盘(9a)和所述第二栅极焊盘(9b)彼此独立地控制所述第一组中的栅极电极(7a)和所述第二组中的栅极电极(7b)。在关断时，在将不形成反型层(15)的关断电压施加于所述第二组中的栅极电极(7b)之后，将不形成反型层(15)的关断电压施加于所述第一组中的栅极电极(7a)。

Description

半导体装置
相关申请的交叉引用
本公开基于2011年11月2日提交的日本专利申请No.2011-241220，通过引用的方式将其公开内容并入本文中。
技术领域
本公开内容涉及一种其中形成有具有沟槽栅极结构的绝缘栅双极晶体管(以下称为IGBT)的半导体装置。
背景技术
通常，作为用于功率变换的半导体装置之一，用于诸如工业电动机的电子装置并且其中形成有IGBT的半导体装置是已知的。形成有IGBT的一般半导体装置配置如下。
即，N-型漂移层形成于形成集电极层的P+型半导体衬底上方，P型基极层形成于N-型漂移层的表面部分中，N+型发射极层形成于P型基极层的表面部分中。此外，多个穿过P型基极层和N+型发射极层以到达N-型漂移层的沟槽以条纹图案延伸。栅极绝缘膜和栅极电极依次形成于每个沟槽的壁表面上。因此形成了包括沟槽、栅极绝缘膜和栅极电极的沟槽栅极。在P型基极层和N+型发射极层上方，通过层间绝缘膜提供发射极电极。P型基极层和N+型发射极层通过形成于层间绝缘膜的控制孔与发射极电极电气连接。在集电极层的背表面上提供与集电极层电气连接的集电极。
在半导体装置中，在向栅极电极施加开启电压，即将栅极和发射极之间的电压Vge增加到高于金属氧化物半导体(MOS)栅极的阈值电压Vth的电压时，具有N型的反型层形成于与沟槽中的栅极绝缘膜接触的P型基极层的部分上。然后，电子通过反型层从N+型发射极层流入N-型漂移层，空穴从集电极层流入N-型漂移层。因此，由于电导率调制，电阻值减少，并且半导体装置变成导通状态。
上述其中形成了IGBT的半导体装置可以达到低于形成金属-氧化物-半导体-场效应晶体管(MOSFET)的半导体装置的导通电压。不过，近来要求进一步降低导通电压。
因此，例如，专利文献1公开了相邻沟槽的宽度设置得非常窄，即从0.55nm至0.3μm。
在半导体装置中，因为相邻沟槽的宽度窄，所以在开启半导体装置时，未变成反型层的P型基极层中的部分是最小值。于是，大部分已经流入N-型漂移层的空穴聚集在N-型漂移层中，并且开启电压可以降低。不过，在专利文献1的半导体装置中，有一个问题是关断时的开关速度降低了，因为在开启时大量空穴聚集在N-型漂移层中。
现有技术文献
专利文献
专利文献1JP-A-2007-43123(对应于US2007/0001263A1)
发明内容
本公开内容的目的是提供一种能够提高关断时的开关速度同时降低开启电压的半导体装置。
根据本公开内容一方面的半导体装置包括集电极层、漂移层、基极层、多个沟道、多个栅极绝缘膜、多个电极、多个发射极层、发射极电极、集电极电极、第一栅极焊盘和第二栅极焊盘。
集电极层具有第一导电类型。漂移层具有第二导电类型并形成于集电极层上方。基极层具有第一导电类型并形成于漂移层上方。沟槽穿过基极层并到达漂移层且在预定方向延伸。栅极绝缘膜分别形成于沟槽的壁表面上。栅极电极分别形成于栅极绝缘膜上并包括第一组中的栅极电极和第二组中的栅极电极。发射极层具有第二导电类型，并形成于基极层表面部分中沟槽的侧部。发射极电极与发射极层电气连接。集电极电极与集电极层电气连接。第一栅极焊盘与第一组中的栅极电极连接。第二栅极焊盘与第二组中的栅极电极连接。
在向栅极电极施加会在与栅极绝缘膜接触的基极层部分形成反型层的开启电压时，电流在发射极电极和集电极电极之间流动。可以通过所述第一栅极焊盘和所述第二栅极焊盘彼此独立地控制所述第一组中的栅极电极和所述第二组中的栅极电极。在关断半导体装置时，在将不形成反型层的关断电压施加于所述第二组中的栅极电极之后，将不形成反型层的关断电压施加于所述第一组中的栅极电极。
在关断半导体装置时，即，在向第一组中的栅极电极施加关断电压时，能够缩短用于拉出漂移层中积累的空穴或电子的时间段，并能够提高开关速度。
附图说明
从参考附图做出的以下详细描述，本公开内容的以上和其他目的、特征和优点将变得更加明显。在附图中：
图1是根据本公开内容的第一实施例的半导体装置的截面图；
图2是示出了图1中所示的半导体装置中栅极电极的布置的平面图；
图3(a)是示出了将开启电压施加于半导体装置中的普通栅极(normalgate)电极和控制栅极电极的状态的图，图3(b)是示出了将开启电压施加于栅极电极并将作为关断电压的0伏施加于控制栅极电极的状态的图，图3(c)是示出了将开启电压施加于普通栅极电极并将作为关断电压的负电压施加于控制栅极电极的状态的图；
图4是在关断图1中所示的半导体装置时的时序图；
图5是在将图1中示出的半导体装置连接到负载时的电路图；
图6是示出了开关速度和电流之间关系以及开关速度和图5中所示的电路中的半导体装置的电压之间关系的模拟结果的图；
图7是示出了将关断电压施加于控制栅极电极的时间和将关断电压施加于普通栅极电极的时间之间的时间差与损耗之间关系的模拟结果的图；以及
图8是根据本公开内容的另一个实施例的半导体装置的截面图。
具体实施方式
(第一实施例)
将参考附图描述根据本公开内容的第一实施例的半导体装置。
如图1中所示，在形成P+型集电极层1的半导体衬底的主表面上方形成N型场终止层(以下称为FS层)2，在FS层2上方形成N-型漂移层3。尽管FS层2不总是必要的，但提供FS层2以限制耗尽层的扩展，从而提高击穿电压的性能和静态损耗。在N-型漂移层3的表面部分形成P型基极层4。
多个沟槽5穿过P型基极层4到达N-型漂移层3。沟槽5以预定间隔(间距)形成并且具有在平行于预定方向(在图1中，垂直于纸张表面的方向)延伸的条纹结构。这里描述了沟槽5具有条纹结构的范例。不过，沟槽5还可以具有环状结构，其中沟槽5平行延伸并在端部被来回拉动。
每个沟槽5都填充有栅极绝缘膜6和普通栅极电极7a或控制栅极电极7b，从而形成沟槽栅极结构。形成栅极绝缘膜6以覆盖每个沟槽5的内壁表面，并且栅极绝缘膜6由，例如，热氧化层制成。普通栅极电极7a和控制栅极电极7b形成于栅极绝缘膜6上并且由，例如，多晶硅制成。
如图1和图2中所示，通过栅极布线8将普通栅极电极7a连接到普通栅极焊盘9a，并且通过栅极布线8将控制栅极电极7b连接到控制栅极焊盘9b。普通栅极焊盘9a和控制栅极焊盘9b彼此独立地被施加以电压(信号)。换言之，普通栅极电极7a和控制栅极电极7b是彼此独立地被施加电压(信号)的。在本实施例中，在垂直于沟槽5的延伸方向的方向交替形成普通栅极电极7a和控制栅极电极7b。
如图1中所示，在设置于相邻沟槽5之间的P型基极层4的表面部分中形成N+型发射极层10以与沟槽5的侧表面接触，并且在与沟槽5的侧表面分离的位置形成P+型体区域11。具体而言，N+型发射极层10以杆状延伸以便沿沟槽5的纵向方向与沟槽5的侧表面接触并终止在沟槽5的内端。每个P+型体区域11设置于两个N+型发射极层10之间，沿沟槽5的纵向方向(即，N+型发射极层10)以杆状延伸并终止在沟槽5的内端。N+型发射极层10和P+型体区域11具有比P型基极层4足够高的浓度并终止在P型基极层4中。
在P型基极层4上方形成由，例如硼磷硅玻璃(BPSG)制成的层间绝缘膜12。在层间绝缘膜12中形成接触孔12a，从层间绝缘膜12暴露N+型发射极层10和P+型体区域11的部分。在层间绝缘膜12上方形成发射极电极13。通过接触孔12a将发射极电极13电气连接到N+型发射极层10和P+型体区域11。
此外，在P+型集电极层1的背表面侧上形成与P+型集电极层1电气连接的集电极14。
以上是根据本实施例的半导体装置的配置。在本实施例中，P型和P+型对应于第一导电型，N型和N+型对应于第二导电型。此外，普通栅极焊盘9a对应于第一栅极焊盘，控制栅极焊盘9b对应于第二栅极焊盘。普通栅极电极7a对应于第一组中的栅极电极，控制栅极电极7b对应于第二组中的栅极电极。
然后，将参考图3(a)至图3(c)描述半导体装置的操作。
在图3(a)至图3(c)中，省略N+型发射极层10、P+型体区域11和层间绝缘膜12。施加开启电压意味着施加在与栅极绝缘膜6接触的P型基极层4中的部分形成反型层的电压，即将栅极和发射极之间的电压Vge提高到高于MOS栅极的阈值电压Vth。同样，施加关断电压意味着施加在与栅极绝缘膜6接触的P型基极层4中的部分不形成反型层的电压，即将栅极和发射极之间的电压Vge降低到低于MOS栅极的阈值电压Vth。
首先，将描述开启半导体装置时的状态。如图3(a)中所示，在通过普通栅极焊盘9a和控制栅极焊盘9b将开启电压施加于普通栅极电极7a和控制栅极电极7b时，具有N型的反型层15形成于与设置于沟槽5中的栅极绝缘膜6接触的P型基极层4的部分。
然后，电子通过反型层15从N+型发射极层流入N-型漂移层3，空穴从P+型集电极层1流入N-型漂移层3。因此，由于电导率调制，N-型漂移层3的电阻值减少，并且半导体装置变成导通状态。
通过未变成反型层15的P型基极层4中的部分，将已经流入N-型漂移层3的空穴的一部分从发射极电极13拉出。尽管普通栅极电极7a和控制栅极电极7b是彼此独立可控的，但在开启时施加相同的电压。换言之，导通电压类似于常规半导体装置的导通电压。
然后，将描述关断半导体装置时的状态。如图4中所示，在关断半导体装置时，在时间点T1通过控制焊盘9b将关断电压施加于控制栅极电极7b之后，在时间点T2通过普通栅极焊盘9a将关断电压施加于普通栅极电极7a。
换言之，如图3(b)中所示，将关断电压施加于控制栅极电极7b之后关断半导体装置，与控制栅极电极7b下方的栅极绝缘膜6接触的P型基极层4中的部分的反型层15消失，P型基极层4中的分布沟道扩展，并且从发射极电极13拉出聚集在N-型漂移层3的空穴的一部分。于是，因为在将关断电压施加于普通栅极电极7x时，即在关断半导体装置时，预先拉出已经流入N-型漂移层3的一部分空穴，所以可以提高开关速度。
在这种情况下，如图3(c)中所示，在将负电压施加于控制栅极电极7b时，形成于P型基极层4的N型反型层15消失，并且在已经形成反型层15的区域形成P+型聚集层16。换言之，在将负电压施加于控制电极7b时，已经流入N-型漂移层3的空穴很容易地流入聚集层16，并且还可以提高开关速度。
这里，将描述从本发明者的模拟获得的结果。图5是将上述半导体装置连接到负载时的电路图。在图5中所用的半导体装置中，电源电压是500V，线圈的电感负载是100μH，电流流入的有效面积是1cm2，并且每个沟槽5的间隔是0.5μm。图6是示出了开关速度和电流之间关系以及开关速度和图5中示出的电路中半导体装置电压之间关系的模拟结果。在图6中，由实线示出了作为具有控制的情况，其中在将关断电压施加于控制栅极电极7b之后将关断电压施加于普通栅极电极7a，并且由虚线示出了作为没有控制的情况，其中在与常规方法相同的时间将关断电压施加于每个栅极电极。在有控制的情况中，在将关断电压施加于普通栅极电极7a3μs之前将关断电压施加于控制栅极电极7b。在图6中，将0V用作关断电压。此外，在具有控制的情况中，将关断电压被施加于普通栅极电极7a的时间点设定为0。在没有控制的情况中，将关断电压被施加于每个栅极电极的时间点设定为0。
如图6所示，在有控制的情况下，在将关断电压施加于普通栅极电极7a大约60ns之后，集电极和发射极之间的电压提高到50V(即电源电压的10％)。然后，大约196ns之后，电流减少到50A(即开启时流动电流的10％)。换言之，从集电极和发射极之间的电压增加到50V到电流减少到50A的时间大约是136ns。
相反，在没有控制的情况中，在将关断电压施加于每个栅极电极大约110ns之后，集电极和发射极之间的电压增加到50V。然后，大约480ns之后，电流减少到50A。换言之，从集电极和发射极之间的电压增加到50V到电流减少到50A的时间是370ns。
以这种方式，在将电流流入的有效面积是1cm2并且每个沟槽之间的间隔是0.5μm的半导体装置施加于上述电路时，在从集电极和发射极之间的电压增加到50V(即电源电压的10％)到电流减少到50A(即开启时的10％)的时间被定义为开关速度的情况中，可以将开关速度加快234ns。换言之，可以将开关时间减少大约63％。
然后，将描述关断电压被施加于控制栅极电极7b的时间点和关断电压被施加于普通栅极电极7a的时间点之间的时间差。如上所述，在控制栅极电极7b早于普通栅极电极7a施加关断电压的情况中，关断半导体装置时的开关速度可以是更快的。不过，在将关断电压施加于控制栅极电极7b时，在与控制栅极电极7b以下的栅极绝缘膜6接触的P型基极层4的部分未形成反型层15。因此，减少流入N-型漂移层3的电子和空穴并且提高导通电压。于是，优选的是，适当地调整关断电压被施加于控制栅极电极7b的时间点和关断电压被施加于普通栅极电极7a的时间点之间的时间差以便在限制导通电压增加时提高开关速度。换言之，优选的是，传导损耗和开关损耗之和变成最小值。
图7是示出了关断电压被施加于控制栅极电极7b的时间点和关断电压被施加于普通栅极电极7a的时间点之间的时间差和损耗之间的关系的模拟结果。应当指出的是，图7是使用电流流入的有效面积是1cm2，每个沟槽的间隔是0.5μm并且将0V用作关断电压的半导体装置的模拟结果。图7中的全部损耗意味着传导损耗和开关损耗之和。
如图7中所示，随着关断电压被施加于控制栅极电极7b的时间点和关断电压被施加于普通栅极电极7a的时间点之间的时间差增加，关断半导体装置时的开关损耗减少，因为聚集在N-型中的空穴被排除。
另一方面，随着关断电压被施加于控制栅极电极7b的时间点和关断电压被施加于普通栅极电极7a的时间点之间的时间差增加，开启半导体装置时的传导损耗增加，因为聚集在N-型中的空穴减少。
在关断电压被施加于控制栅极电极7b的时间点和关断电压被施加于普通栅极电极7a的时间点之间的时间差大约是3μs时，全部损耗变成最小值。具体而言，与关断电压被施加于控制栅极电极7b的时间点和关断电压被施加于普通栅极电极7a的时间点之间没有时间差的情况(时间差是0的情况)相比，可以将开关损耗减少56％并且可以将全部损耗减少19％。于是，在电流流入的有效面积是1cm2并且每个沟槽之间的间隔是0.5μm的半导体装置的情况中，在将关断电压施加于控制栅极电极7b3μm之后将关断电压施加于普通栅极电极7a时，可以在限制传导损耗增加时减小开关速度。即，可以在减少导通电压时提高开关速度。
关断电压被施加于控制栅极电极7b的时间点和关断电压被施加于普通栅极电极7a的时间点之间的时间差取决于每个沟槽5的间隔和被用作关断电压的电压。于是，优选的是根据它们适当地改变时间差。这是因为聚集在N-型漂移层的空穴的数量随着每个沟槽5的间隔的变化而变化并且从N-型漂移层3排除的空穴的数量随着被用作关断电压的电压的变化而变化。
如上所述，在根据本实施例的半导体装置中，普通栅极电极7a和控制栅极电极7b是彼此独立可控制的。在将关断电压施加于控制栅极电极7b之后，将关断电压施加于普通栅极电极7a以关断半导体装置。换言之，在半导体装置处于开启状态时，在预先拉出聚集在N-型漂移层3的一部分空穴之后关断半导体装置。于是，在关断半导体装置时，即在将关断电压施加于普通栅极电极7a时，可以缩短用于拉出聚集在N-型漂移层3的空穴的时间段，并且可以提高开关速度。
因为将普通栅极电极7a和控制栅极电极7b交替地布置在平行于沟槽5的延伸方向的方向上，所以在将关断电压施加于控制栅极电极7b时，可以统一排除聚集在N-型漂移层的空穴。换言之，可以限制仅聚集在N-型漂移层3的特定区域中的大量空穴的情况，并且聚集在N-型漂移层3中的空穴的量作为整体是均匀的。于是，可以限制开关速度在特定区域晚的情况并且可以提高关断速度。
尽管只要半导体装置是沟槽栅IGBT，上述半导体装置就有效果，但优选的是在开启装置时将半导体装置应用于大量空穴聚集在N-型漂移层的装置。换言之，优选的是将上述半导体装置应用于每个沟槽5的距离都是非常小的所谓的窄台面型沟槽栅IGBT。
其他实施例
在上述实施例中，已经描述了沿垂直于延伸方向交替布置普通栅极电极7a和控制栅极电极7b的范例。不过，也可以将普通栅极电极7a和控制栅极电极7b布置如下。
如图8中所示，也可以为每两个普通栅极电极7a形成控制栅极电极7b。尽管未示出，但也可以为每三个普通栅极电极7a或每四个普通栅极电极7a形成控制栅极电极7b。此外，例如，沿垂直于延伸方向的方向，普通栅极电极7a也可以共同形成在一个侧上，并且控制栅极电极7b也可以共同形成在另一个侧上。换言之，只要形成作为控制栅极电极7b的多个栅极电极的一部分，就可以通过适当地调整施加于控制栅极电极7b的电压预先拉出空穴。
在上述第一实施例中，已经描述了将第一导电型设定为P型并且将第二导电型设定为N型的范例。不过，也可以将第一导电型设定为N型并且也可以将第二导电型设定为P型。
此外，在上述第一实施例中，可以设置N型阴极层与P+型集电极层1相邻，并且可以在P+型集电极层1和N型阴极层上方形成N-型漂流层3。换言之，本公开可以应用于这样的半导体装置，其中形成将形成P+型集电极层1的区域设定为IGBT区域以及将形成阴极层的区域设定为二极管区域的所谓的逆导(RC)-IGBT。在这种情况中，可以以格子状形成P+型集电极层1和N型阴极层。

Claims (4)

1.一种半导体装置，包括：
第一导电型的集电极层(1)；
第二导电型的漂移层(3)，所述第二导电型的漂移层形成在所述集电极层(1)的上方；
第一导电型的基极层(4)，所述第一导电型的基极层形成在所述漂移层(3)的上方；
多个沟槽(5)，所述多个沟槽穿过所述基极层(4)而到达所述漂移层(3)并沿预定方向延伸；
多个栅极绝缘膜(6)，所述多个栅极绝缘膜分别形成在所述沟槽(5)的壁表面上；
多个栅极电极(7a，7b)，所述多个栅极电极分别形成在所述栅极绝缘膜(6)上，所述栅极电极(7a，7b)包括第一组中的所述栅极电极(7a)和第二组中的所述栅极电极(7b)；
第二导电型的多个发射极层(10)，所述第二导电型的多个发射极层形成在所述基极层(4)的表面部分中的所述沟槽(5)的侧部处；
发射极电极(13)，所述发射极电极与所述发射极层(10)电气连接；
集电极电极(14)，所述集电极电极与所述集电极层(1)电气连接；
第一栅极焊盘(9a)，所述第一栅极焊盘与所述第一组中的所述栅极电极(7a)连接；以及
第二栅极焊盘(9b)，所述第二栅极焊盘与所述第二组中的所述栅极电极(7b)连接，
其中，当将在所述基极层(4)中的与所述栅极绝缘膜(6)接触的部分处形成反型层(15)所利用的开启电压施加到所述栅极电极(7a，7b)时，电流在所述发射极电极(13)和所述集电极电极(14)之间流动，
其中，能够通过所述第一栅极焊盘(9a)和所述第二栅极焊盘(9b)以彼此独立的方式控制所述第一组中的所述栅极电极(7a)和所述第二组中的所述栅极电极(7b)，并且
其中，在关断所述半导体装置时，在将不形成所述反型层(15)的关断电压施加到所述第二组中的所述栅极电极(7b)之后，将不形成所述反型层(15)的关断电压施加到所述第一组中的所述栅极电极(7a)。
2.根据权利要求1所述的半导体装置，其中，向所述第二组中的所述栅极电极(7b)施加作为所述关断电压的负电压。
3.根据权利要求1或2所述的半导体装置，其中，在垂直于所述预定方向的方向上，交替地布置所述第一组中的所述栅极电极(7a)和所述第二组中的所述栅极电极(7b)。
4.根据权利要求1-3中的任一项所述的半导体装置，进一步包括
第二导电型的阴极层，所述第二导电型的阴极层与所述集电极层(1)相邻地设置，
其中，所述漂移层(3)形成在所述集电极层(1)和所述阴极层上方。
CN201280053666.2A 2011-11-02 2012-10-18 半导体装置 Pending CN103918084A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011241220A JP5742672B2 (ja) 2011-11-02 2011-11-02 半導体装置
JP2011-241220 2011-11-02
PCT/JP2012/006657 WO2013065247A1 (ja) 2011-11-02 2012-10-18 半導体装置

Publications (1)

Publication Number Publication Date
CN103918084A true CN103918084A (zh) 2014-07-09

Family

ID=48191628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280053666.2A Pending CN103918084A (zh) 2011-11-02 2012-10-18 半导体装置

Country Status (5)

Country Link
US (1) US20140209972A1 (zh)
JP (1) JP5742672B2 (zh)
CN (1) CN103918084A (zh)
DE (1) DE112012004579T5 (zh)
WO (1) WO2013065247A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720054A (zh) * 2014-12-23 2016-06-29 英飞凌科技股份有限公司 具有晶体管单元和增强单元的半导体器件
CN105826202A (zh) * 2015-01-09 2016-08-03 北大方正集团有限公司 半导体器件的制作方法和半导体器件
CN110678988A (zh) * 2017-05-29 2020-01-10 株式会社日立功率半导体 半导体装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6064371B2 (ja) 2012-05-30 2017-01-25 株式会社デンソー 半導体装置
KR20160114498A (ko) * 2014-01-31 2016-10-05 르네사스 일렉트로닉스 가부시키가이샤 반도체 집적 회로 장치 및 전원 시스템
JP6368105B2 (ja) * 2014-02-18 2018-08-01 新日本無線株式会社 トレンチ型ｍｏｓｆｅｔ半導体装置
JP6337615B2 (ja) * 2014-05-27 2018-06-06 株式会社デンソー Ｒｃ−ｉｇｂｔ駆動回路
CN105895679A (zh) * 2015-01-22 2016-08-24 肖胜安 一种绝缘栅双极晶体管的结构和制造方法
JP6413965B2 (ja) 2015-07-20 2018-10-31 株式会社デンソー 半導体装置
US10418452B2 (en) 2015-12-10 2019-09-17 Infineon Technologies Austria Ag Semiconductor device with different gate trenches
DE102015121497B4 (de) 2015-12-10 2022-01-27 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
JP6414090B2 (ja) 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
JP6950186B2 (ja) * 2017-01-17 2021-10-13 富士電機株式会社 半導体装置
JP6896673B2 (ja) 2018-03-23 2021-06-30 株式会社東芝 半導体装置
JP6946219B2 (ja) 2018-03-23 2021-10-06 株式会社東芝 半導体装置
JP6583475B2 (ja) * 2018-05-01 2019-10-02 株式会社デンソー パワーデバイス駆動回路
JP7091204B2 (ja) 2018-09-19 2022-06-27 株式会社東芝 半導体装置
JP7210342B2 (ja) 2019-03-18 2023-01-23 株式会社東芝 半導体装置
US11101375B2 (en) * 2019-03-19 2021-08-24 Kabushiki Kaisha Toshiba Semiconductor device and method of controlling same
JP7199270B2 (ja) 2019-03-20 2023-01-05 株式会社東芝 半導体装置及び半導体回路
JP7242491B2 (ja) 2019-09-20 2023-03-20 株式会社東芝 半導体装置及び半導体回路
JP7363429B2 (ja) * 2019-12-04 2023-10-18 株式会社デンソー 半導体装置の駆動方法
JP7387501B2 (ja) * 2020-03-18 2023-11-28 株式会社東芝 半導体装置およびその制御方法
JP7305589B2 (ja) 2020-03-19 2023-07-10 株式会社東芝 半導体装置及び半導体回路
JP7330154B2 (ja) 2020-09-16 2023-08-21 株式会社東芝 半導体装置及び半導体回路
JP7330155B2 (ja) 2020-09-16 2023-08-21 株式会社東芝 半導体装置及び半導体回路
JP7476132B2 (ja) 2021-03-23 2024-04-30 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11916137B2 (en) 2021-10-27 2024-02-27 Sanken Electric Co., Ltd. Semiconductor device
JP2023173779A (ja) 2022-05-26 2023-12-07 三菱電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608238A (en) * 1993-06-14 1997-03-04 Kabushiki Kaisha Toshiba Semiconductor device having two insulated gates and capable of thyristor function and method for operating the same
US20050161768A1 (en) * 2003-12-25 2005-07-28 Kabushiki Kaisha Toshiba Semiconductor device
JP2006019556A (ja) * 2004-07-02 2006-01-19 Toyota Motor Corp 半導体装置とその製造方法
CN1776911A (zh) * 2004-11-17 2006-05-24 三洋电机株式会社 半导体装置
US20090278166A1 (en) * 2008-05-09 2009-11-12 Soeno Akitaka Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3163815B2 (ja) * 1992-02-03 2001-05-08 富士電機株式会社 半導体装置
JPH06163908A (ja) * 1992-11-27 1994-06-10 Fuji Electric Co Ltd ダブルゲートｍｏｓデバイス
JP3257186B2 (ja) * 1993-10-12 2002-02-18 富士電機株式会社 絶縁ゲート型サイリスタ
JP2798023B2 (ja) * 1994-11-25 1998-09-17 富士電機株式会社 半導体装置
DE112005003720T5 (de) * 2005-10-12 2008-09-11 Fuji Electric Holdings Co., Ltd., Kawasaki SOI-Trench-Lateral-IGBT

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608238A (en) * 1993-06-14 1997-03-04 Kabushiki Kaisha Toshiba Semiconductor device having two insulated gates and capable of thyristor function and method for operating the same
US20050161768A1 (en) * 2003-12-25 2005-07-28 Kabushiki Kaisha Toshiba Semiconductor device
JP2006019556A (ja) * 2004-07-02 2006-01-19 Toyota Motor Corp 半導体装置とその製造方法
CN1776911A (zh) * 2004-11-17 2006-05-24 三洋电机株式会社 半导体装置
US20090278166A1 (en) * 2008-05-09 2009-11-12 Soeno Akitaka Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720054A (zh) * 2014-12-23 2016-06-29 英飞凌科技股份有限公司 具有晶体管单元和增强单元的半导体器件
CN105720054B (zh) * 2014-12-23 2019-09-17 英飞凌科技股份有限公司 具有晶体管单元和增强单元的半导体器件
CN105826202A (zh) * 2015-01-09 2016-08-03 北大方正集团有限公司 半导体器件的制作方法和半导体器件
CN105826202B (zh) * 2015-01-09 2020-03-06 北大方正集团有限公司 半导体器件的制作方法和半导体器件
CN110678988A (zh) * 2017-05-29 2020-01-10 株式会社日立功率半导体 半导体装置
CN110678988B (zh) * 2017-05-29 2023-02-24 株式会社日立功率半导体 半导体装置

Also Published As

Publication number Publication date
DE112012004579T5 (de) 2014-08-21
WO2013065247A1 (ja) 2013-05-10
JP2013098415A (ja) 2013-05-20
US20140209972A1 (en) 2014-07-31
JP5742672B2 (ja) 2015-07-01

Similar Documents

Publication Publication Date Title
CN103918084A (zh) 半导体装置
CN106062964B (zh) 功率用半导体装置
CN102194879B (zh) 半导体装置
CN107251231B (zh) 半导体装置
TWI374474B (en) High voltage lateral fet structure with improved on resistance performance
JP4028333B2 (ja) 半導体装置
CN102738227B (zh) SiC半导体功率器件
US20110241113A1 (en) Dual Gate LDMOS Device with Reduced Capacitance
US9000479B2 (en) Semiconductor device
JP2005528804A (ja) トレンチ・ゲート半導体装置
JPWO2002058160A1 (ja) 半導体装置
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
CN107293585B (zh) 一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件
CN112164719B (zh) 具有等势浮空槽的低阻器件及其制造方法
CN103280457A (zh) 一种超低比导通电阻的横向高压功率器件及制造方法
JP5595067B2 (ja) 半導体装置
CN113659009B (zh) 体内异性掺杂的功率半导体器件及其制造方法
JP2005302925A (ja) 半導体装置
WO2018092680A1 (ja) 半導体装置
CN108735808A (zh) 半导体开关元件及其制造方法
CN108447904B (zh) 一种横向igbt的制造方法
US20090050961A1 (en) Semiconductor Device
CN106206699A (zh) 半导体装置
US20070279119A1 (en) Gate driving device for driving insulated gate bipolar transistor and method of driving the same
KR20050006283A (ko) 트렌치-게이트 반도체 디바이스와 그의 작동 방법 및트렌치-게이트 반도체 디바이스를 포함하는 모듈 및 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140709