CN110678988B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110678988B
CN110678988B CN201880035215.3A CN201880035215A CN110678988B CN 110678988 B CN110678988 B CN 110678988B CN 201880035215 A CN201880035215 A CN 201880035215A CN 110678988 B CN110678988 B CN 110678988B
Authority
CN
China
Prior art keywords
gate
gate electrode
semiconductor device
igbt
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880035215.3A
Other languages
English (en)
Other versions
CN110678988A (zh
Inventor
三好智之
森睦宏
竹内悠次郎
古川智康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of CN110678988A publication Critical patent/CN110678988A/zh
Application granted granted Critical
Publication of CN110678988B publication Critical patent/CN110678988B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0051—Diode reverse recovery losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

提供同时实现低导通损失和低开关损失的IGBT和应用其的电力变换装置。特征在于具备：半导体基板；第1导电类型的半导体层；第2导电类型的阱区域；第1栅电极及第2栅电极，隔着栅极绝缘膜而与所述半导体层及所述阱区域相接，夹着所述阱区域相互相邻地形成；第1导电类型的发射极区域；第2导电类型的供电区域；发射极电极；第2导电类型的集电极层；以及集电极电极，其中，所述第1栅电极及所述第2栅电极的间隔比与和各自相邻的其它栅电极之间的间隔窄，所述第1栅电极及所述第2栅电极各自与开关栅极布线或载流子控制栅极布线中的某一方电连接，与所述载流子控制栅极布线连接的栅电极的数量比与所述开关栅极布线连接的栅电极的数量多。

Description

半导体装置
技术领域
本发明涉及半导体装置以及使用该半导体装置的电力变换装置，特别是涉及对于IGBT的电力损失降低和电力变换装置的高效化有效的技术。
背景技术
全球变暖成为全世界共同的重要的紧急课题，作为其对策之一，功率电子技术的贡献期待度提高。特别是，面向承担电力变换功能的逆变器的高效化，要求以构成逆变器的起到功率开关功能的IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)以及起到整流功能的二极管为主的功率半导体设备的低功耗化。
图20示出以往的逆变器的部分电路图。对于具有绝缘栅端子71的IGBT70，与IGBT70反并联地连接有二极管72。逆变器构成为从直流电压源69被供给电力，对IGBT70的绝缘栅71施加电压而高速地重复接通(TURN ON)、截止(TURN OFF)，从而控制对所连接的感应性负载68供给的电力。此外，感应性负载68是例如马达(电动机)。
IGBT70和二极管72在导通时发生导通损失，在开关时发生开关损失，所以为了使逆变器小型化、高效化，需要降低IGBT70和二极管72的导通损失和开关损失。在此，开关损失包括从IGBT发生的接通损失和截止损失、在接通时从二极管发生的恢复损失。
作为降低IGBT的导通损失和截止损失的技术，例如已知专利文献1以及专利文献2所记载那样的与“具有2个能够进行独立的控制的栅极的IGBT构造”有关的技术。
图21是专利文献1记载的IGBT的剖面图。栅极G1和G2都具有沟槽形状，针对发射极电极7，在对栅极G1的栅电极91和栅极G2的栅电极92施加高电压时，在p型阱层2的栅电极界面生成作为反转层的电子层。由此，如果对集电极电极8与发射极电极7之间施加正向电压，则从发射极电极7经由形成于G1和G2的表面的电子层，向n-型漂移层1注入电子载流子，从p型集电极层4引出空穴载流子，在n-型漂移层1的内部发生电导率调制，IGBT成为导通状态。
接下来，在截止时，通过对栅极施加比在p型阱层2的栅电极界面不形成反转层的阈值电压小的电压从而对电导率调制作出贡献的载流子被排出到发射极电极7和集电极电极8而转移到非导通状态，由于此时所产生的电流和施加于发射极电极7及集电极电极8的反向电压，产生被称为截止损失的电力损失。
在此，在具有2个能够进行独立的控制的栅极的本构造中，能够在即将截止之前先于G1而对一方的栅极G2施加小于阈值电压的电压，能够临时地形成抑制了电导率调制的漂移区域。由此，能够降低由截止时所排出的载流子引起的电流，另外通过对集电极、发射极之间高速地施加反向电压，能够降低截止损失。即，是如下技术：能够在即将成为导通状态和非导通状态之前动态地控制对G1和G2施加的栅极偏压，能够通过该控制来降低在截止时发生的损失。
图22是专利文献2记载的具有2个能够进行独立的控制的栅极的IGBT的剖面图。在本构造中，针对2个栅电极G1和G2，仅在各自的一侧形成有p型阱层2，在其对置极侧设置有p型的浮置层93。另外，将夹着p型阱层2的栅电极91、92的间隔a配置为比夹着p型浮置层93的间隔b短。这是谋求如下效果的构造：在IGBT的导通状态下，促进电导率调制，降低导通损失。
在导通状态下，从发射极电极7对n-型漂移层1注入电子载流子，从p型集电极层4对n-型漂移层1注入空穴载流子。在此，由于存在空穴载流子经由p型阱层2流动到发射极电极7的电流路径，所以为了促进IGBT的电导率调制，需要提高该路径的电阻而使空穴载流子难以流动。因此，在本构造中，特征点在于相对于专利文献1的构造而减少p型阱层2的区域，能够实现在导通时空穴载流子的蓄积效果高且导通损失小的IGBT。
现有技术文献
专利文献1：日本特开2016-134568号公报
专利文献2：国际公开第2014/038064号
发明内容
针对这些以往的IGBT，为了进一步降低损失，有效的是进一步改善导通时和截止时的漂移区域中的电导率调制的控制性。即，需要如下构造：能够在导通时促进电导率调制，因此使载流子的蓄积效果提高，另一方面，在即将截止之前抑制电导率调制，因此使载流子的抽取效率提高。
然而，在图21的IGBT中，难以提高导通时的电导率调制，另外在图22的IGBT中，在即将截止之前抽取载流子的作用不足，难以通过这些构造来进一步改善IGBT的导通损失和截止损失的折衷关系。
因此，本发明的目的在于，提供一种在IGBT中同时实现低导通损失和低开关损失而能够实现低功耗化的IGBT和应用该IGBT的电力变换装置。
为了解决上述课题，本发明的特征在于，具备：第1导电类型的半导体层，形成于半导体基板的第1主面；第2导电类型的阱区域，与所述第1导电类型的半导体层相接，形成于所述第1主面侧；第1栅电极及第2栅电极，隔着栅极绝缘膜而与所述第1导电类型的半导体层及所述第2导电类型的阱区域相接，夹着所述第2导电类型的阱区域而相互相邻地形成；第1导电类型的发射极区域，形成于所述第2导电类型的阱区域的所述第1主面侧；第2导电类型的供电区域，贯通所述第1导电类型的发射极区域，与所述第2导电类型的阱区域电连接；发射极电极，经由所述第2导电类型的供电区域而与所述第2导电类型的阱区域电连接；第2导电类型的集电极层，与所述第1导电类型的半导体层相接，形成于与所述第1主面侧相反的一侧的所述半导体基板的第2主面侧；以及集电极电极，与所述第2导电类型的集电极层电连接，所述第1栅电极及所述第2栅电极的间隔比与和各自相邻的其它栅电极之间的间隔窄，所述第1栅电极及所述第2栅电极各自与开关栅极布线或者载流子控制栅极布线中的某一方电连接，与所述载流子控制栅极布线连接的栅电极的数量比与所述开关栅极布线连接的栅电极的数量多。
根据本发明，通过在IGBT中提高电导率调制的控制性，能够改善导通电压和截止损失的折衷关系，同时实现低导通损失和低开关损失。
另外，由此可实现能够实现低功耗化的IGBT和应用该IGBT的电力变换装置。
上述以外的课题、结构以及效果通过以下的实施方式的说明而会变得清楚。
附图说明
图1是本发明的第1实施例的半导体装置的剖面图。
图2是概念性地示出在本发明的第1实施例的半导体装置中对GS栅极和GC栅极施加阈值电压以上的电压，且IGBT为导通状态下的载流子分布的图。
图3是概念性地示出在本发明的第1实施例的半导体装置中对GS栅极施加阈值电压以上的电压并对GC栅极施加小于阈值电压的电压，且IGBT为导通状态下的载流子分布的图。
图4是示出适用于本发明的第1实施例的半导体装置的截止时的驱动波形以及由此得到的IGBT的集电极发射极间电压波形、集电极电流波形、电流电压积的图。
图5是示出通过本发明得到的IGBT的截止损失、和由GC栅极生成的沟道条数相对由GS栅极生成的沟道条数的比例的相关性的图。
图6A是本发明的第2实施例的半导体装置的剖面图。
图6B是本发明的第2实施例的半导体装置的平面配置图。
图7A是本发明的第2实施例的变形例的半导体装置的剖面图。
图7B是本发明的第2实施例的变形例的半导体装置的平面配置图。
图8是本发明的第3实施例的半导体装置的剖面图。
图9A是示出本发明的第1实施例的半导体装置具有的反馈电容的图。
图9B是示出本发明的第3实施例的半导体装置具有的反馈电容的图。
图10是本发明的第3实施例的变形例的半导体装置的剖面图。
图11是示出本发明的第4实施例的半导体装置的驱动信号的图。
图12是示出本发明的第4实施例的变形例(变形例1)的半导体装置的驱动信号的图。
图13是示出本发明的第4实施例的变形例(变形例1)的半导体装置的驱动信号以及由此得到的IGBT的集电极发射极间电压波形、集电极电流波形的图。
图14是示出本发明的第4实施例的另一变形例(变形例2)的半导体装置的驱动信号的图。
图15是示出本发明的第4实施例的另一变形例(变形例2)的半导体装置的驱动信号以及由此得到的IGBT的集电极发射极间电压波形、集电极电流波形的图。
图16是示出本发明的第5实施例的电力变换装置的电路结构的图。
图17是示出本发明的第5实施例的变形例(变形例1)的电力变换装置的电路结构的图。
图18是示出本发明的第5实施例的另一变形例(变形例2)的电力变换装置的电路结构的图。
图19是示出本发明的第5实施例的其它变形例(变形例3)的电力变换装置的电路结构的图。
图20是示出应用现有技术的电力变换装置的电路结构的图。
图21是应用专利文献1记载的现有技术的半导体装置的剖面图。
图22是应用专利文献2记载的现有技术的半导体装置的剖面图。
(符号说明)
1：n-型漂移层；2：p型阱层；3：n型发射极层；4：p型集电极层；5：栅极绝缘膜(氧化膜)；6：绝缘栅电极GS(GS栅极)；7：发射极电极；8：集电极电极；12：p型供电层；13：绝缘栅电极GC(GC栅极)；15：p型浮置层或者n-型漂移层；16：厚的绝缘膜；18：GS栅极(的驱动信号)；19：GC栅极(的驱动信号)；20：IGBT的集电极发射极间电压(波形)；21：IGBT的集电极电流(波形)；22：IGBT的电流电压积；23：(IGBT的)导通期间；24：即将截止之前的期间；25：截止期间；26：(在p型阱层2形成反转层的)阈值电压；27：电源电压；28：以往的IGBT；29：应用本发明的第1实施方式(实施例1)的IGBT；30：(即将截止之前的期间24中的)导通损失的上升量；31：(截止期间25中的)截止开关损失；32：合计截止损失；40：GS栅极布线；41：GC栅极布线；42：接触层；43：(沟槽栅型IGBT的)反馈电容；44：(侧栅型IGBT的)反馈电容；45：非导通期间；46：接通期间；47：应用本发明的实施例4(图11)的IGBT的波形；48：应用本发明的实施例4的第一变形例(图12)的IGBT的波形；49：应用本发明的实施例4的第二变形例(图14)的IGBT的波形；64：控制电路；66：二极管；67：(驱动IGBT的)驱动电路；68：感应性负载；69：直流电压(电力)源；70：IGBT；71：IGBT70的绝缘栅(端子)；72：(与IGBT70反并联连接的)二极管；76：(本发明的)IGBT；77：(本发明的IGBT76的)GS栅极端子；78：(本发明的IGBT76的)GC栅极端子；81：肖特基势垒二极管；82：绝缘栅控制型二极管；83：(绝缘栅控制型二极管的)绝缘栅端子；84：(由2个绝缘栅构成的)绝缘栅控制型二极管；85：(由2个绝缘栅构成的绝缘栅控制型二极管的)第一绝缘栅端子；86：(由2个绝缘栅构成的绝缘栅控制型二极管的)第二绝缘栅端子；91：栅电极(绝缘栅电极G1)；92：栅电极(绝缘栅电极G2)；93：p型浮置层；94：电导率调制；100：(本发明的第1实施方式的)IGBT；200：(本发明的第2实施方式的)IGBT；201：(本发明的第2实施方式的变形例的)IGBT；300：(本发明的第3实施方式的)IGBT；301：(本发明的第3实施方式的变形例的)IGBT；400：(本发明的第4实施方式的)IGBT的驱动方法；401：(本发明的第4实施方式的第一变形例的)IGBT的驱动方法；402：(本发明的第4实施方式的第二变形例的)IGBT的驱动方法；500：(本发明的第5实施方式的)电力变换装置；501：(本发明的第5实施方式的第一变形例的)电力变换装置；502：(本发明的第5实施方式的第二变形例的)电力变换装置；503：(本发明的第5实施方式的第三变形例的)电力变换装置。
具体实施方式
以下，参考附图，说明本发明的实施例。此外，在各附图中，对同一结构附加同一符号，关于重复的部分，省略其详细的说明。另外，图中的n-、n这样的记载表示半导体层是n型，并且表示按照这个顺序杂质浓度相对地变高。同样地，p-、p这样的记载表示半导体层是p型，并且表示按照这个顺序杂质浓度相对地变高。
实施例1
参考图1至图5，说明本发明的第1实施方式的绝缘栅型(栅极控制型)的半导体装置(IGBT)100。图1是本实施例的IGBT100的部分剖面图。
本实施例如图1所示，是沟槽栅形状且具有2个能够进行独立的控制的栅极(GS、GC)的IGBT，具备与n-型漂移层1在纵向上相邻的p型阱层2、在与p型阱层2相反的一侧与n-型漂移层1在纵向上相邻的p型集电极层4。而且，在p型阱层2的上部，相邻地存在p型供电层12和n型发射极层3。并且，这些p型阱层2、n型发射极层3隔着栅极绝缘膜(栅极氧化膜)5而与具有栅电极的沟槽栅型的第一绝缘栅(GS栅极)6及沟槽栅型的第二绝缘栅(GC栅极)13相接。
发射极电极7具有向下突出的沟槽形状，与p型供电层12及n型发射极层3相接。另外，隔着厚的绝缘膜16而与第一绝缘栅电极(GS栅极)6以及第二绝缘栅电极(GC栅极)13电气地分离。另外，发射极电极7和p型阱层2经由p型供电层12而被电连接。而且，集电极电极8与p型集电极层4电连接。而且，配置成使GC栅极13相对GS栅极6的条数比例成为1以上。在本实施例的图1中，配置成使该比例成为2(GS：GC＝1：2)。此外，在此使用的半导体层由硅(silicon：Si)或者碳化硅(SiC)形成，栅极绝缘膜5由二氧化硅(SiO2)形成。另外，在n-型漂移层1与发射极电极7之间，未形成p型阱层2、GS栅极6、GC栅极13的区域成为p型浮置层或者n-型漂移层15。
接下来，参考图2以及图3，说明本实施例的半导体装置(IGBT)100的动作。图2示意性地示出对GS栅极6和GC栅极13施加在p型阱层2中生成作为反转层的电子层的电压，而且对集电极电极8与发射极电极7之间施加使得导通的正向电压时的电子和空穴的载流子的分布。在此，施加于GS栅极6和GC栅极13的电压是例如阈值电压以上的正电压。由于该电压，在p型阱层2的与GS栅极6及GC栅极13相接的栅极绝缘膜5的界面，发生由栅极电压引起的反转而形成蓄积了电子的沟道层。
经由该沟道层，从发射极电极7经由沟道层向n-型漂移层1注入电子。并且，在n-型漂移层1中，被所注入的电子所诱发而从p型集电极层4注入空穴，在n-型漂移层1内部产生电导率调制94，IGBT的正向电压降低。
在此，在GS栅极6和GC栅极13，p型阱层2仅配置于一侧平面，另一侧平面配置有浮动电位的p型层或者n-型漂移层15。即，针对1个沟槽栅，形成1个沟道层。并且，如图1所示，配置p型阱层2的一侧的栅电极的间隔a被配置成相对于未配置p型阱层2的一侧的栅电极的间隔b而更短(a<b)。由此，在导通状态下，针对从p型集电极层4注入的空穴载流子，成为向发射极电极7的电流路径的p型阱层2的区域变窄，其部位的电阻变高，所以空穴载流子的蓄积效果提高，能够促进IGBT的电导率调制效果。因此，通过针对本构造的半导体装置(IGBT)100和GS栅极6以及GC栅极13的电压的控制，能够降低IGBT导通时的导通损失。
接下来，使用图3，说明对GS栅极6施加在p型阱层2中形成沟道的电压、并对GC栅极13施加比在p型阱层2中不形成沟道的阈值电压小的电压时的动作。在此，在p型阱层2中不形成沟道的电压是指例如比阈值电压低的负电压。通过施加这些电压，从而在与GS栅极6相接的p型阱层2的绝缘膜界面通过作为反转层的电子层而形成沟道，另一方面，在与GC栅极13相接的p型阱层2的绝缘膜界面形成空穴的蓄积层。
如果在该状态下对集电极电极8与发射极电极7之间施加使得导通的正向电压，则经由GS栅极6界面的沟道层从发射极电极7向n-型漂移层1注入电子载流子，从p型集电极层4引出空穴载流子，另一方面，n-型漂移层1内部的空穴载流子的一部分经由GC栅极13界面的空穴蓄积层而被排出到发射极电极7。因此，相比于对GS栅极6和GC栅极13这两方施加在p型阱层2中形成沟道的电压时，能够降低n-型漂移层1的空穴载流子浓度，能够抑制IGBT的电导率调制效果。即，通过在IGBT为导通状态下控制针对GC栅极13的施加电压，能够控制IGBT内部的载流子浓度。
在此，在考虑IGBT从导通状态向非导通状态转移的截止动作时，向非导通状态转移时的电流和电压的变化依赖于在导通时对电导率调制作出贡献的载流子量，所以通过能够对IGBT内部的载流子浓度进行控制的本构造和电压控制，能够降低截止损失。并且，在以相对于通过施加到GS栅极6的电压来生成的沟道条数而提高通过施加到GC栅极13的电压来生成的沟道条数为特征的本实施例中，能够提高利用GC栅极的施加电压实施的电导率调制的控制性，因此能够维持低的导通损失，降低截止损失。
接下来，参考图4，说明导通时以及截止时的本发明的效果。在图4中，从上依次排列GS栅极的驱动信号18、GC栅极的驱动信号19、IGBT的集电极发射极间电压波形20、IGBT的集电极电流波形21、IGBT的电流电压积22。在此，在IGBT的集电极电流波形21、IGBT的集电极发射极间电压波形20、IGBT的电流电压积22中示出的实线29是在应用本发明的第1实施方式(实施例1)的构造中得到的波形，另一方面，虚线28是在以往的IGBT中得到的波形。IGBT在导通期间23中，GS栅极、GC栅极都被输入阈值电压26以上的信号，集电极发射极间电压20低，能够实现小的导通损失性能。
接下来，在即将截止之前的期间24中，使GC栅极的驱动信号19先于GS栅极信号18而降低到阈值电压26以下。由此，IGBT内部的载流子浓度降低而电导率调制效果被抑制，集电极发射极间电压20临时地上升。
接下来，在截止期间25中，如果GS栅极的驱动信号18降低到小于阈值电压26，则IGBT的载流子注入停止，由于对集电极发射极间施加的电源电压，在IGBT内部中耗尽化发展，集电极发射极间电压20上升，另外载流子被吐出而集电极电流21降低。
在此，本发明的实线波形29相对以往的虚线波形28，在短时间产生变化，即进行高速的截止。这是因为，由于即将截止之前的期间24中的GC栅极的电压控制，载流子浓度变低，高速地进行IGBT的耗尽化和载流子的排出。由于利用电流电压积22的时间积分来导出IGBT的电力损失，因此表示通过高速的截止能够降低电力损失。即，表示通过由本实施例示出的具有2个栅极的IGBT的构造以及它们的控制信号，能够同时实现低的导通损失和低的截止损失。
图5示出通过向GC栅极的电压施加而形成的沟道条数和通过向GS栅极的电压施加而形成的沟道条数的比例和损失的相关性。在本图中，示出在即将截止之前的期间24中通过仅对GC栅极施加小于阈值电压的电压而产生的导通损失的上升量30、截止期间25中的电压、电流的时间变化所致的截止开关损失31、以及用它们的和来定义的合计截止损失32和GC/GS沟道条数的比例的相关性。
如图5所示，通过增加GC/GS沟道条数的比例，载流子浓度降低所致的临时的导通损失上升呈现增加倾向，另一方面，通过开关的高速化而能够大幅降低截止损失。并且，在使GC/GS沟道条数的比例大于以往的1时最能够降低合计截止损失。即，通过针对上述专利文献1、专利文献2所示的具有2个独立的栅极的IGBT应用本发明，能够导出高的损失降低效果。
以上，示出通过对双栅型IBGT应用本发明，能够实现同时实现低导通损失和低截止损失的低损失的IGBT。
实施例2
参考图6A以及图6B，说明本发明的第2实施方式的绝缘栅型(栅极控制型)的半导体装置(IGBT)200。图6A是本实施例的IGBT的部分剖面图，另外图6B是本实施例的IGBT的平面配置图，图6B中的A-A’部的剖面与图6A的剖面图相应。
本实施例是沟槽栅形状且具有2个能够进行独立的控制的栅极的IGBT，具备与n-型漂移层1在纵向上相邻的p型阱层2、在与p型阱层2相反的一侧与n-型漂移层1在纵向上相邻的p型集电极层4。而且，在p型阱层2的上部，相邻地存在p型供电层12和n型发射极层3。并且，这些p型阱2、n型发射极层3隔着栅极绝缘膜(栅极氧化膜)5而与具有栅电极的沟槽栅型的第一绝缘栅(GS栅极)6及沟槽栅型的第二绝缘栅(GC栅极)13相接。
发射极电极7具有向下突出的沟槽形状，与p型供电层12及n型发射极层3相接。另外，隔着厚的绝缘膜16而与第一绝缘栅电极(GS栅极)6以及第二绝缘栅电极(GC栅极)13电气地分离。另外，发射极电极7和p型阱层2经由p型供电层12而被电连接。而且，集电极电极8与p型集电极层4电连接。而且，配置成使GC栅极13相对GS栅极6的条数比例成为1以上。在本实施例的图6A中，配置成使该比例成为2(GS：GC＝1：2)。此外，在此使用的半导体层由硅(silicon：Si)或者碳化硅(SiC)形成，栅极绝缘膜5由二氧化硅(SiO2)形成。另外，在n-型漂移层1与发射极电极7之间，未形成p型阱层2、GS栅极6、GC栅极13的区域成为p型浮置层或者n-型漂移层15。
本实施例的特征在于，夹着p型阱层2的2个的GS栅极6和GC栅极13能够进行相互独立的控制。如图6B的平面图所示，2个栅极6和13分别连接于能够向各自导入独立的电信号的2个栅极布线即GS栅极布线40和GC栅极布线41。在此，各栅极布线和各栅电极经由接触层42而被连接，另外存在多个的栅电极经由该接触层42而被捆束到各栅极布线，对2根的GS栅极布线40和GC栅极布线41提供的输入信号被传递给各栅电极。
在此，配置接触层42的场所是产生IGBT动作的有源区域的终端部，如果将该终端部中的接触层42配置成与GS栅极布线40重叠，则GS的信号被送到栅电极，另一方面，如果将接触层42配置成与GC栅极布线41重叠，则能够向栅电极发送GC的信号。即，根据本发明的本实施方式，能够根据接触层42的配置来选择使栅电极成为GC、GS中的哪一个的功能。
参考图7A以及图7B，说明本实施例的变形例。图7A以及图7B是根据接触层42的配置来变更通过对GS栅极6和GC栅极13提供电压而形成的沟道的条数比的例子。图7A是本变形例的IGBT201的剖面图，另外图7B是本变形例的IGBT201的平面配置图，图7B中的A-A’部的剖面与图7A的剖面图相应。
在本构造中，将图7B中的中央所配置的2个接触层42配置成与GC栅极布线41重叠。由此，中央部的栅电极具有GC栅极6的功能，如图7A所示，能够针对图6A所示的构造，提升通过对GS栅极6和GC栅极13提供电压而形成的沟道的条数的比例(GC/GS沟道条数的比例)。这样，根据本发明，通过调整接触层的配置，能够任意地调整基于GS的沟道条数和基于GC的沟道条数的比例。
此外，作为用于使IGBT的截止损失最为降低的调整参数，GS和GC的沟道条数比是重要的，这已在图5中叙述过，其最佳比例根据n-型漂移层1的深度方向的厚度等各种各样的IGBT构造的尺寸、杂质浓度等而不同。因此，根据本发明，能够实现维持低的导通损失、并且发挥由向GC的施加偏压引起的电导率调制的抑制效果的最佳的沟道条数比例，能够提供最适合于同时实现低导通损失和低截止损失的IGBT构造。
实施例3
参考图8至图9B，说明本发明的第3实施方式的绝缘栅型(栅极控制型)的半导体装置(IGBT)300。图8是本实施例的IGBT300的剖面图。
本实施例涉及针对沟槽将栅电极仅配置于侧壁的侧栅(side gate)形状，另外，是具有2个能够进行独立的控制的栅极的IGBT。具备与n-型漂移层1在纵向上相邻的p型阱层2、在与p型阱层2相反的一侧与n-型漂移层1在纵向上相邻的p型集电极层4。而且，在p型阱层2的上部，相邻地存在p型供电层12和n型发射极层3。并且，这些p型阱层2、n型发射极层3隔着栅极绝缘膜(栅极氧化膜)5而与具有栅电极的侧栅型的第一绝缘栅(GS栅极)6及侧栅型的第二绝缘栅(GC栅极)13相接。
发射极电极7具有向下突出的沟槽形状，与p型供电层12及n型发射极层3相接。另外，隔着厚的绝缘膜16而与第一绝缘栅电极(GS栅极)6以及第二绝缘栅电极(GC栅极)13电气地分离。另外，发射极电极7和p型阱层2经由p型供电层12而被电连接。而且，集电极电极8与p型集电极层4电连接。而且，配置成使GC栅极13相对GS栅极6的条数比例成为1以上。在本实施例的图8中，配置成使该比例成为2(GS：GC＝1：2)。此外，在此使用的半导体层由硅(silicon：Si)或者碳化硅(SiC)形成，栅极绝缘膜5由二氧化硅(SiO2)形成。
而且，在本实施例中，在GS栅极6和GC栅极13中，p型阱层2仅配置于一侧平面，另一侧平面由配置有厚的绝缘膜16的侧栅形状构成。即，针对1个侧栅，形成1个沟道层。并且，配置p型阱层2的一侧的栅电极的间隔a被配置成相对于未配置p型阱层2的一侧的栅电极的间隔b而更短(a<b)。由此，在导通状态下，针对从p型集电极层4注入的空穴载流子，成为向发射极电极7的电流路径的p型阱层2的区域变窄，其部位的电阻变高，所以空穴载流子的蓄积效果提高，能够促进IGBT的电导率调制效果。因此，通过针对本构造的半导体装置(IGBT)300和GS栅极6以及GC栅极13的电压的控制，能够降低IGBT导通时的导通损失。
根据本实施例，相比于实施例1记载的IGBT100，能够在截止时、接通时进一步降低开关损失。这是因为在IGBT的集电极栅极间寄生地存在的反馈电容由于侧栅形状而变小。
图9A、图9B分别图示实施例1、实施例3中的沟槽栅型和侧栅型的IGBT的剖面及与它们对应的反馈电容。在图9A的沟槽栅型中，除了沟槽栅的下部中的由栅电极(GS栅极6)、栅极绝缘膜5以及n-型漂移层1形成的MOS电容以外，还并联地配置有由与p型阱层2对置的平面即p型浮置层或n-型漂移层15、栅极绝缘膜5以及GS栅极6形成的MOS电容。
由此，沟槽栅型IGBT的反馈电容43大，在IGBT进行截止、接通开关时，发生对该电容进行充电的镜像期间，成为妨碍高速的电流、电压的变化并使损失上升的主要原因。
另一方面，在图9B的侧栅型中，在与p型阱层2对置的平面配置有厚的绝缘膜16，不存在电容分量。因此，反馈电容44仅由侧栅的下部中的由栅电极(GS栅极6)、栅极绝缘膜5及n-型漂移层1形成的MOS电容形成，相对于沟槽栅型，其电容值小。因此，相对于沟槽栅型，在开关时引起更高速的电流、电压的变化，损失变小。
参考图10，说明本实施例的变形例。图10示出具备具有侧壁(side wall)形状的GS栅极6和GC栅极13的IGBT301。由于半导体的制造工艺的制约，侧栅型的IGBT构造是通过具有这样的侧壁形状的GS栅极6和GC栅极13来实现的，能够发挥反馈电容小的特长。
以上，根据本实施例，能够进一步提高实施例1所示的低截止损失的效果，能够实现进一步降低导通损失和截止损失的具有高效的性能的IGBT。
实施例4
参考图11，说明本发明的第4实施方式的绝缘栅型(栅极控制型)的半导体装置的驱动信号(控制方法)。在此，作为对象的半导体装置是指本发明的实施例1至实施例3所示的具有2个能够进行独立的控制的栅极的IGBT。
在非导通期间45，GS栅极的驱动信号18、GC栅极的驱动信号19都小于阈值电压26，未形成沟道，对集电极发射极间施加高电压。接下来，在接通期间46，GS栅极的驱动信号18、GC栅极的驱动信号19都为施加阈值电压26以上的电压而形成沟道。由此，IGBT成为导通状态。在导通期间23，GS栅极18、GC栅极19的电压持续着施加阈值电压26以上的状态。促进IGBT的电导率调制，实现低导通损失。
接下来，在即将截止之前的期间24，仅GC栅极的驱动信号19为施加小于阈值电压26的电压。由此，基于GC栅极19的沟道消失，经由所生成的蓄积层向发射极抽取漂移区域的空穴载流子，临时地形成使漂移区域的载流子浓度降低的状态。此外，该期间(即将截止之前的期间24)优选为10μ秒至100μ秒。接下来，在截止期间25，对GS栅极18也施加小于阈值电压26的电压，IGBT转移到非导通状态。在此，根据形成有紧接在之前降低了载流子浓度的状态的效果，高速地发生集电极发射极间电压的上升和电流的降低，能够导出降低截止损失的效果。
接下来，参考图12以及图13，说明本实施例(本发明的第4实施方式)的第一变形例。在此，作为对象的半导体装置也是本发明的实施例1至3所示的具有2个能够进行独立的控制的栅极的IGBT。
在本变形例中，如图12所示，在非导通期间45，GS栅极的驱动信号18、GC栅极的驱动信号19都是阈值电压26以下，未形成沟道，对集电极发射极间施加高电压。接下来，在接通期间46，仅对GS栅极18先行地施加阈值电压26以上的电压。由此，仅在GS栅极侧形成沟道，IGBT成为导通状态，但相对于使GC和GS同时成为阈值电压26以上的情况，能够在使IGBT的互导(gm)低的状态下进行接通。由此，能够减少由于进行接通而产生的集电极发射极间电压的时间变化dv/dt，能够应对在利用该dv/dt的功率模块的应用方面成为课题的感应噪声、马达绝缘这样的课题。
另外，在图11所示的使GS栅极18和GC栅极19同时成为阈值电压26以上的接通驱动中，为了该dv/dt控制，需要对IGBT的栅极连接电阻，由于该栅极电阻，存在IGBT的集电极电流的变化di/dt的降低困难且接通损失变高的副作用。
图13示出使GS栅极18和GC栅极19同时成为阈值电压26以上的接通驱动以及先于GC栅极19而使GS栅极18成为阈值电压26以上的图12所示的接通驱动所引起的、集电极发射极间电压波形20和集电极电流波形21的时间变化。图中的虚线是通过前者的驱动而产生的波形47，图中的实线是通过后者的驱动而产生的波形48。
如本实施例的第一变形例(图12)那样，通过先于GC栅极19而使GS栅极18成为阈值电压26以上的接通驱动，能够维持dv/dt，提高di/dt，由此能够降低接通损失。此外，该接通期间46的时间优选为0.5μ秒至10μ秒。另外，导通期间23、即将截止之前的期间24、截止期间25中的驱动方式与图12相同，由此还能够同时实现低的导通损失和低的截止损失。
接下来，参考图14以及图15，说明本实施例(本发明的第4实施方式)的第二变形例。在此，作为对象的半导体装置也是本发明的实施例1至实施例3所示的具有2个能够进行独立的控制的栅极的IGBT。
在本变形例中，如图14所示，在非导通期间45，GS栅极的驱动信号18、GC栅极的驱动信号19都小于阈值电压26，未形成沟道，对集电极发射极间施加高电压。接下来，在接通期间46，首先对GS栅极18和GC栅极19同时施加阈值电压26以上的电压。接下来，仅使GC栅极19临时降低到小于阈值电压26，之后再次使GC栅极19成为阈值电压26以上。
使用图15，详细说明该定时。首先，在接通期间46，对GS栅极18和GC栅极19同时施加阈值电压26以上的电压，从而由GS和GC形成沟道而向IGBT内部注入载流子，流过集电极电流。如果该集电极电流波形21成为恒定，则集电极发射极间电压波形20开始降低。在其瞬间，仅使GC栅极的驱动信号19临时降低到小于阈值电压26，进而集电极发射极间电压20充分降低而在IGBT的导通电压附近稳定之后，再次使GC栅极的驱动信号19成为阈值电压26以上。通过该控制得到的效果如以下那样。
首先，在集电极电流21上升且di/dt上升的期间，在GS栅极18和GC栅极19的两侧生成沟道，提高载流子的注入效率，从而能够提高di/dt。另一方面，在电压降低且dv/dt上升的期间，采用仅在GS栅极18的一侧生成沟道来注入载流子的方式，从而能够降低IGBT的互导(gm)而实现被恰当地抑制的dv/dt。
在图15中，示出应用了图11所示的使GS栅极的驱动信号18、GC栅极的驱动信号19同时成为阈值电压26以上的接通驱动、图12所示的先于GC栅极的驱动信号19而使GS栅极的驱动信号18成为阈值电压26以上的接通驱动、以及图14所示的在使GS栅极的驱动信号18和GC栅极的驱动信号19同时成为阈值电压26以上之后使GC栅极的驱动信号19临时降低到小于阈值电压26、并在之后再次使GC栅极的驱动信号19上升到阈值电压26以上的接通驱动时的、集电极发射极间电压波形20和集电极电流波形21的时间变化。图15的虚线是通过图11的驱动而产生的接通波形47，细实线是通过图12的驱动而产生的接通波形48，另外粗实线是通过图14的驱动而产生的接通波形49。
通过设置先于GC栅极19而使GS栅极18成为阈值电压26以上的期间，能够将dv/dt调整为恰当的值，另外在集电极电流21变化的期间，对GS栅极18、GC栅极19都施加阈值电压26以上的电压，从而最能够提高di/dt。
由此，能够降低接通损失。此外，该接通期间46的时间优选为0.5μ秒至10μ秒。另外，导通期间23、即将截止之前的期间24、截止期间25中的驱动方式与图11相同，由此还能够同时得到低的导通损失和低的截止损失。
以上示出了通过应用本发明能够实现除了具有低导通损失和低截止损失以外还具有低接通损失的IGBT。
实施例5
参考图16，说明本发明的第5实施方式的电力变换装置500。本实施例的电力变换装置500如图16所示，包括根据来自控制电路64的IGBT用指令信号对上下支路的IGBT76和二极管66进行驱动的驱动电路67。
在此，IGBT76是本发明的实施例1至实施例4所示的具有2个能够进行独立的控制的GS栅极端子77和GC栅极端子78的半导体装置(IGBT100、200、201、300、301)。
另外，在驱动电路67中，将来自控制电路64的输入变换为IGBT的栅极的输入信号的电平移位电路是主要的电路。本实施例的电力变换装置(驱动装置)500是对以马达为主的感应性负载68进行驱动的逆变器，起到将直流电压(电力)69变换为U相、V相、W相的三相交流电压(电力)并将三相交流电压(电力)发送到感应性负载68的功能。
另外，在控制电路64中，具有生成用于驱动感应性负载68的定时信号的功能，并且具有为了发挥IGBT的低损失性能而生成用于对GS栅极端子77和GC栅极端子78发送最佳的驱动电压的定时信号的功能。另外，针对这些所有上下支路的IGBT76，应用以本实施例为例子的本发明。通过在实施例1至实施例4中示出的本发明的IGBT的低损失性能，能够实现电力损失小的高效的电力变换装置。
接下来，参考图17，说明本实施例(本发明的第5实施方式)的第一变形例。本变形例的电力变换装置501是在二极管中应用主要以SiC结晶为主的肖特基势垒二极管81的例子。另外，本变形例包括根据来自控制电路64的IGBT用指令信号对上下支路的IGBT76和肖特基势垒二极管81进行驱动的驱动电路67。
在此，IGBT76是本发明的实施例1至实施例4所示的具有2个能够进行独立的控制的GS栅极端子77和GC栅极端子78的半导体装置(IGBT100、200、201、300、301)。
另外，在驱动电路67中，将来自控制电路64的输入变换为IGBT的栅极的输入信号的电平移位电路是主要的电路。本变形例的电力变换装置(驱动装置)501是对以马达为主的感应性负载68进行驱动的逆变器，起到将直流电压(电力)69变换为U相、V相、W相的三相交流电压(电力)并将三相交流电压(电力)发送到感应性负载68的功能。
另外，在控制电路64中，具有生成用于驱动感应性负载68的定时信号的功能，并且具有为了发挥IGBT的低损失性能而生成用于对GS栅极端子77和GC栅极端子78发送最佳的驱动电压的定时信号的功能。另外，针对这些所有上下支路的IGBT76，应用以本实施例为例子的本发明。而且，针对这些所有上下支路的二极管，应用肖特基势垒二极管81。通过在实施例1至实施例4中示出的本发明的IGBT的低损失性能、和以SiC结晶为主的肖特基势垒二极管的低开关损失性能，能够实现电力损失小的高效的电力变换装置。
参考图18，说明本实施例(本发明的第5实施方式)的第二变形例。本变形例的电力变换装置502是在二极管中应用能够动态地控制导通时和开关时的载流子浓度的绝缘栅控制型的二极管82的例子。
另外，本变形例包括根据来自控制电路64的IGBT用指令信号对上下支路的IGBT76和绝缘栅控制型二极管82进行驱动的驱动电路67。
在此，IGBT76是本发明的实施例1至实施例4所示的具有能够进行独立的控制的2个的GS栅极端子77和GC栅极端子78的半导体装置(IGBT100、200、201、300、301)。
另外，在驱动电路67中，将来自控制电路64的输入变换为IGBT的栅极的输入信号的电平移位电路是主要的电路。本变形例的电力变换装置(驱动装置)502是对以马达为主的感应性负载68进行驱动的逆变器，起到将直流电压(电力)69变换为U相、V相、W相的三相交流电压(电力)并将三相交流电压(电力)发送到感应性负载68的功能。
另外，在控制电路64中，具有生成用于驱动感应性负载68的定时信号的功能，并且具有为了发挥IGBT的低损失性能而生成用于对GS栅极端子77和GC栅极端子78发送最佳的驱动电压的定时信号的功能。而且，具有为了发挥绝缘栅型二极管的低损失性能而生成用于对该二极管的绝缘栅端子83发送最佳的驱动电压的定时信号的功能。
另外，针对这些所有上下支路的IGBT76，应用以本实施例为例子的本发明。而且，针对这些所有上下支路的二极管，应用绝缘栅控制型二极管82。通过在实施例1至实施例4中示出的本发明的IGBT的低损失性能、和绝缘栅控制型二极管的低开关损失性能，能够实现电力损失小的高效的电力变换装置。
参考图19，说明本实施例(本发明的第5实施方式)的第三变形例。本变形例的电力变换装置503是在二极管中应用能够动态地控制导通时和开关时的载流子浓度的由2个绝缘栅构成的绝缘栅控制型的二极管84的例子。
另外，本变形例包括根据来自控制电路64的IGBT用指令信号对上下支路的IGBT76和由2个绝缘栅构成的绝缘栅控制型二极管84进行驱动的驱动电路67。
在此，IGBT76是本发明的实施例1至实施例4所示的具有能够进行独立的控制的2个的GS栅极端子77和GC栅极端子78的半导体装置(IGBT100、200、201、300、301)。
另外，在驱动电路67中，将来自控制电路64的输入变换为IGBT的栅极的输入信号的电平移位电路是主要的电路。本变形例的电力变换装置(驱动装置)503是对以马达为主的感应性负载68进行驱动的逆变器，起到将直流电压(电力)69变换为U相、V相、W相的三相交流电压(电力)并将三相交流电压(电力)发送到感应性负载68的功能。
另外，在控制电路64中，具有生成用于驱动感应性负载68的定时信号的功能，并且具有为了发挥IGBT的低损失性能而生成用于对GS栅极端子77和GC栅极端子78发送最佳的驱动电压的定时信号的功能。而且，具有为了发挥由2个绝缘栅构成的绝缘栅型二极管84的低损失性能而生成用于对该二极管的2个绝缘栅端子(第一绝缘栅端子85、第二绝缘栅端子86)发送最佳的驱动电压的定时信号的功能。
另外，针对这些所有上下支路的IGBT76，应用以本实施例为例子的本发明。而且，针对这些所有上下支路的二极管，应用由2个绝缘栅构成的绝缘栅控制型二极管。通过在实施例1至实施例4中示出的本发明的IGBT的低损失性能、和由2个绝缘栅构成的绝缘栅控制型二极管的低开关损失性能，能够实现电力损失小的高效的电力变换装置。
此外，本发明能够应用于适合在从空调器、微波炉等小电力仪器至汽车、铁路、钢铁厂的逆变器等大电力仪器中广泛使用的半导体装置、半导体电路的驱动装置以及电力变换装置。
另外，本发明不限定于上述的实施例，而包括各种变形例。例如，上述的实施例是为了易于理解地说明本发明而详细说明的例子，未必限定于具备所说明的所有结构。另外，能够将某个实施例的结构的一部分置换为其它实施例的结构，另外还能够对某个实施例的结构添加其它实施例的结构。另外，能够对各实施例的结构的一部分进行其它结构的追加、删除、置换。
另外，本发明还具有以下的特征。
[附记1]
一种半导体装置的控制方法，其特征在于，
所述半导体装置是具备能够相互独立地进行控制的开关栅电极和载流子控制栅电极的双栅型IGBT，
所述开关栅电极以及所述载流子控制栅电极的间隔比与和各自相邻的其它栅电极之间的间隔窄，并且所述载流子控制栅电极的数量比所述开关栅电极的数量多，
在驱动所述双栅型IGBT时，具有：
(a)第1状态，对所述开关栅电极及所述载流子控制栅电极这两方施加阈值电压以上的电压；
(b)第2状态，对所述开关栅电极施加阈值电压以上的电压，对所述载流子控制栅电极施加小于阈值的电压；以及
(c)第3状态，对所述开关栅电极及所述载流子控制栅电极这两方施加小于阈值的电压。
[附记2]
根据附记1记载的半导体装置的控制方法，其特征在于，
在所述双栅型IGBT从导通状态转移到非导通状态时，按照所述(a)、所述(b)、所述(c)的顺序转移。
[附记3]
根据附记1记载的半导体装置的控制方法，其特征在于，
在所述双栅型IGBT从非导通状态转移到导通状态时，按照所述(c)、所述(b)、所述(a)的顺序转移。
[附记4]
根据附记1记载的半导体装置的控制方法，其特征在于，
在所述双栅型IGBT从非导通状态转移到导通状态时，按照所述(c)、所述(a)、所述(b)、所述(a)的顺序转移。
[附记5]
根据附记1至附记4中的任意一个记载的半导体装置的控制方法，其特征在于，
在所述双栅型IGBT从导通状态转移到非导通状态时，经过所述(b)的时间是10μ秒以上。
[附记6]
根据附记1至附记5中的任意一个记载的半导体装置的控制方法，其特征在于，
在所述双栅型IGBT从非导通状态转移到导通状态时，经过所述(b)的时间是0.5μ秒以上。
[附记7]
一种电力变换装置，其特征在于，具备：
成为开关元件的IGBT；
成为整流元件的二极管，与所述IGBT反并联地连接；
控制电路，输出所述IGBT的驱动信号；以及
驱动电路，将来自所述控制电路的驱动信号变换为所述IGBT的栅极的输入信号，其中，
所述IGBT使用权利要求书中记载的权利要求1至10中的任意一项所述的半导体装置。
[附记8]
根据附记7记载的电力变换装置，其特征在于，
所述二极管是作为半导体基体而使用碳化硅的肖特基势垒二极管。
[附记9]
根据附记7记载的电力变换装置，其特征在于，
所述二极管是能够动态地控制内部的载流子的绝缘栅控制型二极管。

Claims (10)

1.一种半导体装置，其特征在于，具备：
第1导电类型的半导体层，形成于半导体基板的第1主面；
第2导电类型的阱区域，与所述第1导电类型的半导体层相接，形成于所述第1主面侧；
第1栅电极及第2栅电极，隔着栅极绝缘膜而与所述第1导电类型的半导体层及所述第2导电类型的阱区域相接，夹着所述第2导电类型的阱区域而相互相邻地形成；
第1导电类型的发射极区域，形成于所述第2导电类型的阱区域的所述第1主面侧；
第2导电类型的供电区域，贯通所述第1导电类型的发射极区域，与所述第2导电类型的阱区域电连接；
发射极电极，经由所述第2导电类型的供电区域而与所述第2导电类型的阱区域电连接；
第2导电类型的集电极层，与所述第1导电类型的半导体层相接，形成于与所述第1主面侧相反的一侧的所述半导体基板的第2主面侧；以及
集电极电极，与所述第2导电类型的集电极层电连接，
所述第1栅电极及所述第2栅电极的间隔比与和各自相邻的其它栅电极之间的间隔窄，
所述第1栅电极及所述第2栅电极各自与开关栅极布线或者载流子控制栅极布线中的某一方电连接，
通过与所述载流子控制栅极布线连接的栅电极而形成沟道的沟道形成区域的数量比通过与所述开关栅极布线连接的栅电极而形成沟道的沟道形成区域的数量多，
所述第2导电类型的阱区域隔着所述栅极绝缘膜而配置于所述第1栅电极及所述第2栅电极各自的一侧，在所述第1栅电极及所述第2栅电极各自的另一侧配置第2导电类型的浮置层、所述第1导电类型的半导体层或者绝缘膜，针对所述第1栅电极及所述第2栅电极的各栅电极的沟道形成区域是1个。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第1栅电极及所述第2栅电极是在贯通所述第2导电类型的阱区域而形成的沟槽内设置的沟槽栅型的栅电极。
3.根据权利要求1所述的半导体装置，其特征在于，
所述第1栅电极及所述第2栅电极是在与各自相邻的其它栅电极之间不具有导电区域的侧栅型的栅电极。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第1栅电极及所述第2栅电极是具有从所述发射极电极侧朝向所述集电极电极侧而宽度变宽的侧壁形状的侧壁栅型的栅电极。
5.根据权利要求1至4中的任意一项所述的半导体装置，其特征在于，
能够相互独立地控制所述第1栅电极和所述第2栅电极，
在驱动所述半导体装置时，具有：
(a)第1状态，对与所述开关栅极布线连接的栅电极及与所述载流子控制栅极布线连接的栅电极这两方施加阈值电压以上的电压；
(b)第2状态，对与所述开关栅极布线连接的栅电极施加阈值电压以上的电压，对与所述载流子控制栅极布线连接的栅电极施加小于阈值的电压；以及
(c)第3状态，对与所述开关栅极布线连接的栅电极及与所述载流子控制栅极布线连接的栅电极这两方施加小于阈值的电压。
6.根据权利要求5所述的半导体装置，其特征在于，
在所述半导体装置从导通状态转移到非导通状态时，按照所述(a)、所述(b)、所述(c)的顺序转移。
7.根据权利要求5所述的半导体装置，其特征在于，
在所述半导体装置从非导通状态转移到导通状态时，按照所述(c)、所述(b)、所述(a)的顺序转移。
8.根据权利要求5所述的半导体装置，其特征在于，
在所述半导体装置从非导通状态转移到导通状态时，按照所述(c)、所述(a)、所述(b)、所述(a)的顺序转移。
9.根据权利要求5所述的半导体装置，其特征在于，
在所述半导体装置从导通状态转移到非导通状态时，经过所述(b)的时间是10μ秒以上。
10.根据权利要求5所述的半导体装置，其特征在于，
在所述半导体装置从非导通状态转移到导通状态时，经过所述(b)的时间是0.5μ秒以上。
CN201880035215.3A 2017-05-29 2018-04-12 半导体装置 Active CN110678988B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-105575 2017-05-29
JP2017105575A JP6981777B2 (ja) 2017-05-29 2017-05-29 半導体装置
PCT/JP2018/015330 WO2018221032A1 (ja) 2017-05-29 2018-04-12 半導体装置

Publications (2)

Publication Number Publication Date
CN110678988A CN110678988A (zh) 2020-01-10
CN110678988B true CN110678988B (zh) 2023-02-24

Family

ID=64454734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880035215.3A Active CN110678988B (zh) 2017-05-29 2018-04-12 半导体装置

Country Status (4)

Country Link
EP (1) EP3633733A4 (zh)
JP (1) JP6981777B2 (zh)
CN (1) CN110678988B (zh)
WO (1) WO2018221032A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020130141A1 (ja) * 2018-12-21 2020-06-25 ローム株式会社 半導体装置
US11101375B2 (en) * 2019-03-19 2021-08-24 Kabushiki Kaisha Toshiba Semiconductor device and method of controlling same
JP7229064B2 (ja) * 2019-03-27 2023-02-27 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置並びに半導体装置の駆動方法
JP7346170B2 (ja) * 2019-08-30 2023-09-19 株式会社東芝 半導体装置及び半導体モジュール
JP7363429B2 (ja) * 2019-12-04 2023-10-18 株式会社デンソー 半導体装置の駆動方法
JP7472613B2 (ja) 2020-04-09 2024-04-23 富士電機株式会社 半導体装置
CN113764511B (zh) * 2021-07-30 2023-10-27 广州华浦电子科技有限公司 具有动态载流子通道的低损耗超结igbt器件及其制造方法
JP2023115995A (ja) * 2022-02-09 2023-08-22 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136490A (zh) * 2009-12-03 2011-07-27 株式会社日立制作所 半导体装置以及使用它的电力变换装置
CN103918084A (zh) * 2011-11-02 2014-07-09 株式会社电装 半导体装置
CN104488085A (zh) * 2012-09-07 2015-04-01 株式会社日立制作所 电力变换用开关元件以及电力变换装置
CN105720054A (zh) * 2014-12-23 2016-06-29 英飞凌科技股份有限公司 具有晶体管单元和增强单元的半导体器件
WO2016117338A1 (ja) * 2015-01-21 2016-07-28 株式会社デンソー 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101076A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 絶縁ゲート型半導体素子とその駆動方法
JP4398719B2 (ja) * 2003-12-25 2010-01-13 株式会社東芝 半導体装置
JP5631752B2 (ja) * 2011-01-12 2014-11-26 株式会社 日立パワーデバイス 半導体装置および電力変換装置
JP6531026B2 (ja) * 2015-10-20 2019-06-12 株式会社 日立パワーデバイス 電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136490A (zh) * 2009-12-03 2011-07-27 株式会社日立制作所 半导体装置以及使用它的电力变换装置
CN103918084A (zh) * 2011-11-02 2014-07-09 株式会社电装 半导体装置
CN104488085A (zh) * 2012-09-07 2015-04-01 株式会社日立制作所 电力变换用开关元件以及电力变换装置
CN105720054A (zh) * 2014-12-23 2016-06-29 英飞凌科技股份有限公司 具有晶体管单元和增强单元的半导体器件
WO2016117338A1 (ja) * 2015-01-21 2016-07-28 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
EP3633733A1 (en) 2020-04-08
CN110678988A (zh) 2020-01-10
JP6981777B2 (ja) 2021-12-17
WO2018221032A1 (ja) 2018-12-06
JP2018200974A (ja) 2018-12-20
EP3633733A4 (en) 2021-03-03

Similar Documents

Publication Publication Date Title
CN110678988B (zh) 半导体装置
US9595602B2 (en) Switching device for power conversion and power conversion device
CN111418071B (zh) 半导体装置以及功率变换装置
US10872959B2 (en) Semiconductor device and power converter
US10224425B2 (en) Electric power converter
WO2017135037A1 (ja) 半導体装置、その製造方法、及びそれを用いた電力変換装置
JP6227677B2 (ja) 半導体素子の駆動装置およびそれを用いた電力変換装置
JP5245157B2 (ja) 半導体双方向スイッチング装置
EP3573109A1 (en) Semiconductor device and electric power conversion device using same
US11088275B2 (en) Method for operating a superjunction transistor device
CN113594248A (zh) 一种具有集成续流二极管的双异质结GaN HEMT器件
CN116110959A (zh) 半导体装置、电力变换装置及半导体装置的驱动方法
JP2017147468A (ja) 電力変換用スイッチング素子
WO2014128953A1 (ja) 半導体装置および半導体回路の駆動装置並びに電力変換装置
JP5605664B2 (ja) 半導体双方向スイッチング装置
EP4071813A1 (en) Semiconductor circuit control method, and power converter adopting same
KR20230088149A (ko) 분리 버퍼 구조를 갖는 초접합 igbt
CN114447101A (zh) 一种集成续流沟道二极管的垂直GaN MOSFET
WO2014128950A1 (ja) 半導体装置および半導体回路の駆動装置ならびに電力変換装置
US20230246095A1 (en) Semiconductor device and three-phase inverter comprising the same
Narayanan et al. RESURFed Quasi Lateral IGBT Structure for High Current PICs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant