JP6583475B2 - パワーデバイス駆動回路 - Google Patents

Description

本発明は、ゲート電極を備えることでターンオフを高速に行うことを可能にしたパワーデバイスを駆動する駆動回路に関する。

特許文献１には、２つのゲート電極７ａ，７ｂを備える絶縁ゲート型バイポーラトランジスタ（ＲＣ（Reverse Conducting）−ＩＧＢＴ。以下、単にＩＧＢＴと称す）が開示されている。このＩＧＢＴをターンオンさせる場合は、ゲート電極７ａ，７ｂに対してターンオン電圧を印加し、ターンオフさせる際には、ゲート電極７ｂにターンオフ電圧を印加した後にゲート電極７ａにターンオフ電圧を印加する。これにより、ターンオフをより高速に行うことを可能にしている。

特開２０１３−９８４１５号公報

特許文献１におけるＩＧＢＴを高速にターンオフさせるには、ゲート電極７ｂに負電圧を印加するのが望ましい（図３（ｃ）参照）。しかしながら、そのために別途負電源を用意するとコストがアップし、駆動損失も増大することが問題となる。
本発明は上記事情に鑑みてなされたものであり、その目的は、負電源を用いずとも、パワーデバイスを迅速にターンオフさせることが可能なパワーデバイス駆動回路を提供することにある。

請求項１記載のパワーデバイス駆動回路によれば、ゲート端子、エミッタ端子、容量接続端子の何れかの間に接続される複数のスイッチ回路を備える。そして、制御回路は、複数のスイッチ回路のオンオフを制御して、パワーデバイスをターンオンしている状態からターンオフさせる際に、ゲート−エミッタ間容量に充電されている電荷を、容量接続端子に接続されている容量素子に充電させる充電経路を形成してから、容量素子の正電位側端子、負電位側端子を、エミッタ、ゲートにそれぞれ接続させる負電圧印加経路を形成する。

これにより、ターンオンしているパワーデバイスのゲート−エミッタ間容量に充電されている電荷を容量素子に充電させた後、その容量素子を、充電電荷が逆極性となるようにパワーデバイスのエミッタ、ゲートに接続して、ゲートを負電圧にできる。したがって、負電圧印加用の電源を別途用意せずとも、パワーデバイスのゲートを負電圧にしてターンオフを高速に行うことができる。

請求項４記載のパワーデバイス駆動回路によれば、複数のスイッチ回路を、ゲート端子とエミッタ端子との間に接続される第１スイッチ回路、ゲート端子と容量接続端子の一方との間に接続される第２スイッチ回路、ゲート端子と容量接続端子の他方との間に接続される第３スイッチ回路、容量接続端子の一方とエミッタ端子との間に接続される第４スイッチ回路、容量接続端子の他方とエミッタ端子との間に接続される第５スイッチ回路とする。

そして、請求項５記載のパワーデバイス駆動回路によれば、制御回路は、第２及び第５スイッチ回路をオンさせて充電経路を形成し、ゲートに充電されている電荷を容量素子に充電させる。それから、第２及び第５スイッチ回路をオフさせると、第１スイッチ回路をオンさせて、ゲートをエミッタと同電位にする。その後、第１スイッチ回路をオフさせると、第３及び第４スイッチ回路をオンさせて負電圧印加経路を形成し、ゲートを負電圧にする。
これにより、ゲートの充電電荷を放電させた後、ゲートを一旦エミッタと同電位にしてから負電圧にするので、ゲートの負電位をより大きくすることができ、パワーデバイスのターンオフをより高速に行うことができる。

第１実施形態であり、ＲＣ−ＩＧＢＴ駆動回路の構成を示す図 ターンオフ時の各スイッチ回路のオンオフ状態を示す図 図２に対応するタイミングチャート ターンオン動作も含むタイミングチャート 第２実施形態であり、ターンオフ時の各スイッチ回路のオンオフ状態を示す図 ターンオフ時のタイミングチャート 第３実施形態であり、ＲＣ−ＩＧＢＴ駆動回路の構成を示す図 第４実施形態であり、コントロールゲート駆動部の各スイッチ回路の具体構成を示す図 第５実施形態であり、コントロールゲート駆動部の各スイッチ回路の具体構成を示す図 第６実施形態であり、コントロールゲート駆動部の各スイッチ回路の具体構成を示す図 （ａ）は第７実施形態であり、ＩＧＢＴを交互にターンオン、ターンオフさせる場合のタイミングチャート、（ｂ）は第２実施形態の（ａ）相当図

（第１実施形態）
図１に示すように、本実施形態の駆動回路１は、メインゲートＧ（第１ゲート）と、コントロールゲートＣＧ（第２ゲート）とを備えるＲＣ−ＩＧＢＴ（以下、単にＩＧＢＴと称す）２を駆動対象とするもので、このＩＧＢＴ２は、特許文献１に開示されている半導体装置と同じものである。すなわち、図４に示すように、ＰＷＭ制御信号がハイレベルとなりＩＧＢＴ２をターンオンさせる場合には、メインゲートＧ及びコントロールゲートＣＧに対して同時にターンオン電圧（ハイレベル駆動電圧）を印加する。

一方、ＰＷＭ制御信号がローレベルとなりＩＧＢＴ２をターンオフさせる場合には、先にコントロールゲートＣＧの電位を低下させてから（０Ｖ→負電圧）、メインゲートＧにターンオフ電圧（ローレベル駆動電圧）を印加するように制御する。このように、先にコントロールゲートＣＧの電位を低下させることで、ドリフト層に蓄積されている正孔又は電子の一部が予め引き抜かれるため、メインゲートＧにターンオフ電圧を印加した際に残留している正孔又は電子の引き抜きが短時間で完了するようになる（特許文献１，段落［００１３］参照）。したがって、ＩＧＢＴ２のスイッチング速度が向上し、損失の低減を図ることができる。

駆動回路１は、制御信号生成部３（制御回路）、コントロールゲート駆動部４及びメインゲート駆動部５を備えている。また、駆動回路１には、電源端子６を介して駆動電源７（電圧ＶＢ、例えば２０Ｖ程度）が供給され、信号入力端子８を介して外部（上位の制御装置であるマイクロコンピュータ等）よりＰＷＭ制御信号が入力される。駆動回路１のＣＧ接続端子９（１），９（２）（第２ゲート端子）は、それぞれ外付けの抵抗素子ＲＧＰ，ＲＧＮを介してコントロールゲートＣＧに接続されている。また、Ｇ接続端子１０（１），１０（２）は、それぞれ外付けの抵抗素子ＲＧＰ，ＲＧＮを介してメインゲートＧに接続されている。尚、抵抗素子ＲＧＰ，ＲＧＮの抵抗値は、各ゲートＣＧ、Ｇのターンオン，ターンオフ速度の設定に応じて適宜決定される。

Ｅ接続端子１１（エミッタ端子）はＩＧＢＴ２のエミッタに接続され、グランド端子１２はグランドに接続されるが、エミッタはグランドに接続されているので端子１１及び１２は同電位となっている。そして、容量接続端子１３（１）、１３（２）には、コンデンサ１４（容量素子）が外付けで接続されている。以下、各端子については「端子××（符号）」と記載する。

コントロールゲート駆動部４において、スイッチ回路ＳＷ１は、端子６と端子９（１）との間に接続されており、スイッチ回路ＳＷ２（第１スイッチ回路）は、端子９（２）と端子１１との間に接続されている。スイッチ回路ＳＷ３（第２スイッチ回路）は、端子９（２）と端子１３（１）との間に接続されており、スイッチ回路ＳＷ４（第５スイッチ回路）は、端子１３（２）と端子１１との間に接続されている。スイッチ回路ＳＷ５（第３スイッチ回路）は、端子９（２）と端子１３（２）との間に接続されており、スイッチ回路ＳＷ６（第４スイッチ回路）は、端子１３（１）と端子１１との間に接続されている。

メインゲート駆動部５において、スイッチ回路ＳＷ７は、端子６と端子１０（１）との間に接続されており、スイッチ回路ＳＷ８は、端子１０（２）と端子１２との間に接続されている。制御信号生成部３には、端子８を介してＰＷＭ制御信号が入力され、制御信号生成部３は、そのＰＷＭ制御信号の変化に応じて各スイッチ回路ＳＷ１〜ＳＷ８のオンオフを制御する。

次に、本実施形態の作用について説明する。
＜（１）ＯＮ保持＞
ＰＷＭ制御信号がハイレベルになりＩＧＢＴ２をターンオンさせる場合、制御信号生成部３は、スイッチ回路ＳＷ１及びＳＷ７をオンする。これにより、それぞれの抵抗素子ＲＧＰを介してメインゲートＣ側のゲート容量及びコントロールゲートＣＧ側のゲート容量を電圧ＶＢに充電する（図２及び図３（１）参照、図中は丸数字）。

＜（２）ターンオフ１＞
そして、ＰＷＭ制御信号がローレベルになりＩＧＢＴ２をターンオフさせる場合、制御信号生成部３は、スイッチ回路ＳＷ１をオフさせてからスイッチ回路ＳＷ３及びＳＷ４をオンさせる。すると、コントロールゲートＣＧ側のゲート容量に充電されていた電荷によって、コンデンサ１４が充電される。

＜（３）ターンオフ２＞
次に、制御信号生成部３は、スイッチ回路ＳＷ３及びＳＷ４をオフさせてからスイッチ回路ＳＷ２をオンさせる。これにより、コントロールゲートＣＧの電圧はエミッタと同電位の０Ｖになる。

＜（４）ターンオフ３＞
続いて、スイッチ回路ＳＷ２をオフさせてからスイッチ回路ＳＷ５及びＳＷ６をオンさせる。すると、コンデンサ１４の正電位側端子（＋）がエミッタに、負電位側端子（−）がコントロールゲートＣＧに接続される。これにより、コントロールゲートＣＧには負電圧が印加される。

またこの時、図２及び図３では図示しないが、制御信号生成部３は、スイッチ回路ＳＷ７をオフさせてからスイッチ回路ＳＷ８をオンさせて、メインゲートＧ側の容量を放電させてＩＧＢＴ２をターンオフさせる。

＜（５）０Ｖ保持＞
最後に、スイッチ回路ＳＷ５及びＳＷ６をオフさせてからスイッチ回路ＳＷ２をオンさせて、コントロールゲートＣＧの電位を０Ｖにすることでターンオフシーケンスが終了する。

尚、＜（４）ターンオフ３＞において、コントロールゲートＣＧに印加される負電圧をＶ∞とすると、以下の式で表される。なお、負電圧Ｖ∞は、＜（４）ターンオフ３＞のフェーズで時間が無限大に経過したことを仮定した場合の電圧である。コンデンサ１４の容量をＣ_CHG、コントロールゲートＣＧの容量をＣ_CGとすると、

となる。そして、上式に記載しているように、ＩＧＢＴ２を安定した状態でターンオフさせるため、負電圧をＶ∞を駆動電源電圧ＶＢの凡そ１／２にすることを目標にすると、Ｃ_CHG≫Ｃ_CGとなる条件が必要であり、そのためには、例えば容量Ｃ_CHGを容量Ｃ_CGの１０倍以上に設定すれば十分である。

以上のように本実施形態によれば、駆動回路１に、ＣＧ接続端子９、Ｅ接続端子１１、容量接続端子１３の何れかの間に接続される複数のスイッチ回路ＳＷ２〜ＳＷ６を備える。そして、制御信号生成部３は、複数のスイッチ回路ＳＷ２〜ＳＷ６のオンオフを制御し、ＩＧＢＴ２をターンオンしている状態からターンオフさせる際に、コントロールゲートＣＧ−エミッタ間容量に充電されている電荷を、容量接続端子１３に接続されているコンデンサ１４に充電させる充電経路を形成してから、コンデンサ１４の正電位側端子、負電位側端子を、エミッタ、第２ゲートにそれぞれ接続させて負電圧印加経路を形成する。

これにより、ターンオンしているＩＧＢＴ２のコントロールゲートＣＧ−エミッタ間容量に充電されている電荷をコンデンサ１４に充電させた後、そのコンデンサ１４を、充電電荷が逆極性となるようにＩＧＢＴ２のエミッタ、コントロールゲートＣＧに接続して、コントロールゲートＣＧを負電圧にできる。したがって、負電圧印加用の電源を別途用意せずとも、ＩＧＢＴ２のターンオフを高速に行うことができる。

具体的には、ＣＧ接続端子９（２）とＥ接続端子１１との間にスイッチ回路ＳＷ２、ＣＧ接続端子９（２）と容量接続端子１３（１）との間にスイッチ回路ＳＷ３、ＣＧ接続端子９（２）と容量接続端子１３（２）との間にスイッチ回路ＳＷ５、容量接続端子１３（１）とＥ接続端子１１との間にスイッチ回路ＳＷ６、容量接続端子１３（２）とＥ接続端子１１との間にスイッチ回路ＳＷ４を接続する。

そして、制御信号生成部３は、スイッチ回路ＳＷ３及びＳＷ４をオンさせて充電経路を形成し、コントロールゲートＣＧに充電されている電荷を容量素子に充電させる。それから、スイッチ回路ＳＷ３及びＳＷ４をオフさせると、スイッチ回路ＳＷ２をオンさせて、コントロールゲートＣＧをエミッタと同電位の０Ｖにする。その後、スイッチ回路ＳＷ２をオフさせると、スイッチ回路ＳＷ５及びＳＷ６をオンさせて負電圧印加経路を形成し、コントロールゲートＣＧを負電圧にする。

これにより、コントロールゲートＣＧの充電電荷を放電させた後、コントロールゲートＣＧを一旦０Ｖにしてから負電圧にするので、コントロールゲートＣＧの負電位をより大きくすることができ、ＩＧＢＴ２のターンオフをより高速に行うことができる。
また、コントロールゲートＣＧを負電圧にした後に、スイッチ回路ＳＷ５及びＳＷ６をオフにしてからスイッチ回路ＳＷ２をオンさせて、コントロールゲートＣＧの電位を０Ｖにするので、次回のＩＧＢＴ２のターンオンを高速且つ低駆動損失に行うことができる。

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図５及び図６に示すように、第２実施形態は、第１実施形態のターンオフシーケンスより＜（３）ターンオフ２＞のフェーズを削除したもので、（２）でコンデンサ１４を充電すると、次の（３）でコントロールゲートＣＧの電位を０Ｖにすることなく、直ちにコントロールゲートＣＧに負電圧を印加する。これが第２実施形態の＜（３）ターンオフ２＞となっている。

このような第２実施形態によれば、制御信号生成部３による各スイッチ回路の制御が簡単になる。但し、コントロールゲートＣＧの電位が０Ｖを超えている状態から負電圧を印加するので、印加される負側の電位は第１実施形態に比較して小さくなる。

（第３実施形態）
図７に示すように、第３実施形態の駆動回路２１は、端子６と端子１３（１）との間にスイッチ回路ＳＷ９を追加し、制御信号生成部３に替わる制御信号生成部２２が、スイッチ回路ＳＷ９のオンオフも併せて制御する。制御信号生成部２２は、ＩＧＢＴ２を最初にターンオンさせる前に、スイッチ回路ＳＷ９及びＳＷ４をオンさせてスタートアップ充電経路を形成し、コンデンサ１４を予め設定した電圧まで充電させるようにする。これにより、最初のターンオフシーケンスからコントロールゲートＣＧに十分な電位の負電圧を印加することが可能になり、ターンオフシーケンスを安定して行うことができる。

（第４実施形態）
図８に示すように、第４実施形態のコントロールゲート駆動部３１は、スイッチ回路ＳＷ１〜ＳＷ６の具体構成を示す。スイッチ回路ＳＷ１はＰチャネルＭＯＳＦＥＴ＿Ｍ１で、スイッチ回路ＳＷ６はＮチャネルＭＯＳＦＥＴ＿Ｍ６でそれぞれ構成する。その他のスイッチ回路ＳＷ２〜ＳＷ５は、何れも２つのＮチャネルＭＯＳＦＥＴのソースを共通に接続した（それぞれＭ２１及びＭ２２、Ｍ３１及びＭ３２、Ｍ４１及びＭ４２、Ｍ５１及びＭ５２）双方向スイッチで構成する。尚、図示しないが、メインゲート駆動回路５のスイッチ回路ＳＷ７はＰチャネルＭＯＳＦＥＴで、スイッチ回路ＳＷ８はＮチャネルＭＯＳＦＥＴでそれぞれ構成すれば良い。

（第５実施形態）
図９に示すように、第５実施形態のコントロールゲート駆動部３２は、第４実施形態のコントロールゲート駆動部３１におけるスイッチ回路ＳＷ２を、ＮチャネルＭＯＳＦＥＴ＿Ｍ２１と、その寄生ダイオードと逆方向に直列接続されるダイオードＤ２とで構成し、スイッチ回路ＳＷ４を同様に、ＮチャネルＭＯＳＦＥＴ＿Ｍ４１と、その寄生ダイオードと逆方向に直列接続されるダイオードＤ４とで構成している。このように置き換えたスイッチ回路ＳＷ２、ＳＷ４は、双方向スイッチに比較してダイオードＤ２、Ｄ４の順方向電圧分だけコントロールゲートＣＧに印加する負電圧の電位が低下するが、簡易な回路構成で実現できる。

（第６実施形態）
図１０に示すように、第６実施形態のコントロールゲート駆動部３３は、第４実施形態のコントロールゲート駆動部３１におけるスイッチ回路ＳＷ２を、抵抗素子Ｒ２に置き換えたものである。このように構成すれば、例えば図３に示すタイミングチャートで対応する（３）、（５）において、コントロールゲートＣＧを放電する際の速度が、抵抗素子Ｒ２の抵抗値を含む時定数によって第１実施形態よりも遅くなるが、簡易な回路構成で実現できる。

（第７実施形態）
例えば第１、第２実施形態では、ターンオフ動作の最後にスイッチ回路ＳＷ２をオンしてコントロールゲートＣＧを０Ｖにしていたが、第７実施形態では最後にスイッチ回路ＳＷ２をオンせず、次のターンオン動作を直ちに行うようにする。図１１（ｂ）は、第２実施形態に対応してＩＧＢＴ２を交互にターンオン、ターンオフさせた場合である。これに対して第７実施形態では、図６に示す（３）からスイッチ回路ＳＷ５及びＳＷ６をオフにすると、直ちにスイッチ回路ＳＷ７をオンしてＩＧＢＴ２のターンオンに移行する。以上のような第７実施形態によれば、ターンオフ制御をより簡単にできる。

本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
駆動電源電圧は２０Ｖに限らない。
必ずしもターンオン用の抵抗素子ＲＧＰと、ターンオフ用の抵抗素子ＲＧＮとを設ける必要はなく、それぞれの動作速度に問題がなければ共通の抵抗素子を用いても良い。
スイッチ回路に、ＣＭＯＳトランスファゲートを用いても良い。
コンデンサ１４の容量は、必ずしもコントロールゲートＣＧの容量の１０倍以上に限ることなく、個別の設計に応じて適宜変更すれば良い。

図面中、１は駆動回路（ＲＣ−ＩＧＢＴ駆動回路）、２はＲＣ−ＩＧＢＴ、３は制御信号生成部（制御回路）、４はコントロールゲート駆動部、９はＣＧ接続端子（第２ゲート端子）、１１はＥ接続端子（エミッタ端子）、１３は容量接続端子、１４はコンデンサ（容量素子）、Ｇはゲート（第１ゲート）、ＣＧはコントロールゲート（第２ゲート）、ＳＷ２はスイッチ回路（第１スイッチ回路）、ＳＷ３はスイッチ回路（第２スイッチ回路）、ＳＷ４はスイッチ回路Ｓ（第５スイッチ回路）、ＳＷ５はスイッチ回路（第３スイッチ回路）、ＳＷ６はスイッチ回路（第４スイッチ回路）を示す。

Claims (14)

1. 少なくとも１つ以上のゲートを備えてなるパワーデバイスを駆動対象とする駆動回路であって、
   前記ゲートに接続されるゲート端子（９）と、
   前記パワーデバイスのエミッタに接続されるエミッタ端子（１１）と、
   容量素子が接続される２つの容量接続端子（１３（１）、１３（２））と、
   前記ゲート端子、前記エミッタ端子、前記容量接続端子の何れかの間に接続される複数のスイッチ回路（ＳＷ２〜ＳＷ６）と、
   これら複数のスイッチ回路のオンオフを制御することで、前記パワーデバイスをターンオフさせる際に、前記パワーデバイスのゲート−エミッタ間容量に充電されている電荷を前記容量素子に充電させる充電経路を形成してから、前記容量素子の正電位側端子、負電位側端子を、前記エミッタ、前記ゲートにそれぞれ接続させる負電圧印加経路を形成する制御回路（３）とを備えることを特徴とするパワーデバイス駆動回路。
2. 前記パワーデバイスは、ＩＧＢＴである請求項１記載のパワーデバイス駆動回路。
3. 前記パワーデバイスは、ＲＣ（Reverse Conducting）−ＩＧＢＴである請求項２記載のパワーデバイス駆動回路。
4. 前記複数のスイッチ回路は、
   前記ゲート端子と前記エミッタ端子との間に接続される第１スイッチ回路（ＳＷ２）と、
   前記ゲート端子と前記容量接続端子の一方との間に接続される第２スイッチ回路（ＳＷ３）と、
   前記ゲート端子と前記容量接続端子の他方との間に接続される第３スイッチ回路（ＳＷ５）と、
   前記容量接続端子の一方と前記エミッタ端子との間に接続される第４スイッチ回路（ＳＷ６）と、
   前記容量接続端子の他方と前記エミッタ端子との間に接続される第５スイッチ回路（ＳＷ４）とからなることを特徴とする請求項１から３の何れか一項に記載のパワーデバイス駆動回路。
5. 前記制御回路は、前記第２及び第５スイッチ回路をオンさせて前記充電経路を形成し、
   前記第２及び第５スイッチ回路をオフさせると、前記第１スイッチ回路をオンさせて、
   前記第１スイッチ回路をオフさせると、前記第３及び第４スイッチ回路をオンさせて前記負電圧印加経路を形成することを特徴とする請求項４記載のパワーデバイス駆動回路。
6. 前記制御回路は、前記第２及び第５スイッチ回路をオンさせて前記充電経路を形成し、
   前記第２及び第５スイッチ回路をオフさせると、前記第３及び第４スイッチ回路をオンさせて前記負電圧印加経路を形成することを特徴とする請求項４記載のパワーデバイス駆動回路。
7. 前記制御回路は、前記第３及び第４スイッチ回路をオフさせると、前記第１スイッチ回路をオンさせることを特徴とする請求項５又は６記載のパワーデバイス駆動回路。
8. 前記制御回路（２２）は、前記ＩＧＢＴをターンオンさせる前に、駆動電源により設定電圧まで前記容量素子を充電するスタートアップ充電経路を形成することを特徴とする請求項１から７の何れか一項に記載のパワーデバイス駆動回路。
9. 駆動電源が接続される電源端子と、前記充電経路の形成時に前記正電位側端子となる容量接続端子との間に接続される第６スイッチ回路（ＳＷ９）を備え、
   前記制御回路は、前記パワーデバイスをターンオンさせる前に前記第５及び第６スイッチ回路をオンさせて、前記スタートアップ充電経路を形成することを特徴とする請求項４から７を引用する請求項８記載のパワーデバイス駆動回路。
10. 前記第１、第２、第３及び第５スイッチ回路を、２つのＭＯＳＦＥＴ（Ｍ２１及びＭ２２、Ｍ３１及びＭ３２、Ｍ４１及びＭ４２、Ｍ５１及びＭ５２）を、寄生ダイオードが互いに逆方向となるように直列に接続したスイッチ回路で構成したことを特徴とする請求項４から７又は９の何れか一項に記載のパワーデバイス駆動回路。
11. 前記第２及び第３スイッチ回路を、２つのＭＯＳＦＥＴ（Ｍ３１及びＭ３２、Ｍ５１及びＭ５２）を、寄生ダイオードが互いに逆方向となるように直列に接続したスイッチ回路で構成し、
    前記第１スイッチ回路及び第５スイッチ回路の少なくとも何れか一方を、ＭＯＳＦＥＴ（Ｍ２１、Ｍ４１）と、このＭＯＳＦＥＴの寄生ダイオードと逆方向に、前記ＭＯＳＦＥＴに直列接続されるダイオード（Ｄ２、Ｄ４）とからなるスイッチ回路で構成したことを特徴とする請求項４から７又は９の何れか一項に記載のパワーデバイス駆動回路。
12. 前記ゲート端子と前記エミッタ端子との間に接続される抵抗素子（Ｒ２）を備え、
    前記複数のスイッチ回路は、
    前記ゲート端子と前記容量接続端子の一方との間に接続される第１スイッチ回路（ＳＷ３）と、
    前記ゲート端子と前記容量接続端子の他方との間に接続される第２スイッチ回路（ＳＷ５）と、
    前記容量接続端子の一方と前記エミッタ端子との間に接続される第３スイッチ回路（ＳＷ６）と、
    前記容量接続端子の他方と前記エミッタ端子との間に接続される第４スイッチ回路（ＳＷ４）とからなることを特徴とする請求項１から３の何れか一項に記載のパワーデバイス駆動回路。
13. 前記制御回路は、前記第１及び第４スイッチ回路をオンさせて前記充電経路を形成し、
    前記第１及び第４スイッチ回路をオフさせると、前記第２及び第３スイッチ回路をオンさせて前記負電圧印加経路を形成し、
    前記第２及び第３スイッチ回路をオフさせるように制御することを特徴とする請求項１２記載のパワーデバイス駆動回路。
14. 前記容量接続端子に、前記ゲート−エミッタ間容量の１０倍以上の容量を有する容量素子を接続したことを特徴とする請求項１から１３の何れか一項に記載のパワーデバイス駆動回路。

Images