JP2013098415A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013098415A
JP2013098415A JP2011241220A JP2011241220A JP2013098415A JP 2013098415 A JP2013098415 A JP 2013098415A JP 2011241220 A JP2011241220 A JP 2011241220A JP 2011241220 A JP2011241220 A JP 2011241220A JP 2013098415 A JP2013098415 A JP 2013098415A
Authority
JP
Japan
Prior art keywords
layer
voltage
gate electrode
turn
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011241220A
Other languages
English (en)
Other versions
JP5742672B2 (ja
Inventor
Masakiyo Sumitomo
正清 住友
Shigemitsu Fukatsu
重光 深津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011241220A priority Critical patent/JP5742672B2/ja
Priority to US14/346,755 priority patent/US20140209972A1/en
Priority to DE112012004579.3T priority patent/DE112012004579T5/de
Priority to CN201280053666.2A priority patent/CN103918084A/zh
Priority to PCT/JP2012/006657 priority patent/WO2013065247A1/ja
Publication of JP2013098415A publication Critical patent/JP2013098415A/ja
Application granted granted Critical
Publication of JP5742672B2 publication Critical patent/JP5742672B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Abstract

【課題】オン電圧の低減を図りつつ、ターンオフ時のスイッチング速度を速くすることができる半導体装置を提供する。
【解決手段】一部のゲート電極７ａを第１ゲートパッド９ａに接続すると共に残部のゲート電極７ｂを第２ゲートパッド９ｂに接続し、一部のゲート電極７ａと残部のゲート電極７ｂとを第１、第２ゲートパッド９ａ、９ｂを介して互いに独立した制御が可能となるようにする。そして、ターンオフされる際、残部のゲート電極７ｂに反転層１５が形成されないターンオフ電圧が印加された後、一部のゲート電極７ａに反転層１５が形成されないターンオフ電圧が印加されるようにする。
【選択図】図１

Description

本発明は、トレンチゲート型の絶縁ゲート型バイポーラトランジスタ（以下、単にＩＧＢＴという）が形成された半導体装置に関するものである。
従来より、電力変換用半導体装置の１つとして、産業用モータ等の電子機器に使用されるＩＧＢＴが形成された半導体装置が知られており、一般的なＩＧＢＴが形成された半導体装置は次のように構成されている。
すなわち、コレクタ層を構成するＰ＋型の半導体基板の上にＮ−型ドリフト層が形成されており、Ｎ−型ドリフト層の表層部にＰ型ベース層が形成され、Ｐ型ベース層の表層部にＮ＋型のエミッタ層が形成されている。また、Ｐ型ベース層およびＮ＋型エミッタ層を貫通してＮ−型ドリフト層に達する複数のトレンチがストライプ状に延設されている。そして、各トレンチの壁面にはゲート絶縁膜とゲート電極とが順に形成され、これらトレンチ、ゲート絶縁膜、ゲート電極からなるトレンチゲートが構成されている。また、Ｐ型ベース層およびＮ＋型エミッタ層上には、層間絶縁膜を介してエミッタ電極が備えられており、層間絶縁膜に形成されたコンタクトホールを介して、Ｐ型ベース層およびＮ＋型エミッタ層とエミッタ電極とが電気的に接続されている。また、コレクタ層の裏面には、当該コレクタ層と電気的に接続されるコレクタ電極が備えられている。
このような半導体装置では、ゲート電極に対してターンオン電圧（ゲート−エミッタ間の電圧ＶｇｅをＭＯＳゲートの閾値電圧Ｖｔｈより高くする電圧）が印加されると、Ｐ型ベース層のうちトレンチに配置されたゲート絶縁膜と接する部分にＮ型となる反転層が形成される。そして、Ｎ＋型エミッタ層から反転層を介して電子がＮ−型ドリフト層内に流れ込むと共に、コレクタ層から正孔がＮ−型ドリフト層に流れ込み、伝導度変調により抵抗値が低下してオン状態となる。
上記ＩＧＢＴが形成された半導体装置では、ＭＯＳＦＥＴが形成された半導体装置より低いオン電圧を実現することができる。しかしながら、近年では、さらにオン電圧を低減させることが望まれている。
このため、例えば、特許文献１には、隣接するトレンチの幅を０．５５ｎｍ〜０．３μｍと極めて狭くすることが開示されている。
このような半導体装置では、隣接するトレンチの幅が狭いため、ターンオン時、Ｐ型ベース層のうち反転層とならない部分が極小となる。このため、Ｎ−型ドリフト層に流れ込んだ正孔のほとんどがＮ−型ドリフト層に蓄積されるため、オン電圧の低減を図ることができる。
特開２００７−４３１２３号公報
しかしながら、上記特許文献１の半導体装置では、ターンオン時にＮ−型ドリフト層に多量の正孔が蓄積されるため、ターンオフ時のスイッチング速度が遅くなるという問題がある。
本発明は上記点に鑑みて、オン電圧の低減を図りつつ、ターンオフ時のスイッチング速度を速くすることができる半導体装置を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、第１導電型のコレクタ層（１）と、コレクタ層（１）上に形成された第２導電型のドリフト層（３）と、ドリフト層（３）上に形成された第１導電型のベース層（４）と、ベース層（４）を貫通してドリフト層（３）に達し、所定方向に延設された複数のトレンチ（５）と、複数のトレンチ（５）の壁面にそれぞれ形成されたゲート絶縁膜（６）と、ゲート絶縁膜（６）上にそれぞれ形成されたゲート電極（７ａ、７ｂ）と、ベース層（４）の表層部であって、トレンチ（５）の側部に形成された第２導電型のエミッタ層（１０）と、エミッタ層（１０）と電気的に接続されるエミッタ電極（１３）と、コレクタ層（１）と電気的に接続されるコレクタ電極（１４）と、を備え、ベース層（４）のうちゲート絶縁膜（６）と接する部分に反転層（１５）が形成されるターンオン電圧がゲート電極（７ａ、７ｂ）に印加されることにより、エミッタ電極（１３）とコレクタ電極（１４）との間に電流を流す半導体装置において、以下の点を特徴としている。
すなわち、複数のゲート電極（７ａ、７ｂ）は、一部のゲート電極（７ａ）が第１ゲートパッド（９ａ）に接続されていると共に残部のゲート電極（７ｂ）が第２ゲートパッド（９ｂ）に接続され、一部のゲート電極（７ａ）と残部のゲート電極（７ｂ）とは第１、第２ゲートパッド（９ａ、９ｂ）を介して互いに独立した制御が可能とされており、ターンオフされる際、残部のゲート電極（７ｂ）に反転層（１５）が形成されないターンオフ電圧が印加された後、一部のゲート電極（７ａ）に反転層（１５）が形成されないターンオフ電圧が印加されることを特徴としている。
このような半導体装置では、一部のゲート電極（７ａ）および残部のゲート電極（７ｂ）は互いに独立した制御が可能とされている。そして、残部のゲート電極（７ｂ）にターンオフ電圧が印加された後、半導体装置をターンオフするために一部のゲート電極（７ａ）にターンオフ電圧が印加される。すなわち、半導体装置がターンオンされているときに、ドリフト層（３）に蓄積されている正孔または電子の一部が予め引き抜かれることになる。このため、半導体装置がターンオフされた際、つまり一部のゲート電極（７ａ）にターンオフ電圧が印加された際、ドリフト層（３）に蓄製されている正孔または電子の引き抜き期間を短くすることができ、スイッチング速度を向上させることができる。
この場合、請求項２に記載の発明のように、残部のゲート電極（７ｂ）には、ターンオフ電圧として負電圧が印加されることが好ましい。これにより、ベース層（４）のうち残部のゲート電極（７ｂ）下のゲート絶縁膜（６）と接する部分に蓄積層（１６）が形成されるため、正孔または電子をエミッタ電極（１３）から排出しやすくすることができる。
また、請求項３に記載の発明のように、複数のゲート電極（７ａ、７ｂ）は、所定方向と垂直方向において、一部のゲート電極（７ａ）と残部のゲート電極（７ｂ）とが交互に配列されるものとすることができる。
これによれば、一部のゲート電極（７ａ）にターンオフ電圧が印加される前に残部のゲート電極（７ｂ）にターンオフ電圧が印加された際、ドリフト層（３）に蓄積されている正孔または電子をエミッタ電極（１３）から均等に排出することができる。つまり、ドリフト層（３）の特定領域に多量の正孔が蓄積されることを抑制することができ、ドリフト層（３）に蓄積される正孔の量を全体的に均一化することができる。このため、特定領域でスイッチング速度が遅くなることを抑制することができ、ターンオフの高速化を図ることができる。
そして、請求項４に記載の発明のように、コレクタ層（１）に隣接する第２導電型のカソード層を備え、ドリフト層（３）は、コレクタ層（１）およびカソード層上に形成されるものとすることができる。
このように、コレクタ層（１）が形成された領域がＩＧＢＴ領域とされ、カソード層が形成された領域がダイオード領域とされたいわゆるＲＣ（Ｒｅｖｅｒｓｅ−Ｃｏｎｄｕｃｔｉｎｇ）−ＩＧＢＴが形成された半導体装置に本発明を適用することもできる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態における半導体装置の断面構成を示す図である。 図１に示す半導体装置のゲート電極の配置を示す平面模式図である。 図１に示す半導体装置の状態を示す模式図であり、（ａ）は通常ゲート電極およびコントロールゲート電極にターンオン電圧が印加されている状態を示す模式図、（ｂ）は通常ゲート電極にターンオン電圧が印加されていると共にコントロールゲート電極にターンオフ電圧として０Ｖが印加されている状態を示す模式図、（ｃ）は通常ゲート電極にターンオン電圧が印加されていると共にコントロールゲート電極にターンオフ電圧として負電圧が印加されている状態を示す模式図である。 図１に示す半導体装置がターンオフされる際のタイミングチャートを示す図である。 図１に示す半導体装置を負荷に接続したときの回路図である 図５に示す回路における半導体装置のスイッチング速度と電流および電圧との関係を示すシミュレーション結果である。 コントロールゲート電極にターンオフ電圧が印加される時点と通常ゲート電極にターンオフ電圧が印加される時点との時間差と、損失についての関係を示すシミュレーション結果である。 本発明の他の実施形態における半導体装置の断面構成を示す図である。
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。図１は本実施形態における半導体装置の断面構成を示す図である。
図１に示されるように、Ｐ＋型コレクタ層１を形成する半導体基板の主表面上には、Ｎ型フィールドストップ層（以下、ＦＳ層という）２が形成されており、ＦＳ層２上にはＮ−型ドリフト層３が形成されている。ＦＳ層２は、必ずしも必要なものではないが、空乏層の広がりを防ぐことで耐圧と定常損失の性能向上を図るために備えられている。そして、Ｎ−型ドリフト層３の表層部にはＰ型ベース層４が形成されている。
また、Ｐ型ベース層４を貫通してＮ−型ドリフト層３に達する複数のトレンチ５が形成されている。これら複数のトレンチ５は、本実施形態では、所定の間隔（ピッチ）で形成されており、所定方向（図１では紙面垂直方向）において平行に延設されたストライプ構造とされている。なお、ここでは複数のトレンチ５がストライプ構造とされているものについて説明するが、トレンチ５は平行に延設された後その先端部において引き回されることで環状構造とされたものであってもよい。
各トレンチ５内は、各トレンチ５の内壁表面を覆うように形成された熱酸化膜等からなるゲート絶縁膜６と、このゲート絶縁膜６上に形成されたポリシリコン等により構成されるゲート電極７ａ、７ｂとにより埋め込まれており、これによってトレンチゲートが構成されている。図２は、図１に示すゲート電極７ａ、７ｂの配置関係を示す平面模式図である。
図１および図２に示されるように、各トレンチ５内に形成されたゲート電極７ａ、７ｂは、一部のゲート電極７ａがゲート配線８を介して通常ゲートパッド９ａに接続されていると共に、残部のゲート電極７ｂがゲート配線８を介してコントロール用ゲートパッド９ｂに接続されている。通常ゲートパッド９ａおよびコントロールゲートパッド９ｂは、互いに独立した電圧（信号）が印加されるものである。つまり、一部のゲート電極７ａと残部のゲート電極７ｂには、互いに独立した電圧（信号）が印加されるようになっている。以下では、通常ゲートパッド９ａと電気的に接続されているゲート電極７ａを通常ゲート電極７ａ、コントロールゲートパッド９ｂと電気的に接続されているゲート電極７ｂをコントロールゲート電極７ｂとして説明する。本実施形態では、通常ゲート電極７ａおよびコントロールゲート電極７ｂは、トレンチ５の延設方向と垂直方向に交互に形成されている。
また、図１に示されるように、隣接するトレンチ５同士の間に配置されているＰ型ベース層４の表層部には、トレンチ５の側面に接するようにＮ＋型エミッタ層１０が形成されていると共に、トレンチ５の側面から離間した位置にＰ＋型ボディ領域１１が形成されている。具体的には、Ｎ＋型エミッタ層１０は、トレンチ５の長手方向に沿ってトレンチ５の側面に接するように棒状に延設され、トレンチ５の先端よりも内側で終端する構造とされている。また、Ｐ＋型ボディ領域１１は、２つのＮ＋型エミッタ層１０に挟まれてトレンチ５の長手方向（つまりＮ＋型エミッタ層１０）に沿って棒状に延設されており、トレンチ５の先端よりも内側で終端する構造とされている。これらＮ＋型エミッタ層１０とＰ＋型ボディ領域１１は、十分にＰ型ベース層４よりも高濃度とされており、Ｐ型ベース層４内で終端する構造とされている。
そして、Ｐ型ベース層４の上にはＢＰＳＧ等で構成される層間絶縁膜１２が形成されている。この層間絶縁膜１２にはコンタクトホール１２ａが形成されており、Ｎ＋型エミッタ層１０の一部およびＰ＋型ボディ領域１１が層間絶縁膜１２から露出している。そして、層間絶縁膜１２の上にはエミッタ電極１３が形成されており、このエミッタ電極１３はコンタクトホール１２ａを介してＮ＋型エミッタ層１０およびＰ＋型ボディ領域１１に電気的に接続されている。
また、Ｐ＋型コレクタ層１の裏面側には、当該Ｐ＋型コレクタ層１と電気的に接続されるコレクタ電極１４が形成されている。
以上が本実施形態における半導体装置の構成である。なお、本実施形態では、Ｐ型、Ｐ＋型が本発明の第１導電型に相当し、Ｎ型、Ｎ−型、Ｎ＋型が本発明の第２導電型に相当している。また、通常ゲートパッド９ａが本発明の第１ゲートパッドに相当し、コントロールゲートパッド９ｂが本発明の第２ゲートパッドに相当している。
次に半導体装置の作動について説明する。図３は、半導体装置の状態を示す模式図であり、（ａ）は通常ゲート電極７ａおよびコントロールゲート電極７ｂにターンオン電圧が印加されている状態を示す模式図、（ｂ）は通常ゲート電極７ａにターンオン電圧が印加されていると共にコントロールゲート電極７ｂにターンオフ電圧として０Ｖが印加されている状態を示す模式図、（ｃ）は通常ゲート電極７ａにターンオン電圧が印加されていると共にコントロールゲート電極７ｂにターンオフ電圧として負電圧が印加されている状態を示す模式図である。
なお、図３ではＮ＋型エミッタ層１０、Ｐ＋型ボディ領域１１、層間絶縁膜１２を省略して示してある。また、ターンオン電圧が印加されるとはＰ型ベース層４のうちゲート絶縁膜６と接する部分に反転層が形成される電圧が印加されることであり、ゲート−エミッタ間の電圧ＶｇｅをＭＯＳゲートの閾値電圧Ｖｔｈより高くすることである。同様に、ターンオフ電圧が印加されるとはＰ型ベース層４のうちゲート絶縁膜６と接する部分に反転層が形成されない電圧が印加されることであり、ゲート−エミッタ間の電圧ＶｇｅをＭＯＳゲートの閾値電圧Ｖｔｈより低くすることである。
まず、半導体装置がターンオンされる際の状態について説明する。図３（ａ）に示されるように、通常ゲートパッド９ａおよびコントロールゲートパッド９ｂを介して通常ゲート電極７ａおよびコントロールゲート電極７ｂにターンオン電圧が印加されると、Ｐ型ベース層４のうちトレンチ５に配置されたゲート絶縁膜６と接する部分にＮ型となる反転層１５が形成される。
そして、Ｎ＋型エミッタ層１０から反転層１５を介して電子がＮ−型ドリフト層３内に流れ込むと共にＰ＋型コレクタ層１から正孔がＮ−型ドリフト層３に流れ込み、伝導度変調によりＮ−型ドリフト層３の抵抗値が低下してオン状態となる。
なお、この際、Ｎ−型ドリフト層３に流れ込んだ正孔の一部は、Ｐ型ベース層４のうち反転層１５とならない部分を介してエミッタ電極１３から引き抜かれる。また、通常ゲート電極７ａおよびコントロールゲート電極７ｂには、上記のように互いに独立した制御が可能であるが、ターンオンされるときは同じ電圧が印加される。つまり、従来の半導体装置と同様のオン電圧とされている。
次に、半導体装置がターンオフされる際の状態について説明する。図４は、半導体装置がターンオフされる際のタイミングチャートを示す図である。図４に示されるように、半導体装置がターンオフされる際には、時点Ｔ１にてコントロールパッド９ｂを介してコントロールゲート電極７ｂにターンオフ電圧が印加された後、時点Ｔ２にて通常ゲートパッド９ａを介して通常ゲート電極７ａにターンオフ電圧が印加されてターンオフされる。
つまり、図３（ｂ）に示されるように、コントロールゲート電極７ｂにターンオフ電圧が印加されてＰ型ベース層４のうちコントロールゲート電極７ｂ下のゲート絶縁膜６と接する部分の反転層１５が消滅し、Ｐ型ベース層４における正孔の流通経路が広がってＮ−型ドリフト層３に蓄積されている正孔の一部がエミッタ電極１３から引き抜かれた後、ターンオフされる。このため、通常ゲート電極７ａにターンオフ電圧が印加された際、つまり半導体装置がターンオフされる際、Ｎ−型ドリフト層３に流れ込んでいる正孔の一部が予め引き抜かれているため、スイッチング速度を速くすることができる。
この場合、図３（ｃ）に示されるように、コントロールゲート電極７ｂに負電圧が印加されることにより、Ｐ型ベース層４に形成されていたＮ型の反転層１５が消滅すると共に反転層１５が形成されていた領域にＰ＋型の蓄積層１６が形成される。つまり、コントロール電極７ｂに負電圧が印加されることにより、Ｎ−型ドリフト層３に流れ込んでいる正孔が蓄積層１６に流れ込みやすくなり、さらにスイッチング速度を速くすることができる。
ここで、本発明者らがシミュレーションにより得た効果について説明する。図５は、上記半導体装置を負荷に接続したときの回路図である。図５では、電源電圧を５００Ｖ、コイルの誘導負荷を１００μＨとし、電流を流す有効面積が１ｃｍ２、各トレンチ５の間隔が０．５μｍである半導体装置を用いている。図６は、図５に示す回路における半導体装置のスイッチング速度と電流および電圧との関係を示すシミュレーション結果である。図６では、コントロールゲート電極７ｂにターンオフ電圧が印加された後に通常ゲート電極７ａにターンオフ電圧が印加された場合を制御ありとして実線で示し、従来のように各ゲート電極に同時にターンオフ電圧が印加された場合を制御なしとして破線で示している。なお、制御ありの場合には、コントロールゲート電極７ｂには、通常ゲート電極７ａにターンオフ電圧が印加される３μｓ前にターンオフ電圧が印加されている。また、図６では、ターンオフ電圧として０Ｖが印加されている。さらに、制御ありの場合は通常ゲート電極７ａにターンオフ電圧が印加された時点を０とし、制御なしの場合は各ゲート電極にターンオフ電圧が印加された時点を０としている。
図６に示されるように、制御ありの場合には、通常ゲート電極７ａにターンオフ電圧が印加されてから約６０ｎｓ後にコレクタ−エミッタ間電圧が電源電圧の１０％である５０Ｖに上昇している。そして、約１９６ｎｓ後に、ターンオンされているときに流れる電流の１０％である５０Ａに減少している。つまり、コレクタ−エミッタ間の電圧が５０Ｖに上昇してから流れる電流が５０Ａに減少するまでの時間は約１３６ｎｓとなる。
これに対し、制御なしの場合には、各ゲート電極にターンオフ電圧が印加されてから約１１０ｎｓ後にコレクタ−エミッタ間電圧が５０Ｖに上昇している。そして、約４８０ｎｓ後に電流が５０Ａに減少している。つまり、コレクタ−エミッタ間の電圧が５０Ｖに上昇してから流れる電流が５０Ａに減少するまでの時間は３７０ｎｓとなる。
このように、電流を流す有効面積が１ｃｍ２であり、各トレンチ５の間隔が０．５μｍである半導体装置を上記回路に適用した場合には、コレクタ−エミッタ間の電圧が電源電圧の１０％である５０Ｖに上昇してから流れる電流がターンオン時の１０％の５０Ａに減少するまでの時間をスイッチング速度としたとき、スイッチング速度を２３４ｎｓ速くすることができる。すなわち、スイッチング時間を約６３％低減することができる。
次に、コントロールゲート電極７ｂにターンオフ電圧が印加される時点と通常ゲート電極７ａにターンオフ電圧が印加される時点との時間差について説明する。上記のようにコントロールゲート電極７ｂに通常ゲート電極７ａよりも先にターンオフ電圧が印加されることによって半導体装置がターンオフされる際のスイッチング速度を速くすることができるものの、コントロールゲート電極７ｂにターンオフ電圧が印加されることによってＰ型ベース層４のうちコントロール電極７ｂ下のゲート絶縁膜６と接する部分に反転層１５が形成されなくなる。このため、Ｎ−型ドリフト層３に流れ込む電子および正孔が減少してオン電圧が高くなる。したがって、コントロールゲート電極７ｂにターンオフ電圧が印加される時点と通常ゲート電極７ａにターンオフ電圧が印加される時点との時間差を適宜調整し、オン電圧の上昇を抑制しつつ、スイッチング速度を速くすることが好ましい。言い換えると、導通損失とスイッチング損失との和が一番小さくなるようにすることが好ましい。
図７は、コントロールゲート電極７ｂにターンオフ電圧が印加される時点と通常ゲート電極７ａにターンオフ電圧が印加される時点との時間差と、損失についての関係を示すシミュレーション結果である。なお、図７は、電流を流す有効面積が１ｃｍ２、各トレンチの間隔が０．５μｍとされている半導体装置を用いたシミュレーション結果であり、ターンオフ電圧として０Ｖが印加されている。また、図７中の全体損失とは、導通損失とスイッチング損失との和のことである。
図７に示されるように、コントロールゲート電極７ｂにターンオフ電圧が印加される時点と通常ゲート電極７ａにターンオフ電圧が印加される時点との時間差が大きくなるにつれて、Ｎ−型ドリフト層３に蓄積されている正孔が排出されるため、半導体装置がターンオフされたときのスイッチング損失が小さくなる。
これに対し、コントロールゲート電極７ｂにターンオフ電圧が印加される時点と通常ゲート電極７ａにターンオフ電圧が印加される時点との時間差が大きくなるにつれて、Ｎ−型ドリフト層３に蓄積される正孔が少なくなるため、半導体装置がターンオンされているときの導通損失が大きくなる。
そして、コントロールゲート電極７ｂにターンオフ電圧が印加される時点と通常ゲート電極７ａにターンオフ電圧が印加される時点との時間差が約３μｓのときに最も全体損失が小さくなる。具体的には、コントロールゲート電極７ｂにターンオフ電圧が印加される時点と通常ゲート電極７ａにターンオフ電圧が印加される時点との時間差がない場合（０である場合）と比較して、スイッチング損失を５６％低減することができ、全体損失も１９％低減することができる。このため、電流を流す有効面積が１ｃｍ２、各トレンチ５の間隔が０．５μｍである半導体装置の場合には、コントロールゲート電極７ｂにターンオフ電圧が印加された３μｍ後に通常ゲート電極７ａにターンオフ電圧が印加されることにより、導通損失が上昇することを抑制しつつ、スイッチング損失を小さくすることができる。つまり、オン電圧の低減を図りつつ、スイッチング速度を速くすることができる。
なお、コントロールゲート電極７ｂにターンオフ電圧が印加される時点と通常ゲート電極７ａにターンオフ電圧が印加される時点との時間差は、各トレンチ５の間隔やターンオフ電圧として印加される電圧に依存するため、これらに応じて適宜変更されることが好ましい。各トレンチ５の間隔に応じてＮ−型ドリフト層３に蓄積される正孔の量が異なると共にターンオフ電圧として印加される電圧に応じてＮ−型ドリフト層３から排出される正孔の量が異なるためである。
以上説明したように、本実施形態の半導体装置では、通常ゲート電極７ａおよびコントロールゲート電極７ｂは互いに独立した制御が可能とされている。そして、コントロールゲート電極７ｂにターンオフ電圧が印加された後、半導体装置をターンオフするために通常ゲート電極７ａにターンオフ電圧が印加される。すなわち、半導体装置がターンオンされているときに、Ｎ−型ドリフト層３に蓄積されている正孔の一部が予め引き抜かれた後、半導体装置がターンオフされる。このため、半導体装置がターンオフされた際、つまり通常ゲート電極７ａにターンオフ電圧が印加された際、Ｎ−型ドリフト層３に蓄製されている正孔の引き抜き期間を短くすることができ、スイッチング速度を向上させることができる。
また、通常ゲート電極７ａとコントロールゲート電極７ｂとはトレンチ５の延設方向と垂直方向に交互に配列されているため、コントロールゲート電極７ｂにターンオフ電圧が印加された際、Ｎ−型ドリフト層３に蓄積されている正孔を均等に排出することができる。つまり、Ｎ−型ドリフト層３の特定領域のみに多量の正孔が蓄積されることを抑制することができ、Ｎ−型ドリフト層３に蓄積される正孔の量を全体的に均一化することができる。このため、特定領域でスイッチング速度が遅くなることを抑制することができ、ターンオフの高速化を図ることができる。
なお、上記半導体装置は、トレンチゲート型ＩＧＢＴであれば効果を奏するが、特に、ターンオンされているときにＮ−型ドリフト層３に正孔が多量に蓄積されるものに適用されると好ましい。すなわち、オン電圧の低減を図るために各トレンチ５の間が極小とされたいわゆる狭メサ型のトレンチゲート型ＩＧＢＴに適用されると好ましい。
（他の実施形態）
上記第１実施形態では、通常ゲート電極７ａとコントロールゲート電極７ｂとが延設方向と垂直方向に交互に配列された例について説明したが、通常ゲート電極７ａとコントロールゲート電極７ｂとは次のように配列されていてもよい。図８は、他の実施形態における半導体装置の断面構成を示す図である。
図８に示されるように、コントロール電極７ｂは通常ゲート電極７ａの２つおきに形成されていてもよい。また、特に図示しないが、コントロール電極７ｂは通常ゲート電極７ａの３つおきに形成されていてもよいし、４つおきに形成されていてもよい。さらに、例えば、延設方向と垂直方向において、一方側に通常ゲート電極７ａがまとめて形成され、他方にコントロールゲート電極７ｂがまとめて形成されていてもよい。すなわち、複数のゲート電極のうちの一部がコントロールゲート電極７ｂとされていればコントロールゲート電極７ｂに印加される電圧を適宜制御することによって正孔を予め引き抜くことができ、本発明の効果を得ることができる。
また、上記第１実施形態では、第１導電型をＰ型、第２導電型をＮ型とした例を説明したが、第１導電型をＮ型、第２導電型をＰ型としてもよい。
さらに、上記第１実施形態において、Ｐ＋型コレクタ層１に隣接するＮ型のカソード層を備え、Ｐ＋型コレクタ層１およびＮ型カソード層上にＮ−型ドリフト層３が形成されていてもよい。つまり、Ｐ＋型コレクタ層１が形成された領域がＩＧＢＴ領域とされ、カソード層が形成された領域がダイオード領域とされたいわゆるＲＣ（Ｒｅｖｅｒｓｅ−Ｃｏｎｄｕｃｔｉｎｇ）−ＩＧＢＴが形成された半導体装置に本発明を適用することもできる。なお、この場合は、Ｐ＋型コレクタ層１とＮ型カソード層とは格子状に形成されていてもよい。
１ Ｐ＋型コレクタ層
２ ＦＳ層
３ Ｎ−型ドリフト層
４ Ｐ型ベース層
５ トレンチ
６ ゲート絶縁膜
７ａ 通常ゲート電極
７ｂ コントロールゲート電極
９ａ 通常ゲートパッド
９ｂ コントロールゲートパッド
１０ Ｎ＋型エミッタ層
１１ Ｐ＋型ボディ層
１３ エミッタ電極
１４ コレクタ電極

Claims (4)

  1. 第１導電型のコレクタ層（１）と、
    前記コレクタ層（１）上に形成された第２導電型のドリフト層（３）と、
    前記ドリフト層（３）上に形成された第１導電型のベース層（４）と、
    前記ベース層（４）を貫通して前記ドリフト層（３）に達し、所定方向に延設された複数のトレンチ（５）と、
    前記複数のトレンチ（５）の壁面にそれぞれ形成されたゲート絶縁膜（６）と、
    前記ゲート絶縁膜（６）上にそれぞれ形成されたゲート電極（７ａ、７ｂ）と、
    前記ベース層（４）の表層部であって、前記トレンチ（５）の側部に形成された第２導電型のエミッタ層（１０）と、
    前記エミッタ層（１０）と電気的に接続されるエミッタ電極（１３）と、
    前記コレクタ層（１）と電気的に接続されるコレクタ電極（１４）と、を備え、
    前記ベース層（４）のうち前記ゲート絶縁膜（６）と接する部分に反転層（１５）が形成されるターンオン電圧が前記ゲート電極（７ａ、７ｂ）に印加されることにより、前記エミッタ電極（１３）と前記コレクタ電極（１４）との間に電流を流す半導体装置において、
    複数の前記ゲート電極（７ａ、７ｂ）は、一部のゲート電極（７ａ）が第１ゲートパッド（９ａ）に接続されていると共に残部のゲート電極（７ｂ）が第２ゲートパッド（９ｂ）に接続され、前記一部のゲート電極（７ａ）と前記残部のゲート電極（７ｂ）とは前記第１、第２ゲートパッド（９ａ、９ｂ）を介して互いに独立した制御が可能とされており、
    ターンオフされる際、前記残部のゲート電極（７ｂ）に前記反転層（１５）が形成されないターンオフ電圧が印加された後、前記一部のゲート電極（７ａ）に前記反転層（１５）が形成されないターンオフ電圧が印加されることを特徴とする半導体装置。
  2. 前記残部のゲート電極（７ｂ）には、前記ターンオフ電圧として負電圧が印加されることを特徴とする請求項１に記載の半導体装置。
  3. 複数の前記ゲート電極（７ａ、７ｂ）は、前記所定方向と垂直方向において、前記一部のゲート電極（７ａ）と前記残部のゲート電極（７ｂ）とが交互に配列されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記コレクタ層（１）に隣接する第２導電型のカソード層を備え、
    前記ドリフト層（３）は、前記コレクタ層（１）および前記カソード層上に形成されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。

JP2011241220A 2011-11-02 2011-11-02 半導体装置 Active JP5742672B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011241220A JP5742672B2 (ja) 2011-11-02 2011-11-02 半導体装置
US14/346,755 US20140209972A1 (en) 2011-11-02 2012-10-18 Semiconductor device
DE112012004579.3T DE112012004579T5 (de) 2011-11-02 2012-10-18 Halbleitervorrichtung
CN201280053666.2A CN103918084A (zh) 2011-11-02 2012-10-18 半导体装置
PCT/JP2012/006657 WO2013065247A1 (ja) 2011-11-02 2012-10-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011241220A JP5742672B2 (ja) 2011-11-02 2011-11-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2013098415A true JP2013098415A (ja) 2013-05-20
JP5742672B2 JP5742672B2 (ja) 2015-07-01

Family

ID=48191628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011241220A Active JP5742672B2 (ja) 2011-11-02 2011-11-02 半導体装置

Country Status (5)

Country Link
US (1) US20140209972A1 (ja)
JP (1) JP5742672B2 (ja)
CN (1) CN103918084A (ja)
DE (1) DE112012004579T5 (ja)
WO (1) WO2013065247A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251296A (ja) * 2012-05-30 2013-12-12 Denso Corp 半導体装置
WO2015182038A1 (ja) * 2014-05-27 2015-12-03 株式会社デンソー Ｒｃ－ｉｇｂｔ駆動回路
JP2016154218A (ja) * 2014-12-23 2016-08-25 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ トランジスタセルおよびエンハンスメントセルを有する半導体装置
JPWO2015114802A1 (ja) * 2014-01-31 2017-03-23 ルネサスエレクトロニクス株式会社 半導体集積回路装置および電源システム
JP2018117025A (ja) * 2017-01-17 2018-07-26 富士電機株式会社 半導体装置
JP2018125889A (ja) * 2018-05-01 2018-08-09 株式会社デンソー パワーデバイス駆動回路
JP2019169575A (ja) * 2018-03-23 2019-10-03 株式会社東芝 半導体装置
JP2021150542A (ja) * 2020-03-19 2021-09-27 株式会社東芝 半導体装置及び半導体回路
JP2021150431A (ja) * 2020-03-18 2021-09-27 株式会社東芝 半導体装置およびその制御方法
US11349018B2 (en) 2019-03-20 2022-05-31 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit
JP7363429B2 (ja) 2019-12-04 2023-10-18 株式会社デンソー 半導体装置の駆動方法
DE102023101867A1 (de) 2022-05-26 2023-11-30 Mitsubishi Electric Corporation Halbleitervorrichtung
US11916137B2 (en) 2021-10-27 2024-02-27 Sanken Electric Co., Ltd. Semiconductor device
JP7476132B2 (ja) 2021-03-23 2024-04-30 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6368105B2 (ja) * 2014-02-18 2018-08-01 新日本無線株式会社 トレンチ型ｍｏｓｆｅｔ半導体装置
CN105826202B (zh) * 2015-01-09 2020-03-06 北大方正集团有限公司 半导体器件的制作方法和半导体器件
CN105895679A (zh) * 2015-01-22 2016-08-24 肖胜安 一种绝缘栅双极晶体管的结构和制造方法
JP6413965B2 (ja) 2015-07-20 2018-10-31 株式会社デンソー 半導体装置
US10418452B2 (en) 2015-12-10 2019-09-17 Infineon Technologies Austria Ag Semiconductor device with different gate trenches
DE102015121497B4 (de) 2015-12-10 2022-01-27 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
JP6414090B2 (ja) 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
JP6981777B2 (ja) * 2017-05-29 2021-12-17 株式会社 日立パワーデバイス 半導体装置
JP6896673B2 (ja) 2018-03-23 2021-06-30 株式会社東芝 半導体装置
JP7091204B2 (ja) 2018-09-19 2022-06-27 株式会社東芝 半導体装置
JP7210342B2 (ja) 2019-03-18 2023-01-23 株式会社東芝 半導体装置
US11101375B2 (en) * 2019-03-19 2021-08-24 Kabushiki Kaisha Toshiba Semiconductor device and method of controlling same
JP7242491B2 (ja) 2019-09-20 2023-03-20 株式会社東芝 半導体装置及び半導体回路
JP7330155B2 (ja) 2020-09-16 2023-08-21 株式会社東芝 半導体装置及び半導体回路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283676A (ja) * 1992-02-03 1993-10-29 Fuji Electric Co Ltd 半導体装置
JPH06163908A (ja) * 1992-11-27 1994-06-10 Fuji Electric Co Ltd ダブルゲートｍｏｓデバイス
JPH07111324A (ja) * 1993-10-12 1995-04-25 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
JPH08250707A (ja) * 1994-11-25 1996-09-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP3278496B2 (ja) * 1993-06-14 2002-04-30 株式会社東芝 半導体装置およびその駆動方法
JP2005191221A (ja) * 2003-12-25 2005-07-14 Toshiba Corp 半導体装置
JP2006019556A (ja) * 2004-07-02 2006-01-19 Toyota Motor Corp 半導体装置とその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147700A (ja) * 2004-11-17 2006-06-08 Sanyo Electric Co Ltd 半導体装置
CN101288176B (zh) * 2005-10-12 2010-08-25 富士电机系统株式会社 Soi沟槽横型igbt
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283676A (ja) * 1992-02-03 1993-10-29 Fuji Electric Co Ltd 半導体装置
JPH06163908A (ja) * 1992-11-27 1994-06-10 Fuji Electric Co Ltd ダブルゲートｍｏｓデバイス
JP3278496B2 (ja) * 1993-06-14 2002-04-30 株式会社東芝 半導体装置およびその駆動方法
JPH07111324A (ja) * 1993-10-12 1995-04-25 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
JPH08250707A (ja) * 1994-11-25 1996-09-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2005191221A (ja) * 2003-12-25 2005-07-14 Toshiba Corp 半導体装置
JP2006019556A (ja) * 2004-07-02 2006-01-19 Toyota Motor Corp 半導体装置とその製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251296A (ja) * 2012-05-30 2013-12-12 Denso Corp 半導体装置
JPWO2015114802A1 (ja) * 2014-01-31 2017-03-23 ルネサスエレクトロニクス株式会社 半導体集積回路装置および電源システム
WO2015182038A1 (ja) * 2014-05-27 2015-12-03 株式会社デンソー Ｒｃ－ｉｇｂｔ駆動回路
JP2015226142A (ja) * 2014-05-27 2015-12-14 株式会社デンソー Ｒｃ−ｉｇｂｔ駆動回路
US10825906B2 (en) 2014-12-23 2020-11-03 Infineon Technologies Ag Semiconductor device with transistor cells and enhancement cells with delayed control signals
JP2016154218A (ja) * 2014-12-23 2016-08-25 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ トランジスタセルおよびエンハンスメントセルを有する半導体装置
US9997602B2 (en) 2014-12-23 2018-06-12 Infineon Technologies Ag Semiconductor device with transistor cells and enhancement cells with delayed control signals
JP2018117025A (ja) * 2017-01-17 2018-07-26 富士電機株式会社 半導体装置
US10903346B2 (en) 2018-03-23 2021-01-26 Kabushiki Kaisha Toshiba Trench-gate semiconductor device having first and second gate pads and gate electrodes connected thereto
JP2019169575A (ja) * 2018-03-23 2019-10-03 株式会社東芝 半導体装置
JP2018125889A (ja) * 2018-05-01 2018-08-09 株式会社デンソー パワーデバイス駆動回路
US11349018B2 (en) 2019-03-20 2022-05-31 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit
JP7363429B2 (ja) 2019-12-04 2023-10-18 株式会社デンソー 半導体装置の駆動方法
JP2021150431A (ja) * 2020-03-18 2021-09-27 株式会社東芝 半導体装置およびその制御方法
JP7387501B2 (ja) 2020-03-18 2023-11-28 株式会社東芝 半導体装置およびその制御方法
JP2021150542A (ja) * 2020-03-19 2021-09-27 株式会社東芝 半導体装置及び半導体回路
JP7305589B2 (ja) 2020-03-19 2023-07-10 株式会社東芝 半導体装置及び半導体回路
JP7476132B2 (ja) 2021-03-23 2024-04-30 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11916137B2 (en) 2021-10-27 2024-02-27 Sanken Electric Co., Ltd. Semiconductor device
DE102023101867A1 (de) 2022-05-26 2023-11-30 Mitsubishi Electric Corporation Halbleitervorrichtung

Also Published As

Publication number Publication date
DE112012004579T5 (de) 2014-08-21
WO2013065247A1 (ja) 2013-05-10
JP5742672B2 (ja) 2015-07-01
CN103918084A (zh) 2014-07-09
US20140209972A1 (en) 2014-07-31

Similar Documents

Publication Publication Date Title
JP5742672B2 (ja) 半導体装置
US10892352B2 (en) Power semiconductor device
JP6459791B2 (ja) 半導体装置およびその製造方法
JP6443267B2 (ja) 半導体装置
JP6720569B2 (ja) 半導体装置
US10439054B2 (en) Insulated gate bipolar transistor
JP6064371B2 (ja) 半導体装置
US8809903B2 (en) Semiconductor device and power conversion apparatus using the same
JP2019169597A (ja) 半導体装置
JP2013251395A (ja) 半導体装置
JP7210342B2 (ja) 半導体装置
JP6729452B2 (ja) 半導体装置
JP2008021918A (ja) 半導体装置
JP2017208413A (ja) 半導体装置
JP2019012813A (ja) 絶縁ゲート型バイポーラトランジスタ
JP2016134465A (ja) 半導体装置
JP5942737B2 (ja) 半導体装置
WO2018092680A1 (ja) 半導体装置
JP2013145903A (ja) 半導体装置
JP7352437B2 (ja) 半導体装置
JP2013069871A (ja) 半導体装置
JP2021174924A (ja) 半導体装置
JP7346170B2 (ja) 半導体装置及び半導体モジュール
JP3193413U (ja) 半導体装置
JP2019004030A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150420

R151 Written notification of patent or utility model registration

Ref document number: 5742672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250