JP2005191221A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005191221A
JP2005191221A JP2003429741A JP2003429741A JP2005191221A JP 2005191221 A JP2005191221 A JP 2005191221A JP 2003429741 A JP2003429741 A JP 2003429741A JP 2003429741 A JP2003429741 A JP 2003429741A JP 2005191221 A JP2005191221 A JP 2005191221A
Authority
JP
Japan
Prior art keywords
gate
gate electrode
turn
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003429741A
Other languages
English (en)
Other versions
JP4398719B2 (ja
Inventor
Koichi Sugiyama
公一 杉山
Shoichi Yamaguchi
正一 山口
Tomoki Inoue
智樹 井上
Hideaki Ninomiya
英彰 二宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34788309&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2005191221(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003429741A priority Critical patent/JP4398719B2/ja
Priority to US11/016,810 priority patent/US7075168B2/en
Publication of JP2005191221A publication Critical patent/JP2005191221A/ja
Priority to US11/434,185 priority patent/US7492031B2/en
Application granted granted Critical
Publication of JP4398719B2 publication Critical patent/JP4398719B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 負性容量を低減して素子のターンオン動作及びターンオフ動作をより安定化するとともに、オン電圧を低減することができる半導体装置を提供する。
【解決手段】 第１面及び第２面を有する第１導電型の第１のベース層１１が形成されている。第２導電型の第２のベース層１２は、第１面上に形成されている。第１及び第２のゲート電極１５，１６ａは、複数のトレンチ１３内にゲート絶縁膜を介して導電性材料を埋め込むことによって形成されている。第１導電型のソース層１７は、第１のゲート電極１５のトレンチの両側及び第２のゲート電極１６ａのトレンチの片側の側壁に隣接するように形成されている。第２導電型のエミッタ層２０は、第２面上に形成されている。第１及び第２のゲート電極１５，１６ａに、それぞれ電気的に接続された第１及び第２の端子が形成されている。
【選択図】 図１

Description

本発明は、ＩＥＧＴなどの絶縁ゲート型半導体素子を含む半導体装置に関する。
電力エネルギーを有効に活用するため、電力用半導体素子を用いたコンバータやインバータなどの電力変換装置が、広く使用されている。電力用半導体素子としては、ＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｄ Ｇａｔｅ ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの絶縁ゲート型半導体素子が用いられている。ＩＥＧＴやＩＧＢＴは、制御回路や保護回路などの周辺回路を小型化することができ、低損失化、高速化、低コスト化が可能である。ここで、エミッタ電極のコンタクトを間引くなどして、電子注入を促進したＩＧＢＴをＩＥＧＴと呼ぶ。
特許文献１及び非特許文献２に記載されたトレンチゲート構造のＩＥＧＴでは、ｎ型ベース層の第１面上に、ｐ型ベース層が形成されている。また、ｐ型ベース層からｎ型ベース層に及ぶ複数のトレンチが形成されている。トレンチの底部は、ｎ型ベース層の内部に達するように形成されている。トレンチには、ゲート絶縁膜を介して導電層を埋め込むことによって、ゲート電極が形成されている。２つのゲート電極によって、単位セルが形成される。２つのゲート電極間のｐ型ベース層の表面領域には、それぞれのトレンチの片側の側壁に接するように、ｎ型ソース層が形成されている。すなわち、ｎ型ソース層は、ゲート絶縁膜を介して、ゲート電極にそれぞれ接するように形成されている。ここで、トレンチのもう一方の側の側壁には、ｎ型ソース層は形成されていない。また、ｐ型ベース層及びｎ型ソース層上に、共通のエミッタ電極が形成されている。
一方、ｎ型ベース層の第２面上には、ｐ型エミッタ層が形成されている。ｐ型エミッタ層上には、コレクタ電極が形成されている。この単位セルは複数形成されて、それぞれ並列接続されている。
次に、このように形成されたＩＥＧＴの動作方法について述べる。コレクタ電極に、エミッタ電極に対して正電圧となるような電圧を印加し、ゲート電極に、エミッタ電極に対して正電圧となるような電圧を印加すると、ターンオンして導通状態になる。すなわち、ゲート電極に正電圧を印加すると、まず、ｎ型ベース層とｎ型ソース層間のｐ型ベース層に電子のチャネルが形成され、電子電流が、ｎ型ソース層からｎ型ベース層に流れ込む。また、正孔電流が、ｐ型エミッタ層からｎ型ベース層に流れ込む。これによって、ｎ型ベース層に導電変調が起こり、ＩＥＧＴがターンオンし導通状態になる。
ここで、表面領域に、ｎ型ソース層が形成されていないｐ型ベース層には、エミッタ電極と接続するコンタクト部が形成されておらず、エミッタ電極のコンタクト部が間引かれた構成となっている。このように形成することによって、導通状態において、ｎ型ベース層に正孔を蓄積させ、導電変調の効果を増大することができるため、オン電圧を低減することができる。
一方、ゲート電極に、エミッタ電極に対して０または負電圧となるような電圧を印加することによって、ターンオフして遮断状態になる。ゲート電極に、エミッタ電極に対して０または負電圧を印加すると、ｐ型ベース層に形成されたｎ型のチャネルが消失し、ｎ型ソース層からｎ型ベース層への電子電流の注入がなくなり、やがて、ＩＥＧＴはターンオフして遮断状態になる。
また、特許文献３には、このような単位セルを構成するゲート電極に対して、異なる制御信号を供給する半導体装置が示されている。
特許文献１及び非特許文献２には、前記したトレンチゲート構造とは異なるプレーナゲート構造のＩＥＧＴも記載されている。このＩＥＧＴでは、ｎ型ベース層の第１面側の表面領域に、ｐ型ベース層が形成されている。また、ｐ型ベース層の表面領域には、ｎ型ソース層が形成されている。ｎ型ベース層及びｐ型ベース層上に、ゲート絶縁膜を介して、ゲート電極が形成されている。１つのゲート電極により、単位セルが形成される。ｐ型ベース層及びｎ型ソース層上に、共通のエミッタ電極が形成されている。一方、ｎ型ベース層の第２面上に、ｐ型エミッタ層が形成されている。ｐ型エミッタ層上に、コレクタ電極が形成されている。
このようなプレーナゲート構造を有するＩＥＧＴでは、ゲート電極幅を十分大きく設定することによって、実質的にエミッタ電極のコンタクト部が間引かれた構成となっている。このように形成することによって、ターンオン時に、ｎ型ベース層に正孔を蓄積させ、導電変調の効果を増大することができるため、オン電圧を低減することができる。プレーナゲート構造を有するＩＥＧＴのターンオン時及びターンオフ時の動作は、トレンチゲート構造を有するＩＥＧＴとほぼ同じである。
このようなトレンチゲート構造及びプレーナゲート構造のＩＥＧＴでは、コレクタ電極に高電圧を印加した状態から、ＩＥＧＴをターンオンさせると、ｐ型エミッタ層から注入された正孔が、ｎ型べース層内の高電界によって加速されて、エミッタ電極のコンタクトが間引かれた部分のｎ型べース層とゲート絶縁膜との界面に到達する。コレクタ電極に高電圧が印加される場合は、ｎ型べース層の電位は、ゲート電極の電位よりも高くなっているため、ｎ型ベース層の界面に正孔のチャネルが形成される。この正孔のチャネルによって、ゲート電極に負の電荷が誘起され、ゲート電極に負の微分容量（ＣG＝ｄＱG／ｄＶG）が生じる。ここで、ＱGは、ゲート電極に蓄積されている電荷を示す。この負の微分容量を、以下、負性容量と呼ぶ。ゲート電極にゲート抵抗を接続したとき、この負性容量に起因して流れる電流は、ゲート抵抗を介して電圧降下を生じさせるため、ゲート電圧ＶGを上昇させる。ゲート電圧ＶGが上昇すると、コレクタ電流が急激に流れるため、ＩＥＧＴのターンオン動作が不安定になる。また、ＩＥＧＴをターンオフさせるときには、寄生ＬＣＲ回路の容量成分が、負性容量になることによって、ＩＥＧＴが発振することがあるため、ＩＥＧＴのターンオフ動作が不安定になる。
そこで、トレンチゲート構造のＩＥＧＴでは、エミッタ電極が間引かれ、電子注入に寄与しないトレンチ内部の電極をエミッタ電極に接続したり、浅いトレンチゲートを形成することによって、負性容量を低減している。また、プレーナゲート構造のＩＥＧＴでは、ｎ型ベース層上のゲート絶縁膜を、ｐ型ベース層上のゲート絶縁膜よりも厚くなるように形成し、寄生の容量を低減することによって、負性容量を低減している。しかし、これらの構造は、電子の注入を促進する導電変調効果を抑制することになるため、オン電圧をさらに低くすることは困難であった。
特開平１０−３２１８５６号公報（第３頁−第７頁，図５９，図６４） オオムラ イチロウ、他四名（Ichiro Omura, et al）著, 「IEGT design concept against operation instability and its impact to application」, Proceedings of the International Symposium on Power Semiconductor Devices & ICs（ISPSD 2000）, （米国）, IEEE, 2000年5月, p.25-28 特開２０００−１０１０７６公報（第３頁−第４頁、図１）
コレクタ電極に高電圧を印加した状態から、ＩＥＧＴをターンオンさせると、エミッタ電極のコンタクトが間引かれた部分のｎ型ベース層の界面に正孔のチャネルが形成され、この正孔のチャネルによって、ゲート電極に負の電荷が誘起されるため、ゲート電極に負性容量が生じる。負性容量が生じると、ゲート電圧ＶGが上昇するため、コレクタ電流が急激に流れる。よって、ＩＥＧＴのターンオン動作が不安定になるという問題があった。また、ＩＥＧＴをターンオフさせるときには、寄生ＬＣＲ回路の容量成分が、負性容量になることによって、ＩＥＧＴが発振することがあるため、ＩＥＧＴのターンオフ動作が不安定になるという問題があった。
一方、トレンチゲート構造のＩＥＧＴでは、エミッタ電極が間引かれ、電子注入に寄与しないトレンチ内部の電極をエミッタ電極に接続したり、浅いトレンチゲートを形成することによって、負性容量を低減している。また、プレーナゲート構造のＩＥＧＴでは、ｎ型ベース層上のゲート絶縁膜を、ｐ型ベース層上のゲート絶縁膜よりも厚くなるように形成し、寄生の容量を低減することによって、負性容量を低減している。しかし、これらの構造は、電子の注入を促進する導電変調効果を抑制することになるため、オン電圧をさらに低くすることは困難であるという問題があった。
本発明は、上記した問題点を解決すべくなされたもので、負性容量を低減して素子のターンオン動作及びターンオフ動作をより安定化するとともに、オン電圧を低減することができる半導体装置を提供することを目的とする。
上記した目的を達成するための本発明の半導体装置の一態様は、第１面及び第２面を有する第１導電型の第１のベース層と、
前記第１面上に形成された第２導電型の第２のベース層と、
底部が前記第１のベース層に達するように形成された複数のトレンチ内に、ゲート絶縁膜を介して導電性材料を埋め込むことによって形成された第１及び第２のゲート電極と、
前記第２のベース層の表面領域に形成され、前記第１のゲート電極が設けられた前記トレンチの両側の側壁及び前記第２のゲート電極が設けられた前記トレンチの片側の側壁に、それぞれ隣接するように形成された第１導電型のソース層と、
前記第２面上に形成された第２導電型のエミッタ層と、
前記第２のベース層及び前記ソース層上に形成されたエミッタ電極と、
前記エミッタ層上に形成されたコレクタ電極と、
前記第１及び第２のゲート電極に、それぞれ電気的に接続された第１及び第２の端子と、を具備したことを特徴としている。
また、上記した目的を達成するための本発明の半導体装置の一態様は、第１面及び第２面を有する第１導電型の第１のベース層と、
前記第１面の表面領域に形成された第２導電型の第２のベース層と、
前記第２のベース層の表面領域に形成された第１導電型のソース層と、
前記第２面上に形成された第２導電型のエミッタ層と、
前記第２のベース層上にゲート絶縁膜を介して形成された第１のゲート電極と、
前記第１のベース層上にゲート絶縁膜を介して形成され、前記第１のゲート電極と離れて形成された形成された第２のゲート電極と、
前記第２のベース層及び前記ソース層上に形成されたエミッタ電極と、
前記エミッタ層上に形成されたコレクタ電極と、
を具備したことを特徴としている。
本発明によれば、負性容量を低減して素子のターンオン動作及びターンオフ動作をより安定化するとともに、オン電圧を低減することができる。
（第１の実施の形態）
図１乃至図８を参照して本発明の第１の実施の形態に係る半導体装置を説明する。図１に、本実施の形態におけるトレンチゲート構造を有するＩＥＧＴの断面図を示す。このＩＥＧＴでは、図１に示すように、半導体基板からなるｎ型ベース層１１の第１面上に、ｐ型ベース層１２が形成されている。ｐ型ベース層１２からｎ型ベース層１１に及ぶ複数のトレンチ１３が形成されている。トレンチ１３の底部は、ｎ型ベース層１１の内部に達するように形成されている。
トレンチ１３内には、ゲート絶縁膜１４を介して導電層を埋め込むことによって、各トレンチ１３に設けられた第１のゲート電極（Ｇ1）１５と、第１のゲート電極１５の周辺に複数の第２のゲート電極（Ｇ2）１６ａ，１６ｂが形成されている。第１及び第２のゲート電極１５，１６ａ間と、第１及び第２のゲート電極１５，１６ｂ間のｐ型ベース層１２の表面領域には、それぞれｎ型ソース層１７が形成されている。ｎ型ソース層１７は、ゲート絶縁膜１４を介して、第１のゲート電極１５及び第２のゲート電極１６ａ，１６ｂにそれぞれ隣接するように、形成されている。第１のゲート電極１５は、トレンチの両側の側壁にｎ型ソース層１７が隣接して形成されており、複数の第２のゲート電極１６ａ，１６ｂは、トレンチの片側の側壁に隣接してｎ型ソース層１７が形成されている。
また、ｐ型ベース層１２及びｎ型ソース層１７上に、共通のエミッタ電極１８がそれぞれ形成されている。第１のゲート電極Ｇ1１５及び第２のゲート電極Ｇ2１６ａ，１６ｂ上には、絶縁膜１９が形成されている。一方、半導体基板からなるｎ型ベース層１１の第２面上に、ｐ型エミッタ層２０が形成されている。ｐ型エミッタ層２０上には、コレクタ電極２１が形成されている。図１では、単位セル構造を示しており、実際はこの単位セルが複数並列に接続される。また、第１及び第２のゲート電極１５，１６ａ，１６ｂに、第１及び第２の端子（図示しない）がそれぞれ電気的に接続されており、さらに第１及び第２の端子は、第１及び第２のゲート電圧を制御する制御部３６に電気的に接続されている。
コレクタ電極に高電圧を印加した状態から、ＩＥＧＴをターンオンさせると、ｐ型エミッタ層から注入された正孔が、エミッタ電極のコンタクトが間引かれた部分のｎ型ベース層の界面に蓄積する。負性容量は、この正孔のチャネルによって、ゲート電極に負の電荷が誘起されることによって生じる。第１及び第２のゲート電極１５，１６ａ，１６ｂ上には絶縁膜１９が形成され、エミッタ電極のコンタクトは、第１のゲート電極１５上の絶縁膜１９の両側、すなわち、第２のゲート電極１６ａ，１６ｂ上のそれぞれの絶縁膜１９の片側にのみ形成されている。よって、第２のゲート電極１６ａ，１６ｂは、もう一方の片側の側壁に正孔が蓄積し、正孔のチャネルが形成されるため、負性容量を生じやすい。
図２に、図１の半導体装置のセル部の平面図を示す。第１のゲート電極１５と第２のゲート電極１６ａ，１６ｂは、異なる制御信号を入力できるように、第１及び第２ゲート配線２５，２６にそれぞれ接続されている。第１及び第２のゲート電極１５，１６ａ，１６ｂ間にはエミッタ電極用コンタクト１８ａが形成されている。第１のゲート配線２５は、第１及び第２のゲート電極１５，１６ａ，１６ｂが延びる長手方向の一端部側に、その長手方向に対して垂直方向に配置されている。また、第２のゲート配線２６は、第１及び第２のゲート電極１５，１６ａ，１６ｂが延びる長手方向の他端部側に、配置されている。
つまり、第１のゲート電極１５と接続される第１のゲート配線２５は、図中の第１及び第２のゲート電極１５，１６ａ，１６ｂの図中上側に配置されている。第２のゲート電極１６ａ，１６ｂと接続される第２のゲート配線２６は、図中の第１及び第２のゲート電極１５，１６ａ，１６ｂの図中下側に配置されている。ゲート電極とゲート配線は、ゲート電極の端部またはゲート配線の端部を延在させて、相互に接続してもよいし、接続部材を用いて、相互に接続してもよい。また、第１及び第２のゲート配線２５，２６を並置させ、第１及び第２のゲート電極１５，１６ａ，１６ｂが延びる長手方向の一端部側に、その長手方向に対して垂直方向に配置してもよい。
図３に、図１のＩＥＧＴセルを複数形成した半導体基板の平面図を示す。半導体基板２４上には、複数のＩＥＧＴのセルが面方向に繰り返し形成されている。第１及び第２のゲート電極１５，１６ａ，１６ｂが接続された第１及び第２のゲート配線２５，２６は、ゲート電極取り出し部２７，２８にそれぞれ接続されている。
続いて、図４に、図１に示したＩＥＧＴを含む半導体装置の回路図を示す。図４に示すように、第１のゲート電極（Ｇ1）１５と第２のゲート電極（Ｇ2）１６ａ，１６ｂに、第１のゲート抵抗（ＲG1）３１及び第２のゲート抵抗（ＲG2）３２がそれぞれ接続されている。第１のゲート抵抗３１及び第２のゲート抵抗３２は、第１の端子３３及び第２の端子３４に接続されている。制御部３６には、Ｇ1用制御部３６ａ及びＧ2用制御部３６ｂが設けられており、第１及び第２のゲート電極１５，１６ａ，１６ｂのゲート電圧をそれぞれ制御する。
図５に、図４のＩＥＧＴを動作させて制御するときの第１及び第２のゲート電極１５，１６ａ，１６ｂのゲート電圧ＶG1，ＶG2の時間変化を示す。図４のＩＥＧＴを動作させるときは、第１の端子３３に第１の制御信号ｉｎ１を印加し、第２の端子３４に第２の制御信号ｉｎ２を印加する。ＩＥＧＴをターンオンさせるときは、まず、図５に示すように、第２の端子３４にターンオン信号（第２の制御信号ｉｎ２の立ち上がり部）を入力する前に、第１の端子３３にターンオン信号（第１の制御信号ｉｎ１の立ち上がり部）を入力する。時間ｔ＝ｔ1秒のとき、第１の端子３３にターンオン信号を入力すると、第１のゲート電極15のゲート電圧ＶG1が上昇する。第１のゲート電極のゲート電圧ＶG1がしきい値Ｖthを超えると、第１のゲート電極１５部分のＩＥＧＴがターンオンし、図示しないコレクタ電流が上昇し、図示しないコレクタ電圧が低下し始める。第１のゲート電極１５のゲート電圧ＶG1は、コレクタ電圧が十分に低下するまで、第１のゲート電極１５とコレクタ間の寄生容量によって変位電流が流れる。よって、第１のゲート電極１５のゲート電圧ＶG1は、コレクタ電圧が十分に低下する時間ｔ＝ｔ2秒まで、ほぼ一定値に保たれる。第１のゲート電極１５のゲート電圧ＶG1は、コレクタ電圧が十分に低下した後、再び上昇する。
一方、第２の端子３４には、ゲート電圧ＶG1が一定値より高くなった後の時間ｔ＝ｔ3秒のとき、ターンオン信号を印加する。コレクタ電圧は十分に低下しているため、第２のゲート電極１６ａ，１６ｂのゲート電圧ＶG2は、一気に上昇する。ゲート電圧ＶG2は、時間ｔ＝ｔ3秒の前に、ＶG2-まで上昇しているが、この電圧の変化は、第２のゲート電極１６ａ，１６ｂ部分の負性容量によるものである。このとき、抵抗値の小さい第２のゲート抵抗３２を接続することによって、ＶG2-＜Ｖthとすることができる。なお、第２のゲート抵抗３２は、特に設けなくてもかまわない。
さらに、図５に示すように、第１のゲート電極１５にターンオフ信号（第１の制御信号ｉｎ１の立ち下がり部）を入力する前に、第２のゲート電極１６ａ，１６ｂにターンオフ信号（第２の制御信号ｉｎ２の立ち下がり部）を入力する。時間ｔ＝ｔ4秒のとき、第２のゲート電極１６ａ，１６ｂにターンオフ信号を入力すると、第２のゲート電極のゲート電圧ＶG2が下降し始める。時間ｔ＝ｔ5秒で、ゲート電圧ＶG2が下降した後、時間ｔ＝ｔ6
秒のときに、第１のゲート電極Ｇ1にターンオフ信号を入力する。第１のゲート電極Ｇ1にターンオフ信号を入力すると、第１のゲート電極のゲート電圧ＶG1は、ターンオン信号を入力したときと同様にやや低下し、ほぼ一定値を取った後、再び低下する。
このようにして、第１のゲート電極１５と負性容量の生じやすい第２のゲート電極１６ａ，１６ｂに、タイミングが異なる制御信号を入力して制御することによって、第１のゲート電極１５を、第２のゲート電極１６ａ，１６ｂよりも前にターンオンさせ、第２のゲート電極１６ａ，１６ｂよりも後にターンオフさせることができる。したがって、負性容量の影響を低減させて、ＩＥＧＴをターンオン及びターンオフすることができる。よって、ＩＥＧＴのターンオン動作及びターンオフ動作を安定化することができる。また、第１のゲート電極１５と負性容量の生じやすい第２のゲート電極１６ａ，１６ｂに異なるタイミングで制御信号を入力して制御することによって、負性容量の影響を低減しており、浅いトレンチゲートを形成するなどの電子の注入を促進する効果を抑制することがない。さらに、第１のゲート電極１５によって素子をターンオンさせた後、続いて第２のゲート電極１６ａ，１６ｂ部分にもチャネルを形成させているため、導通状態において、十分なチャネル密度を確保することができ、オン電圧を低減することができる。
また、第１のゲート電極１５部分の素子をターンオンするとき、第２のゲート電極１６ａ，１６ｂ部分の素子をまだターンオンさせていないため、ゲート電極の密度は実質的に低減している。よって、ターンオン時のゲート寄生容量を低減することができるため、ＩＥＧＴのターンオン時間を短縮することができ、ターンオン損失を低減することができる。
また、第１のゲート電極１５部分の素子をターンオフするとき、第２のゲート電極１６ａ，１６ｂ部分の素子をすでにターンオフさせているため、ゲート電極の密度は実質的に低減している。よって、ターンオフ時のゲート寄生容量を低減することができるため、ＩＥＧＴのターンオフ時間を短縮することができ、ターンオフ損失を低減することができる。
また、本実施の形態では、図４に示した半導体装置の回路図において、制御部３６に、Ｇ1用制御部３６ａ及びＧ2用制御部３６ｂを設けたが、図６に示すように、制御部３６に共用制御部３６ｃ及び遅延部３６ｄを設けてもよい。すなわち、第１の端子３３は、共用制御部３６ｃに接続し、一方、第２の端子３４は、遅延部３６ｄを介して共用制御部３６ｃに接続してもよい。遅延部３６ｄは、第１のゲート電極１５に印加される制御信号を遅延して伝送させる。
このように形成することによって、１つの共用制御部によって、図５と同様のターンオン動作を実現し、同様の効果を得ることができる。ターンオフ動作においては、第１のゲート電極１５がターンオフした後で、第２のゲート電極１６ａ，１６ｂによって実質的にＩＥＧＴのターンオフ動作を行うことになる。この場合、第２のゲート電極１６ａ，１６ｂの負性容量によって、寄生ＬＣＲ回路が不安定性になるが、インダクタンス成分の低減やゲート抵抗などの抵抗成分の調整によって、発振を抑制することができる。また、ターンオフ動作時には、ゲート電極密度が第１のゲート電極１５分、実質的に低減しているため、ＩＥＧＴのターンオフ時間を短縮し、ターンオフ損失を低減することができる。
図７に、図１の半導体装置のセル部の変形例の平面図を示す。この変形例では、積層された第１及び第２ゲート配線２５，２６を、第１及び第２のゲート電極１５，１６ａ，１６ｂが延びる長手方向の一端部側及び他端部側に、それぞれ、その長手方向に対して垂直方向に配置している。第１のゲート電極１５と第２のゲート電極１６ａ，１６ｂは、異なる制御信号を入力できるように、第１及び第２ゲート配線２５，２６にそれぞれ接続され
ている。第１及び第２のゲート電極１５，１６ａ，１６ｂ間にはエミッタ用コンタクト１８ａが形成されている。第１のゲート電極１５と接続される第１のゲート配線２５及び第２のゲート電極１６ａ，１６ｂと接続される第２のゲート配線２６は、絶縁膜１９を介して積層されており、第１及び第２のゲート電極１５，１６ａ，１６ｂの図中上側及び図中下側に配置されている。なお、図７では、第１のゲート配線２５及び第２のゲート配線２６が図中で重ならないように、記載してある。
また、図８（ａ）及び図８（ｂ）に、図７の半導体装置のＡ−Ａにおける断面図及びＢ−Ｂにおける断面図を示す。図８（ａ）では、第１のゲート電極１５の端部を引き出して第１のゲート配線２５を形成している。図８（ｂ）では、第２のゲート電極１６ａ，１６ｂの端部を引き出して第２のゲート配線２６を形成している。 第１のゲート配線２５の上には、絶縁膜１９を介して第２のゲート配線２６が配置されている。
このように形成することによって、スペースに対して効率的に配置することができる。また、ゲート電極の両端に第１及び第２のゲート配線２５，２６の両方を設けることができるため、ゲート電極（ポリシリコン）の抵抗分による遅延に起因したスイッチング動作の不均一を抑制することができる。
また、ゲート電極とゲート配線は、ゲート電極の端部またはゲート配線の端部を延在させて、相互に接続してもよいし、接続部材を用いて、相互に接続してもよい。
さらに、第１及び第２のゲート電極１５，１６ａ，１６ｂの図中上側及び下側に、それぞれ、第１のゲート配線７５及び第２のゲート配線７６を形成して接続したが、図中上側あるいは下側のどちらか一方に接続してもよい。また、第１及び第２のゲート電極１５，１６ａ，１６ｂの図中上側及び図中下側に、それぞれ、積層された第１のゲート配線２５及び第２のゲート配線２６を形成したが、第１及び第２のゲート電極１５，１６ａ，１６ｂが延びる長手方向の一端部側（図中上側あるいは図中下側のどちらか一方）にのみ形成してもよい。
（第２の実施の形態）
図９乃至図１１を参照して本発明の第２の実施の形態に係る半導体装置を説明する。図１乃至図８に示す第１の実施の形態と同一部分については同一符号を示す。図９に、本実施の形態におけるトレンチゲート構造を有するＩＥＧＴの断面図を示す。本実施の形態では、図９に示すように、複数の第２のゲート電極（Ｇ2）１６ａ，１６ｂが、第２のゲート電極１６ａ，１６ｂ間に形成された第１のゲート電極（Ｇ1）に対して、反対側に引き出されている。つまり、第２のゲート電極１６ａ，１６ｂとエミッタ電極との間に、実質的に、第１のコンデンサＣ1が挿入された構成となっている。第１及び第２のゲート電極１５，１６ａ，１６ｂに、第１及び第２の端子（図示しない）がそれぞれ電気的に接続されており、さらに第１及び第２の端子は、第１及び第２のゲート電圧を制御する制御部３６に電気的に接続されている。ＩＥＧＴの平面図は、前述した第１の実施の形態の平面図と同じである。
コレクタ電極に高電圧を印加した状態から、ＩＥＧＴをターンオンさせると、ｐ型エミッタ層から注入された正孔が、エミッタ電極のコンタクトが間引かれた部分のｎ型ベース層の界面に蓄積する。負性容量は、この正孔のチャネルによって、ゲート電極に負の電荷が誘起されることによって生じる。第１及び第２のゲート電極１５，１６ａ，１６ｂ上には絶縁膜１９が形成され、エミッタ電極のコンタクトは、第１のゲート電極１５上の絶縁膜１９の両側、すなわち、第２のゲート電極１６ａ，１６ｂ上のそれぞれの絶縁膜１９の片側にのみ形成されている。よって、第２のゲート電極１６ａ，１６ｂは、もう一方の片側の側壁に正孔が蓄積し、正孔のチャネルが形成されるため、負性容量を生じやすい。
図１０に、図９に示したＩＥＧＴを含む半導体装置の回路図を示す。第２のゲート電極（Ｇ2）１６ａ，１６ｂ部分のＩＥＧＴのゲート−エミッタ間に、第１のコンデンサＣ1が挿入されている。第１のゲート電極（Ｇ1）１５及び複数の第２のゲート電極１６ａ，１６ｂに、第１のゲート抵抗（ＲG1）３１及び第２のゲート抵抗（ＲG2）３２がそれぞれ接続されている。第１のゲート抵抗３１及び第２のゲート抵抗３２は、第１の端子３３及び第２の端子３４に接続されている。制御部３６には、Ｇ1用制御部３６ａ及びＧ2用制御部３６ｂが設けられており、第１及び第２のゲート電極１５，１６ａ，１６ｂのゲート電圧をそれぞれ制御する。
図１０に示すように、第１のコンデンサＣ1を挿入することによって、ゲート−エミッタ間のインピーダンスを低減することができる。負性容量ＣGC-による電流ＩG-は、第２のゲート抵抗３２と第１のコンデンサＣ1に分流するため、第２のゲート抵抗３２による電圧降下を低減することができる。
図１１に、図１０のＩＥＧＴを動作させて制御するときの第１及び第２のゲート電極１５，１６ａ，１６ｂのゲート電圧ＶG1，ＶG2の時間変化を示す。図１０のＩＥＧＴを動作させるときは、第１の端子３３に第１の制御信号ｉｎ１を印加し、第２の端子３４に第２の制御信号ｉｎ２を印加する。ＩＥＧＴをターンオンさせるときは、まず、図１１に示すように、第２の端子３４にターンオン信号（第２の制御信号ｉｎ２の立ち上がり部）を入力する前に、第１の端子３３にターンオン信号（第１の制御信号ｉｎ１の立ち上がり部）を入力するする。時間ｔ＝ｔ1秒のとき、第１の端子３３にターンオン信号を入力すると、第１のゲート電極Ｇ1のゲート電圧ＶG1が上昇する。第１のゲート電極のゲート電圧ＶG1がしきい値Ｖthを超えると、第１のゲート電極１５部分のＩＥＧＴがターンオンし、図示しないコレクタ電流が上昇し、図示しないコレクタ電圧が低下し始める。第１のゲート電極１５のゲート電圧ＶG1は、コレクタ電圧が十分に低下するまで、第１のゲート電極１５とコレクタ間の寄生容量によって変位電流が流れる。よって、第１のゲート電極１５のゲート電圧ＶG1は、コレクタ電圧が十分に低下する時間ｔ＝ｔ2秒まで、ほぼ一定値に保たれる。第１のゲート電極Ｇ1のゲート電圧ＶG1は、コレクタ電圧が十分に低下した後、再び上昇する。
一方、第２の端子３４には、ゲート電圧ＶG1が一定値より高くなった後の時間ｔ＝ｔ3秒のとき、ターンオン信号を入力する。コレクタ電圧は十分に低下しているため、第２のゲート電極１６ａ，１６ｂのゲート電圧ＶG2は、一気に上昇する。ここで、第２のゲート電極１６ａ，１６ｂにターンオン信号を入力した後の第２のゲート電極１６ａ，１６ｂのゲート電圧ＶG2の上昇速度は、第１のコンデンサＣ1を挿入しているため遅くなり、第２のゲート電極１６ａ，１６ｂ部分の素子のターンオンが遅くなる。ゲート電圧ＶG2は、時間ｔ＝ｔ3秒の前に、ＶG2-まで上昇しているが、この電圧の変化は、第２のゲート電極１６ａ，１６ｂ部分の負性容量によるものである。負性容量によるこの電圧ＶG2-の大きさは低減している。このとき、抵抗値の小さい第２のゲート抵抗３２を接続することによって、ＶG2-＜Ｖthとすることができる。負性容量によるこの電圧ＶG2-の大きさが低減しているため、第２のゲート抵抗３２の抵抗値の選択の自由度を広げることができる。なお、第２のゲート抵抗３２は、特に設けなくてもかまわない。
さらに、図１０のＩＥＧＴをターンオフさせるときは、図１１に示すように、第１のゲート電極１５にターンオフ信号（第１の制御信号ｉｎ１の立ち下がり部）を入力する前に、第２のゲート電極１６ａ，１６ｂにターンオフ信号（第２の制御信号ｉｎ２の立ち下がり部）を入力する。このとき、第２のゲート電極１６ａ，１６ｂのゲート電圧ＶG2の下降速度が遅くなり、第２のゲート電極１６ａ，１６ｂ部分の素子のターンオフが遅くなる。しかし、第２のゲート電極１６ａ，１６ｂ部分の素子は、第１のゲート電極１５部分の素
子よりも前にターンオフするように設定する。時間ｔ＝ｔ4秒のとき、第２のゲート電極１６ａ，１６ｂにターンオフ信号を入力すると、第２のゲート電極１６ａ，１６ｂのゲート電圧ＶG2が下降し始める。時間ｔ＝ｔ5秒で、ゲート電圧ＶG2が下降した後、時間ｔ＝ｔ6秒のときに、第１のゲート電極１５にターンオフ信号を入力する。第１のゲート電極１５にターンオフ信号を入力すると、第１のゲート電極１５のゲート電圧ＶG1は、第１のゲート電極１５にターンオン信号を入力したときと同様にやや低下し、ほぼ一定値を取った後、再び低下する。
本実施の形態では、コンデンサは、ＩＥＧＴを形成した半導体基板上に形成することによって挿入されているが、ＩＥＧＴを形成した半導体基板とは別に挿入されていてもよい。
このようにして、第１のゲート電極１５と負性容量の生じやすい第２のゲート電極１６ａ，１６ｂに、異なる制御信号を入力して制御することによって、第１のゲート電極１５を、第２のゲート電極１６ａ，１６ｂよりも前にターンオンさせ、さらに第２のゲート電極１６ａ，１６ｂよりも後にターンオフさせている。したがって、負性容量の影響を低減させて、ＩＥＧＴをターンオン及びターンオフすることができる。よって、ＩＥＧＴのターンオン動作及びターンオフ動作を安定化することができる。また、第１のゲート電極１５と負性容量の生じやすい第２のゲート電極１６ａ，１６ｂに異なるタイミングで制御信号を入力して制御することによって、負性容量の影響を低減しており、浅いトレンチゲートを形成するなどの電子の注入を促進する効果を抑制することがない。さらに、第１のゲート電極１５によって素子をターンオンさせた後、続いて第２のゲート電極１６ａ，１６ｂ部分にもチャネルを形成させているため、導通状態において、十分なチャネル密度を確保することができ、オン電圧を低減することができる。
また、第１のゲート電極１５部分の素子をターンオンするとき、第２のゲート電極１６ａ，１６ｂ部分の素子をまだターンオンさせていないため、ゲート電極の密度は実質的に低減している。よって、ターンオン時のゲート寄生容量を低減することができるため、ＩＥＧＴのターンオン時間を短縮することができ、ターンオン損失を低減することができる。
また、第１のゲート電極１５部分の素子をターンオフするとき、第２のゲート電極１６ａ，１６ｂ部分の素子をすでにターンオフさせているため、ゲート電極の密度は実質的に低減している。よって、ターンオフ時のゲート寄生容量を低減することができるため、ＩＥＧＴのターンオフ時間を短縮することができ、ターンオフ損失を低減することができる。
さらに、負性容量によって上昇する電圧の大きさを低減することができるため、ＩＥＧＴのターンオン動作及びターンオフ動作を、より安定化することができる。また、第１のゲート電極１５にターンオン信号を入力してから第２のゲート電極１６ａ，１６ｂにターンオン信号を入力するまでの間隔を短縮し、より速やかにＩＥＧＴをターンオンすることができる。
（変形例）
図１２及び図１３を参照して本発明の第２の実施の形態の変形例に係る半導体装置及びその制御方法を説明する。図１乃至図８に示す第１の実施の形態と同一部分については同一符号を示す。本変形例におけるトレンチゲート構造を有するＩＥＧＴの断面図は、図９と同じである。
図１２に、図９に示したＩＥＧＴを含む半導体装置の回路図を示す。図１２に示すよう
に、第２のゲート電極１６ａ，１６ｂ部分のＩＥＧＴのゲート−エミッタ間に、第２のコンデンサＣ2が挿入されている。第１のゲート電極１５及び第２のゲート電極１６ａ，１６ｂに、第１のゲート抵抗（ＲG1）３１及び第２のゲート抵抗（ＲG2）３２がそれぞれ接続されている。第１のゲート抵抗３１及び第２のゲート抵抗３２は、第３の端子３５に接続されている。本変形例では、第１のゲート電極Ｇ1及び第２のゲート電極Ｇ2は、第１及び第２のゲート抵抗３１，３２を介して、同じ端子に接続されている。第３の端子３５は、第１及び第２のゲート電極１５，１６ａ，１６ｂのゲート電圧を制御する制御部３６に接続されている。制御部３６には、Ｇ1，Ｇ2用の共用制御部３６ｃが設けられており、第１及び第２のゲート電極１５，１６ａ，１６ｂのゲート電圧を制御する。
図１２に示すように、第２のコンデンサＣ2を挿入することによって、ゲート−エミッタ間のインピーダンスを低減することができる。負性容量ＣGC―による電流ＩG-は、第２のゲート抵抗３２と第２のコンデンサＣ2に分流するため、第２のゲート抵抗３２による電圧降下を低減することができる。
図１３に、図１２のＩＥＧＴを動作させて制御するときの第１及び第２のゲート電極１５，１６ａ，１６ｂの電圧の時間変化を示す。図１２のＩＥＧＴを動作させるときは、第３の端子３５に第３の制御信号ｉｎ３を印加する。ＩＥＧＴをターンオンさせるときは、まず、図１３に示すように、第３の端子３５にターンオン信号（第３の制御信号ｉｎ３の立ち上がり部）を入力する。時間ｔ＝ｔ1秒のとき、第１及び第２のゲート電極１５，１６ａ，１６ｂのゲート電圧ＶG1，ＶG2が上昇する。第２のゲート電極１６ａ，１６ｂのゲート電圧ＶG2の上昇速度は、第２のコンデンサＣ2を挿入しているため遅くなる。第１のゲート電極１５のゲート電圧ＶG1がしきい値Ｖthを超えると、第１のゲート電極１５部分のＩＥＧＴがターンオンし、図示しないコレクタ電流が上昇し、図示しないコレクタ電圧が低下し始める。第１のゲート電極１５のゲート電圧ＶG1は、コレクタ電圧が十分に低下するまで、第１のゲート電極１５とコレクタ間の寄生容量によって変位電流が流れる。よって、第１のゲート電極１５のゲート電圧ＶG1は、コレクタ電圧が十分に低下する時間ｔ＝ｔ2秒まで、ほぼ一定値に保たれる。第１のゲート電極Ｇ1のゲート電圧ＶG1は、コレクタ電圧が十分に低下した後、再び上昇する。
第２のゲート電極１６ａ，１６ｂのゲート電圧ＶG2は、第１のゲート電極１５のゲート電圧ＶG1に遅れて上昇する。また、ゲート電圧ＶG2は、時間ｔ＝ｔ3秒の前に、ＶG2-まで上昇しているが、この電圧の変化は、第２のゲート電極１６ａ，１６ｂ部分の負性容量によるものである。負性容量によるこの電圧ＶG2-の大きさは、低減している。このとき、抵抗値の小さい第２のゲート抵抗３２を接続することによって、ＶG2-＜Ｖthとすることができる。ゲート電圧ＶG1が一定値より高くなった後、コレクタ電圧は十分に低下しているため、第２のゲート電極１６ａ，１６ｂのゲート電圧ＶG2は、一気に上昇する。
さらに、図１２のＩＥＧＴをターンオフさせるときは、図１３に示すように、時間ｔ＝ｔ4秒のとき、第３の端子にターンオフ信号（第３の制御信号ｉｎ３の立下がり部）を入力すると、第１及び第２のゲート電極１５，１６ａ，１６ｂのゲート電圧ＶG1，ＶG2が下降する。第２のゲート電極１６ａ，１６ｂのゲート電圧ＶG2の下降速度は、第２のコンデンサＣ2を挿入しているため遅くなる。第１のゲート電極１５のゲート電圧ＶG1は、ゲート電圧ＶG1が低下してターンオフし、第２のゲート電極Ｇ2のゲート電圧ＶG2は、やや低下しほぼ一定値を取った後、再び低下し、遅れてターンオフする。
本変形例では、第２のコンデンサＣ2は、ＩＥＧＴを形成した半導体基板上に形成することによって挿入されているが、ＩＥＧＴを形成した半導体基板とは別に挿入されていてもよい。
このように、第２のゲート電極１６ａ，１６ｂ部分のＩＥＧＴのゲート−エミッタ間に挿入された第２のコンデンサＣ2によって、ゲート電圧ＶG2の上昇（または下降）速度を低下させ、第１及び第２のゲート電極１５，１６ａ，１６ｂにそれぞれ異なる信号を入力して制御を行っている。つまり、第１のゲート電極と負性容量の生じやすい第２のゲート電極を、異なる信号（本信号と本信号からの遅延信号）によって制御することによって、第１のゲート電極１５を、第２のゲート電極１６ａ，１６ｂよりも前にターンオンさせている。したがって、負性容量の影響を低減させて、ＩＥＧＴをターンオン及びターンオフすることができる。よって、ＩＥＧＴのターンオン動作及びターンオフ動作を安定化することができる。また、第１のゲート電極１５と負性容量の生じやすい第２のゲート電極１６ａ，１６ｂに異なるタイミングの信号によって制御することによって、負性容量の影響を低減しており、浅いトレンチゲートを形成するなどの電子の注入を促進する効果を抑制することがない。また、第１のゲート電極１５によって素子をターンオンさせた後、ゲート電圧ＶG2の上昇を遅らせ、続いて第２のゲート電極１６ａ，１６ｂ部分にもチャネルを形成させているため、導通状態において、十分なチャネル密度を確保することができ、オン電圧を低減することができる。
また、第１のゲート電極１５部分の素子をターンオンするとき、第２のゲート電極１６ａ，１６ｂ部分の素子をまだターンオンさせていないため、ゲート電極の密度は実質的に低減している。よって、ターンオン時のゲート寄生容量を低減することができるため、ＩＥＧＴのターンオン時間を短縮することができ、ターンオン損失を低減することができる。
また、第２のゲート電極１６ａ，１６ｂ部分の素子をターンオフするとき、第１のゲート電極１５部分の素子をすでにターンオフさせているため、ゲート電極の密度は実質的に低減している。よって、ターンオフ時のゲート寄生容量を低減することができるため、ＩＥＧＴのターンオフ時間を短縮することができ、ターンオフ損失を低減することができる。
さらに、負性容量によって上昇する電圧の大きさを低減することができるため、ＩＥＧＴのターンオン動作及びターンオフ動作を、より安定化することができる。また、第１のゲート電極１５にターンオン信号を入力してから第２のゲート電極１６ａ，１６ｂにターンオン信号を入力するまでの間隔を短縮し、さらにより速やかにターンオンすることができる。
以上、第１及び第２の実施の形態では、単位セルが複数配列され、並列接続された構造を例に説明したが、図１４に示すように、単位セル間に、エミッタ電極４１が埋め込まれたトレンチ４２を、さらに１または複数形成した構造であってもよい。また、図１５に示すように、ｐ型ベース層１２を、単位セル間に形成しない構造であってもよい。
（第３の実施の形態）
図１６乃至図２３を参照して本発明の第４の実施の形態に係る半導体装置を説明する。図１６に、本実施の形態におけるプレーナゲート構造を有するＩＥＧＴの断面図を示す。図１６に示すように、半導体基板からなるｎ型ベース層５１の第１面の表面領域に、ｐ型ベース層５２が形成されている。また、ｐ型ベース層５２の表面領域には、ｎ型ソース層５３が形成されている。ｐ型ベース層５２上に、ゲート絶縁膜５４を介して、第１のゲート電極（Ｇ1）５５が形成されている。また、ｎ型ベース層５３上に、ゲート絶縁膜５４を介して、かつ第１のゲート電極５５から離れて第２のゲート電極（Ｇ2）５６が形成されている。ｐ型ベース層５２及びｎ型ソース層５３上に、共通のエミッタ電極５７が形成されている。エミッタ電極５７は、絶縁膜５８を介して、第２のゲート電極Ｇ2５６上にも形成されている。一方、ｎ型ベース層５３の第２面上に、ｐ型エミッタ層５９が形成さ
れている。ｐ型エミッタ層５９上に、コレクタ電極６０が形成されている。図１６では、ＩＥＧＴの１／２単位セル構造を示しており、実際は、この単位セルが複数並列に接続される。
コレクタ電極に高電圧を印加した状態から、ＩＥＧＴをターンオンさせると、ｐ型エミッタ層から注入された正孔が、ｎ型ベース層の界面に蓄積する。負性容量は、この正孔のチャネルによって、ゲート電極に負の電荷が誘起されることによって生じる。第１のゲート電極６５は、ｎ型ベース層の界面と対向する面積が小さく負性容量は生じにくい。一方、第２のゲート電極５６の下に正孔が蓄積し、正孔のチャネルが形成されるため、負性容量を生じやすい。
図１７に、図１６の半導体装置のセル部の平面図を示す。第１のゲート電極５５と第２のゲート電極５６は、それぞれ異なる制御信号を入力できるように、異なる第１及び第２のゲート配線６５，６６に接続されている。また、エミッタ電極用コンタクト５７ａが形成されている。第１のゲート電極５５と接続される第１のゲート配線６５は、図中の第１及び第２のゲート電極５５，５６の上側に配置されている。第２のゲート電極５６と接続される第２のゲート配線６６は、図中の第１及び第２のゲート電極５５，５６の下側に配置されている。ゲート電極とゲート配線は、ゲート電極の端部またはゲート配線の端部を延在させて、相互に接続してもよいし、接続部材を用いて、相互に接続してもよい。
また、図１８に、図１６のＩＥＧＴセルを複数形成した半導体基板の平面図を示す。半導体基板６４上には複数のＩＥＧＴのセルが面方向に繰り返し形成されている。第１及び第２のゲート電極５５，５６が接続された第１及び第２のゲート配線６５，６６は、ゲート電極取り出し部６７，６８にそれぞれ接続されている。
図１９に、図１６に示した半導体素子を含む半導体装置の回路図を示す。図１９に示すように、第１のゲート電極５５と第２のゲート電極５６に、第１のゲート抵抗（ＲG1）７１及び第２のゲート抵抗（ＲG2）７２がそれぞれ接続されている。第１のゲート抵抗７１及び第２のゲート抵抗７２は、第１の端子７３及び第２の端子７４に接続されている。前記第１及び第２の端子７３，７４は、第１及び第２のゲート電極７１，７２のゲート電圧を制御する制御部７６に接続されている。制御部７６には、Ｇ1用制御部７６ａ及びＧ2用制御部７６ｂが設けられており、第１及び第２のゲート電極５５，５６のゲート電圧をそれぞれ制御する。
本実施の形態では、第２のゲート電極５６部分は、ｎ型チャネルが形成されないためスイッチング動作には寄与せず、ＩＥＧＴは、第１のゲート電極５５部分のチャネルによって、動作する。このため、たとえ、第２のゲート電極５６に負性容量が生じ、第２のゲート電極５６のゲート電圧ＶG2が上昇したとしても、ＩＥＧＴのターンオン動作には、大きな影響を与えない。
本実施の形態では、図５に示したタイミングと同様のタイミングで、第１及び第２のゲート電極５５，５６に第１及び第２の制御信号ｉｎ１，ｉｎ２を印加する。第１のゲート電極５５と負性容量の生じやすい第２のゲート電極５６を分離することによって、負性容量の影響を低減させて、ＩＥＧＴをターンオン及びターンオフすることができる。よって、ＩＥＧＴのターンオン動作及びターンオフ動作を安定化することができる。また、第１のゲート電極５５と負性容量の生じやすい第２のゲート電極５６を分離することによって、負性容量の影響を低減しており、ｎ型ベース層上のゲート絶縁膜を厚く形成するなどの電子の注入を促進する効果を抑制することがない。さらに、第１のゲート電極５５によって素子をターンオンさせた後、続いて第２のゲート電極５６に、エミッタ電圧に対して正の電圧となるような電圧を印加しているため、導通状態において、ｎ型蓄積層を形成する
ことができ、オン電圧を低減することができる。
また、第１のゲート電極５５をターンオンするとき、ゲート電極の密度は実質的に低減しているため、ターンオン時のゲート寄生容量を低減することができる。よって、ＩＥＧＴのターンオン時間を短縮し、ターンオン損失を低減することができる。また、第１のゲート電極５５をターンオフするとき、ゲート電極の密度は実質的に低減しているため、ターンオフ時のゲート寄生容量を低減することができる。よって、ＩＥＧＴのターンオフ時間を短縮し、ターンオフ損失を低減することができる。
また、本実施の形態では、図１９に示した半導体装置の回路図において、制御部７６に、Ｇ1用制御部７６ａ及びＧ2用制御部７６ｂを設けたが、図２０に示すように、制御部７６に共用制御部７６ｃ及び遅延部７６ｄを設けてもよい。すなわち、第１の端子７３は、共用制御部７６ｃに接続し、一方、第２の端子７４は、遅延部７６ｄを介して共用制御部７６ｃに接続してもよい。遅延部７６ｄは、第１のゲート電極Ｇ1に印加される制御信号を遅延して伝送させる。
このように形成することによって、１つの共用制御部によって、図５と同様のターンオン動作を実現し、同様の効果を得ることができる。ターンオフ動作においては、第１のゲート電極１５がターンオフすることによって実質的にターンオフ動作を行うことになる。この場合、第２のゲート電極１６ａ，１６ｂの負性容量によって、寄生ＬＣＲ回路が不安定性になるが、インダクタンス成分の低減やゲート抵抗などの抵抗成分の調整によって、発振を抑制することができる。また、ターンオフ動作時には、ゲート電極密度が第２のゲート電極５６分、実質的に低減しているため、ＩＥＧＴのターンオフ時間を短縮し、ターンオフ損失を低減することができる。
さらに、本実施の形態では、第１のゲート電極５５に印加する第１の制御信号と第２のゲート電極５６に印加する第２の制御信号は、同じタイミングでオン・オフしてもよい。同じタイミングでオン・オフした場合でも、第１のゲート電極と負性容量の生じやすい第２のゲート電極５６を分離することによって、負性容量の影響を低減させて、ＩＥＧＴをターンオン及びターンオフすることができる。よって、ＩＥＧＴのターンオン動作及びターンオフ動作を安定化することができる。この場合も、負性容量を低減するとともに、オン電圧の上昇を抑制することができる。このとき、第１及び第２の端子に接続された制御部７６には、それぞれのゲート電極用に設けられたＧ1用制御部７６ａ及びＧ2用制御部７６ｂに代えて、第１及び第２のゲート電極５５，５６用の共用制御部を設けてもよい。
また、第２のゲート電極に印加するゲート電圧の最大値ＶG2（＋）は、第１のゲート電極に印加するゲート電圧の最大値ＶG1（＋）よりも高くなるように設定することができる。このように設定することによって、導通状態において、より大きな電子注入の促進効果を得ることが可能である。このとき、第２のゲート電極は、素子のターンオン動作に影響を与えないため、第１のゲート電極よりも大きな電圧を印加しても、急激なターンオン動作や短絡電流の増大などを引き起こすことがない。したがって、負性容量を低減するとともに、オン電圧を低減することができる。
さらに、第２のゲート電極に印加するターンオフ信号の電圧ＶG2（-）は、第１のゲート電極に印加するターンオフ信号の電圧ＶG1（-）よりも低くなるように設定することができる。このように設定することによって、素子をターンオフさせるときに、第２のゲート電極の下にｐ型反転層が形成し、蓄積した正孔をすみやかに排出することができる。よって、ターンオフ時間をさらに短縮し、さらにターンオフ損失を低減することができる。
さらに、本実施の形態の変形例として、図２１に示すように、図１６に示した半導体装
置の第２のゲート電極上に、絶縁膜を介して第１のゲート電極の端部が延在していてもよい。このように形成することによって、第１のゲート電極の抵抗を下げることができる。
図２２に、図２１の半導体装置のセル部の平面図を示す。ここでは、積層された第１及び第２ゲート配線６５，６６を、第１及び第２のゲート電極５５，５６が延びる長手方向の一端部側及び他端部側に、それぞれ、その長手方向に対して垂直方向に配置している。第１のゲート電極５５と第２のゲート電極５６は、第１及び第２のゲート配線５５，５６にそれぞれ接続されており、分離されている。また、エミッタ電極用コンタクト６０ａが第１のゲート電極５５に隣接して形成されている。第１のゲート電極５５と接続される第１のゲート配線７５及び第２のゲート電極５６と接続される第２のゲート配線７６は、絶縁膜５８を介して積層されており、第１及び第２のゲート電極５５，５６に対し、図中上側及び下側に配置されている。なお、図２２では、第１のゲート配線７５及び第２のゲート配線７６が図中で重ならないように、ずらして記載してある。
また、図２３（ａ）及び図２３（ｂ）に、図２２の半導体装置のＣ−Ｃにおける断面図及びＤ−Ｄにおける断面図を示す。図２３（ａ）に示すように、第１のゲート電極５５の端部を引き出して第１のゲート配線７５を形成している。図２３（ｂ）に示すように、第２のゲート電極５６の端部を引き出して第２のゲート配線７６を形成している。 第１のゲート配線７５の上には、絶縁膜５８を介して第２のゲート配線７６が配置されている。
このように形成することによって、スペースに対して効率的に配置することができる。また、ゲート電極の両端に第１及び第２のゲート配線５５，５６の両方を設けることができるため、ゲート電極（ポリシリコン）の抵抗分による遅延に起因したスイッチング動作の不均一を抑制することができる。
また、ゲート電極とゲート配線は、ゲート電極の端部またはゲート配線の端部を延在させて、相互に接続してもよいし、接続部材を用いて、相互に接続してもよい。
また、第１及び第２のゲート電極５５，５６の図中上側及び下側に、それぞれ、第１のゲート配線７５及び第２のゲート配線７６を形成して接続したが、図中上側あるいは下側のどちらか一方に接続してもよい。また、第１及び第２のゲート電極５５，５６の図中上側及び図中下側に、それぞれ、積層された第１のゲート配線６５及び第２のゲート配線６６を形成したが、第１及び第２のゲート電極５５，５６が延びる長手方向の一端部側（図中上側あるいは図中下側のどちらか一方）にのみ形成してもよい。
（第４の実施の形態）
図２４及び図２５を参照して本発明の第４の実施の形態に係る半導体装置を説明する。図１６乃至図２３に示す第３の実施の形態と同一部分については同一符号を示す。図２４に、本実施の形態におけるプレーナゲート構造を有するＩＥＧＴの断面図を示す。本実施の形態では、第２のゲート電極（Ｇ2）５６上の絶縁膜５８の厚さＬ2が、第１のゲート電極（Ｇ1）５５上の絶縁膜５８の厚さＬ1よりも薄くなるように形成されている。つまり、第２のゲート電極５６とエミッタ電極との間に、実質的に、第３のコンデンサＣ3が挿入された構成となっている。
コレクタ電極に高電圧を印加した状態から、ＩＥＧＴをターンオンさせると、ｐ型エミッタ層から注入された正孔が、ｎ型ベース層の界面に蓄積する。負性容量は、この正孔のチャネルによって、ゲート電極に負の電荷が誘起されることによって生じる。第１のゲート電極５５は、ｎ型ベース層の界面と対向する面積が小さく、負性容量は生じにくい。一方、第２のゲート電極５６の下に正孔が蓄積し、正孔のチャネルが形成されるため、負性容量を生じやすい。
第１のゲート電極５５と第２のゲート電極５６は、それぞれ異なる制御信号を入力できるように、異なる図示しない第１及び第２のゲート配線に接続されている。第１及び第２のゲート配線は、図示しないゲート電極取り出し部にそれぞれ接続されている。
図２５に、図２４に示したＩＥＧＴを含む半導体装置の回路図を示す。図２４に示すように、第２のゲート電極５６部分のゲート−エミッタ間に、第３のコンデンサＣ3が挿入されている。第１のゲート電極５５及び第２のゲート電極５６に、第１のゲート抵抗（ＲG1）７１及び第２のゲート抵抗（ＲG2）７２がそれぞれ接続されている。第１のゲート抵抗７１及び第２のゲート抵抗７２は、第３の端子７５に接続されている。本実施の形態では、第１のゲート電極５５及び第２のゲート電極５６は、第１及び第２のゲート抵抗７１，７２を介して、同じ端子に接続されている。第３の端子７５は、第１及び第２のゲート電極５５，５６のゲート電圧を制御する制御部７６に接続されている。制御部７６には、第１及び第２のゲート電極５５，５６用の共用制御部７６ｃが設けられており、第１及び第２のゲート電極５５，５６のゲート電圧を制御する。
本実施の形態では、第２のゲート電極５６部分は、ｎ型チャネルが形成されないため、スイッチング動作には寄与せず、ＩＥＧＴは、第１のゲート電極５５部分のチャネルによって、動作する。このため、たとえ、第２のゲート電極５６に負性容量が生じ、第２のゲート電極５６のゲート電圧ＶG2が上昇したとしても、ＩＥＧＴのターンオン動作には、大きな影響を与えない。
本実施の形態では、図１３に示したタイミングと同様のタイミングで、第１及び第２のゲート電極５５，５６に第３の制御信号ｉｎ３を印加する。第１のゲート電極５５と負性容量の生じやすい第２のゲート電極５６を分離することによって、負性容量の影響を低減させて、ＩＥＧＴをターンオン及びターンオフすることができる。よって、ＩＥＧＴのターンオン動作及びターンオフ動作を安定化することができる。また、第１のゲート電極５５と負性容量の生じやすい第２のゲート電極５６に分離することによって、負性容量の影響を低減しており、ｎ型ベース層上のゲート絶縁膜を厚く形成するなどの電子の注入を促進する効果を抑制することがない。
さらに、第１のゲート電極５５によって素子をターンオンさせた後、続いて第２のゲート電極５６に、エミッタ電圧に対して正の電圧となるような電圧を印加しているため、導通状態において、ｎ型蓄積層を形成することができ、オン電圧を低減することができる。
また、第１のゲート電極をターンオンするとき、ゲート電極の密度は実質的に低減しているため、ターンオン時のゲート寄生容量を低減することができる。よって、ＩＥＧＴのターンオン時間を短縮し、ターンオン損失を低減することができる。
また、第１のゲート電極をターンオフするとき、ゲート電極の密度は実質的に低減しているため、ターンオフ時のゲート寄生容量を低減することができる。よって、ＩＥＧＴのターンオフ時間を短縮し、ターンオフ損失を低減することができる。また、第３のコンデンサＣ3を挿入することによって、第２のゲート電極の上昇速度を遅らせ、負性容量によって上昇する電圧ＶG-の大きさを低減しているため、ＩＥＧＴのターンオン動作及びターンオフ動作をより安定化することができる。さらに、第１のゲート電極５５にターンオン信号を入力してから第２のゲート電極５６にターンオン信号を入力するまでに間隔を短縮することができる。
以上、第１乃至第４の実施の形態では、トレンチゲート構造及びプレーナゲート構造のＩＥＧＴを例に説明したが、ＩＧＢＴ、その他のＭＯＳゲート型バイポーラ半導体素子で
あってもかまわない。
（第５の実施の形態）
図２６を参照して本発明の第７の実施の形態に係る半導体装置を説明する。図２６に、本実施の形態におけるＩＧＢＴを含む半導体装置の回路図を示す。ＩＧＢＴの断面図は、例えば、特開平１０−３２１８５６号公報、特開２０００−１０１０７６公報に記載してあるＩＧＢＴと同じである。図２６に示すように、ＩＧＢＴのエミッタ電極にインダクタＬEを挿入して接続する。ＩＧＢＴをターンオンさせると、負性容量ＣGC-によって電流ＩG-が流れ、第３のゲート抵抗（ＲG3）８１による電圧降下ＲG3・ＩG-を生じる。一方、ターンオン時の電流変化によって、インダクタＬEに誘電起電力ＬE・ｄＩ／ｄｔを生じる。そこで、ＲG3・ＩG-＜ＬE・ｄＩ／ｄｔを満たすＲG3，ＬEを選択することによって、負性容量による影響を打ち消すことができる。つまり、負性容量によって、ゲート電圧が上昇し、急激に素子がターンオンするなどの不安定なターンオン動作を抑制することができる。ここで、ＩG-は、任意のＲG3を選択し、ＬE〜０でターンオンさせたときの、負性容量によるゲート電圧の上昇から、求めることができる。本実施の形態では、ＩＧＢＴを例に説明したが、ＩＥＧＴ、その他のＭＯＳゲート型バイポーラ半導体素子であってもかまわない。
本発明の第１の実施の形態に係る半導体装置を示す断面図である。 図１の半導体装置のセル部を示す平面図である。 図１の半導体装置を形成した半導体基板を示す平面図である。 図１及び図１４のＩＥＧＴを含む半導体装置の回路図である。 図４の半導体装置に印加する制御信号及びゲート電圧のタイミングを示す図である。 図１及び図１４のＩＥＧＴを含む半導体装置の回路図である。 図１の半導体装置の変形例のセル部を示す平面図である。 図７の半導体装置の断面図である。 本発明の第２の実施の形態に係る半導体装置を示す断面図である。 図９のＩＥＧＴを含む半導体装置の回路図である。 図９の半導体装置に印加する制御信号及びゲート電圧のタイミングを示す図である。 図９の半導体素子を含む半導体装置の回路図である。 図９の半導体素子に印加する制御信号及びゲート電圧のタイミングを示す図である。 本発明の第１及び第２の実施の形態に係る半導体装置を示す断面図である。 本発明の第１及び第２の実施の形態に係る半導体装置を示す断面図である。 本発明の第３の実施の形態に係る半導体装置を示す断面図である。 図１６の半導体装置のセル部を示す平面図である。 図１６の半導体装置を形成した半導体基板を示す平面図である。 図１６のＩＥＧＴを含む半導体装置の回路図である。 図１６のＩＥＧＴを含む半導体装置の回路図である。 本発明の第３の実施の形態の変形例に係る半導体装置を示す断面図である。 図２１の半導体装置のセル部を示す平面図である。 図２２の半導体装置の断面図である。 本発明の第４の実施の形態に係る半導体装置を示す断面図である。 図２４のＩＥＧＴを含む半導体装置の回路図である。 本発明の第５の実施の形態に係る半導体装置の回路図である。
符号の説明
１１，５１ ｎ型ベース層
１２，５２ ｐ型ベース層
１３，４２ トレンチ
１４，５４ ゲート絶縁膜
１５，５５ 第１のゲート電極（Ｇ1）
１６ａ，１６ｂ，５６ 第２のゲート電極（Ｇ2）
１７，５３ ｎ型ソース層
１８，４1，５７ エミッタ電極
１８ａ，５７ａ エミッタ電極用コンタクト
１９，５８ 絶縁膜
２０，５９ ｐ型エミッタ層
２１，６０ コレクタ電極
２４，６４ 半導体基板
２５，６５ 第１のゲート配線
２６，６６ 第２のゲート配線
２７，２８，６７，６８ ゲート電極取り出し部
３１，７１ 第１のゲート抵抗
３２，７２ 第２のゲート抵抗
３３，７３ 第１の端子
３４，７４ 第２の端子
３５，７５ 第３の端子
３６，７６ 制御部
３６ａ，７６ａ 第１のゲート電極（Ｇ1）用制御部
３６ｂ，７６ｂ 第２のゲート電極（Ｇ2）用制御部
３６ｃ，７６ｃ 共用制御部
３６ｄ，７６ｄ 遅延部
８１ 第３のゲート抵抗

Claims (13)

  1. 第１面及び第２面を有する第１導電型の第１のベース層と、
    前記第１面上に形成された第２導電型の第２のベース層と、
    底部が前記第１のベース層に達するように形成された複数のトレンチ内に、ゲート絶縁膜を介して導電性材料を埋め込むことによって形成された第１及び第２のゲート電極と、
    前記第２のベース層の表面領域に形成され、前記第１のゲート電極が設けられた前記トレンチの両側の側壁及び前記第２のゲート電極が設けられた前記トレンチの片側の側壁に、それぞれ隣接するように形成された第１導電型のソース層と、
    前記第２面上に形成された第２導電型のエミッタ層と、
    前記第２のベース層及び前記ソース層上に形成されたエミッタ電極と、
    前記エミッタ層上に形成されたコレクタ電極と、
    前記第１及び第２のゲート電極に、それぞれ電気的に接続された第１及び第２の端子と、を具備したことを特徴とする半導体装置。
  2. 前記第１及び第２のゲート電極に、ターンオン信号またはターンオフ信号を入力する制御を行う制御部をさらに具備していることを特徴とする請求項１に記載の半導体装置。
  3. 前記制御部は、前記第１のゲート電極に対して、ターンオン信号を出力した後に、前記第２のゲート電極に対して、ターンオン信号を出力するような制御を行うことを特徴とする請求項２に記載の半導体装置。
  4. 前記制御部は、さらに、前記第２のゲート電極に対して、ターンオフ信号を出力した後に、前記第１のゲート電極に対して、ターンオフ信号を出力することを特徴とする請求項３に記載の半導体装置。
  5. 前記第２のゲート電極と前記エミッタ電極間に接続されたコンデンサをさらに具備したことを特徴とする請求項１に記載の半導体装置。
  6. 前記第２のゲート電極は、前記トレンチの外にその端部が延在して形成されており、前記トレンチ外の前記第２のゲート電極上に絶縁膜を介してエミッタ電極が延在していることを特徴とする請求項１に記載の半導体装置。
  7. 前記第１及び第２の端子に代えて、前記第１及び第２のゲート電極に電気的に接続された第３の端子を具備したことを特徴とする請求項５または請求項６に記載の半導体装置。
  8. 第１面及び第２面を有する第１導電型の第１のベース層と、
    前記第１面の表面領域に形成された第２導電型の第２のベース層と、
    前記第２のベース層の表面領域に形成された第１導電型のソース層と、
    前記第２面上に形成された第２導電型のエミッタ層と、
    前記第２のベース層上にゲート絶縁膜を介して形成された第１のゲート電極と、
    前記第１のベース層上にゲート絶縁膜を介して形成され、前記第１のゲート電極と離れて形成された形成された第２のゲート電極と、
    前記第２のベース層及び前記ソース層上に形成されたエミッタ電極と、
    前記エミッタ層上に形成されたコレクタ電極と、
    を具備したことを特徴とする半導体装置。
  9. 前記第１及び第２のゲート電極に、ターンオン信号またはターンオフ信号を入力する制御を行う制御部をさらに具備していることを特徴とする請求項８に記載の半導体装置。
  10. 前記制御部は、前記第１及び第２のゲート電極に対して、それぞれ同じタイミングでターンオン信号またはターンオフ信号を出力して制御を行うことを特徴とする請求項９に記載の半導体装置。
  11. 前記制御部は、前記第２のゲート電極に対して、ターンオフ信号を出力した後に、前記第１のゲート電極に対して、ターンオフ信号を出力することを特徴とする請求項９に記載の半導体装置。
  12. 前記第２のゲート電極と前記エミッタ電極間に接続されたコンデンサをさらに具備したことを特徴とする請求項８に記載の半導体装置。
  13. 前記第１及び第２のゲート電極上に形成された絶縁膜をさらに具備し、前記エミッタ電極は、前記絶縁膜を介して前記第１及び第２のゲート電極上に形成されるとともに、前記第２のゲート電極上の絶縁膜の厚さは、前記第１のゲート電極上の絶縁膜の厚さよりも薄くなるように形成されていることを特徴とする請求項８に記載の半導体装置。

JP2003429741A 2003-12-25 2003-12-25 半導体装置 Expired - Fee Related JP4398719B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003429741A JP4398719B2 (ja) 2003-12-25 2003-12-25 半導体装置
US11/016,810 US7075168B2 (en) 2003-12-25 2004-12-21 Semiconductor device
US11/434,185 US7492031B2 (en) 2003-12-25 2006-05-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003429741A JP4398719B2 (ja) 2003-12-25 2003-12-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2005191221A true JP2005191221A (ja) 2005-07-14
JP4398719B2 JP4398719B2 (ja) 2010-01-13

Family

ID=34788309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003429741A Expired - Fee Related JP4398719B2 (ja) 2003-12-25 2003-12-25 半導体装置

Country Status (2)

Country Link
US (2) US7075168B2 (ja)
JP (1) JP4398719B2 (ja)

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294301A (ja) * 2007-05-25 2008-12-04 Mitsubishi Electric Corp 半導体装置
JP2008305956A (ja) * 2007-06-07 2008-12-18 Toyota Motor Corp 絶縁ゲート型半導体素子の駆動装置
JP2010109545A (ja) * 2008-10-29 2010-05-13 Denso Corp 絶縁ゲート型半導体装置の駆動回路
WO2011074124A1 (ja) * 2009-12-18 2011-06-23 富士電機ホールディングス株式会社 半導体装置
JP2013508980A (ja) * 2009-10-20 2013-03-07 ヴィシェイ−シリコニックス スプリットゲート電界効果トランジスタ
JP2013098415A (ja) * 2011-11-02 2013-05-20 Denso Corp 半導体装置
WO2013179648A1 (ja) * 2012-05-30 2013-12-05 株式会社デンソー 半導体装置
JP2013251395A (ja) * 2012-05-31 2013-12-12 Denso Corp 半導体装置
WO2014038064A1 (ja) * 2012-09-07 2014-03-13 株式会社日立製作所 電力変換用スイッチング素子および電力変換装置
JP2014112578A (ja) * 2012-12-05 2014-06-19 Hitachi Power Semiconductor Device Ltd 半導体装置およびそれを用いた電力変換装置
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US9577089B2 (en) 2010-03-02 2017-02-21 Vishay-Siliconix Structures and methods of fabricating dual gate devices
US9780660B2 (en) 2013-05-10 2017-10-03 Hitachi, Ltd. Apparatus for controlling insulating gate-type semiconductor element, and power conversion apparatus using apparatus for controlling insulating gate-type semiconductor element
US9899503B2 (en) 2014-08-20 2018-02-20 Fuji Electric Co., Ltd. Semiconductor device having first and second gate electrodes
WO2018109794A1 (ja) * 2016-12-12 2018-06-21 三菱電機株式会社 半導体装置の駆動方法および駆動回路
WO2018221032A1 (ja) * 2017-05-29 2018-12-06 株式会社 日立パワーデバイス 半導体装置
US10158011B2 (en) 2014-03-19 2018-12-18 Fuji Electric Co., Ltd. Semiconductor device
JP2018201335A (ja) * 2018-09-27 2018-12-20 株式会社デンソー 半導体装置
JP2019024133A (ja) * 2012-08-21 2019-02-14 ローム株式会社 半導体装置
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
JP2019103286A (ja) * 2017-12-05 2019-06-24 株式会社 日立パワーデバイス 半導体装置、半導体装置の制御方法、および半導体装置の制御回路
WO2019171783A1 (ja) 2018-03-08 2019-09-12 株式会社日立製作所 インバータ装置およびその駆動方法
WO2020130141A1 (ja) * 2018-12-21 2020-06-25 ローム株式会社 半導体装置
US10923582B2 (en) 2012-08-21 2021-02-16 Rohm Co., Ltd. Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region
US11114559B2 (en) 2011-05-18 2021-09-07 Vishay-Siliconix, LLC Semiconductor device having reduced gate charges and superior figure of merit
JP2021150542A (ja) * 2020-03-19 2021-09-27 株式会社東芝 半導体装置及び半導体回路
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
WO2022163113A1 (ja) * 2021-02-01 2022-08-04 ローム株式会社 半導体装置
JP7363429B2 (ja) 2019-12-04 2023-10-18 株式会社デンソー 半導体装置の駆動方法
US11984495B2 (en) 2020-09-16 2024-05-14 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553575B2 (en) * 2012-12-21 2017-01-24 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US10276681B2 (en) * 2016-02-29 2019-04-30 Infineon Technologies Austria Ag Double gate transistor device and method of operating
JP2018107693A (ja) * 2016-12-27 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置および電力変換装置
CN109524396B (zh) 2017-09-20 2023-05-12 株式会社东芝 半导体装置
JP7139232B2 (ja) * 2018-12-07 2022-09-20 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US11101375B2 (en) 2019-03-19 2021-08-24 Kabushiki Kaisha Toshiba Semiconductor device and method of controlling same
JP7229064B2 (ja) 2019-03-27 2023-02-27 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置並びに半導体装置の駆動方法
JP7484093B2 (ja) * 2019-06-24 2024-05-16 富士電機株式会社 半導体装置
JP7242491B2 (ja) 2019-09-20 2023-03-20 株式会社東芝 半導体装置及び半導体回路
JPWO2021085316A1 (ja) * 2019-10-31 2021-05-06
US11374563B2 (en) * 2020-03-03 2022-06-28 Kabushiki Kaisha Toshiba Method for controlling semiconductor device
JP2023139979A (ja) 2022-03-22 2023-10-04 株式会社東芝 半導体装置及び半導体回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3545590B2 (ja) * 1997-03-14 2004-07-21 株式会社東芝 半導体装置
JP4156717B2 (ja) * 1998-01-13 2008-09-24 三菱電機株式会社 半導体装置
JP2000040951A (ja) * 1998-05-18 2000-02-08 Toshiba Corp 半導体素子、その駆動方法及び駆動装置
JP2000101076A (ja) 1998-09-25 2000-04-07 Toshiba Corp 絶縁ゲート型半導体素子とその駆動方法
JP4357753B2 (ja) * 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
JP3927111B2 (ja) * 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置

Cited By (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484444B2 (en) 2007-05-25 2016-11-01 Mitsubishi Electric Corporation Semiconductor device with a resistance element in a trench
TWI472031B (zh) * 2007-05-25 2015-02-01 Mitsubishi Electric Corp 半導體裝置
JP2008294301A (ja) * 2007-05-25 2008-12-04 Mitsubishi Electric Corp 半導体装置
JP2008305956A (ja) * 2007-06-07 2008-12-18 Toyota Motor Corp 絶縁ゲート型半導体素子の駆動装置
JP2010109545A (ja) * 2008-10-29 2010-05-13 Denso Corp 絶縁ゲート型半導体装置の駆動回路
JP2013508980A (ja) * 2009-10-20 2013-03-07 ヴィシェイ−シリコニックス スプリットゲート電界効果トランジスタ
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US9893168B2 (en) 2009-10-21 2018-02-13 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US8759911B2 (en) 2009-12-18 2014-06-24 Fuji Electric Co., Ltd. Semiconductor device
WO2011074124A1 (ja) * 2009-12-18 2011-06-23 富士電機ホールディングス株式会社 半導体装置
JP5516600B2 (ja) * 2009-12-18 2014-06-11 富士電機株式会社 半導体装置
US10453953B2 (en) 2010-03-02 2019-10-22 Vishay-Siliconix Structures and methods of fabricating dual gate devices
US9577089B2 (en) 2010-03-02 2017-02-21 Vishay-Siliconix Structures and methods of fabricating dual gate devices
US11114559B2 (en) 2011-05-18 2021-09-07 Vishay-Siliconix, LLC Semiconductor device having reduced gate charges and superior figure of merit
JP2013098415A (ja) * 2011-11-02 2013-05-20 Denso Corp 半導体装置
US9324848B2 (en) 2012-05-30 2016-04-26 Denso Corporation Semiconductor device
JP2013251296A (ja) * 2012-05-30 2013-12-12 Denso Corp 半導体装置
WO2013179648A1 (ja) * 2012-05-30 2013-12-05 株式会社デンソー 半導体装置
JP2013251395A (ja) * 2012-05-31 2013-12-12 Denso Corp 半導体装置
US10923582B2 (en) 2012-08-21 2021-02-16 Rohm Co., Ltd. Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region
JP2019024133A (ja) * 2012-08-21 2019-02-14 ローム株式会社 半導体装置
US9595602B2 (en) 2012-09-07 2017-03-14 Hitachi, Ltd. Switching device for power conversion and power conversion device
JPWO2014038064A1 (ja) * 2012-09-07 2016-08-08 株式会社日立製作所 電力変換用スイッチング素子および電力変換装置
WO2014038064A1 (ja) * 2012-09-07 2014-03-13 株式会社日立製作所 電力変換用スイッチング素子および電力変換装置
JP2014112578A (ja) * 2012-12-05 2014-06-19 Hitachi Power Semiconductor Device Ltd 半導体装置およびそれを用いた電力変換装置
DE112013006912B4 (de) 2013-05-10 2022-10-13 Hitachi, Ltd. Vorrichtung zum Steuern eines Halbleiterelements mit isolierendem Gate und Leistungswandlungsvorrichtung, welche die Vorrichtung zum Steuern des Halbleiterelements mit isolierendem Gate verwendet
US10038380B2 (en) 2013-05-10 2018-07-31 Hitachi, Ltd. Apparatus for controlling insulating gate-type semiconductor element, and power conversion apparatus using apparatus for controlling insulating gate-type semiconductor element
US9780660B2 (en) 2013-05-10 2017-10-03 Hitachi, Ltd. Apparatus for controlling insulating gate-type semiconductor element, and power conversion apparatus using apparatus for controlling insulating gate-type semiconductor element
US10158011B2 (en) 2014-03-19 2018-12-18 Fuji Electric Co., Ltd. Semiconductor device
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US10444262B2 (en) 2014-08-19 2019-10-15 Vishay-Siliconix Vertical sense devices in vertical trench MOSFET
US10527654B2 (en) 2014-08-19 2020-01-07 Vishay SIliconix, LLC Vertical sense devices in vertical trench MOSFET
US10297683B2 (en) 2014-08-20 2019-05-21 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device having two types of gate electrodes
US9899503B2 (en) 2014-08-20 2018-02-20 Fuji Electric Co., Ltd. Semiconductor device having first and second gate electrodes
JPWO2018109794A1 (ja) * 2016-12-12 2019-10-24 三菱電機株式会社 半導体装置の駆動方法および駆動回路
WO2018109794A1 (ja) * 2016-12-12 2018-06-21 三菱電機株式会社 半導体装置の駆動方法および駆動回路
JP2018200974A (ja) * 2017-05-29 2018-12-20 株式会社 日立パワーデバイス 半導体装置
WO2018221032A1 (ja) * 2017-05-29 2018-12-06 株式会社 日立パワーデバイス 半導体装置
JP2019103286A (ja) * 2017-12-05 2019-06-24 株式会社 日立パワーデバイス 半導体装置、半導体装置の制御方法、および半導体装置の制御回路
WO2019171783A1 (ja) 2018-03-08 2019-09-12 株式会社日立製作所 インバータ装置およびその駆動方法
JP2018201335A (ja) * 2018-09-27 2018-12-20 株式会社デンソー 半導体装置
WO2020130141A1 (ja) * 2018-12-21 2020-06-25 ローム株式会社 半導体装置
JP2022097649A (ja) * 2018-12-21 2022-06-30 ローム株式会社 半導体装置
JP7383073B2 (ja) 2018-12-21 2023-11-17 ローム株式会社 半導体装置
JPWO2020130141A1 (ja) * 2018-12-21 2021-02-15 ローム株式会社 半導体装置
JP2021044578A (ja) * 2018-12-21 2021-03-18 ローム株式会社 半導体装置
JP7073473B2 (ja) 2018-12-21 2022-05-23 ローム株式会社 半導体装置
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
JP7363429B2 (ja) 2019-12-04 2023-10-18 株式会社デンソー 半導体装置の駆動方法
CN113497134A (zh) * 2020-03-19 2021-10-12 株式会社东芝 半导体装置以及半导体电路
JP7305589B2 (ja) 2020-03-19 2023-07-10 株式会社東芝 半導体装置及び半導体回路
JP2021150542A (ja) * 2020-03-19 2021-09-27 株式会社東芝 半導体装置及び半導体回路
CN113497134B (zh) * 2020-03-19 2024-04-23 株式会社东芝 半导体装置以及半导体电路
US11984495B2 (en) 2020-09-16 2024-05-14 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit
WO2022163113A1 (ja) * 2021-02-01 2022-08-04 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US7492031B2 (en) 2009-02-17
US20050161768A1 (en) 2005-07-28
US7075168B2 (en) 2006-07-11
JP4398719B2 (ja) 2010-01-13
US20060202308A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
JP4398719B2 (ja) 半導体装置
US10192978B2 (en) Semiconductor apparatus
JP4164962B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP6981777B2 (ja) 半導体装置
JP6820287B2 (ja) 半導体装置および電力変換装置
JP2006245477A (ja) 半導体装置
JP2000101076A (ja) 絶縁ゲート型半導体素子とその駆動方法
US7982528B2 (en) Three-terminal power device with high switching speed and manufacturing process
US10224425B2 (en) Electric power converter
JP2008235592A (ja) 半導体装置
US20210134977A1 (en) Semiconductor device including a transistor with one or more barrier regions
WO2018016282A1 (ja) 半導体装置
US20060237786A1 (en) Power semiconductor device
JP2018129350A (ja) 半導体装置の制御装置、及び半導体装置とその半導体装置を制御する制御装置を含むシステム
US11133391B2 (en) Transistor device
WO2018135224A1 (ja) 半導体装置、及びそれを用いた電力変換装置
CN100389499C (zh) 半导体器件以及半导体器件的驱动电路
JP2010147188A (ja) 半導体装置
JP2017147468A (ja) 電力変換用スイッチング素子
JP6187697B2 (ja) 半導体装置
EP4235786A1 (en) Semiconductor switching module with insulated gate bipolar transistor and unipolar switching device
JP2008124309A (ja) 半導体装置とその製造方法
JP7352437B2 (ja) 半導体装置
JP2004103980A (ja) 半導体装置
JP2007295543A (ja) スイッチング回路

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050415

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4398719

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees