JP2014112578A - 半導体装置およびそれを用いた電力変換装置 - Google Patents
半導体装置およびそれを用いた電力変換装置 Download PDFInfo
- Publication number
- JP2014112578A JP2014112578A JP2012265905A JP2012265905A JP2014112578A JP 2014112578 A JP2014112578 A JP 2014112578A JP 2012265905 A JP2012265905 A JP 2012265905A JP 2012265905 A JP2012265905 A JP 2012265905A JP 2014112578 A JP2014112578 A JP 2014112578A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- trench
- semiconductor
- trench gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 9
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 164
- 108091006146 Channels Proteins 0.000 description 26
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本発明の課題は、ターンオンスイッチング期間中におけるdv/dtのゲート駆動回路による制御性を向上できる半導体装置を提供することである。
【解決手段】
互いに隣接する3個以上のトレンチゲートを含むトレンチゲート群を複数備え、隣り合う2個のトレンチゲート群の間隔が、一つのトレンチゲート群において隣り合う2個のトレンチゲートの間隔よりも広い。これにより、ゲート−エミッタ間容量が増大するので、ターンオンスイッチング期間中におけるdv/dtのゲート駆動回路による制御性を向上できる。
【選択図】図1
Description
(実施例1)
図1は、本発明の実施例1であるIGBTの縦方向断面構造を示す。以下の記述において、「p」および「n」は、半導体層の導電型を示し、それぞれp型およびn型を示す。また、n−,n,n+は、この順でn型不純物濃度が高くなることを示す。なお、p型不純物濃度の大小関係についても、同様に表記する。
(実施例2)
図5は、本発明の実施例2であるIGBTの縦方向断面構造を示す。本実施例2においては、実施例1およびその変形例とは異なり、pチャネル層106とn−ドリフト層104との間に、n層111が設けられている。n層111はpチャネル層106およびn−ドリフト層104とそれぞれ接合し、かつn層111の不純物濃度は、pチャネル層106よりも低く、かつn−ドリフト層104よりも高い。このn層111は、エミッタ電極114に流れ込むホールにとって障壁となるため、pチャネル層106近傍におけるn−ドリフト層104におけるホール濃度が増加するので、オン電圧が低減される。
(実施例3)
図6は、本発明の実施例3であるIGBTの縦方向断面構造を示す。本実施例3においては、実施例2のn層111に加え、さらに、n層111とn−ドリフト層104との間にp層112が設けられている。n層111は、pチャネル層106およびp層112とそれぞれpn接合を形成する。また、p層112とn−ドリフト層104とによりpn接合が形成される。本実施例3によれば、n層111とn−ドリフト層104との間にp層112を設けたので、電圧阻止状態においてn層111での電界強度が緩和されるので、n−ドリフト層104よりも不純物濃度が高いn層111を設けても、所望の耐圧を確保することができる。
(実施例4)
図7は、本発明の実施例4であるIGBTの縦方向断面構造を示す。本実施例4においては、図4に示した変形例と同様に、トレンチ溝の底部よりも深いフローティングp層105が、隣り合うトレンチゲート群間に設けられている。さらに、図4に示した変形例とは異なり、フローティングp層105と、これに隣り合うトレンチゲート117との間において、n−ドリフト層104の一部が、エミッタ電極114側へ伸びて介在している。すなわち、フローティングp層105と、これに隣り合うトレンチゲート117とは、n−ドリフト層104の一部によって、互いに接触することなく隔離されている。
(実施例5)
図8は、本発明の実施例5であるIGBTの縦方向断面構造を示す。本実施例5においては、前述した各実施例および変形例とは異なり、隣り合うトレンチゲート群の間においては、フローティングp層が形成されず、トレンチゲート群の中央部におけるトレンチ溝の幅よりも広い幅を有するトレンチ溝120が設けられている。横方向で互いに隣り合う2個のトレンチゲート群の両端部の内、同じ幅広トレンチ溝120の側に位置する端部におけるpチャネル層106の表面およびn−ドリフト層104の表面が、トレンチ溝120の側壁となり、互いに対向する側壁の間に露出するn−ドリフト層104の表面がトレンチ溝120の底部となる。ここで、横方向で隣り合う2個のトレンチゲート群の間隔(b)と、一つのトレンチゲート群内において横方向で隣り合う2個のトレンチゲートの間隔(a)との関係については、前述した各実施例および変形例と同様にb>aである。
(実施例6)
図9は、本発明の実施例6として、半導体スイッチング素子として本発明を実施したIGBTを用いた電力変換装置を示す。本電力変換装置は、3相インバータ回路を備える。IGBT602にはダイオード603が逆並列に接続されている。これらIGBTとしては、上述した実施例および変形例の内、いずれかのIGBTが用いられる。
101 コレクタ端子
102 pコレクタ層
103 nバッファ層
104 n−ドリフト層
105 フローティングp層
106 pチャネル層
107 n+エミッタ層
108 p+コンタクト層
109 ゲート電極
110 ゲート絶縁膜
111 n層
112 p層
113 層間絶縁膜
114 エミッタ電極
115 ゲート端子
116 コレクタ端子
117 トレンチゲート
118 ゲート群
120 トレンチ溝
121 サイドウォールゲート電極
122 酸化膜
200 ホトレジスト
601 ゲート駆動回路
602 IGBT
603 ダイオード
604,605 直流端子
606,607,608 交流端子
Claims (9)
- 第1導電型の第1半導体層と、
前記第1半導体層に隣接する、第2導電型の第2半導体層と、
前記第2半導体層に隣接する、第1導電型の複数の第3半導体層と、
前記第3半導体層の表面に設けられる第2導電型の複数の第4半導体層と、
前記第3半導体層の表面を側壁とする複数のトレンチ内に設けられる複数のトレンチゲートと、
前記第1半導体層と電気的に接続される第1主電極と、
複数の前記第3半導体層および複数の前記第4半導体層と電気的に接続される第2主電極と、を備え、
互いに隣接する3個以上の前記トレンチゲートを含むトレンチゲート群を複数備え、
隣り合う2個の前記トレンチゲート群の間隔が、一つの前記トレンチゲート群において隣り合う2個の前記トレンチゲートの間隔よりも広いことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、前記トレンチゲート群の端部に位置する前記トレンチゲートが対向する前記第3半導体層の表面に、前記第4半導体層が設けられることを特徴とする半導体装置。
- 請求項1に記載の半導体装置において、隣り合う前記トレンチゲート群の間にフローティングの第2導電型の第5半導体層が設けられることを特徴とする半導体装置。
- 請求項3に記載の半導体装置において、前記第5半導体層が前記第3半導体層よりも深く形成されることを特徴とする半導体装置。
- 請求項4に記載の半導体装置において、前記第5半導体層と前記トレンチゲートとの間に前記第2半導体層の一部が介在することを特徴とする半導体装置。
- 請求項1に記載の半導体装置において、前記第3半導体層と前記第2半導体層の間に、前記第2半導体層よりも不純物濃度が高い第2導電型の第6半導体層が設けられることを特徴とする半導体装置。
- 請求項6に記載の半導体装置において、前記第6半導体層と前記第2半導体層の間に第1導電型の第7半導体層が設けられていることを特徴とする半導体装置。
- 請求項1に記載の半導体装置において、
複数の前記トレンチには、
前記トレンチゲート群の中央部における前記トレンチゲートが形成される第1のトレンチと、
隣り合う2個の前記トレンチゲート群間に位置し、前記トレンチゲート群の端部における前記トレンチゲートが形成される第2トレンチと、
が含まれ、
前記第2トレンチは、前記端部に位置する前記第3半導体層の表面を側壁とすると共に、前記第2半導体層の表面を底面とし、かつ前記第1トレンチよりも幅が広く、
前記トレンチゲート群の前記端部における前記トレンチゲートは、前記側壁に対向することを特徴とする半導体装置。 - 一対の直流端子と、前記直流端子間に接続され、複数の半導体スイッチング素子が直列接続される複数の直列接続回路と、複数の前記直列接続回路の各直列接続点に接続される複数の交流端子とを備え、前記複数の半導体スイッチング素子がオン・オフすることにより電力の変換を行う電力変換装置において、前記複数の半導体スイッチング素子の各々が、請求項1に記載の半導体装置であることを特徴とする電力変換装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012265905A JP5932623B2 (ja) | 2012-12-05 | 2012-12-05 | 半導体装置およびそれを用いた電力変換装置 |
PCT/JP2013/082431 WO2014087986A1 (ja) | 2012-12-05 | 2013-12-03 | 半導体装置およびそれを用いた電力変換装置 |
CN201380063386.4A CN104823281B (zh) | 2012-12-05 | 2013-12-03 | 半导体装置以及使用了该半导体装置的电力变换装置 |
US14/649,537 US20160020309A1 (en) | 2012-12-05 | 2013-12-03 | Semiconductor device and power conversion device using same |
DE112013005341.1T DE112013005341B4 (de) | 2012-12-05 | 2013-12-03 | Halbleitervorrichtung und Leistungswandlungsvorrichtung mit derselben |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012265905A JP5932623B2 (ja) | 2012-12-05 | 2012-12-05 | 半導体装置およびそれを用いた電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014112578A true JP2014112578A (ja) | 2014-06-19 |
JP5932623B2 JP5932623B2 (ja) | 2016-06-08 |
Family
ID=50883403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012265905A Expired - Fee Related JP5932623B2 (ja) | 2012-12-05 | 2012-12-05 | 半導体装置およびそれを用いた電力変換装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20160020309A1 (ja) |
JP (1) | JP5932623B2 (ja) |
CN (1) | CN104823281B (ja) |
DE (1) | DE112013005341B4 (ja) |
WO (1) | WO2014087986A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016063072A (ja) * | 2014-09-18 | 2016-04-25 | 富士電機株式会社 | 半導体装置の製造方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9595602B2 (en) * | 2012-09-07 | 2017-03-14 | Hitachi, Ltd. | Switching device for power conversion and power conversion device |
JP6869791B2 (ja) * | 2017-04-21 | 2021-05-12 | 三菱電機株式会社 | 半導体スイッチング素子及びその製造方法 |
CN108183130B (zh) * | 2017-12-27 | 2020-05-01 | 电子科技大学 | 带有p型埋层的双栅载流子储存性igbt器件 |
JP6820287B2 (ja) * | 2018-02-23 | 2021-01-27 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
CN109713037B (zh) * | 2018-12-29 | 2021-11-23 | 安建科技(深圳)有限公司 | 一种绝缘栅双极性晶体管器件及其制备方法 |
JP2023172270A (ja) * | 2022-05-23 | 2023-12-06 | 株式会社 日立パワーデバイス | 半導体装置およびそれを用いた電力変換装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191221A (ja) * | 2003-12-25 | 2005-07-14 | Toshiba Corp | 半導体装置 |
JP2009277792A (ja) * | 2008-05-13 | 2009-11-26 | Mitsubishi Electric Corp | 半導体装置 |
JP2010045144A (ja) * | 2008-08-12 | 2010-02-25 | Hitachi Ltd | 半導体装置及びそれを用いた電力変換装置 |
JP2011119416A (ja) * | 2009-12-03 | 2011-06-16 | Hitachi Ltd | 半導体装置及びそれを用いた電力変換装置 |
JP2013140885A (ja) * | 2012-01-05 | 2013-07-18 | Renesas Electronics Corp | Ie型トレンチゲートigbt |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3961946B2 (ja) * | 1997-03-14 | 2007-08-22 | 株式会社東芝 | 半導体装置 |
JP3494023B2 (ja) | 1998-07-28 | 2004-02-03 | 株式会社日立製作所 | 半導体装置および半導体装置の駆動方法並びに電力変換装置 |
JP4310017B2 (ja) | 1999-02-17 | 2009-08-05 | 株式会社日立製作所 | 半導体装置及び電力変換装置 |
JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
JP5412717B2 (ja) * | 2007-08-29 | 2014-02-12 | 富士電機株式会社 | トレンチ型絶縁ゲート半導体装置 |
WO2009096412A1 (ja) * | 2008-01-29 | 2009-08-06 | Fuji Electric Device Technology Co., Ltd. | 半導体装置 |
JP4877337B2 (ja) | 2009-02-17 | 2012-02-15 | トヨタ自動車株式会社 | 半導体装置 |
US8264033B2 (en) | 2009-07-21 | 2012-09-11 | Infineon Technologies Austria Ag | Semiconductor device having a floating semiconductor zone |
JP5634318B2 (ja) * | 2011-04-19 | 2014-12-03 | 三菱電機株式会社 | 半導体装置 |
-
2012
- 2012-12-05 JP JP2012265905A patent/JP5932623B2/ja not_active Expired - Fee Related
-
2013
- 2013-12-03 DE DE112013005341.1T patent/DE112013005341B4/de not_active Expired - Fee Related
- 2013-12-03 CN CN201380063386.4A patent/CN104823281B/zh not_active Expired - Fee Related
- 2013-12-03 WO PCT/JP2013/082431 patent/WO2014087986A1/ja active Application Filing
- 2013-12-03 US US14/649,537 patent/US20160020309A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191221A (ja) * | 2003-12-25 | 2005-07-14 | Toshiba Corp | 半導体装置 |
JP2009277792A (ja) * | 2008-05-13 | 2009-11-26 | Mitsubishi Electric Corp | 半導体装置 |
JP2010045144A (ja) * | 2008-08-12 | 2010-02-25 | Hitachi Ltd | 半導体装置及びそれを用いた電力変換装置 |
JP2011119416A (ja) * | 2009-12-03 | 2011-06-16 | Hitachi Ltd | 半導体装置及びそれを用いた電力変換装置 |
JP2013140885A (ja) * | 2012-01-05 | 2013-07-18 | Renesas Electronics Corp | Ie型トレンチゲートigbt |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016063072A (ja) * | 2014-09-18 | 2016-04-25 | 富士電機株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104823281B (zh) | 2018-03-09 |
DE112013005341B4 (de) | 2021-10-07 |
JP5932623B2 (ja) | 2016-06-08 |
WO2014087986A1 (ja) | 2014-06-12 |
CN104823281A (zh) | 2015-08-05 |
US20160020309A1 (en) | 2016-01-21 |
DE112013005341T5 (de) | 2015-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5932623B2 (ja) | 半導体装置およびそれを用いた電力変換装置 | |
JP5452195B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
CN106062964B (zh) | 功率用半导体装置 | |
US9595602B2 (en) | Switching device for power conversion and power conversion device | |
JP5891023B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
US8653588B2 (en) | Semiconductor device and electric power conversion system using the same | |
JP6072445B2 (ja) | 半導体装置およびそれを用いた電力変換装置 | |
JP4644730B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
JP5631752B2 (ja) | 半導体装置および電力変換装置 | |
JP5492225B2 (ja) | 半導体装置、及びそれを用いた電力変換装置 | |
JP2012142537A (ja) | 絶縁ゲート型バイポーラトランジスタとその製造方法 | |
JP6709062B2 (ja) | 半導体装置、その製造方法、及びそれを用いた電力変換装置 | |
JP2012227335A (ja) | 半導体装置 | |
EP3573109A1 (en) | Semiconductor device and electric power conversion device using same | |
JP2016012582A (ja) | 半導体装置及びそれを用いた電力変換装置 | |
JP2017120801A (ja) | 半導体装置およびそれを用いる電力変換装置 | |
JP6038737B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
TWI533451B (zh) | 半導體裝置及使用其之電力轉換裝置 | |
WO2015045563A1 (ja) | 半導体装置およびこれを用いた電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5932623 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |