CN104823281A - 半导体装置以及使用了该半导体装置的电力变换装置 - Google Patents

半导体装置以及使用了该半导体装置的电力变换装置 Download PDF

Info

Publication number
CN104823281A
CN104823281A CN201380063386.4A CN201380063386A CN104823281A CN 104823281 A CN104823281 A CN 104823281A CN 201380063386 A CN201380063386 A CN 201380063386A CN 104823281 A CN104823281 A CN 104823281A
Authority
CN
China
Prior art keywords
trench gate
semiconductor layer
layer
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380063386.4A
Other languages
English (en)
Other versions
CN104823281B (zh
Inventor
铃木弘
白石正树
渡邉聡
石丸哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of CN104823281A publication Critical patent/CN104823281A/zh
Application granted granted Critical
Publication of CN104823281B publication Critical patent/CN104823281B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的课题在于提供一种半导体装置，能够提高导通开关期间中的dv/dt的利用栅极驱动电路的控制性。具备多个沟槽栅群，该沟槽栅群包括相互邻接的3个以上的沟槽栅，相邻的2个沟槽栅群的间隔比在一个沟槽栅群中相邻的2个沟槽栅的间隔宽。由此，栅极-发射极间电容增大，所以能够提高导通开关期间中的dv/dt的利用栅极驱动电路的控制性。

Description

半导体装置以及使用了该半导体装置的电力变换装置
技术领域
本发明涉及半导体装置以及使用了该半导体装置的电力变换装置，特别涉及适用于绝缘栅双极晶体管(Insulated Gate BipolarTransistor：以下简称为IGBT)的半导体装置以及使用了该半导体装置的电力变换装置。
背景技术
IGBT是通过施加到栅极电极的电压来控制在集电极电极与发射极电极之间流过的电流的开关元件。IGBT可控制的电力从几十瓦宽达几十万瓦，并且，开关频率也从几十赫兹宽达超过几百千赫兹，所以广泛用于从家庭用的空调、微波炉等小电力设备到铁路、炼铁厂的逆变器等大电力设备。
在IGBT中，为了这些电力设备的高效化，希望低损失化，并要求导通损失、开关损失的降低。同时，为了防止EMC噪声、误动作、马达的绝缘破坏(breakdown)等问题，要求能够根据应用的规格来控制输出电压的时间变化率dv/dt。
但是，在专利文献1(日本特开2000-307116号公报)中，如图10所示，公开了变更了沟槽栅的排列间隔的构造的IGBT。图10的IGBT的特征点在于：在沟槽栅的间隔宽的部位，并非形成p沟道层106，而是设置有浮置p层105。
通过设为这样的结构，电流仅流到沟槽栅的间隔窄的部分，所以能够抑制在短路时流过的过电流，并能够提高元件的破坏忍耐量。另外，空穴电流的一部分经由浮置p层105而流入到p沟道层106，所以沟槽栅附近处的空穴浓度增加，能够降低导通电压。进而，能够缓和浮置p层105和n－漂移层104形成的pn结对沟槽栅施加的电场并保持耐压。
专利文献1：日本特开2000-307116号公报(图16)
发明内容
但是，在图10所示的IGBT中，在IGBT的导通时，有时发生与IGBT的双臂连接的二极管的dv/dt的控制性降低的问题。
如以下那样考虑其理由。如果对栅极施加阈值电压以上的电压而注入电子，则从背面注入空穴，一部分的空穴流过浮置p层105，所以其电位vf上升。此时，处于浮置p层105的空穴对栅极-集电极间电容Cgc进行充电，栅极电压升高(ΔVge)。由此，导通自加速，在与IGBT成对连接的二极管中发生大的dv/dt。该ΔVge依赖于栅极-集电极间电容和栅极-发射极间电容之比Cgc/Cge，所以为了提高利用栅极电阻的dv/dt的控制性，Cgc/Cge的降低或者浮置p层的去除是有效的。但是，电容比由元件构造决定，所以难以仅通过调整外部因子(栅极电阻等)来控制dv/dt。作为其结果，利用栅极电阻的dv/dt的控制性降低。
在该导通初期中的过渡的期间中，浮置p层105中的空穴对栅极进行充电的电荷量ΔQsw通过式(1)表示。
[式1]
ΔQ sw = ∫ sw C gc dv f dt dt . . . . . . ( 1 )
通过该ΔQsw，经由栅极-发射极间电容Cge，栅极电压升高ΔVge。因此，ΔQsw还能够通过式(2)表示。
[式2]
ΔQsw＝CgcΔVgc……(2)
根据式(1)、式(2)，栅极电压的升高量ΔVge通过式(3)表示。
[式3]
ΔV ge = C gc C ge ∫ sw dv f dt dt . . . . . . ( 3 )
本发明是鉴于上述点而完成的，本发明的目的在于，提供一种半导体装置以及使用了该半导体装置的电力变换装置，能够提高导通开关期间中的dv/dt的利用栅极驱动电路的控制性。
在本发明的半导体装置中，具备多个沟槽栅群，该沟槽栅群包括相互邻接的3个以上的沟槽栅，相邻的2个沟槽栅群的间隔比在一个沟槽栅群中相邻的2个沟槽栅的间隔宽。由此，栅极-发射极间电容增大，所以能够提高导通开关期间中的dv/dt的利用栅极驱动电路的控制性。因此，能够降低半导体装置发生的电力损失或者噪声，所以如果将本发明的半导体装置应用于电力变换装置，则能够使电力变换装置低损失化或者高可靠化。
另外，本发明的一种方式的半导体装置具备：第1导电类型的第1半导体层；第2导电类型的第2半导体层，与所述第1半导体层邻接；第1导电类型的多个第3半导体层，与所述第2半导体层邻接；第2导电类型的多个第4半导体层，设置于所述第3半导体层的表面；多个沟槽栅，设置于以所述第3半导体层的表面为侧壁的多个沟槽内；第1主电极，与所述第1半导体层电连接；以及第2主电极，与多个所述第3半导体层和多个所述第4半导体层电连接，还具备多个沟槽栅群，该沟槽栅群包括相互邻接的3个以上的所述沟槽栅，相邻的2个所述沟槽栅群的间隔比在一个所述沟槽栅群中相邻的2个所述沟槽栅的间隔宽。
此处，第1导电类型以及第2导电类型例如分别是p型以及n型。另外，第1半导体层、第2半导体层、第3半导体层、第4半导体层、第1主电极以及第2主电极例如分别是p型的集电极层、包括n型的缓冲层和n型的漂移层的n型半导体层、p型的沟道层、n型的发射极层、集电极电极以及发射极电极。另外，第1导电类型以及第2导电类型也可以分别是n型以及p型。
根据本发明的半导体装置，dv/dt的利用栅极驱动电路的控制性提高。进而，如果将本发明的半导体装置应用于电力变换装置，则能够使电力变换装置低损失化或者高可靠化。
根据与附图有关的以下的本发明的实施例的记载，本发明的其他目的、特征以及优点将变得清楚。
附图说明
图1示出本发明的实施例1的IGBT的纵向剖面。
图2示出与IGBT成对连接的二极管的恢复dv/dt与栅极电阻的关系。
图3示出实施例1的IGBT的制造工序。
图4示出实施例1的变形例的IGBT的纵向剖面。
图5示出本发明的实施例2的IGBT的纵向剖面。
图6示出本发明的实施例3的IGBT的纵向剖面。
图7示出本发明的实施例4的IGBT的纵向剖面。
图8示出本发明的实施例5的IGBT的纵向剖面。
图9示出使用了本发明的IGBT的电力变换装置。
图10示出以往的IGBT的纵向剖面。
图11示出dv/dt的控制性和开关损失的关系。
(符号说明)
100：集电极电极；101：集电极端子；102：p集电极层；103：n缓冲层；104：n－漂移层；105：浮置p层；106：p沟道层；107：n+发射极层；108：p+接触层；109：栅极电极；110：栅极绝缘层；111：n层；112：p层；113：层间绝缘层；114：发射极电极；115：栅极端子；116：集电极端子；117：沟槽栅；118：栅极群；120：沟槽；121：侧壁栅极电极；122：氧化膜；200：光致抗蚀剂；601：栅极驱动电路；602：IGBT；603：二极管；604、605：直流端子；606、607、608：交流端子。
具体实施方式
以下，根据图示的实施例，详细说明本发明的半导体装置。
(实施例1)
图1示出本发明的实施例1的IGBT的纵向剖面构造。在以下的记述中，“p”以及“n”表示半导体层的导电类型，分别表示p型以及n型。另外，n－、n、n+表示n型杂质浓度按照该顺序变高。另外，也同样地记载p型杂质浓度的大小关系。
在本实施例中，p集电极层102在纵向上邻接到包括杂质浓度比p集电极层102低的n缓冲层103和杂质浓度比n缓冲层103低的n－漂移层104的n型半导体层。由p集电极层102和n缓冲层103形成了pn结，并且n缓冲层103和n－漂移层104接合而形成了n型半导体层。在该IGBT是电压阻止状态的情况下，主要在n－漂移层104中耗尽层扩展，从而阻止电压。
对n－漂移层104邻接杂质浓度比n－漂移层104高的p沟道层106以及浮置p层105，在p沟道层106以及浮置p层105的各个与n－漂移层104之间形成pn结。另外，p沟道层106的深度和浮置p层105的深度相等，并且浮置p层105的宽度比p沟道层106的宽度大。在p沟道层106内设置杂质浓度比p沟道层106高的n+发射极层107以及p+接触层108。
本实施例的IGBT具有包括p沟道层群和沟槽栅群的动作区域118，该p沟道层群包括在横向上相邻的2个p沟道层106，该沟槽栅群包括同样地在横向上相邻的3个沟槽栅117。在动作区域118中流过主电流。包括一个p沟道层群、和与该p沟道层群相邻的1个浮置p层105的区域成为IGBT的一个单位。
一个沟槽栅群中的3个沟槽栅117设置于p沟道层群的两端部、与在p沟道层群中相邻的2个p沟道层106之间。即，在动作区域118中，在横向上交替排列地设置沟槽栅群中的3个沟槽栅117和p沟道层群中的2个p沟道层106。
另外，如上所述，浮置p层105的宽度比p沟道层106的宽度大，所以设置于一个浮置p层105的两侧、在横向上相互相邻的2个沟槽栅群的间隔b比设置于一个p沟道层106的两侧、在一个沟槽栅群内在横向上相互相邻的2个沟槽栅117的间隔a宽。
通过欧姆接触对p集电极层102电连接集电极电极100。另外，通过欧姆接触对n+发射极层107电连接发射极电极114。发射极电极114也与p+接触层108欧姆接触，由此，发射极电极114与p+接触层108以及p沟道层106电连接。此处，发射极电极114和浮置p层105通过层间绝缘层113电气地分离。
另外，在沟槽栅117中，在以p沟道层106的垂直表面为侧壁的沟槽内设置的栅极电极109、与沟槽内的n+发射极层107和p沟道层106以及n－漂移层104的各表面之间设置栅极绝缘层110。通过这些栅极电极109和栅极绝缘层110来构成成为MOS栅极电极即绝缘栅极电极的沟槽栅117。栅极电极109和发射极电极114在IGBT内通过层间绝缘层113而相互电气地分离。
集电极电极100、发射极电极114以及栅极电极109分别与连接外部电路的集电极端子101、发射极端子116以及栅极端子115电连接。
另外，在一个沟槽栅群中，上述n+发射极层107设置于与图1中的右端以及左端的各沟槽栅117邻接的各p沟道层106中的与栅极电极109相向的表面。
在本实施例中，通过设置包括在横向上相邻的3个沟槽栅117的沟槽栅群，来增大栅极-发射极间电容Cge。另外，在一个沟槽栅群中包含的沟槽栅117的个数可以根据期望的IGBT的特性成为3个以上。
图2示出针对本实施例的IGBT和以往的沟槽IGBT，本发明者对与IGBT成对连接的二极管的恢复dv/dt和栅极电阻的关系进行研究而得到的结果。如图2所示，在本实施例的IGBT中，通过变更栅极电阻，能够控制至比以往IGBT更小的dv/dt。
另外，在本实施例中，在横向上相邻的2个沟槽栅群的间隔b比在一个沟槽栅群内在横向上相邻的2个沟槽栅的间隔a宽，并且，在与一个沟槽栅群的两端的沟槽栅117相向的p沟道层106的表面设置了n+发射极层107。由此，空穴电流的一部分经过浮置p层105以及沟槽栅群的两端的沟槽栅117的附近而流入到p沟道层106，所以促进电子的注入，能够降低导通电压。此处，在最接近浮置p层105的p沟道层106的表面设置了n+发射极层107，所以通过流入到浮置p层106的空穴电流而获得的电子注入促进效果变好。
另外，在本实施例中，在一个沟槽栅群中，仅在与沟槽栅群的两端的沟槽栅117相向的p沟道层106的表面设置了n+发射极层107，但也可以还设置于与沟槽栅群的中央部的沟槽栅117相向的p沟道层106。由此，饱和电流增加，能够降低导通电压。另外，在本实施例中，缓和浮置p层105和n－漂移层104形成的pn结对沟槽栅施加的电场，所以IGBT的耐压提高。
图3(a)～(l)示出图1所示的IGBT的制造工序的一个例子。
首先，如图3(a)所示，在成为n－漂移层104的n型半导体基板的表面，通过热氧化等来形成氧化膜122。接下来，如图3(b)所示，对光致抗蚀剂200进行构图(patterning)，如图3(c)所示，通过蚀刻来形成用于形成沟槽栅117的沟槽。另外，在图3中，对最终地成为沟槽栅117的区域附加了符号117。
接下来，如图3(d)所示，形成栅极绝缘层110。接下来，如图3(e)所示，堆积成为栅极电极109的多晶硅。接下来，如图3(f)所示，通过干蚀刻方法或者湿蚀刻方法来对多晶硅进行蚀刻，形成沟槽栅群。
接下来，如图3(g)所示，将p型离子打入到半导体基板的整面，进而如图3(h)所示，对光致抗蚀剂200进行构图，之后打入n型离子，形成p沟道层106和浮置p层105以及n+发射极层107。接下来，如图3(j)所示，堆积层间绝缘层113，如图3(k)所示，在层间绝缘层113中开接触窗，如图3(l)所示，形成p+接触层108。
进而，如上述图1所示，依次形成发射极电极114、n缓冲层103、p集电极层102以及集电极电极100来制造IGBT。
另外，在图3所示的制造方法中，在形成p沟道层106、浮置p层105、沟槽栅117等的表面工序之后，形成了背面的p集电极层102、n缓冲层103，但也可以使用预先形成了p集电极层102、n缓冲层103的半导体基板。
图4示出图1的实施例的变形例的IGBT的纵向剖面构造。在本实施例中，与图1的实施例不同，浮置p层105形成至在n－漂移层104中比沟槽的底部深的区域。即，浮置p层105形成得比p沟道层106深。由此，能够缓和沟槽栅角部的电场强度，所以IGBT的耐压提高。
如以上那样，在图1的实施例及其变形例的IGBT中，通过设置包括3个以上的沟槽栅的沟槽栅群，能够增大栅极-发射极间电容Cge，并提高导通开关期间中的dv/dt的利用栅极驱动电路的控制性。另外，使沟槽栅群间的间隔比沟槽栅群内的沟槽栅间的间隔宽，并且，在与沟槽栅群的两端的沟槽栅相向的p沟道层表面设置n+发射极层，从而能够降低导通电压。进而，通过在相邻的沟槽栅群之间设置浮置p层，能够提高耐压。
图11是针对以往的沟槽IGBT和本实施例或者本变形例，本发明者对dv/dt控制性和开关损失(＝导通损失+恢复损失)的关系进行研究而得到的结果。根据本实施例及其变形例，能够提高dv/dt的折衷，能够同时实现低损失化和低噪声化。
另外，图2以及图11所示的关系在以下说明的各实施例中也是同样的。
(实施例2)
图5示出本发明的实施例2的IGBT的纵向剖面构造。在本实施例2中，与实施例1及其变形例不同，在p沟道层106与n－漂移层104之间设置了n层111。n层111与p沟道层106以及n－漂移层104分别接合，并且n层111的杂质浓度比p沟道层106低且比n－漂移层104高。该n层111对流入到发射极电极114的空穴而言成为势垒，所以p沟道层106附近处的n－漂移层104中的空穴浓度增加，所以导通电压被降低。
(实施例3)
图6示出本发明的实施例3的IGBT的纵向剖面构造。在本实施例3中，除了实施例2的n层111以外，在n层111与n－漂移层104之间还设置了p层112。n层111与p沟道层106以及p层112分别形成pn结。另外，通过p层112和n－漂移层104来形成pn结。根据本实施例3，在n层111与n－漂移层104之间设置了p层112，所以在电压阻止状态下n层111中的电场强度被缓和，所以即使设置杂质浓度比n－漂移层104高的n层111，也能够确保期望的耐压。
(实施例4)
图7示出本发明的实施例4的IGBT的纵向剖面构造。在本实施例4中，与图4所示的变形例同样地，在相邻的沟槽栅群之间设置了比沟槽的底部深的浮置p层105。进而，与图4所示的变形例不同，在浮置p层105和与其相邻的沟槽栅117之间，n－漂移层104的一部分向发射极电极114侧延伸而介入。即，浮置p层105和与其相邻的沟槽栅117通过n－漂移层104的一部分而相互不接触地隔离。
由此，能够抑制在导通时向浮置p层105过渡地流入的空穴使栅极电压升高的作用，所以能够提高利用栅极驱动电路的dv/dt的控制性。另外，浮置p层105形成得比沟槽的底部深，所以即使使沟槽浮置p层105离开沟槽栅117，也能够缓和沟槽栅的角部中的电场集中，所以能够确保期望的耐压。
(实施例5)
图8示出本发明的实施例5的IGBT的纵向剖面构造。在本实施例5中，与上述各实施例以及变形例不同，在相邻的沟槽栅群之间，并非形成浮置p层，而是设置了具有比沟槽栅群的中央部中的沟槽的宽度大的宽度的沟槽120。在横向上相互相邻的2个沟槽栅群的两端部内，位于相同的宽度大的沟槽120侧的端部中的p沟道层106的表面以及n－漂移层104的表面成为沟槽120的侧壁，在相互相向的侧壁之间露出的n－漂移层104的表面成为沟槽120的底部。此处，在横向上相邻的2个沟槽栅群的间隔(b)、与在一个沟槽栅群内在横向上相邻的2个沟槽栅的间隔(a)的关系与上述各实施例以及变形例同样地是b>a。
进而，在本实施例5中，与上述各实施例以及变形例不同，在宽度大的沟槽120内，通过与成为沟槽120的侧壁的p沟道层106的表面相向的侧壁栅极电极121而形成了一个沟槽栅群的两端的栅极电极。
在本实施例5中，侧壁栅极电极121的沟槽内侧被比栅极绝缘层厚的层间绝缘层113覆盖，所以能够降低栅极/集电极之间的反馈电容Cgc。由此，能够提高dv/dt控制性。另外，在本实施例5中，能够使发射极电极114和侧壁栅极电极121隔着层间绝缘层113而接近，所以能够通过场板效果来确保耐压。
(实施例6)
在图9中，作为本发明的实施例6，示出作为半导体开关元件使用了实施了本发明的IGBT的电力变换装置。本电力变换装置具备3相逆变器电路。对IGBT602反并联地连接了二极管603。作为这些IGBT，使用上述实施例以及变形例中的某一个IGBT。
串联地连接了2个IGBT，因此，串联地连接2个IGBT和二极管的反并联电路，形成了1个相相当的数量的半桥电路。半桥电路具备交流的相数相当的数量，在本实施方式中具备3个相相当的数量。2个IGBT的串联连接点、即2个反并联电路的串联连接点与交流输出606、607以及608连接。上臂侧的3个IGBT的集电极被共同连接，并与高电位侧的直流端子604连接。另外，下臂侧的3个IGBT的发射极被共同连接，并与低电位侧的直流端子605连接。
本电力变换装置利用栅极驱动电路601来对各IGBT进行导通/断开开关，从而将直流电力变换为交流电力，或者将交流电力变换为直流电力。
根据上述各实施例以及变形例，导通开关期间中的dv/dt的利用栅极驱动电路的控制性提高，所以与IGBT的开关相伴的电力损失降低，所以能够使电力变换装置低损失化。另外，伴随IGBT的开关而发生的噪声降低，所以防止电力变换装置的误动作，并使电力变换装置的可靠性提高。
上述各实施例以及变形例的IGBT是n沟道型，但本发明不仅针对n沟道型的IGBT，而且针对p沟道型的IGBT也能够实施。
虽然记载了上述实施例，但本发明不限于此，本领域技术人员清楚能够在本发明的精神和所附权利要求书的范围内进行各种变更以及修正。

Claims (9)

1.一种半导体装置，其特征在于，具备：
第1导电类型的第1半导体层；
第2导电类型的第2半导体层，与所述第1半导体层邻接；
第1导电类型的多个第3半导体层，与所述第2半导体层邻接；
第2导电类型的多个第4半导体层，设置于所述第3半导体层的表面；
多个沟槽栅，设置于以所述第3半导体层的表面为侧壁的多个沟槽内；
第1主电极，与所述第1半导体层电连接；以及
第2主电极，与多个所述第3半导体层和多个所述第4半导体层电连接，
所述半导体装置还具备多个沟槽栅群，所述沟槽栅群包括相互邻接的3个以上的所述沟槽栅，
相邻的2个所述沟槽栅群的间隔比在一个所述沟槽栅群中相邻的2个所述沟槽栅的间隔宽。
2.根据权利要求1所述的半导体装置，其特征在于，
在位于所述沟槽栅群的端部的所述沟槽栅相向的所述第3半导体层的表面设置所述第4半导体层。
3.根据权利要求1所述的半导体装置，其特征在于，
在相邻的所述沟槽栅群之间设置有浮置的第2导电类型的第5半导体层。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第5半导体层形成得比所述第3半导体层深。
5.根据权利要求4所述的半导体装置，其特征在于，
在所述第5半导体层与所述沟槽栅之间，介入有所述第2半导体层的一部分。
6.根据权利要求1所述的半导体装置，其特征在于，
在所述第3半导体层与所述第2半导体层之间，设置有杂质浓度比所述第2半导体层高的第2导电类型的第6半导体层。
7.根据权利要求6所述的半导体装置，其特征在于，
在所述第6半导体层与所述第2半导体层之间，设置有第1导电类型的第7半导体层。
8.根据权利要求1所述的半导体装置，其特征在于，
在多个所述沟槽中，包括：
第1沟槽，形成所述沟槽栅群的中央部中的所述沟槽栅；以及
第2沟槽，位于相邻的2个所述沟槽栅群之间，形成所述沟槽栅群的端部中的所述沟槽栅，
所述第2沟槽以位于所述端部的所述第3半导体层的表面为侧壁，并且以所述第2半导体层的表面为底面，并且所述第2沟槽的宽度比所述第1沟槽宽，
所述沟槽栅群的所述端部中的所述沟槽栅与所述侧壁相向。
9.一种电力变换装置，具备：一对直流端子；多个串联连接电路，连接于所述直流端子之间，串联连接多个半导体开关元件；以及多个交流端子，与多个所述串联连接电路的各串联连接点连接，所述电力变换装置通过所述多个半导体开关元件导通/断开来进行电力的变换，其特征在于，
所述多个半导体开关元件的各个是权利要求1所述的半导体装置。
CN201380063386.4A 2012-12-05 2013-12-03 半导体装置以及使用了该半导体装置的电力变换装置 Expired - Fee Related CN104823281B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012265905A JP5932623B2 (ja) 2012-12-05 2012-12-05 半導体装置およびそれを用いた電力変換装置
JP2012-265905 2012-12-05
PCT/JP2013/082431 WO2014087986A1 (ja) 2012-12-05 2013-12-03 半導体装置およびそれを用いた電力変換装置

Publications (2)

Publication Number Publication Date
CN104823281A true CN104823281A (zh) 2015-08-05
CN104823281B CN104823281B (zh) 2018-03-09

Family

ID=50883403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380063386.4A Expired - Fee Related CN104823281B (zh) 2012-12-05 2013-12-03 半导体装置以及使用了该半导体装置的电力变换装置

Country Status (5)

Country Link
US (1) US20160020309A1 (zh)
JP (1) JP5932623B2 (zh)
CN (1) CN104823281B (zh)
DE (1) DE112013005341B4 (zh)
WO (1) WO2014087986A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183130A (zh) * 2017-12-27 2018-06-19 电子科技大学 带有p型埋层的双栅载流子储存性igbt器件
CN109713037A (zh) * 2018-12-29 2019-05-03 中山汉臣电子科技有限公司 一种绝缘栅双极性晶体管器件及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104488085A (zh) * 2012-09-07 2015-04-01 株式会社日立制作所 电力变换用开关元件以及电力变换装置
JP6365165B2 (ja) * 2014-09-18 2018-08-01 富士電機株式会社 半導体装置の製造方法
JP6869791B2 (ja) * 2017-04-21 2021-05-12 三菱電機株式会社 半導体スイッチング素子及びその製造方法
JP6820287B2 (ja) * 2018-02-23 2021-01-27 株式会社 日立パワーデバイス 半導体装置および電力変換装置
JP2023172270A (ja) * 2022-05-23 2023-12-06 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188382A (ja) * 1997-03-14 2003-07-04 Toshiba Corp 半導体装置及びその制御方法
JP2009054903A (ja) * 2007-08-29 2009-03-12 Fuji Electric Device Technology Co Ltd トレンチ型絶縁ゲート半導体装置
CN102136490A (zh) * 2009-12-03 2011-07-27 株式会社日立制作所 半导体装置以及使用它的电力变换装置
CN102318072A (zh) * 2009-02-17 2012-01-11 丰田自动车株式会社 半导体器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3494023B2 (ja) 1998-07-28 2004-02-03 株式会社日立製作所 半導体装置および半導体装置の駆動方法並びに電力変換装置
JP4310017B2 (ja) 1999-02-17 2009-08-05 株式会社日立製作所 半導体装置及び電力変換装置
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP4398719B2 (ja) * 2003-12-25 2010-01-13 株式会社東芝 半導体装置
CN102522427B (zh) * 2008-01-29 2014-07-30 富士电机株式会社 半导体装置
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP4644730B2 (ja) * 2008-08-12 2011-03-02 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置
US8264033B2 (en) 2009-07-21 2012-09-11 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone
JP5634318B2 (ja) * 2011-04-19 2014-12-03 三菱電機株式会社 半導体装置
JP5973730B2 (ja) * 2012-01-05 2016-08-23 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188382A (ja) * 1997-03-14 2003-07-04 Toshiba Corp 半導体装置及びその制御方法
JP2009054903A (ja) * 2007-08-29 2009-03-12 Fuji Electric Device Technology Co Ltd トレンチ型絶縁ゲート半導体装置
CN102318072A (zh) * 2009-02-17 2012-01-11 丰田自动车株式会社 半导体器件
CN102136490A (zh) * 2009-12-03 2011-07-27 株式会社日立制作所 半导体装置以及使用它的电力变换装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183130A (zh) * 2017-12-27 2018-06-19 电子科技大学 带有p型埋层的双栅载流子储存性igbt器件
CN109713037A (zh) * 2018-12-29 2019-05-03 中山汉臣电子科技有限公司 一种绝缘栅双极性晶体管器件及其制备方法
CN109713037B (zh) * 2018-12-29 2021-11-23 安建科技(深圳)有限公司 一种绝缘栅双极性晶体管器件及其制备方法

Also Published As

Publication number Publication date
WO2014087986A1 (ja) 2014-06-12
US20160020309A1 (en) 2016-01-21
DE112013005341B4 (de) 2021-10-07
JP2014112578A (ja) 2014-06-19
DE112013005341T5 (de) 2015-07-16
CN104823281B (zh) 2018-03-09
JP5932623B2 (ja) 2016-06-08

Similar Documents

Publication Publication Date Title
CN102891172B (zh) 半导体装置及使用其的电力转换装置
CN104823281A (zh) 半导体装置以及使用了该半导体装置的电力变换装置
CN102136490B (zh) 半导体装置以及使用它的电力变换装置
CN106062964B (zh) 功率用半导体装置
JP6072445B2 (ja) 半導体装置およびそれを用いた電力変換装置
EP2482319B1 (en) Semiconductor devices and power conversion systems
JP2012142537A (ja) 絶縁ゲート型バイポーラトランジスタとその製造方法
JP6709062B2 (ja) 半導体装置、その製造方法、及びそれを用いた電力変換装置
CN101233615A (zh) 半导体元件和电气设备
JP5492225B2 (ja) 半導体装置、及びそれを用いた電力変換装置
JP2013120809A (ja) 半導体装置及びそれを用いた電力変換装置
JP2016162855A (ja) 半導体装置およびそれを用いた電力変換装置
WO2018135224A1 (ja) 半導体装置、及びそれを用いた電力変換装置
CN111211174B (zh) 一种sgt-mosfet半导体器件
WO2014128953A1 (ja) 半導体装置および半導体回路の駆動装置並びに電力変換装置
CN109390395A (zh) 半导体装置及电力变换装置
WO2014128950A1 (ja) 半導体装置および半導体回路の駆動装置ならびに電力変換装置
JP6038737B2 (ja) 半導体装置及びそれを用いた電力変換装置
CN108231870B (zh) 具有界面电荷槽高压互连结构的功率器件
TWI533451B (zh) 半導體裝置及使用其之電力轉換裝置
Lee et al. The effect of a shielding layer on breakdown voltage in a trench gate IGBT

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180309