JP7504066B2 - 炭化珪素半導体装置および電力変換装置 - Google Patents

炭化珪素半導体装置および電力変換装置 Download PDF

Info

Publication number
JP7504066B2
JP7504066B2 JP2021132674A JP2021132674A JP7504066B2 JP 7504066 B2 JP7504066 B2 JP 7504066B2 JP 2021132674 A JP2021132674 A JP 2021132674A JP 2021132674 A JP2021132674 A JP 2021132674A JP 7504066 B2 JP7504066 B2 JP 7504066B2
Authority
JP
Japan
Prior art keywords
protective film
silicon carbide
semiconductor device
region
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021132674A
Other languages
English (en)
Other versions
JP2023027528A (ja
Inventor
克洋 藤吉
寿一 谷岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021132674A priority Critical patent/JP7504066B2/ja
Priority to US17/852,284 priority patent/US20230053501A1/en
Priority to DE102022119693.3A priority patent/DE102022119693A1/de
Priority to CN202210969186.6A priority patent/CN115706153A/zh
Publication of JP2023027528A publication Critical patent/JP2023027528A/ja
Application granted granted Critical
Publication of JP7504066B2 publication Critical patent/JP7504066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本開示は、炭化珪素半導体装置に関するものである。
半導体素子が形成された素子領域の外側に、ガードリング等の電界緩和領域が形成された終端領域が設けられた半導体装置が知られている。例えば下記の特許文献１には、終端領域上に設けられた層間絶縁膜内に存在する複数種類の可動イオンの移動を抑制する技術が開示されている。また、下記の特許文献２には、半導体装置のチップ上に、ポリイミド膜からなる保護膜を、耐湿性の高い窒化シリコン（ＳｉＮ）膜を介して設けることで、半導体装置の耐湿性を向上させる技術が開示されている。
特開２０２０－１７０７８８号公報 国際公開第２０１１／０２７５２３号
特許文献２のように、半導体装置のチップ上に保護膜を、ＳｉＮ膜を介して設けた構造は、半導体装置の耐湿性を向上できるが、炭化珪素（ＳｉＣ）半導体装置においては放電が起きるリスクを高くするおそれがある。炭化珪素半導体装置は、物性上、シリコン（Ｓｉ）半導体装置に比べて耐圧性に優れており（絶縁破壊電界強度は約１０倍）、薄膜化により低抵抗を実現できる。しかし、それ故にチップの終端領域の電界が強くなるため、終端領域での耐圧確保および放電抑制のための工夫が必要となる。特に、電界緩和領域を設けることで縮小化した終端領域においては、放電のリスクが高くなる。
また、半導体装置が組み込まれたモジュールにおいて、半導体装置のチップの上部はゲルや樹脂等の封止材で封止され、それによって絶縁が確保される。しかし、封止材とチップとの間に生じる応力が、チップ上の保護膜の剥離（ポリイミド膜とＳｉＮ膜の界面での剥離）が生じさせるおそれがある。保護膜の剥離が生じると、半導体装置に逆バイアスが印加されたときに生じる高電界により保護膜とＳｉＮ膜との界面に沿って沿面放電が起きるリスクが高くなる。
本開示は以上のような課題を解決するためになされたものであり、逆バイアス印加時に放電が起きることを抑制できる炭化珪素半導体装置を提供することを目的とする。
本開示に係る炭化珪素半導体装置は、炭化珪素からなる半導体基板と、前記半導体基板上に設けられた第１導電型の半導体層と、前記半導体層上に設けられた第１の主電極と、前記半導体基板の裏面に設けられた第２の主電極と、主電流が流れる素子領域の外側の終端領域において前記半導体層の上層部に設けられた第２導電型の電界緩和領域と、前記半導体層上に設けられ、少なくとも前記電界緩和領域の一部を覆う第１の保護膜と、前記第１の主電極の外側の端部、前記第１の保護膜および前記第１の保護膜よりも外側の前記半導体層の少なくとも一部を覆う窒化シリコン膜と、前記窒化シリコン膜上に設けられた第２の保護膜と、を備え、前記窒化シリコン膜は、第２の保護膜の内側の端部および外側の端部の両方において、第２の保護膜よりも張り出している。
本開示によれば、ＳｉＮ膜で覆われた領域をポリイミドより伸ばすことにより、沿面放電距離が長くなり、逆バイアス印加時に放電が起きるリスクを抑えることができる。よって、放電が抑制された信頼性の高い終端構造が得られる。
実施の形態１に係る炭化珪素半導体装置の平面図である。 実施の形態１に係る炭化珪素半導体装置の断面図である。 実施の形態１に係る炭化珪素半導体装置の変形例を示す図である。 実施の形態１に係る炭化珪素半導体装置の変形例を示す図である。 実施の形態２に係る炭化珪素半導体装置の断面図である。 実施の形態３に係る炭化珪素半導体装置の平面図である。 実施の形態３に係る炭化珪素半導体装置の断面図である。 実施の形態４に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
＜実施の形態１＞
図１は、実施の形態１に係る炭化珪素半導体装置１００であるＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）（ＳｉＣ－ＭＯＳＦＥＴ）の平面図であり、図２は、図１のＡ－Ａ線に沿った断面図である。図１のように、炭化珪素半導体装置１００のチップには、素子領域５０と終端領域６０とが規定されている。また、図２の断面図には、素子領域５０と終端領域６０との境界が含まれている。
素子領域５０は、半導体素子構造が形成され、半導体素子として動作する領域である。本実施の形態では、素子領域５０にはＭＯＳＦＥＴ構造が形成され、素子領域５０は、ＭＯＳＦＥＴとして動作する。終端領域６０は、素子領域５０を囲むように設けられ、炭化珪素半導体装置１００の耐圧保持を担う領域である。
ここで、炭化珪素半導体装置１００がオン状態のときに主電流が流れる領域を「活性領域」と呼ぶ。基本的に素子領域５０が活性領域に相当するが、例えば、素子領域５０内に炭化珪素半導体装置１００を制御するための制御パッドが設けられる場合、制御パッドの領域には主電流が流れないため、制御パッドの領域を除いた素子領域５０の部分が活性領域となる。制御パッドとしては、例えば、ＭＯＳＦＥＴのゲート電極に接続するゲートパッドや、ＭＯＳＦＥＴに流れる主電流を測定するための電流センスパッドなどがある。
図２のように、炭化珪素半導体装置１００は、ｎ型（第１導電型）のＳｉＣからなる半導体基板であるＳｉＣ基板１を用いて形成されており、ＳｉＣ基板１の上には、ＳｉＣ基板１よりも不純物のピーク濃度が低いｎ型のエピタキシャル層２が形成されている。ＳｉＣ基板１は、ｎ型不純物を比較的高濃度に含むｎ＋型の半導体層であり、エピタキシャル層２は、ｎ型不純物を比較的低濃度に含むｎ－型の半導体層である。ＳｉＣ基板１の厚さは５０μｍ以上４００μｍ以下が好ましく、エピタキシャル層２の厚さは３μｍ以上１００μｍ以下が好ましい。
終端領域６０のエピタキシャル層２の上層部には、活性領域を囲むように、ｐ型（第２導電型）の電界緩和領域３が選択的に形成されている。電界緩和領域３は、ｐ型不純物を含む厚さ０．２μｍ以上２．０μｍ以下の領域である。
本実施の形態では、電界緩和領域３は、不純物領域３１と、不純物領域３１よりも外側に形成された不純物領域３２とを含んでいる。不純物領域３１は、不純物領域３２に比べて断面積が大きく、不純物領域３２は、互いに間隔をあけて複数設けられている。不純物領域３２の個数、間隔などは、炭化珪素半導体装置１００の定格に基づいて設計される。
素子領域５０のエピタキシャル層２の上層部には、活性領域に、ｐ型のウェル領域４が選択的に形成されている。ウェル領域４は、ｐ型不純物を含む厚さ０．２μｍ以上２．０μｍ以下の領域である。なお、図２にはウェル領域４が１つのみ示されているが、活性領域には複数のウェル領域４が互いに間隔をあけて設けられている。つまり、図２に示されているウェル領域４は、複数のウェル領域４のうち、活性領域の最外周部に配設されたものである。
ウェル領域４の上層部には、ウェル領域４よりも不純物のピーク濃度が高いｐ型のウェルコンタクト領域６が選択的に形成されている。ウェルコンタクト領域６は、ｐ型不純物を比較的高濃度に含むｐ＋型の領域である。また、ウェル領域４の上層部には、ウェルコンタクト領域６を挟むように、ｎ型のソース領域５が選択的に形成されている。ソース領域５は、ｎ型不純物を比較的高濃度に含むｎ＋型の領域である。ソース領域５およびウェルコンタクト領域６の厚さは、ウェル領域４よりも薄く形成される。
ウェルコンタクト領域６は、ソース領域５とウェル領域４の電位を同一にすることで、ＭＯＳＦＥＴのスイッチング特性を安定させるために設けられる。また、本実施の形態では、電界緩和領域３の不純物領域３１内にもウェルコンタクト領域６が設けられている。ただし、ウェルコンタクト領域６は必須の構成要素ではない。つまりウェルコンタクト領域６は省略されてもよい。
終端領域６０のエピタキシャル層２の上には、少なくとも電界緩和領域３の一部を覆うように保護酸化膜２４が設けられている。保護酸化膜２４は、例えばＴＥＯＳを用いた酸化シリコンなどで形成され、その厚さは０．３μｍ以上３．０μｍ以下とする。
素子領域５０のエピタキシャル層２の上には、隣り合うウェル領域４の間の領域からウェル領域４内のソース領域５にかけて覆うように、ゲート絶縁膜２１が形成されており、ゲート絶縁膜２１の上にゲート電極２２が形成されている。ゲート絶縁膜２１の厚さは厚さ２ｎｍ以上２００ｎｍ以下とする。ゲート絶縁膜２１およびゲート電極２２は、図２のように、素子領域５０の最外周部のウェル領域４内のソース領域５から終端領域６０の不純物領域３１の内側の端部にかけて覆うようにも設けられてもよい。
ゲート絶縁膜２１、ゲート電極２２および保護酸化膜２４は、層間絶縁膜２３によって覆われている。層間絶縁膜２３の厚さは０．３μｍ以上３．０μｍ以下とする。層間絶縁膜２３には、ソース領域５およびウェルコンタクト領域６に達するコンタクトホールが形成されている。
層間絶縁膜２３の上にはＭＯＳＦＥＴのソース電極として機能する第１の主電極である表面電極１０が形成されている。表面電極１０は、層間絶縁膜２３に形成されたコンタクトホールを通して、ソース領域５およびウェルコンタクト領域６に接続している。表面電極１０は金属であり、例えばＡｌ、ＡｌＳｉなどで構成される。また、表面電極１０は、終端領域６０において層間絶縁膜２３および保護酸化膜２４を貫通するコンタクトホール（不図示）を通して、不純物領域３１に接続されてもよい。
保護酸化膜２４および層間絶縁膜２３は、電界緩和領域３よりも外側にまで延在しているが、炭化珪素半導体装置１００のチップの端部には達しておらず、チップの端部では保護酸化膜２４および層間絶縁膜２３からエピタキシャル層２が露出している。以下では、保護酸化膜２４と層間絶縁膜２３とからなる積層膜をまとめて「第１の保護膜」ということもある。また、保護酸化膜２４と層間絶縁膜２３とを同じ材質にし、第１の保護膜を単層構造としてもよい。その場合、保護酸化膜２４および層間絶縁膜２３の材質は絶縁膜であればよく、例えば、酸化シリコンを用いることができる。
表面電極１０の外側の端部、層間絶縁膜２３およびチップ端部のエピタキシャル層２を覆うように、窒化シリコン膜８１が形成されており、窒化シリコン膜８１の上に、有機膜などのポリイミド保護膜１２が設けられている。窒化シリコン膜８１およびポリイミド保護膜１２には、ワイヤボンディングなどが行われる電極パッドとなる表面電極１０の中央部を露出する開口（以下「パッド開口」という）が形成されている。また、窒化シリコン膜８１は、炭化珪素半導体装置１００のチップ端部において保護酸化膜２４および層間絶縁膜２３から露出したエピタキシャル層２の少なくとも一部を覆っている。以下、ポリイミド保護膜１２を「第２の保護膜」ということもある。
ＳｉＣ基板１の裏面（表面電極１０とは反対側の面）には、ＭＯＳＦＥＴのドレイン電極として機能する第２の主電極である裏面電極１１が形成されている。表面電極１０および裏面電極１１は、例えばＡｌ、Ｃｕなどで構成することができる。
炭化珪素半導体装置１００がオン状態のとき、表面電極１０と裏面電極１１との間に主電流が流れる。つまり、炭化珪素半導体装置１００は、ＳｉＣ基板１の厚み方向に主電流が流れる縦型の半導体装置である。
ここで、窒化シリコン膜８１について説明する。窒化シリコン膜８１は、絶縁性を備えており、ポリイミド保護膜１２よりも広い幅で形成されている。つまり、窒化シリコン膜８１は、ポリイミド保護膜１２の内側（素子領域５０側）の端部および外側（終端領域６０側）の端部の両方において、ポリイミド保護膜１２よりも張り出している。
このように、窒化シリコン膜８１がポリイミド保護膜１２の両端から張り出すことで、窒化シリコン膜８１がポリイミド保護膜１２から張り出さない従来構造の場合よりも、窒化シリコン膜８１の沿面距離が長くなる。その結果、沿面放電距離が長くなるため、逆バイアス印加時に放電が起きることが抑制される。例えば、炭化珪素半導体装置１００が封止材で封止されてなるモジュールが実使用される場面において、封止材と炭化珪素半導体装置１００との間に生じる応力によりポリイミド保護膜１２の剥がれが発生した場合に、従来構造と比べて、放電が起きるおそれを低減できる。なお、ＭＯＳＦＥＴにおける逆バイアス印加状態とは、ソース電極（表面電極１０）が正電位、ドレイン電極（裏面電極１１）が負電位となるようにバイアスされた状態のことである。
また、炭化珪素半導体装置１００は、シリコン半導体装置に比べて、終端領域６０にかかる電界が強くなることが想定される。そのため、ポリイミド保護膜１２に含まれる水分が表面電極１０に達すると、水分の電気分解が起こり、表面電極１０およびエピタキシャル層２の表面に形成される反応生成物の体積膨張によって保護膜（第１の保護膜および第２の保護膜）の剥がれが生じるおそれがある。しかし、炭化珪素半導体装置１００では、ポリイミド保護膜１２の下にポリイミド保護膜１２よりも幅の広い窒化シリコン膜８１が設けられることで、ポリイミド保護膜１２に含まれる水分が表面電極１０に達することが防止され、上記の保護膜の剥がれを防止できる。
また、窒化シリコン膜８１がポリイミド保護膜１２よりも張り出すことで、エピタキシャル層２との密着性が悪いポリイミド保護膜１２がエピタキシャル層２と接することが防止されるため、ポリイミド保護膜１２の剥がれの発生を抑制できる効果も得られ、炭化珪素半導体装置１００の長寿命化にも寄与できる。
窒化シリコン膜８１のポリイミド保護膜１２からの張り出し量（張り出した長さ）は、５μｍ以上２０μｍ以下が望ましいが、表面電極１０を露出するパッド開口の面積を必要なだけ確保できれば、それ以上の張り出し量でもよい。また、図２では、ポリイミド保護膜１２から外側へ張り出す窒化シリコン膜８１は、炭化珪素半導体装置１００のチップ端部にまで達していない例を示したが、図３のように、窒化シリコン膜８１は炭化珪素半導体装置１００のチップ端部にまで達してもよい。図３の構成では、図２の構成に比べ、窒化シリコン膜８１の沿面距離が長くなる上、封止材と炭化珪素半導体装置１００との間の応力によりポリイミド保護膜１２の剥がれの発生が抑制される。
また、図４のように、ポリイミド保護膜１２の内側端部からの窒化シリコン膜８１の張り出し量を、ポリイミド保護膜１２の外側端部からの窒化シリコン膜８１の張り出し量よりも短くしてもよい。それにより、表面電極１０を露出するパッド開口の面積を大きく確保でき、ワイヤボンディングなどのアセンブリの容易性を高めることができる。また、封止材と炭化珪素半導体装置１００との間に生じる応力は、チップ端に近い位置ほど強くなるため、チップ端からポリイミド保護膜１２までの距離を長くすることで、ポリイミド保護膜１２にかかる応力が小さくなり、ポリイミド保護膜１２がチップ端側から剥がれることが抑制される。
＜実施の形態２＞
図５は、実施の形態２に係る炭化珪素半導体装置１０１であるＭＯＳＦＥＴ（ＳｉＣ－ＭＯＳＦＥＴ）の断面図である。図５において、図２に示したものと同一の構成要素には、それと同一の符号を付している。そのため、実施の形態１で説明したものと同一の構成要素については、ここでの説明は省略する。
図５に示すように、実施の形態２に係る炭化珪素半導体装置１０１では、窒化シリコン膜８１で覆われた表面電極１０の端部の側面が傾斜しており、それにより、表面電極１０の端部上で窒化シリコン膜８１が直角に折れ曲がらないようにしている。封止材と炭化珪素半導体装置１０１との間に生じる応力は表面電極１０の端部に集中しやすいが、この構造により表面電極１０の端部への応力集中が緩和され、窒化シリコン膜８１にクラックが発生することが抑制される。
窒化シリコン膜８１にクラックが発生するとポリイミド保護膜１２に含まれる水分が表面電極１０に到達しやすくなり、上述したように、水分の電気分解により形成される反応生成物によって、保護膜（第１の保護膜および第２の保護膜）の剥がれが生じるおそれがある。本実施の形態では、窒化シリコン膜８１にクラックが発生することが防止されるため、上記の保護膜の剥がれを防止でき、炭化珪素半導体装置１０１の信頼性向上に寄与できる。
＜実施の形態３＞
図６は、実施の形態３に係る炭化珪素半導体装置１０２であるＭＯＳＦＥＴ（ＳｉＣ－ＭＯＳＦＥＴ）の平面図であり、図７は、図６のＡ－Ａ線に沿った断面図である。図６および図７において、図２に示したものと同一の構成要素には、それと同一の符号を付している。そのため、実施の形態１で説明したものと同一の構成要素については、ここでの説明を省略する。
図６および図７に示すように、実施の形態３に係る炭化珪素半導体装置１０２は、層間絶縁膜２３および保護酸化膜２４からなる第１の保護膜の外側の端部を覆うように、平面視でフレーム状の電極８２（以下「額縁電極」という）が設けられており、窒化シリコン膜８１は、額縁電極８２を覆うように設けられている。額縁電極８２は、平面視で第１の保護膜の外縁部の全周を覆うように延在している。なお、図６には、説明の便宜上、表面電極１０、保護酸化膜２４（第１の保護膜）および額縁電極８２のみを示しており、その他の構成の図示は省略している。額縁電極８２の材料は、表面電極１０と同じＡｌ、ＡｌＳｉなどでよい。その場合、額縁電極８２は、表面電極１０と同じ工程で形成することができる。
図７のように、額縁電極８２は第１の保護膜の端部を覆っているため、第１の保護膜の端部に対応する位置に段差が形成された階段形状である。よって、額縁電極８２を覆う窒化シリコン膜８１の断面形状は、その階段形状に沿って折れ曲がった形状となり、その分だけ、窒化シリコン膜８１の沿面距離が長くなる。よって、終端領域６０の幅を広げることなく、沿面放電距離を長くすることができ、逆バイアス印加時の放電を抑制する効果が向上する。
なお、実施の形態１から３では、炭化珪素半導体装置としてＭＯＳＦＥＴを示したが、炭化珪素半導体装置はＭＯＳＦＥＴに限られず、例えばＩＧＢＴ（Insulated-Gate Bipolar Transistor）、ＳＢＤ（Schottky Barrier Diode）、ＪＢＳ（Junction Barrier Diode）、ｐｎ接合ダイオード、ＪＦＥＴ（junction field-effect transistor）等でもよい。また、上の説明では、第１導電型をｎ型、第２導電型をｐ型としたが、それとは逆に、第１導電型をｐ型、第２導電型をｎ型としてもよい。
＜実施の形態４＞
本実施の形態は、上述した実施の形態１から３に係る半導体装置を電力変換装置に適用したものである。実施の形態１から３に係る半導体装置の適用は、特定の電力変換装置に限定されるものではないが、実施の形態４では、電力変換装置の例として三相のインバータを示す。
図８は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図８に示す電力変換システムは、電源１５０、電力変換装置２００、負荷３００から構成される。電源１５０は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１５０は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１５０を、直流系統から出力される直流電力を特定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１５０と負荷３００の間に接続された三相のインバータであり、電源１５０から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図８に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１５０から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子や各還流ダイオードの少なくともいずれかに、上述した実施の形態１から３のいずれかに相当する半導体モジュール２０２によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体モジュール２０２に内蔵されていてもよいし、半導体モジュール２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子と還流ダイオードとして実施の形態１から３のいずれかにかかる半導体モジュールを適用するため、逆バイアス印加時の放電を抑制され、信頼性向上を実現することができる。
本実施の形態では、２レベルの三相インバータに実施の形態１から３のいずれかを適用する例を説明したが、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに実施の形態１から３を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに実施の形態１から３のいずれかを適用することも可能である。
また、実施の形態１から３のいずれかを適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１ ＳｉＣ基板、２ エピタキシャル層、３ 電界緩和領域、４ ウェル領域、５ ソース領域、６ ウェルコンタクト領域、１０ 表面電極、１１ 裏面電極、１２ ポリイミド保護膜、２１ ゲート絶縁膜、２２ ゲート電極、２３ 層間絶縁膜、２４ 保護酸化膜、３１，３２ 不純物領域、５０ 素子領域、６０ 終端領域、８１ 窒化シリコン膜、８２ 額縁電極、１００～１０２ 炭化珪素半導体装置、１５０ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ 半導体モジュール、２０３ 制御回路、３００ 負荷。

Claims (6)

  1. 炭化珪素からなる半導体基板と、
    前記半導体基板上に設けられた第１導電型の半導体層と、
    前記半導体層上に設けられた第１の主電極と、
    前記半導体基板の裏面に設けられた第２の主電極と、
    主電流が流れる素子領域の外側の終端領域において前記半導体層の上層部に設けられた第２導電型の電界緩和領域と、
    前記半導体層上に設けられ、少なくとも前記電界緩和領域の一部を覆う第１の保護膜と、
    前記第１の主電極の外側の端部、前記第１の保護膜および前記第１の保護膜よりも外側の前記半導体層の少なくとも一部を覆う窒化シリコン膜と、
    前記窒化シリコン膜上に設けられた第２の保護膜と、
    を備え、
    前記窒化シリコン膜は、第２の保護膜の内側の端部および外側の端部の両方において、第２の保護膜よりも張り出している、
    炭化珪素半導体装置。
  2. 前記第２の保護膜の内側の端部から前記窒化シリコン膜が張り出した長さは、前記第２の保護膜の外側の端部からの前記窒化シリコン膜が張り出した長さよりも短い、
    請求項１に記載の炭化珪素半導体装置。
  3. 前記窒化シリコン膜は、前記炭化珪素半導体装置のチップ端部まで延在している、
    請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記窒化シリコン膜で覆われた前記第１の主電極の端部の側面が傾斜している、
    請求項１から請求項３のいずれか一項に記載の炭化珪素半導体装置。
  5. 前記第１の保護膜の外側の端部を覆い、前記第１の保護膜の外側の端部に対応する段差を有する階段形状の額縁電極をさらに備え、
    前記窒化シリコン膜は、前記額縁電極を覆っている、
    請求項１から請求項４のいずれか一項に記載の炭化珪素半導体装置。
  6. 請求項１から請求項５のいずれか一項に記載の炭化珪素半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
JP2021132674A 2021-08-17 2021-08-17 炭化珪素半導体装置および電力変換装置 Active JP7504066B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021132674A JP7504066B2 (ja) 2021-08-17 2021-08-17 炭化珪素半導体装置および電力変換装置
US17/852,284 US20230053501A1 (en) 2021-08-17 2022-06-28 Silicon carbide semiconductor device and power conversion apparatus
DE102022119693.3A DE102022119693A1 (de) 2021-08-17 2022-08-05 Siliziumcarbid-Halbleitervorrichtung und Leistungsumwandlungseinrichtung
CN202210969186.6A CN115706153A (zh) 2021-08-17 2022-08-12 碳化硅半导体装置及电力变换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021132674A JP7504066B2 (ja) 2021-08-17 2021-08-17 炭化珪素半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JP2023027528A JP2023027528A (ja) 2023-03-02
JP7504066B2 true JP7504066B2 (ja) 2024-06-21

Family

ID=85132300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021132674A Active JP7504066B2 (ja) 2021-08-17 2021-08-17 炭化珪素半導体装置および電力変換装置

Country Status (4)

Country Link
US (1) US20230053501A1 (ja)
JP (1) JP7504066B2 (ja)
CN (1) CN115706153A (ja)
DE (1) DE102022119693A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011027523A1 (ja) 2009-09-03 2011-03-10 パナソニック株式会社 半導体装置およびその製造方法
JP2012009811A (ja) 2010-05-26 2012-01-12 Mitsubishi Electric Corp 半導体装置
WO2018078799A1 (ja) 2016-10-28 2018-05-03 三菱電機株式会社 半導体装置および電力変換装置
WO2019189242A1 (ja) 2018-03-30 2019-10-03 ローム株式会社 半導体装置
WO2019208755A1 (ja) 2018-04-27 2019-10-31 三菱電機株式会社 半導体装置および電力変換装置
JP2020170788A (ja) 2019-04-03 2020-10-15 株式会社デンソー 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011027523A1 (ja) 2009-09-03 2011-03-10 パナソニック株式会社 半導体装置およびその製造方法
JP2012009811A (ja) 2010-05-26 2012-01-12 Mitsubishi Electric Corp 半導体装置
WO2018078799A1 (ja) 2016-10-28 2018-05-03 三菱電機株式会社 半導体装置および電力変換装置
WO2019189242A1 (ja) 2018-03-30 2019-10-03 ローム株式会社 半導体装置
WO2019208755A1 (ja) 2018-04-27 2019-10-31 三菱電機株式会社 半導体装置および電力変換装置
JP2020170788A (ja) 2019-04-03 2020-10-15 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
DE102022119693A1 (de) 2023-02-23
CN115706153A (zh) 2023-02-17
US20230053501A1 (en) 2023-02-23
JP2023027528A (ja) 2023-03-02

Similar Documents

Publication Publication Date Title
US11355477B2 (en) Power semiconductor module and power conversion device
CN112005381B (zh) 半导体装置以及电力转换装置
JP6870119B2 (ja) 半導体装置および電力変換装置
US10109549B2 (en) Semiconductor device and power conversion device using same
US20210288140A1 (en) Semiconductor device and power converter
WO2018207449A1 (ja) 半導体装置および電力変換装置
US11127603B2 (en) Semiconductor module and power conversion device
US11908822B2 (en) Power semiconductor module and power conversion apparatus
JP7504066B2 (ja) 炭化珪素半導体装置および電力変換装置
US10734300B2 (en) Semiconductor device and power converter
WO2018066496A1 (ja) パワーモジュールおよび電力変換装置
WO2021079735A1 (ja) 半導体装置及びそれを用いた整流素子、オルタネータ
JP7248138B2 (ja) 半導体装置および電力変換装置
JP7262672B2 (ja) 半導体装置および電力変換装置
WO2022039276A1 (ja) 半導体装置
US11855033B2 (en) Power semiconductor module and power converter
WO2022097262A1 (ja) 半導体装置および電力変換装置
US20240243041A1 (en) Power Semiconductor Apparatus and Power Conversion Apparatus
US20220415748A1 (en) Semiconductor device and power converter
JP6567241B1 (ja) パワー半導体モジュール及び電力変換装置
US20240234348A9 (en) Semiconductor device, power conversion device, and method of manufacturing semiconductor device
JP2020035946A (ja) 電力用半導体装置、電力変換装置、電力用半導体装置の製造方法、および、電力変換装置の製造方法
US20220230953A1 (en) Semiconductor device and power conversion device
WO2020255297A1 (ja) 半導体装置及び電力変換装置
JP2023035433A (ja) 半導体装置、半導体装置の製造方法、および電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240611

R150 Certificate of patent or registration of utility model

Ref document number: 7504066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150