CN102280493B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102280493B
CN102280493B CN201110150632.2A CN201110150632A CN102280493B CN 102280493 B CN102280493 B CN 102280493B CN 201110150632 A CN201110150632 A CN 201110150632A CN 102280493 B CN102280493 B CN 102280493B
Authority
CN
China
Prior art keywords
region
area
type
conductivity type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110150632.2A
Other languages
English (en)
Other versions
CN102280493A (zh
Inventor
中村胜光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to CN201310646732.3A priority Critical patent/CN103633148B/zh
Publication of CN102280493A publication Critical patent/CN102280493A/zh
Application granted granted Critical
Publication of CN102280493B publication Critical patent/CN102280493B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半导体装置具备包括互相相邻的二极管有源区域和边缘端接区域的半导体衬底(1)；二极管有源区域中的第一导电型的第一区域；第二导电型的第二区域(4)；边缘端接区域中的第一导电型的第三区域；和第二导电型的第四区域(5)。第一区域和第三区域共有第一导电型的漂移区域(10)，第一区域和第三区域共有第一导电型的第五区域(2)。第三区域的漂移区域(10)中的每单位体积的晶体缺陷的数量，多于第一区域的漂移区域(10)中的每单位体积的晶体缺陷的数量，以使第三区域中的漂移区域(10)的载流子寿命短于第一区域中的漂移区域(10)的载流子寿命。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别是涉及具备二极管的功率用高耐压的半导体装置。
背景技术
作为功率用半导体装置，有例如能承受600V以上的电压的高耐压功率模块。在这种功率模块上，搭载有IGBT和二极管。
例如在日本特开2009-283781号公报中公开的、具备二极管的半导体装置，在n型的半导体衬底的一个主表面的一侧形成有正极，而在另一主表面的一侧形成有负极。正极为p型扩散区域，负极由n型超高浓度杂质层和n型高浓度杂质层构成。以包围该正极的方式形成有保护环。在负极中与保护环对置的区域形成有负极侧p型扩散区域。
在这样的半导体装置的、正极电极与负极电极之间被施加了正向的电压时二极管成为导通状态。这时，在半导体衬底的内部(漂移层(drift layer))中蓄积许多载流子。即，从p型扩散区域向漂移层注入空穴(holes)，从n型高浓度杂质层等向漂移层注入电子。另一方面，在正极电极与负极电极之间被施加反向的电压时二极管成为截止状态。这时，蓄积在漂移层的载流子中，电子从负极电极排出，空穴从正极电极排出。
在该截止状态中，由于在负极侧形成有p型扩散区域，所以负极侧的n型区域的体积减少。因此，能够缓冲处于截止状态时的正极的外周端部上的电流集中。即，在处于截止状态时的保护环附近的区域上的电流集中得到缓冲，该区域中的抗破坏量提高。
但是，在日本特开2009-283781号公报的半导体装置中，在处于导通状态时二极管的主要区域(被夹在正极与负极之间的漂移层)中流动的正向电流有可能会减少。由此，在处于导通状态时蓄积在漂移层的载流子密度减少，从而原本应该在二极管中流动的电流量有可能会减少。
发明内容
本发明鉴于以上的问题而构思。其目的在于提供一种半导体装置，以在不招致二极管中流动的正向电压下降或上升的情况下，提高将二极管从导通状态切换到截止状态的恢复动作时的、保护环等的边缘端接(edge termination)附近的抗破坏量。
本发明的一个方面涉及的半导体装置，具备半导体衬底、第一导电型的第一区域、第二导电型的第二区域、第一导电型的第三区域、和第二导电型的第四区域。半导体衬底具有互相对置的第一主表面和第二主表面，且具有互相相邻的二极管有源区域和边缘端接区域。第一区域在二极管有源区域中形成在半导体衬底内。第二区域形成在半导体衬底的第一主表面，以在二极管有源区域中与第一区域一起构成二极管。第三区域在边缘端接区域中形成在半导体衬底内。第四区域是在边缘端接区域中成为在半导体衬底的第一主表面形成的边缘端接的区域。上述第一区域和第三区域，共有与第四区域构成pn结的第一导电型的漂移区域。上述第一区域和第三区域，共有第一导电型的第五区域，该第一导电型的第五区域位于第二主表面，且其第一导电型杂质的浓度高于漂移区域。第三区域的漂移区域中的每单位体积的晶体缺陷的数量多于第一区域的漂移区域中的每单位体积的晶体缺陷的数量，以使上述第三区域中的漂移区域的载流子寿命短于第一区域中的漂移区域的载流子寿命。
本发明的另一方面涉及的半导体装置，具备半导体衬底、第一导电型的第一区域、第二导电型的第二区域、第一导电型的第三区域、和第二导电型的第四区域。半导体衬底具有互相对置的第一主表面和第二主表面，且具有互相相邻的二极管有源区域和边缘端接区域。第一区域在二极管有源区域中形成在半导体衬底内。第二区域形成在半导体衬底的第一主表面，以在二极管有源区域中与第一区域一起构成二极管。第三区域在边缘端接区域中形成在半导体衬底内。第四区域是边缘端接区域中成为在半导体衬底的第一主表面形成的边缘端接的区域。上述第一区域和第三区域共有与第四区域构成pn结的第一导电型的漂移区域。上述第一区域具有第一导电型杂质的浓度高于漂移区域的第一导电型的第五区域。在上述边缘端接区域中在第二主表面形成有漂移区域。在上述二极管有源区域中在第二主表面形成有第五区域。
本发明的又一方面涉及的半导体装置，具备半导体衬底、第一导电型的第一区域、第二导电型的第二区域、第一导电型的第三区域、和第二导电型的第四区域。半导体衬底具有互相对置的第一主表面和第二主表面，且具有互相相邻的二极管有源区域和边缘端接区域。第一区域形成在二极管有源区域中半导体衬底内。第二区域形成在半导体衬底的第一主表面，以在二极管有源区域中与第一区域一起构成二极管。第三区域在边缘端接区域中形成在半导体衬底内。第四区域是在边缘端接区域中成为在半导体衬底的第一主表面形成的边缘端接的区域。上述第一区域和第三区域共有与第四区域构成pn结的第一导电型的漂移区域。上述第一区域具有第一导电型杂质的浓度高于漂移区域的第一导电型的第五区域。具备：第二导电型的第一逆导电型区域，以与第五区域相邻的方式形成在上述二极管有源区域的第二主表面中，以及第二导电型的第二逆导电型区域，形成在边缘端接区域的第二主表面。上述第一区域和第三区域共有第一导电型的第六区域，该第一导电型的第六区域的第一导电型杂质的浓度低于第五区域且高于漂移区域。上述第六区域在二极管有源区域中位于第五区域及第一逆导电型区域与漂移区域之间，且在边缘端接区域中位于第二逆导电型区域与漂移区域之间。位于上述第五区域的正上方的第六区域的区域和位于第一逆导电型区域的正上方的第六区域的区域具有不同的第一导电型杂质的浓度。
依据本发明的一个方面涉及的半导体装置，能够确保流过二极管的有源区域的电流的量，并能抑制边缘端接区域和二极管有源区域的交界部中电流密度的增加，而且抑制该交界部中的温度上升导致的热破坏。即提高该交界部中的抗破坏量。
依据本发明的另一方面及又一方面涉及的半导体装置，除了上述的效果以外，减少正电压降(VF)，且能抑制恢复时的振荡。
本发明的上述以及其它目的、特征、局面及优点，通过以下参照附图说明的本发明相关的详细说明，当会更加清晰。
附图说明
图1是本实施方式1的半导体装置的平面图中的简要图。
图2是本实施方式1的第一实施例的半导体装置的简要剖视图。
图3是表示在对图2的半导体装置施加正向电压时的载流子的动态的简要剖视图。
图4是表示在对图2的半导体装置施加反向电压时的载流子的动态的简要剖视图。
图5是表示在对作为图2的比较例的半导体装置施加正向电压时的载流子的动态的简要剖视图。
图6是表示在对作为图2的比较例的半导体装置施加反向电压时的载流子的动态的简要剖视图。
图7是本实施方式1的第二实施例的半导体装置的简要剖视图。
图8是表示在对图7的半导体装置施加正向电压时的载流子的动态的简要剖视图。
图9是表示在对图7的半导体装置施加反向电压时的载流子的动态的简要剖视图。
图10是一例表示图7的半导体装置中的、额定电流密度下的VF及浪涌电压Vsurge的各电压与p型区域的宽度Wp在相加n+层和p型区域的宽度WC中所占的比例之间的关系的图表。
图11是一例表示在图7中p型区域的宽度Wp在相加n+层和p型区域的宽度WC中所占的比例为0％时的二极管的恢复特性的图表。
图12是表示一例在图7中p型区域的宽度Wp在相加n+层和p型区域的宽度WC中所占的比例为10％时的二极管的恢复特性的图表。
图13是表示一例在图7中p型区域的宽度Wp在相加n+层和p型区域的宽度WC中所占的比例为20％时的二极管的恢复特性的图表。
图14是表示一例在图7中p型区域的宽度Wp在相加n+层和p型区域的宽度WC中所占的比例为50％时的二极管的恢复特性的图表。
图15是本实施方式1的第三实施例的半导体装置的简要剖视图。
图16是表示在对图15的半导体装置施加正向电压时的载流子的动态的简要剖视图。
图17是表示在对图15的半导体装置施加反向电压时的载流子的动态的简要剖视图。
图18是表示用于测量恢复特性的模拟的电路的图。
图19是表示一例图18中的现有例的二极管中的、恢复特性的波形的模拟的图表。
图20是表示比较例的半导体装置的模型内部中的、模拟恢复时的电流密度分布的结果的简要剖视图。
图21是表示本实施方式1的半导体装置的模型内部中的、模拟恢复时的温度分布的结果的简要剖视图。
图22是表示比较例的半导体装置的模型内部中的、模拟恢复时的电流密度分布的结果的简要剖视图。
图23是表示本实施方式1的半导体装置的模型内部中的、模拟恢复时的温度分布的结果的简要剖视图。
图24是表示导通状态时的、从图20的点C向深度方向延伸的区域中的电子的浓度的图表。
图25是表示导通状态时的、从图20的点C向深度方向延伸的区域中的空穴的浓度的图表。
图26是表示导通状态时的、从图20的点B向深度方向延伸的区域中的电子的浓度的图表。
图27是表示导通状态时的、从图20的点B向深度方向延伸的区域中的空穴的浓度的图表。
图28是表示恢复时的、从图20的点B向深度方向延伸的区域中的电子的浓度的图表。
图29是表示恢复时的、从图20的点B向深度方向延伸的区域中的空穴的浓度的图表。
图30是表示边缘端接区域的载流子寿命与半导体装置的最高温度之间的关系的图表。
图31是一例表示现有例及实施例的二极管中的、恢复时的振荡特性的波形的模拟的图表。
图32是比较现有例及实施例的二极管的、VF-EREC权衡(trade-off)特性的图表。
图33是本实施方式2的第一实施例的半导体装置的简要剖视图。
图34是本实施方式2的第二实施例的半导体装置的简要剖视图。
图35是本实施方式2的第三实施例的半导体装置的简要剖视图。
图36是本实施方式3的第一实施例的半导体装置的简要剖视图。
图37是本实施方式3的第二实施例的半导体装置的简要剖视图。
图38是本实施方式3的第三实施例的半导体装置的简要剖视图。
图39是本实施方式3的第四实施例的半导体装置的简要剖视图。
图40是本实施方式3的第五实施例的半导体装置的简要剖视图。
图41是本实施方式3的第六实施例的半导体装置的简要剖视图。
图42是本实施方式4的第一实施例的半导体装置的简要剖视图。
图43是本实施方式4的第二实施例的半导体装置的简要剖视图。
图44是本实施方式4的第三实施例的半导体装置的简要剖视图。
图45是本实施方式4的第四实施例的半导体装置的简要剖视图。
图46是本实施方式4的第五实施例的半导体装置的简要剖视图。
图47是本实施方式4的第六实施例的半导体装置的简要剖视图。
具体实施方式
以下，根据附图，对本发明的实施方式进行说明。
(实施方式1)
参照图1，本实施方式的半导体装置(二极管)具备二极管有源区域和边缘端接区域。边缘端接区域在平面图中包围二极管有源区域。
图2是沿着图1的II-II线的剖视图。参照图2，本实施方式的第一实施例的半导体装置具有半导体衬底1。半导体衬底1例如由硅的单晶体构成，具有互相对置的第一主表面和第二主表面，且具有上述二极管有源区域和边缘端接区域。
二极管有源区域通过接合n型(第一导电型)的区域(第一区域)和p型(第二导电型)的区域(第二区域)，构成pn结二极管。具体而言，作为n型的区域，具有n-漂移层10(漂移区域)、n+层2(第五区域)、和n型层3(第六区域)。n-漂移层10形成在半导体衬底1内，且是构成半导体衬底1的主要部分的区域。n+层2从半导体衬底1的第二主表面(下侧的主表面)形成到既定的深度。n型层3形成在n+层2之上，更具体地说以位于n-漂移层10和n+层2之间的方式形成。
通过形成n+层2，减少与负极电极29的接触电阻的值。此外通过在n-漂移层10与n+层2之间形成n型层3，能够使n型层3作为n-漂移层10和n+层2的缓冲层起作用。
此外半导体衬底1具有p型区域4作为p型的区域(第二区域)。p型区域4从半导体衬底1的第一主表面(上侧的主表面)形成到例如1.0～10.0μm的深度。
n型层3的杂质浓度的峰值高于n-漂移层10的杂质浓度的峰值。此外n+层2的杂质浓度的峰值高于n型层3的杂质浓度的峰值。
例如n-漂移层10的浓度为1×1012～1×1015cm-3，n型层3的峰浓度为1×1016～1×1017cm-3。此外峰浓度是指该区域中的最大浓度。此外n+层2的表面浓度(n+层2与负极电极29的界面上的杂质浓度)为1×1018～1×1020cm-3，p型区域4中的p型杂质的表面浓度为1×1016～1×1018cm-3。n型层3的深度为20.0～30.0μm，n+层2的深度为0.5～5.0μm。
构成半导体衬底1的各区域具有上述的杂质浓度，从而能够使二极管有源区域作为pn结二极管起作用。
边缘端接区域形成有n型的区域(第三区域)和p型的区域(第四区域)。具体而言，具有n-漂移层10、n+层2、n型层3、和n+区域11作为n型的区域。这些配置与二极管有源区域中的配置相同。此外作为p型的区域(第四区域)，具有p型区域5。p型区域5是成为作为边缘端接的保护环的区域。
边缘端接区域是为了抑制半导体装置的耐压的下降而配置的区域。具体而言，在使二极管有源区域处于截止状态时，通过在边缘端接区域中的n-漂移层10的内部形成沿着图1的左右方向延伸的耗尽层，提高该半导体装置的耐压。
为了达成上述那样的边缘端接区域的功能，优选使边缘端接区域的p型区域5中的、p型的杂质浓度为例如1×1016～1×1018cm-3。但是对于边缘端接区域的n-漂移层10、n+层2、n型层3而言，优选使杂质浓度分布与各二极管有源区域的n-漂移层10、n+层2、n型层3相同。即，例如n-漂移层10共有二极管有源区域和边缘端接区域的n型区域。对于n+层2、n型层3也同样，共有二极管有源区域和边缘端接区域的n型区域。
图2的半导体装置中，边缘端接区域的n-漂移层10中的载流子寿命τGR短于二极管有源区域的n-漂移层10中的载流子寿命τcell。在此n-漂移层10的载流子寿命是指载流子(电子或空穴)进入n-漂移层的内部之后消灭为止的时间。
具体而言，边缘端接区域的构成n-漂移层10的晶体的、每单位体积的晶体缺陷的数量，多于二极管有源区域的构成n-漂移层10的晶体的、每单位体积的晶体缺陷的数量。为了作成这样的结构，仅对边缘端接区域的n-漂移层10照射粒子束。
作为该粒子束，可以采用例如电子束、质子及氦等。这时使用例如用不锈钢等来加工的掩模，使粒子束仅照射边缘端接区域，而不照射二极管有源区域。
由此，仅在边缘端接区域的n-漂移层10发生晶体缺陷。该晶体缺陷成为侵入到边缘端接区域的n-漂移层10的电子和空穴的再结合中心。因而边缘端接区域的n-漂移层10中的载流子寿命τGR短于二极管有源区域的n-漂移层10中的载流子寿命τcell。
在此优选使边缘端接区域的n-漂移层10中的载流子寿命τGR的平均值为1.0μsec以下。这时，优选使二极管有源区域的n-漂移层10中的载流子寿命τcell的平均值超过1.0μsec。
在半导体衬底1的第一主表面上形成有正极电极20。正极电极20由例如铝类的金属材料构成，形成在作为正极的p型区域4、5之上。在被夹持在邻接的正极电极20的区域，形成有氧化膜24、25、26。氧化膜24为例如硅的氧化膜，氧化膜25优选为例如向硅酸盐玻璃掺杂了杂质的氧化膜。氧化膜26由与氧化膜24相同的材质构成，但优选形成为比氧化膜24薄。此外以覆盖正极电极20和氧化膜25的方式形成钝化膜27、28。钝化膜27由硅氧化膜或硅氮化膜构成，钝化膜28优选为例如聚酰亚胺的树脂类的膜。
在半导体衬底1的第二主表面上(作为负极的n+层2上)，形成有负极电极29。负极电极29由例如铝类的金属材料构成，但是也可以为例如金的薄膜和铝的薄膜的多层结构。
接着对本半导体装置的作用效果进行说明。
参照图3，在本半导体装置的正极电极20与负极电极29之间正向施加高电压的导通状态下，许多的载流子蓄积到二极管有源区域的n-漂移层10。也就是说，空穴从p型区域4朝着n-漂移层10注入，并且电子从n型层3朝着n-漂移层10注入。从p型区域4向n-漂移层10注入的一部分空穴，朝着边缘端接区域的n-漂移层10。从边缘端接区域的n型层3向n-漂移层10注入的一部分电子，朝向二极管有源区域的n-漂移层10。因此，在被正向施加的状态下，有电流流过二极管有源区域。
在此边缘端接区域中，与二极管有源区域相比n-漂移层10的晶体缺陷多且载流子寿命短。因此，进入边缘端接区域的n-漂移层10的电子和空穴，比进入二极管有源区域的n-漂移层10的电子和空穴更加迅速地再结合并消灭。
参照图4，在本半导体装置的正极电极20与负极电极29之间被反向施加高电压时，二极管从上述的导通状态变为截止状态。这样则蓄积在n-漂移层10的载流子之中，电子从负极电极29排出，空穴从正极电极20排出。
但是，在导通状态中进入边缘端接区域的n-漂移层10的大多载流子被消灭。因此，在被切换到截止状态时从边缘端接区域的n-漂移层10流入二极管有源区域的负极电极29和正极电极20中流动的载流子的量减少。对此，列举边缘端接区域的n-漂移层10的载流子寿命没有变短的普通的半导体装置作为比较例加以说明。
与图2～图4的半导体装置相比，图5及图6的半导体装置仅在边缘端接区域的n-漂移层10的载流子寿命没有变短这一点上不同。除此以外的结构全部与图2～图4的半导体装置相同。
参照图5，在本半导体装置的正极电极20与负极电极29之间正向施加高电压的导通状态下，许多载流子蓄积到二极管有源区域的n-漂移层10。图5的半导体装置的、进入边缘端接区域的n-漂移层10的载流子比图2～图4的半导体装置的、进入边缘端接区域的n-漂移层10的电子和空穴更容易蓄积。
参照图6，若从上述的导通状态切换到截止状态，则蓄积在边缘端接区域的n-漂移层10的许多载流子，朝向二极管有源区域流动。因该许多载流子的流动，而二极管有源区域和边缘端接区域的交界部中电流密度增加。这样特别是在图6中的用圆形虚线包围的区域(正极的外周端部)中电流集中。其结果，有可能因该区域中温度上升而出现热破坏。
但是本实施例的半导体装置，如图4所示，当进行了从导通状态切换到截止状态的恢复动作时，蓄积在边缘端接区域的n-漂移层10的载流子的量较少。因此从边缘端接区域流向二极管有源区域的载流子的量较少。因此，能够抑制边缘端接区域和二极管有源区域的交界部中的电流密度的增加和温度上升造成的热破坏。其结果，在二极管有源区域恢复时，能够扩大该二极管安全动作的安全动作区域(SOA：Safety Operating Area)。
另一方面，在二极管有源区域中，不会抑制电流密度的增加，而能够流过正常量的电流。这是因为在二极管有源区域的n-漂移层10中不进行缩短载流子寿命的处理的缘故。也就是说，在导通状态中从n型层3和p型区域4进入n-漂移层10的载流子，通过施加在二极管有源区域的电压，以体现正常的整流作用的方式进行动作。
通过以上构成，依据半导体装置，能够确保流过二极管的有源区域的电流的量，并能抑制边缘端接区域与二极管有源区域的交界部上的电流密度增加，而且抑制该交界部上的温度上升导致的热破坏。即提高二极管的恢复动作时的抗破坏量。
接着，就本实施方式涉及的、不同于图2～图4的半导体装置的第二实施例的半导体装置进行说明。
参照图7，本实施方式的第二实施例的半导体装置相对于第一实施例的半导体装置而言，在负极的结构上不同。具体而言，n+层2(第五区域)及n型层3(第六区域)仅在二极管有源区域形成。此外n+层2与p型的区域即p型区域14(第二导电型的逆导电型区域)，在平面图中以相邻的方式交互排列。此外边缘端接区域的第二主表面由n-漂移层10形成。
n型层3的表面浓度为1×1016～1×1017cm-3。此外n+层2的表面浓度为1×1019～1×1020cm-3，p型区域14中的、p型的杂质浓度为1×1017～1×1019cm-3。n型层3的深度为1.5～3.0μm，n+层2及p型区域14的深度为0.2～1.0μm。除此以外的各区域中的杂质浓度与图2的半导体装置相同。
此外，在图7的半导体装置中，没有进行如图2～图4的半导体装置那样的、缩短边缘端接区域的n-漂移层10的载流子寿命的措施。但是在图7的半导体装置中进行上述措施也可。
第二实施例的构成除了上述以外与第一实施例大致相同。因此，在图7中对于与第一实施例相同的要素标注相同的标号，并且不再重复其说明。
接着一边与上述的图5和图6进行比较，一边说明本半导体装置的作用效果。
参照图8，在本半导体装置的正极电极20与负极电极29之间正向施加了高电压的导通状态下，许多载流子蓄积到二极管有源区域的n-漂移层10。也就是说，空穴从p型区域4朝向n-漂移层10注入，并且电子从n型层3朝向n-漂移层10注入。从p型区域4注入到n-漂移层10的一部分空穴，朝向边缘端接区域的n-漂移层10。从边缘端接区域的n型层3注入到n-漂移层10的一部分电子，朝向二极管有源区域的n-漂移层10。因此，在被正向施加的状态下，有电流流过二极管有源区域。
在此在边缘端接区域的第二主表面侧，例如杂质浓度比n型层3和n+层2低的n-漂移层10与负极电极29连接。因此，与例如在边缘端接区域的第二主表面侧配置了n型层3等的图5相比，从n-漂移层10的负极电极29侧向正极电极20侧移动的电子的量减少。因此，从边缘端接区域的负极电极29侧流向二极管有源区域的正极电极20侧的电子的量减少。
参照图9，若对本半导体装置的正极电极20与负极电极29之间反向施加高电压，则二极管从上述的导通状态变为截止状态。这时，蓄积在n-漂移层10的载流子中，电子从负极电极29排出，空穴从正极电极20排出。
但是与图6相比，往返边缘端接区域与二极管有源区域的交界部的载流子的量减少。这是因为在导通状态中从边缘端接区域的负极电极29侧流向二极管有源区域的正极电极20侧的电子的量减少的情况。
因此，与图5和图6的半导体装置相比，能够抑制在边缘端接区域与二极管有源区域的交界部中的电流密度的增加和温度上升造成的热破坏。即提高二极管的恢复动作时的抗破坏量。此外，在将二极管有源区域从导通状态切换到截止状态的恢复时，能够扩大该二极管安全动作的安全动作区域(SOA：Safety Operating Area)。
另一方面，在二极管有源区域的负极，形成有几乎不注入电子的p型区域14。但是与p层并排地，形成能注入许多电子的n+层2。因此，在导通状态及截止状态中对流入二极管有源区域的n-漂移层10的电流的量几乎没有影响。因此在二极管有源区域中，能够确保正常的二极管的功能。
此外，作为本实施例的二极管有源区域的负极，具备n+层2和p型区域14。因此，减少正电压降(VF)，并抑制恢复时的振荡。下面对此进行详细说明。
再次参照图7，在本实施例的二极管结构中，在恢复现象时从p型区域14注入空穴，从而负极侧的空穴浓度高于例如图5的比较例的二极管结构的情况下的负极侧的空穴浓度。
其结果，与比较例相比，在本实施方式中负极侧的电场得到缓冲，因此能抑制从主接合即p型区域4和n-漂移层10的接合部向负极侧的耗尽层的延伸。由此，能抑制恢复时的振荡现象，所以提高二极管的SOA承受量。
如此在图7的二极管在恢复现象时因来自p型区域4的空穴注入而引起电场缓冲(抑制耗尽层延伸)，从而能够应对振荡，因此能够减小n-漂移层10的厚度t3，改善恢复损耗EREC和VF的权衡特性。用以下的数学式，对此进行说明。
导通状态下的n-漂移层10的电阻R一般表示为：
Figure BSA00000511746100141
在此t为漂移层的厚度(＝t3)，D为扩散系数，τ为漂移层中的载流子寿命。即t增大时，R增大，其结果二极管的VF增加。其结果，VF和EREC的权衡特性向劣化的方向偏移。即通过减小t，能够改善VF-EREC权衡特性。
为了减小二极管的恢复时的电压VAK的峰值即浪涌电压Vsurge和VF，二极管有源区域的面积中所占的p型区域14的面积的比例(p型区域14的面积Wp在相加n+层2和p型区域14的区域的面积Wc中所占的比例)成为重要的参数。
主要参照图10～图14，为了探讨VF及浪涌电压Vsurge的各电压与图7～图9中的宽度的比Wp/Wc的相关(图10)，进行各种比Wp/Wc之下的与恢复特性波形(电流IA及电压VAK各自在恢复时的时间变化)的模拟(例如图11～图14)。
该结果，在宽度Wp为宽度Wc的20％以上的情况下，也就是说相对于n+层2及p型区域14(图7～图9)的总面积而言p型区域14的面积所占的比例在20％以上的情况下，抑制恢复时的振荡，从而浪涌电压Vsurge被显著抑制，直至额定电压的3300V以下为止。
此外在宽度Wp超过宽度Wc的95％时，VF急增，从而能对二极管的动作产生阻碍。换言之，通过使宽度Wp为宽度Wc的95％以下，也就是说相对于n+层2及p型区域14的总面积而言使p型区域14的面积所占的比例为95％以下，能显著抑制VF。
由此，通过满足以下的公式(2)，一边抑制恢复时的振荡，一边保障二极管的良好的动作。
20％≤Wp/Wc≤95％      ...(2)
通过满足这样的公式(2)，且减薄厚度t3，能减少VF，且抑制恢复时的振荡。
由以上构成，第二实施例的半导体装置除了第一实施例的半导体装置的效果以外，得到能减少VF，且能够抑制恢复时的振荡的效果。
接着，就本实施方式涉及的、不同于图7～图9的半导体装置的第三实施例的半导体装置进行说明。
参照图15，相对于第二实施例的半导体装置而言，本实施方式的第三实施例的半导体装置在负极的结构上不同。具体而言，在边缘端接区域中，具有p型的区域即p型层14(第二导电型的第二逆导电型区域)和n型的区域即n型层3。也就是说，构成为二极管有源区域的p型区域14(第二导电型的第一逆导电型区域)及n型层3各自延伸到边缘端接区域。
边缘端接区域的p型层14及n型层3中的杂质浓度和深度分别与图7的半导体装置的p型区域14和n型层3中的杂质浓度和深度相同。
第三实施例的构成除了上述以外与第二实施例大致相同。因此，图15中对于与第二实施例相同的要素标注相同的标号，并且不重复其说明。
接着，一边与上述的图5和图6进行比较，一边说明本半导体装置的作用效果。
参照图16，在对本半导体装置的正极电极20与负极电极29之间正向施加高电压的导通状态下，与上述的第一及第二实施例的半导体装置同样地，有电流流过二极管有源区域。
在此在边缘端接区域的第二主表面侧，例如电子的浓度比n型层3和n+层2低的p型层14与负极电极29连接。边缘端接区域的p型层14，在本半导体装置的导通状态中，为了抑制电子从负极电极29流入n-漂移层10的目的而形成。因此，从边缘端接区域的负极电极29侧流向二极管有源区域的正极电极20侧的电子的量减少。
参照图17，若对本半导体装置的正极电极20与负极电极29之间反向施加高电压，则二极管从上述的导通状态变为截止状态。这时，蓄积在n-漂移层10的载流子中，电子从负极电极29排出，空穴从正极电极20排出。但是与图9同样地，往返边缘端接区域与二极管有源区域的交界部的载流子的量减少。
因此，对于本实施例的半导体装置而言，也与第二实施例的半导体装置同样地，能够抑制边缘端接区域与二极管有源区域的交界部中的电流密度的增加和温度上升造成的热破坏。此外，在将二极管有源区域从导通状态切换到截止状态的恢复时，能够扩大该二极管安全动作的安全动作区域(SOA：Safety Operating Area)。
此外本实施例的半导体装置的、二极管有源区域的负极的结构与第二实施例的半导体装置相同。因此，在二极管有源区域中能够确保普通的二极管的功能。
此外，作为本实施例的二极管有源区域的负极，具备n+层2和p型区域14。因此，与第二实施例的半导体装置同样地，减少正电压降(VF)，且能抑制恢复时的振荡。
通过以上构成，第三实施例的半导体装置带来与第二实施例的半导体装置同样的效果。
而且在本实施例中，在边缘端接区域形成n型层3。因此在图17的恢复时，能抑制耗尽层从正极侧向负极侧扩展并到达p型层14的情况。因而，能够抑制因耗尽层到达p型层14而半导体装置的耐压降低的情况。
接着对证实以上描述的各实施例的半导体装置的动作的模拟的结果进行说明。
参照图18，对于包含例如图5和图6所示的、以往采用的额定3300V等级的二极管的电路进行了模拟。该电路具有：二极管DD；IGBT(绝缘栅双极型晶体管：Insulated Gate Bipolar Transistor)的晶体管TR；线圈LM、LAK、LCE；电阻RL、RAK、RCE、RG；电源Vcc、VG；以及电流源ION。线圈LM与寄生电感对应，电阻RG与IGBT的栅极电阻对应，电源VG与IGBT的栅极电压对应。此外线圈LAK、LCE与用于结合实测结果和模拟结果的布线阻抗对应。此外电阻RL、RAK、RCE与用于结合实测结果和模拟结果的布线关联电阻对应。以下，对该模拟的结果进行说明。
参照图19，进行了包含以往采用的二极管的电路中的恢复特性波形，也就是说恢复时的电压VMK及电流密度JA的时间变化的模拟。图中，电压VAK1及电流密度JA1与二极管DD(参照图18)对应。
此外，在该模拟中，将二极管有源区域的宽度(例如图2中的左右方向的宽度)及边缘端接区域的宽度的各宽度定为2800μm。此外恢复特性的评价中的模拟条件定为如下：Vcc为1000V；JA为96.0A/cm2；恢复发生前的半导体装置的内部的温度为398K。
在图19中用点A来表示的、约5.6×10-6秒的时刻，半导体装置的内部温度上升至770～800K左右，从而得知发生热破坏。
图20仅示出例如图2、图7、图15等的本实施方式的半导体装置中，二极管有源区域与边缘端接区域的交界部附近的p型区域4、5及氧化膜24。模拟了比较例及各实施例的半导体装置的、恢复时的内部的电流分布。其结果，得知尤其在比较例的半导体装置的内部中图20的点B附近(二极管有源区域与边缘端接区域的交界部的附近)，电流值和温度成为最大。具体而言，在图20的点B附近中，电流密度上升到1.0×105A/cm2附近，如图22所示，点B的温度上升到900K附近。因此有可能在点B的附近中发生热破坏。
另一方面，在本实施例的半导体装置中，几乎不能看到上述的电流密度和温度的上升。具体而言，点B上的电流密度成为1.0×101.575A/cm2～1.0×102.515A/cm2左右，点B上的温度成为400K左右。此外在半导体衬底1的内部中电流密度进一步降低，成为1.0×100.6288A/cm2～1.0×10-0.3144A/cm2左右。此外在图20及图22中，阴影线越是浓厚的区域，其电流密度就越高，此外在图21及图23中，阴影线越是浓厚的区域，其温度就越高。
以下的图24～图25示出导通状态时(图19的5.0×10-6秒的时刻)的、从图20的点C向深度方向(图的下方)延伸的区域中的载流子浓度。即图24～图25的横轴的深度0μm是表示点C，深度100μm是表示从点C向图20的下方相距100μm的部位。
另一方面，图26～图27示出导通状态时(图19的5.0×10-6秒的时刻)的、从图20的点B向深度方向(图的下方)延伸的区域中的载流子浓度。此外图28～图29示出恢复时(图19的点A的时刻)的、从图20的点B向深度方向(图的下方)延伸的区域中的载流子浓度。
参照图24～图25，在现有结构(图5)、第一实施例(图2)、第二实施例(图7)、第三实施例(图15)的任一种半导体装置中，二极管有源区域中载流子浓度都几乎没有变化。
因此在点C及其正下方、也就是说从边缘端接区域分离的二极管有源区域中，在现有例和本实施例的任意半导体装置中导通状态时载流子浓度都没有变化。即本实施例的半导体装置的二极管的VF与现有例的半导体装置的二极管的VF几乎没有差异。
参照图26～图27，与现有结构相比，在点B及其正下方的任意区域中，各实施例的载流子浓度都有所减少。在图28～图29中也成为同样的结果。
由此可知，不仅在导通状态时而且在恢复时，在二极管有源区域与边缘端接区域的交界部的附近中，通过本实施例的各构成，能够抑制电流的集中。即，通过减少往返二极管有源区域和边缘端接区域的载流子的数量，能够抑制电流值。其结果，能够抑制在该交界部的附近因温度上升而导致的热破坏。
图30的横轴表示例如图2的半导体装置的边缘端接区域的载流子寿命τGR，图30的纵轴表示该半导体装置的恢复时的最高温度。由图30可知，通过缩短τGR，能够抑制半导体装置的热破坏。
参照图31，关于本实施例及比较例，进行了与图19同样的恢复时的电压VAK及电流密度JA的时间变化、及振荡特性的模拟。这时的模拟条件定为如下：Vcc为1600V；JA为9.6A/cm2；恢复发生前的半导体装置的内部的温度为298K。此外线圈LM定为2.0μH。依据本实施方式的第二实施例及第三实施例，可知JA反转的恢复时的VAK及JA的振荡得到抑制。为了在以往使用的二极管的构造中抑制振荡，需要增大厚度T3。因此使该二极管的VF与EREC的权衡特性恶化。
参照图32，与现有结构的半导体装置相比，本实施方式的第三实施例的半导体装置整体上减少VF和EREC的值。由此可知，与现有结构的半导体装置相比，本实施例的半导体装置改善了VF和EREC的权衡特性。
由以上的图24～图32，证实本实施方式的半导体装置的特性得到提高。
(实施方式2)
与实施方式1的半导体装置相比，本实施方式的半导体装置在正极的结构上不同。以下，对本实施方式进行说明。
参照图33，在本实施方式的第一实施例的半导体装置中的二极管有源区域的正极侧，形成有p型扩散层8、n型扩散层17、沟槽结构22、和p+扩散层9。
n型扩散层17与p型区域4、5同样，是形成在n-漂移层10的第一主表面侧的n型的区域。p型扩散层8是形成在n型扩散层17的第一主表面侧的p型的区域。p型扩散层8及n型扩散层17也在边缘端接区域的n+区域11的下侧形成。沟槽结构22具有从半导体衬底1的第一主表面贯通p型扩散层8及n型扩散层17的沟槽。沟槽结构22包括沿着其沟槽的内壁而形成的材料绝缘膜22B和埋入其沟槽内的材料电极22A。
p型扩散层8中，例如表面浓度为1×1016～1×1018cm-3，深度为1～4μm。n型扩散层17中的杂质的峰浓度为n-漂移层10的杂质浓度以上，且为p型扩散层8的杂质浓度的峰值以下。
在此材料电极22A的电位优选与沟槽结构22的正上方的正极电极20的电位相等。这样，使用埋入到半导体衬底1的内部的材料电极22A，能够向正极电极20施加所希望的电压。
图33的半导体装置的结构除了上述以外与图15(实施方式1的第三实施例)的半导体装置大致相同。因此，图33中对于与图15相同的单元标注相同的标号，不再重复其说明。
接着对本半导体装置的作用效果进行说明。
本实施方式的半导体装置也发挥与实施方式1的各实施例中的半导体装置同样的效果。除此以外，在本实施方式中，配置了作为疑似的场板结构起作用的沟槽结构22。因此，在对二极管有源区域施加了反向电压时，耗尽层的延伸从一对沟槽结构22之间的p型扩散层8与n型扩散层17的接合部起得到促进。因此，能够保持最大截断电压VRRM。
此外，例如现有的二极管及实施方式1的二极管，通过以载流子寿命为参数，控制恢复损耗EREC与VF的权衡特性。与之相对，依据本实施方式，通过调整p型扩散层8的浓度来控制该权衡特性，并扩大能控制该权衡特性的范围，而且能够通过废除载流子寿命调整工序来简化晶片工艺。
而且通过n型扩散层17，能够控制在导通状态时从p型扩散层8注入的空穴的量。
此外，将与图33同样具有沟槽结构22等的构成，与实施方式1的第一及第二实施例组合，也发挥同样的效果。
接着，对本实施方式的不同于图33的半导体装置的第二实施例的半导体装置进行说明。
参照图34，本实施方式的第二实施例的半导体装置相对于图33的第一实施例的半导体装置而言，在二极管有源区域的负极的结构上不同。具体而言，n+层2及p型层14之上的n层包括：位于n+层2(第五区域)的正上方的n型区域的n’层15；以及位于p型层14(第一逆导电型区域)的正上方的n型区域的n型层3。n’层15在图34中表示为n’。
n’层15和n型层3的n型杂质的浓度不同。具体而言，n型层3中的杂质的峰浓度与图33的n型层3中的杂质的峰浓度相同。与之相对，n’层15中的杂质的峰浓度高于n型层3中的杂质的峰浓度。具体而言，n’层15的峰浓度为1×1017～1×1018cm-3。
图34的半导体装置的结构除了上述以外与图33的半导体装置大致相同。因此，在图33中对于与图15相同的要素标注相同的标号，并且不再重复其说明。
接着对本半导体装置的作用效果进行说明。
本实施方式的半导体装置也发挥与实施方式1的各实施例和实施方式2的第一实施例中的半导体装置同样的效果。除此以外，在本实施方式中，n+层2上的n’层15的杂质浓度高于p型层14上的n型层3的杂质浓度。这样，在二极管处于导通状态之际，成为与在n’层15与n型层3之间施加反向电压的情况同样的状态。因此，能够降低二极管的VF。
此外，即便将图34所示的具有n’层15的结构与实施方式1的图7所示的第二实施例组合，负极结构也与实施方式1的第三实施例不同，但发挥同样的效果。在图35中示出在实施方式1的第二实施例上组合图34的结构的半导体装置的例，作为本实施方式的第三实施例。
本发明的实施方式2仅在以上描述的各方面上与本发明的实施方式1不同。也就是说，关于本发明的实施方式2，没有上述的结构和条件、步骤和效果等，全部按照本发明的实施方式1。
(实施方式3)
本实施方式的半导体装置与实施方式1及2的半导体装置相比，在边缘端接的结构成上不同。以下，对本实施方式进行说明。
参照图36～图41，本实施方式的第一～第六实施例的半导体装置，具备与各图15、图2、图7、图33、图34及图35的本实施方式的1及2个各实施例的半导体装置大体同样的例。但是在本实施方式的第一～第六实施例的半导体装置中的边缘端接区域的正极侧，形成有作为边缘端接的p型区域5，该p型区域5在半导体衬底1的第一主表面上形成有多个，且它们互相隔开间隔地形成。将这样形成有互相隔开间隔地配置多个的边缘端接(保护环)的区域，称为多个浮动环区域(multiple floating limiting ring region)。
在图36～图41中，p型区域5各自形成3个。但是p型区域5的形成数量，可以是按照该半导体装置保持的耐压而变化的任意数量。此外各p型区域5中的p型杂质的表面浓度和从各p型区域5的半导体衬底1的第一主表面起的深度，也对应于该半导体装置的耐压而变化。也就是说，p型区域5中的p型杂质的表面浓度和深度也可以与p型区域4中的p型杂质的表面浓度和深度相同，但不同也可。但是p型区域5中的p型的杂质浓度(表面浓度)优选为1×1016～1×1019cm-3的范围内，p型区域5的深度优选为2.0～9.0nm的范围内的深度。
图36～图41中的各p型区域5的、关于沿着第一主表面的方向的宽度，和邻接的p型区域5的、关于沿着第一主表面的方向的间隔，也根据各半导体装置所保持的耐压和各p型区域5的数量、各p型区域5的杂质浓度和深度而分别具有最佳的值。因而在该半导体装置的耐压等的各条件下，使本实施方式中的p型区域5的宽度成为例如与实施方式1的p型区域5大致相同的宽度也可。
图36～图41的半导体装置的结构除了上述以外分别与图15、图2、图7、图33、图34及图35(各实施方式1的第三、第一、第二实施例、实施方式2的第一、第二、第三实施例)的半导体装置大致相同。因此，在图36～图41中对于与图15、图2、图7、图33、图34及图35相同的要素标注相同的标号，并且不再重复其说明。
作为保护环的p型区域5，如本实施方式所示作为多个浮动限制环区域具有多个(例如3个)并排的结构也可。在这种情况下，也与实施方式1及2所示的各半导体装置同样，能够得到不降低二极管有源区域中的正向电流，而提高恢复时的破坏耐压并且抑制恢复时的振荡的效果。此外在本实施方式中，也与实施方式1及2所示的各半导体装置同样，能够得到扩大恢复时的SOA的效果。
本发明的实施方式3仅在以上描述的各方面上与本发明的实施方式1及2不同。也就是说，本发明的实施方式3中，没有上述的结构和条件、步骤和效果等，全部都按照本发明的实施方式1及2。
(实施方式4)
与实施方式3的半导体装置相比，本实施方式的半导体装置在边缘端接的结构上不同。以下，对本实施方式进行说明。
参照图42～图47，本实施方式的第一～第六实施例的半导体装置具备分别与图36～图41的本实施方式3的各实施例的半导体装置大致相同的例。但是在本实施方式的第一～第六实施例的半导体装置中的边缘端接区域的正极侧，形成有作为保护环的p型区域30，该p型区域30遍及半导体衬底1的第一主表面上的宽范围地形成。p型区域30的一部分进入二极管有源区域，并且形成为与p型区域4互相接触。更具体地说，与p型区域4相比，p型区域30形成为相对于第一主表面而言围绕更深的区域，并且与p型区域4的下面互相接触。因而p型区域30优选形成为比p型区域4深。
p型区域30中的p型杂质浓度(表面浓度)优选为1×1015cm-3以上1×1017cm-3以下，且低于p型区域4中的p型杂质的浓度(表面浓度)。本实施方式中的作为边缘端接的p型区域30形成作为所谓的降低表面电场区域(resurfregion)。
图42～图47中的p型区域30的、关于沿着第一主表面的方向的宽度(相对于第一主表面的面积而言形成有p型区域30的区域的比例)，具有各自与各半导体装置所保持的耐压对应的最佳的值。因而在该半导体装置的耐压等的各条件下，使本实施方式中的p型区域5的宽度，例如与图42～图47中的氧化膜24的平面图中的宽度大致相同也可。
图42～图47的半导体装置的结构，除了上述以外与图36～图41所示的实施方式3的半导体装置大致相同。因此，在本实施方式中对于与实施方式1～3相同的要素标注相同的标号，并且不再重复其说明。
本实施方式中，也与实施方式3同样地，能够得到不降低二极管有源区域中的正向电流，而提高恢复时的破坏耐压并且抑制恢复时的振荡的效果。此外在本实施方式中，耗尽层从作为所谓的降低表面电场区域的p型区域30和n-漂移层10的接合部分，向p型区域30和n-漂移层10的内部延伸。该耗尽层沿着图的纵向延伸，如果p型区域30大致完全被耗尽化，则p型区域30的表面中的电场(表面电场)得到缓冲。通过该表面电场的缓冲，在本实施方式中，能够进一步可靠地抑制恢复时的p型区域30附近的振荡。此外在本实施方式中，也与实施方式1及2所示的各半导体装置同样地，能够得到扩大恢复时的SOA的效果。
本发明的实施方式4仅在以上描述的各方面上，与本发明的实施方式3不同。也就是说，本发明的实施方式4中，没有上述的结构和条件、步骤和效果等，全部都按照本发明的实施方式1～3。
在本实施方式中，半导体衬底1定为由硅的单晶体构成。但是作为半导体衬底1，在采用例如SIC、GaN、GaAs、蓝宝石等的其它半导体材料的情况下，发挥与上述本实施方式同样的效果。
虽然详细说明并示出了本发明，但这些仅是示例，并不限定与此，而且清楚理解到发明的范围由附加的权利要求来解释。

Claims (1)

1.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面和第二主表面，且具有互相相邻的二极管有源区域和边缘端接区域；
第一导电型的第一区域，在所述二极管有源区域中形成在所述半导体衬底内；
第二导电型的第二区域，在所述二极管有源区域中以与所述第一区域一起构成二极管的方式形成在所述半导体衬底的所述第一主表面；
第一导电型的第三区域，在所述边缘端接区域中形成在所述半导体衬底内；以及
第二导电型的第四区域，在所述边缘端接区域中成为形成在所述半导体衬底的所述第一主表面的边缘端接，
所述第一区域和所述第三区域共有第一导电型的漂移区域，该第一导电型的漂移区域与所述第四区域构成pn结，
所述第一区域和所述第三区域共有第一导电型的第五区域，该第一导电型的第五区域位于所述第二主表面，且第一导电型杂质的浓度高于所述漂移区域，
所述第三区域的所述漂移区域中的每单位体积的晶体缺陷的数量多于所述第一区域的所述漂移区域中的每单位体积的晶体缺陷的数量，以使所述第三区域中的所述漂移区域的载流子寿命短于所述第一区域中的所述漂移区域的载流子寿命。
2．如权利要求1所述的半导体装置，其中所述边缘端接区域中的所述载流子寿命的平均值为1.0μsec以下。
3．如权利要求1所述的半导体装置，其中所述第一区域和所述第三区域共有第一导电型的第六区域，该第一导电型的第六区域位于所述漂移区域与所述第五区域之间，且其第一导电型杂质的浓度低于所述第五区域，而高于所述漂移区域。
4．如权利要求1所述的半导体装置，其中所述第四区域具有在所述第一主表面中互相隔着间隔形成的多个第二导电型区域。
5．如权利要求1所述的半导体装置，其中所述第四区域形成为与所述第二区域接触。
6．如权利要求5所述的半导体装置，其中所述第四区域中的第二导电型杂质的浓度低于所述第二区域中的第二导电型杂质的浓度。
7．一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面和第二主表面，且具有互相相邻的二极管有源区域和边缘端接区域；
第一导电型的第一区域，在所述二极管有源区域中形成在所述半导体衬底内；
第二导电型的第二区域，在所述二极管有源区域中以与所述第一区域一起构成二极管的方式形成在所述半导体衬底的所述第一主表面；
第一导电型的第三区域，在所述边缘端接区域中形成在所述半导体衬底内；以及
第二导电型的第四区域，在所述边缘端接区域中成为形成在所述半导体衬底的所述第一主表面的边缘端接，
所述第一区域和所述第三区域共有第一导电型的漂移区域，该第一导电型的漂移区域与所述第四区域构成pn结，
所述第一区域具有第一导电型的第五区域，该第一导电型的第五区域的第一导电型杂质的浓度高于所述漂移区域，
在所述边缘端接区域中在所述第二主表面形成有所述漂移区域，在所述二极管有源区域中在所述第二主表面形成有所述第五区域，以使所述第五区域仅在所述二极管有源区域形成。
8．如权利要求7所述的半导体装置，其中还包括第二导电型的逆导电型区域，该第二导电型的逆导电型区域形成为在所述二极管有源区域的所述第二主表面中与所述第五区域相邻，
所述第一区域具有第一导电型的第六区域，该第一导电型的第六区域位于所述第五区域及所述逆导电型区域与所述漂移区域之间，且其第一导电型杂质的浓度低于所述第五区域，而高于所述漂移区域。
9．如权利要求8所述的半导体装置，其中位于所述第五区域的正上方的所述第六区域的区域和位于所述逆导电型区域的正上方的所述第六区域的区域具有不同的第一导电型杂质的浓度。
10．如权利要求8所述的半导体装置，所述逆导电型区域的面积相对于所述第二主表面中的所述二极管有源区域的总面积所占的比例为20％以上95％以下。
11．一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面，且具有互相相邻的二极管有源区域和边缘端接区域；
第一导电型的第一区域，在所述二极管有源区域中形成在所述半导体衬底内；
第二导电型的第二区域，形成在所述半导体衬底的所述第一主表面，以在所述二极管有源区域中与所述第一区域一起构成二极管；
第一导电型的第三区域，在所述边缘端接区域中形成在所述半导体衬底内；以及
第二导电型的第四区域，在所述边缘端接区域中成为形成在所述半导体衬底的所述第一主表面的边缘端接，
所述第一区域和所述第三区域共有与所述第四区域构成pn结的第一导电型的漂移区域，
所述第一区域具有其第一导电型杂质的浓度高于所述漂移区域的第五区域，而且具有
第二导电型的第一逆导电型区域，在所述二极管有源区域的所述第二主表面中以与所述第五区域相邻的方式形成，和
第二导电型的第二逆导电型区域，形成在所述边缘端接区域的所述第二主表面，
所述第一区域和所述第三区域共有第一导电型的第六区域，该第一导电型的第六区域的第一导电型杂质的浓度低于所述第五区域，且高于所述漂移区域，
所述第六区域在所述二极管有源区域中位于所述第五区域及所述第一逆导电型区域与所述漂移区域之间，且在所述边缘端接区域中位于所述第二逆导电型区域与所述漂移区域之间，
位于所述第五区域的正上方的所述第六区域的区域和位于所述第一逆导电型区域的正上方的所述第六区域的区域具有不同的第一导电型杂质的浓度。
12．如权利要求11所述的半导体装置，其中所述第一逆导电型区域的面积相对于所述第二主表面中的所述二极管有源区域的总面积所占的比例为20％以上95％以下。
CN201110150632.2A 2010-05-26 2011-05-26 半导体装置 Active CN102280493B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310646732.3A CN103633148B (zh) 2010-05-26 2011-05-26 半导体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010-120180 2010-05-26
JP2010120180 2010-05-26
JP2011-021828 2011-02-03
JP2011021828A JP5925991B2 (ja) 2010-05-26 2011-02-03 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310646732.3A Division CN103633148B (zh) 2010-05-26 2011-05-26 半导体装置

Publications (2)

Publication Number Publication Date
CN102280493A CN102280493A (zh) 2011-12-14
CN102280493B true CN102280493B (zh) 2014-02-05

Family

ID=44924873

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310646732.3A Active CN103633148B (zh) 2010-05-26 2011-05-26 半导体装置
CN201110150632.2A Active CN102280493B (zh) 2010-05-26 2011-05-26 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310646732.3A Active CN103633148B (zh) 2010-05-26 2011-05-26 半导体装置

Country Status (6)

Country Link
US (1) US8686469B2 (zh)
JP (1) JP5925991B2 (zh)
KR (2) KR101298677B1 (zh)
CN (2) CN103633148B (zh)
DE (1) DE102011076243B4 (zh)
TW (1) TWI437690B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102687277B (zh) 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
CN104205334B (zh) 2012-03-05 2017-09-01 三菱电机株式会社 半导体装置
CN104221156B (zh) 2012-04-13 2017-03-01 三菱电机株式会社 二极管
CN104685613B (zh) 2012-10-02 2017-08-04 三菱电机株式会社 半导体装置、半导体装置的制造方法
WO2014156849A1 (ja) * 2013-03-25 2014-10-02 富士電機株式会社 半導体装置
US9257511B2 (en) * 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
JP6108451B2 (ja) * 2013-04-05 2017-04-05 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
CN103208531B (zh) * 2013-04-07 2015-07-15 株洲南车时代电气股份有限公司 一种快恢复二极管frd芯片及其制作方法
US9455355B2 (en) * 2013-07-08 2016-09-27 Mitsubishi Electric Corporation Semiconductor device
TWI614898B (zh) * 2013-12-06 2018-02-11 達爾國際股份有限公司 終止區結構及其製造方法
DE112014006289B4 (de) 2014-01-29 2020-12-24 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung
US9941269B2 (en) * 2014-01-29 2018-04-10 Mitsubishi Electric Corporation Power semiconductor device including well extension region and field-limiting rings
JP6190740B2 (ja) * 2014-03-11 2017-08-30 新電元工業株式会社 半導体装置及び半導体装置の製造方法
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
DE102014212455A1 (de) * 2014-06-27 2015-12-31 Robert Bosch Gmbh Diode mit einem plattenförmigen Halbleiterelement
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
JP2016100455A (ja) * 2014-11-21 2016-05-30 三菱電機株式会社 半導体装置及びその製造方法
KR101970087B1 (ko) 2015-01-27 2019-04-17 미쓰비시덴키 가부시키가이샤 반도체 장치
CN107251234B (zh) * 2015-02-09 2020-10-09 三菱电机株式会社 半导体装置
US9576791B2 (en) * 2015-06-01 2017-02-21 GM Global Technology Operations LLC Semiconductor devices including semiconductor structures and methods of fabricating the same
JP6611532B2 (ja) * 2015-09-17 2019-11-27 ローム株式会社 半導体装置および半導体装置の製造方法
CN108431962B (zh) 2015-12-28 2021-05-18 三菱电机株式会社 半导体装置、半导体装置的制造方法
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
JP6820738B2 (ja) 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP6854654B2 (ja) 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP6815285B2 (ja) 2017-06-26 2021-01-20 株式会社東芝 半導体装置
US10361276B1 (en) * 2018-03-17 2019-07-23 Littelfuse, Inc. Embedded field plate field effect transistor
JP6558462B2 (ja) * 2018-03-22 2019-08-14 三菱電機株式会社 半導体装置
JP7052476B2 (ja) * 2018-03-27 2022-04-12 三菱電機株式会社 半導体装置
JP7030637B2 (ja) * 2018-07-23 2022-03-07 三菱電機株式会社 半導体装置の製造方法
JP6964566B2 (ja) 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
JP7233256B2 (ja) * 2019-03-12 2023-03-06 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP2022073497A (ja) 2020-11-02 2022-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
DE102021000610A1 (de) * 2021-02-08 2022-08-11 3-5 Power Electronics GmbH Stapelförmige III-V-Halbleiterdiode
CN113451137A (zh) * 2021-06-29 2021-09-28 深圳铨力半导体有限公司 晶体管制造方法、设备、计算机可读存储介质与程序产品
DE102022124385A1 (de) 2022-09-22 2024-03-28 Infineon Technologies Ag Feldeffekttransistor mit randabschlussbereich

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JPH0936388A (ja) * 1995-07-20 1997-02-07 Mitsubishi Electric Corp 半導体装置
JP3444081B2 (ja) * 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
US7259440B2 (en) * 2004-03-30 2007-08-21 Ixys Corporation Fast switching diode with low leakage current
JP2006210667A (ja) 2005-01-28 2006-08-10 Mitsubishi Electric Corp 半導体装置
DE102005053487B4 (de) 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
DE102006025958B3 (de) 2006-06-02 2007-10-11 Infineon Technologies Ag Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
JP4857948B2 (ja) * 2006-06-26 2012-01-18 株式会社デンソー 半導体装置の製造方法
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP4743447B2 (ja) 2008-05-23 2011-08-10 三菱電機株式会社 半導体装置
JP5003598B2 (ja) * 2008-06-05 2012-08-15 富士電機株式会社 半導体装置
JP5381420B2 (ja) * 2008-07-22 2014-01-08 富士電機株式会社 半導体装置
JP2010283132A (ja) 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体装置
CN102422416B (zh) 2009-09-07 2014-05-14 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置

Also Published As

Publication number Publication date
JP2012009811A (ja) 2012-01-12
TWI437690B (zh) 2014-05-11
KR101298677B1 (ko) 2013-08-21
CN103633148B (zh) 2017-12-08
CN102280493A (zh) 2011-12-14
KR20130083867A (ko) 2013-07-23
TW201208039A (en) 2012-02-16
CN103633148A (zh) 2014-03-12
KR101384246B1 (ko) 2014-04-11
DE102011076243A1 (de) 2011-12-01
US20110291223A1 (en) 2011-12-01
US8686469B2 (en) 2014-04-01
JP5925991B2 (ja) 2016-05-25
KR20110129817A (ko) 2011-12-02
DE102011076243B4 (de) 2015-08-27

Similar Documents

Publication Publication Date Title
CN102280493B (zh) 半导体装置
US9601485B2 (en) Reverse-conducting IGBT with buffer layer and separation layer for reducing snapback
US10784256B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9887191B2 (en) Semiconductor device
JP5940235B1 (ja) 半導体装置
JP6598909B2 (ja) 半導体装置
US20110254056A1 (en) Semiconductor device having transistor and rectifier
US20170018548A1 (en) Semiconductor Device with a Switchable and a Non-Switchable Diode Region
CN106783851A (zh) 集成肖特基二极管的SiCJFET器件及其制作方法
US20220190114A1 (en) Vertical mosfet having trench gate structure containing silicon carbide
JPWO2015177910A1 (ja) 半導体装置
US11183601B2 (en) Semiconductor device with carrier lifetime control
JP2019195007A (ja) 半導体装置およびその製造方法
JP2019161079A (ja) 炭化珪素半導体装置および炭化珪素半導体回路装置
JP2007027440A (ja) 半導体装置
CN109075211B (zh) 半导体装置
CN111066148A (zh) 半导体装置
KR101477358B1 (ko) 반도체 소자 및 그 제조 방법
US11710734B2 (en) Cascode-connected JFET-MOSFET semiconductor device
WO2022085151A1 (ja) 半導体装置
JP4229042B2 (ja) 絶縁ゲート型バイポーラトランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant