JP2015056560A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015056560A JP2015056560A JP2013189798A JP2013189798A JP2015056560A JP 2015056560 A JP2015056560 A JP 2015056560A JP 2013189798 A JP2013189798 A JP 2013189798A JP 2013189798 A JP2013189798 A JP 2013189798A JP 2015056560 A JP2015056560 A JP 2015056560A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- electrode
- semiconductor
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 186
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims description 13
- 239000010410 layer Substances 0.000 description 140
- 238000002347 injection Methods 0.000 description 15
- 239000007924 injection Substances 0.000 description 15
- 239000000969 carrier Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum ions Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Abstract
【課題】低オン抵抗の半導体装置を提供する。【解決手段】実施形態の半導体装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられ、シリコン炭化物を有する第１導電形の第１半導体層と、前記第１半導体層と前記第２電極との間に設けられ、前記第１半導体層よりも不純物濃度が低く、シリコン炭化物を有する第１導電形の第２半導体層と、前記第２半導体層と前記第２電極との間に設けられ、シリコン炭化物を有する第２導電形の第３半導体層と、前記第３半導体層と前記第２電極との間に設けられた複数の絶縁層と、を備える。【選択図】図１
Description
本発明の実施形態は、半導体装置に関する。
インバータ等の電力変換装置に用いられる半導体装置として、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）、ダイオードなどがある。ダイオードは、還流用としてＩＧＢＴと逆並列に接続して用いられる。そのため、この場合のダイオードをＦＷＤ（Free Wheeling Diode）という。電力変換装置の特性改善には、ＭＯＳトランジスタやＩＧＢＴの特性改善と共に、ＦＷＤの特性、例えば、オン抵抗の改善が重要である。
本発明が解決しようとする課題は、低オン抵抗の半導体装置を提供することである。
実施形態の半導体装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられ、シリコン炭化物を有する第１導電形の第１半導体層と、前記第１半導体層と前記第２電極との間に設けられ、前記第１半導体層よりも不純物濃度が低く、シリコン炭化物を有する第１導電形の第２半導体層と、前記第２半導体層と前記第２電極との間に設けられ、シリコン炭化物を有する第２導電形の第３半導体層と、前記第３半導体層と前記第２電極との間に設けられた複数の絶縁層と、を備える。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
図１（ａ）は、実施形態に係る半導体装置の模式的断面図であり、図１（ｂ）は、実施形態に係る半導体装置の模式的平面図である。
図１（ａ）には、図１（ｂ）のＸ−Ｙ線の位置における断面が表されている。
半導体装置１は、高電圧の整流機器に適用するＰｉＮ構造のダイオードである。半導体装置１は、カソード電極１０（第１電極）と、アノード電極１１（第２電極）と、ｎ＋形の半導体層２０（第１半導体層）と、ｎ−形の半導体層２５（第２半導体層）と、ｐ＋形の半導体層３０（第３半導体層）と、複数の絶縁層４０と、を備える。
ここで、ｎ＋、ｎ−形（第１導電形）の不純物元素としては、例えば、Ｐ（リン）、ヒ素（Ａｓ）、Ｎ（窒素）等があげられる。ｐ＋形（第２導電形と）の不純物元素としては、ホウ素（Ｂ）、Ｇａ（ガリウム）、Ａｌ（アルミニウム）等が挙げられる。
半導体装置１においては、カソード電極１０とアノード電極１１との間に、半導体層２０、２５、３０のそれぞれが設けられている。例えば、高濃度の半導体層２０は、カソード電極１０と、低濃度の半導体層２５との間に設けられている。半導体層２５は、半導体層２０と、高濃度の半導体層３０との間に設けられている。半導体層２５の不純物濃度は、半導体層２０の不純物濃度よりも低い。半導体層３０は、半導体層２５とアノード電極１１との間に設けられている。半導体層３０は、半導体層２５にｐ形の不純物元素をイオン注入して形成される。
また、半導体層３０とアノード電極１１との間には、複数の絶縁層４０が設けられている。複数の絶縁層４０のそれぞれは、Ｙ方向において、所定の間隔を隔てて配置されている。つまり、半導体層３０に接するアノード電極１１は、絶縁層４０によって小区間に分離されている。複数の絶縁層４０のそれぞれは、Ｘ方向に延在している。複数の絶縁層４０のＹ方向におけるピッチは、例えば、２μｍである。
また、複数の絶縁層４０のそれぞれの間には、アノード電極１１から延びた延在部１１ａが設けられている。延在部１１ａは、半導体層３０に接している。延在部１１ａは、アノード電極１１の一部である。
半導体装置１においては、半導体層３０の厚さは、半導体層３０内を流れる電子の拡散長と同じか、この拡散長よりも薄くなっている。例えば、半導体層３０の厚さは、１μｍ以下であり、例えば、０．５μｍである。また、オン時には、カソード電極１０よりもアノード電極１１に高い電圧が印加される。
半導体層２０、２５の材料および半導体層３０の材料は、シリコン炭化物（ＳｉＣ）、シリコン（Ｓｉ）等を有する。実施形態では、半導体装置１の作用として、半導体層２０、２５の材料および半導体層３０の材料がシリコン炭化物（ＳｉＣ）である場合の例について説明する。
半導体層２０の不純物濃度は、例えば、１×１０１８〜１×１０１９（atoms/cm３）である。半導体層２５の不純物濃度は、例えば、１×１０１５（atoms/cm３）である。半導体層３０の不純物濃度は、例えば、１×１０１８〜１×１０１９（atoms/cm３）である。
図２は、参考例１に係る半導体装置の模式的断面図である。
参考例に係る半導体装置１００においては、半導体装置１から絶縁層４０が取り除かれてる。つまり、参考例に係る半導体装置１００においては、半導体層２０は、カソード電極１０と半導体層２５との間に設けられている。半導体層２５は、半導体層２０と半導体層３０との間に設けられている。半導体層３０は、半導体層２５とアノード電極１１との間に設けられている。そして、半導体装置１００には、絶縁層４０が設けられていない。
半導体層２０、２５、３０の材料がシリコン炭化物である場合には、ｐｎ接合部５０の位置を、半導体材がシリコンである場合に比べて深く形成することができない。これは、シリコン炭化物中の不純物元素の拡散係数がシリコン中の不純物元素の拡散係数に比べて小さいからである。従って、半導体材料としてシリコン炭化物を選択した場合、ｐｎ接合部５０の位置は、半導体層２５の表層の浅い位置に形成される。
従って、ｐ＋形の半導体層３０の厚さが薄くなる（例えば、１μｍ以下）。これにより、半導体装置１００がオン状態における正孔の注入効率（半導体層３０から半導体層２５への正孔（ｈ）の注入効率）が向上しなくなる。つまり、半導体装置１００では、カソード・アノード間を流れる電流は、主に電子（ｅ）による電流になる。また、正孔（ｈ）の注入効率が向上しないことから半導体層２５内では、導電変調が起こり難く、半導体装置１００のオン抵抗を下げることが難しくなる。
また、ＰｉＮダイオードの別の作用を以下に説明する。
図３は、参考例２に係る半導体装置の模式的断面図である。
図３には、一般的なＰｉＮ構造のダイオード１０１（半導体装置１０１）が示されている。
図３は、参考例２に係る半導体装置の模式的断面図である。
図３には、一般的なＰｉＮ構造のダイオード１０１（半導体装置１０１）が示されている。
ダイオード１０１は、高濃度のｎ形の半導体層２０、低濃度のｎ形の半導体層（ｎ形半導体ｉ層２５）、および高濃度のｐ形の半導体層３０を有している。このダイオード１０１に逆バイアスを印加すると、低濃度の半導体層２５が空乏化する。なお、逆バイアスとは、アノード電極１１よりもカソード電極１０のほうが電位が高くなる電圧印加である。例えば、ダイオード１０１は、半導体層として４Ｈ型のＳｉＣを用いることとし、破壊電界強度を２ＭＶ／ｃｍとすれば、半導体層２５の厚みが５０μｍの時に、理想的な平行平板構造の素子で１０ｋＶの逆バイアスまで耐える耐性を有する。
順バイアス状態では、高濃度の半導体層３０から半導体層２５へ正孔が注入され、高濃度の半導体層２０から半導体層２５へ電子が注入され、半導体層２５が低抵抗化することで順方向の電位降下を小さくすることができる。なお、順バイアスとは、カソード電極１０よりもアノード電極１１のほうが電位が高くなる電圧印加である。
ここで、半導体層２５のドーピング濃度が非常に小さい状態を考えると、順バイアス状態ではＮｎ（電子濃度）＝Ｎｐ（正孔濃度）と見なせる。順バイアス状態で半導体層２５の抵抗を下げるためには、キャリア濃度Ｎｐ（Ｎｎ）を大きくすることが必要になる。
一方で、半導体層３０と半導体層２５の界面では、半導体層２５へ正孔が半導体層３０から注入するために全電流に占める正孔電流の割合が十分大きくならなければならず、電子電流の成分を下げなければならない。
また、一方で、順バイアス時に半導体層２５へ過剰に正孔を注入すると、スイッチング時にキャリアの排出時間増や電流波形の急峻化など、リカバリ特性が悪化する場合がある。従って、ＰｉＮ構造のダイオードにおいては、高濃度のＰ形アノード層３０（半導体層３０）から低濃度の半導体層２５への正孔の注入効率を調整する手段が必要になる。
半導体層３０と半導体層２５との接合部の半導体層３０の側では、アクセプタのドーピング濃度は電子濃度に比べて十分高く低注入条件が成り立つと考えられる。従って、十分厚い半導体層３０に注入された電子濃度分布は、拡散長Ｌｎを用いてｅｘｐ（−ｚ／Ｌｎ）に比例する形をとる。ここで、「−ｚ」の絶対値は、接合からアノード側に向かう距離である。よって、電子電流密度はＪｎ＝ｑｎ０／Ｌｎのように表される。ここで、ｎ０は、半導体層３０と半導体層２５とのｐｎ接合部５０の半導体層３０側の電子濃度である。半導体層３０の厚みＷｐが電子の拡散長よりも薄く、オーム性電極のように電子濃度がｚ＝Ｗｐでゼロとなってしまう構造では、Ｊｎ＝ｑｎ０／Ｗｐとなる。
従って、例えば、半導体層３０の厚みを調整することで、正孔の注入効率を調整することができる。これは、シリコン半導体ではアノードの形成において、例えばボロン（Ｂ）などのｐ形不純物の拡散時間や拡散温度を調整し拡散深さを変えることで広範囲に調整可能である。すなわち、シリコン半導体を用いたダイオードでは容易に正孔の注入効率を調整することができる。
しかし、シリコン炭化物（ＳｉＣ）では不純物の拡散定数が極めて低く、ｐｎ接合部の深さを拡散工程で調整することができない。現在、ＳｉＣにおける不純物導入手段は実質的にイオン注入かエピタキシャル成長に限られている。エピタキシャル成長ではｐｎ接合深さは、成長時間で制御可能であるが、非常に高価なプロセスとなってしまう。
一方、イオン注入では接合深さは不純物イオンの注入エネルギーで決定される。現在普及している数百ｋＶの加速電圧を持つイオン注入装置では、アクセプタとなるアルミニウムイオンのＳｉＣへの注入深さは１μｍ以下（例えば、数百ｎｍの範囲）に留まる。従って、イオン注入でアノードを形成したＳｉＣのＰｉＮダイオードでは接合の深さは非常に浅く、半導体層３０と半導体層２５とのｐｎ接合部５０を横切る電子電流密度が大きく、半導体層２５への正孔注入が少なくなり、オン抵抗を下げられないという問題がある。
これに対して、実施形態の半導体装置１の作用効果を以下に説明する。実施形態によれば、ＳｉＣにおいてイオン注入によって形成した浅いｐ＋形アノード層（半導体層３０）において、広範囲に正孔の注入効率を調整することができる。
図４は、実施形態に係る半導体装置の作用効果を現す模式的断面図である。
半導体装置１においては、カソード・アノード間に流れるキャリアは、延在部１１ａの直下の半導体層３０内を通過するキャリア（電子（ｅ１）、正孔（ｈ１））と、絶縁層４０の直下の半導体層３０内を通過する（電子（ｅ２）、正孔（ｈ２））と、に分けることができる。
まず、延在部１１ａの直下の半導体層３０内を通過するキャリア（電子（ｅ１）、正孔（ｈ１））の作用は、参考例１に係る半導体装置１００のキャリア（電子（ｅ）、正孔（ｈ））の作用と同じである。ここで、半導体層３０の厚さは、１μｍ以下である。
しかし、カソード側から注入され、絶縁層４０の直下の半導体層３０に到達した電子（ｅ２）は、絶縁層４０と半導体層３０の界面における少数キャリアの表面再結合速度が延在部１１ａと半導体層３０の界面における少数キャリアの表面再結合速度よりもはるかに小さくなるため、絶縁層４０の下では、Ｚ方向の電子密度の勾配が小さくなり半導体層３０と半導体層２５のｐｎ接合部５０を横切る電子電流が小さくなる。
このため、絶縁層４０の直下では、半導体層２５への正孔（ｈ２）の注入効率が向上する。
ここで、アノード電極１１と半導体層３０との間に、複数の絶縁層４０が設けられた分、複数の絶縁層４０が抵抗層となって、アノード・カソード間のオン抵抗が上昇するとも考えられる。しかし、正孔（ｈ２）の半導体層２５への注入によって、注入された部分の半導体層２５においては、導電変調が起きる。これにより、正孔（ｈ２）が注入された半導体層２５の部分は、低抵抗な層となり、オン抵抗増大が抑制される。
また、半導体装置１の半導体は、ＳｉＣを有するので、Ｓｉを有するダイオードに比べて耐圧が高くなる。
このように、薄い半導体層３０上に延在部１１ａを間引いて設置することにより正孔の注入効率を調整できる。この間引きの間隔は半導体素子内で容易に変更し調整することができる。つまり、半導体素子の特性を、Ｘ−Ｙ平面内で二次元的に調整することが容易に可能になる。その例を以下に説明する。
図５は、実施形態に係る半導体装置の変形例の模式的断面図である。
図５に示す半導体装置２においては、ダイオードの素子中心部で延在部１１ａの間引きを実施し正孔の注入効率を高め低抵抗化を図っている。また、半導体装置２においては、カソード電極１０の側からアノード電極１１の側のＺ方向に対して交差する方向（例えば、Ｘ方向もしくはＹ方向）において、複数の絶縁層４０のそれぞれの幅が変化している。
例えば、図５においては、一例として、Ｙ方向において、ダイオードの素子中心部から素子周辺部に向かうにつれ、延在部１１ａが徐々に半導体層３０に、所謂、“べた付け”になるように、間引き間隔を調整して正孔の注入効率が徐々に下がるようにしている。なお、符号６０は、接合終端構造領域である。
このような構造であれば、半導体装置１の効果を維持しつつ、逆回復時においては、高抵抗の半導体層２５に注入された正孔がダイオードの周辺に集中して雪崩降伏を起こし破壊に至る現象が抑制される。
なお、Ｐ形アノード層である半導体層３０の厚みが電子の拡散長と同程度以下であるときに、アノード電極１１との界面における少数キャリアの再結合により、半導体層３０から低濃度の半導体層２５への少数キャリアの注入効率を下げることができる。すなわち、実施形態の目的である半導体層２５への正孔の注入効率の調整が可能になる。
一方、逆バイアス時に、ＳｉＣの耐電界強度特性を発揮するためには、半導体層３０と半導体層２５との接合部５０近傍の電界強度がＳｉＣの破壊電界強度に到達しても、半導体層３０が空乏化しないように設計する必要がある。破壊電界強度は、例えば、３（ＭＶ／ｃｍ）程度なので、逆バイアス時に半導体層３０中でイオン化するアクセプタの面密度は１×１０１３（個／ｃｍ２）程度になる。
従って、典型的な半導体層３０のドーピング濃度として、３×１０１８（atoms／cm３）とすれば、逆バイアス時に空乏化する半導体層３０の厚みは、０．３μｍとなる。半導体層３０の厚みは、この空乏化する厚みよりも十分大きい範囲で且つ拡散長よりも薄い範囲で設定され、典型的には１μｍ以下の厚みに設定するのがよい。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２、１００、１０１ 半導体装置
１０ カソード電極
１１ アノード電極
１１ａ 延在部（アノード電極）
２０ 半導体層
２５ 半導体層
３０ 半導体層
３０ａ 第１領域
３０ｂ 第２領域
４０ 絶縁層
５０ ｐｎ接合部
６０ 接合終端構造領域
１０ カソード電極
１１ アノード電極
１１ａ 延在部（アノード電極）
２０ 半導体層
２５ 半導体層
３０ 半導体層
３０ａ 第１領域
３０ｂ 第２領域
４０ 絶縁層
５０ ｐｎ接合部
６０ 接合終端構造領域
Claims (5)
- 第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられ、シリコン炭化物を有する第１導電形の第１半導体層と、
前記第１半導体層と前記第２電極との間に設けられ、前記第１半導体層よりも不純物濃度が低く、シリコン炭化物を有する第１導電形の第２半導体層と、
前記第２半導体層と前記第２電極との間に設けられ、シリコン炭化物を有する第２導電形の第３半導体層と、
前記第３半導体層と前記第２電極との間に設けられた複数の絶縁層と、
を備えた半導体装置。 - 前記第３半導体層の厚さは、前記第３半導体層内を流れる電子の拡散長と同じか、前記拡散長よりも薄い請求項１に記載の半導体装置。
- 前記第３半導体層の厚さは、１μｍ以下である請求項１または２に記載の半導体装置。
- 前記複数の絶縁層のそれぞれの間に、前記第２電極が延在し、延在した前記第２電極が前記第３半導体層に接している請求項１〜３のいずれか１つに記載の半導体装置。
- 前記第１電極の側から前記第２電極の側の方向に対して交差する方向において、
前記複数の絶縁層のそれぞれの幅が変化している請求項１〜４のいずれか１つに記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013189798A JP2015056560A (ja) | 2013-09-12 | 2013-09-12 | 半導体装置 |
| CN201410063274.5A CN104465792A (zh) | 2013-09-12 | 2014-02-25 | 半导体装置 |
| US14/201,695 US20150069413A1 (en) | 2013-09-12 | 2014-03-07 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013189798A JP2015056560A (ja) | 2013-09-12 | 2013-09-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015056560A true JP2015056560A (ja) | 2015-03-23 |
Family
ID=52624676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013189798A Pending JP2015056560A (ja) | 2013-09-12 | 2013-09-12 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20150069413A1 (ja) |
| JP (1) | JP2015056560A (ja) |
| CN (1) | CN104465792A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015226815A1 (de) | 2015-12-29 | 2017-06-29 | Paul Hartmann Ag | Inkontinenzwegwerfwindel |
| JP7126361B2 (ja) * | 2018-03-08 | 2022-08-26 | 三菱電機株式会社 | 半導体装置、電力変換装置、及び、半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012089822A (ja) * | 2010-09-21 | 2012-05-10 | Toshiba Corp | 半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5061972A (en) * | 1988-12-14 | 1991-10-29 | Cree Research, Inc. | Fast recovery high temperature rectifying diode formed in silicon carbide |
| US4982260A (en) * | 1989-10-02 | 1991-01-01 | General Electric Company | Power rectifier with trenches |
| US5753938A (en) * | 1996-08-08 | 1998-05-19 | North Carolina State University | Static-induction transistors having heterojunction gates and methods of forming same |
| JP2007013058A (ja) * | 2005-07-04 | 2007-01-18 | Toshiba Corp | 半導体装置 |
| JP5558392B2 (ja) * | 2011-03-10 | 2014-07-23 | 株式会社東芝 | 半導体装置とその製造方法 |
| WO2013042406A1 (ja) * | 2011-09-21 | 2013-03-28 | 三菱電機株式会社 | 電力用半導体装置 |
| CN102354540B (zh) * | 2011-10-19 | 2013-08-14 | 西安电子科技大学 | I层钒掺杂的pin型核电池及其制作方法 |
-
2013
- 2013-09-12 JP JP2013189798A patent/JP2015056560A/ja active Pending
-
2014
- 2014-02-25 CN CN201410063274.5A patent/CN104465792A/zh active Pending
- 2014-03-07 US US14/201,695 patent/US20150069413A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012089822A (ja) * | 2010-09-21 | 2012-05-10 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150069413A1 (en) | 2015-03-12 |
| CN104465792A (zh) | 2015-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5787853B2 (ja) | 電力用半導体装置 | |
| JP6666224B2 (ja) | 半導体装置 | |
| JP6649183B2 (ja) | 半導体装置 | |
| JP6222702B2 (ja) | 半導体装置 | |
| JP2015109341A (ja) | 半導体装置 | |
| JP6736531B2 (ja) | 半導体装置 | |
| US10304969B2 (en) | Semiconductor device | |
| JP2019016804A (ja) | 半導体装置 | |
| US9224844B2 (en) | Semiconductor device | |
| JPWO2016129041A1 (ja) | 半導体装置 | |
| US10141455B2 (en) | Semiconductor device | |
| JP2013182905A (ja) | 半導体装置 | |
| JP6799515B2 (ja) | 半導体装置 | |
| US9252212B2 (en) | Power semiconductor device | |
| JP6588774B2 (ja) | 半導体装置 | |
| JP2015056560A (ja) | 半導体装置 | |
| JP2020047683A (ja) | 半導体装置 | |
| JP2016162776A (ja) | 半導体装置 | |
| US9209287B2 (en) | Power semiconductor device | |
| US20150311334A1 (en) | Semiconductor device | |
| US9147757B2 (en) | Power semiconductor device and method for manufacturing the same | |
| JP2020074426A (ja) | 半導体装置 | |
| US9105682B2 (en) | Semiconductor component with improved dynamic behavior | |
| US20150076652A1 (en) | Power semiconductor device | |
| JP2015008328A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160809 |