WO2012077617A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2012077617A1
WO2012077617A1 PCT/JP2011/078022 JP2011078022W WO2012077617A1 WO 2012077617 A1 WO2012077617 A1 WO 2012077617A1 JP 2011078022 W JP2011078022 W JP 2011078022W WO 2012077617 A1 WO2012077617 A1 WO 2012077617A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate electrode
trench
insulating film
protective
region
Prior art date
Application number
PCT/JP2011/078022
Other languages
English (en)
French (fr)
Inventor
泰宏 香川
古川　彰彦
史郎 日野
寛 渡邊
昌之 今泉
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2012547837A priority Critical patent/JP5710644B2/ja
Priority to US13/992,574 priority patent/US9224860B2/en
Priority to CN201180059464.4A priority patent/CN103262248B/zh
Priority to DE112011104322T priority patent/DE112011104322T5/de
Publication of WO2012077617A1 publication Critical patent/WO2012077617A1/ja
Priority to US14/930,373 priority patent/US9614029B2/en
Priority to US15/439,550 priority patent/US9985093B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Definitions

  • the present invention relates to a trench gate type semiconductor device and a manufacturing method thereof.
  • insulated gate semiconductor devices such as IGBTs (Insulated Gate Bipolar Transistors) and MOSFETs (Metal Oxide Semiconductor Semiconductor Field Field Effect Transistors) are widely used as switching elements that control the power supply to motors and other loads.
  • IGBTs Insulated Gate Bipolar Transistors
  • MOSFETs Metal Oxide Semiconductor Semiconductor Field Field Effect Transistors
  • trench gate type MOSFET in which a gate electrode is embedded in a semiconductor layer (for example, Patent Documents 1 and 2 below).
  • Patent Documents 1 and 2 In general, in a trench gate type MOSFET, there is a trade-off relationship between high breakdown voltage and low on-resistance.
  • MOSFETs and IGBTs using wide band gap semiconductors such as silicon carbide (SiC) are attracting attention as next-generation switching elements that can achieve high breakdown voltage and low loss, and a high voltage of about 1 kV or higher. It is considered promising for application in the technical field.
  • a wide band gap semiconductor there are, for example, gallium nitride (GaN) -based material, diamond and the like in addition to SiC.
  • the avalanche electric field strength at the PN junction between the base region and the drift layer is equal to the breakdown electric field strength of the silicon oxide film used for the gate insulating film. For this reason, when a high voltage is applied to the MOSFET, the highest electric field is applied to the gate insulating film at the bottom of the trench in which the gate electrode is embedded, and there is a possibility that the dielectric breakdown of the gate insulating film occurs at that portion.
  • Patent Documents 1 and 2 in an n-channel trench gate MOSFET, a p-type diffusion layer (protective diffusion layer) is formed at the bottom of the trench in the drift layer for the purpose of protecting the gate insulating film at the bottom of the trench of the gate electrode.
  • the protective diffusion layer promotes depletion of the n-type drift layer when the MOSFET is turned off, and functions to alleviate electric field concentration at the bottom of the trench of the gate electrode.
  • the protective diffusion layer is electrically connected to the base region (body region) of the MOSFET to fix the potential of the protective diffusion layer, thereby further reducing the electric field concentration at the bottom of the trench. Yes.
  • Patent Document 1 the trench of the gate electrode is formed in a line shape, a low concentration p-type diffusion layer on the side surface of the longitudinal ends of the trench - extending the (p layer)
  • the protective diffusion layer at the bottom of the trench and the upper base region are electrically connected through the p ⁇ layer.
  • Patent Document 2 the trenches of the gate electrode are formed in a lattice pattern, and the protective diffusion layer at the bottom of the trench and the upper layer of the gate electrode pass through the gate electrode at the intersection of the gate electrode.
  • a contact for connecting the source electrode is provided.
  • the protective diffusion layer is electrically connected to the base region through the contact and the source electrode.
  • the breakdown of the gate insulating film due to the displacement current can be prevented by reducing the resistance value between the protective diffusion layer and the base region.
  • MOSFET of Patent Document 1 p extending in the longitudinal direction of the side surface of the line-shaped trenches - for a protective diffusion layer through a layer and the base region are connected, the center of the protective diffusion layers of the trench bottom The distance from the base area is long. Therefore, the resistance value between the protective diffusion layer and the base region is increased.
  • the trench gate type MOSFET of Patent Document 2 has a configuration in which a contact for connecting the protective diffusion layer and the base region penetrates the gate electrode, the width of the contact is necessarily larger than the width of the trench of the gate electrode. Narrow. Therefore, when the MOSFET cell pitch, that is, the width of the trench of the gate electrode, is reduced in order to increase the current density, the contact must be thinned accordingly, and the resistance value between the protective diffusion layer and the base region is reduced. Becomes larger.
  • the present invention has been made to solve the above-described problems, and prevents the gate insulating film from being destroyed due to a displacement current flowing into the protective diffusion layer at the bottom of the trench of the gate electrode at the time of turn-off. It is an object of the present invention to provide a trench gate type semiconductor device capable of narrowing the width and narrowing the cell pitch and a method of manufacturing the same.
  • a semiconductor device is embedded in the semiconductor layer so as to penetrate the first conductivity type semiconductor layer, a second conductivity type base region formed on the semiconductor layer, and the base region.
  • a gate electrode arranged in a lattice shape in plan view, a gate insulating film formed on the side and bottom surfaces of the gate electrode, and in contact with the gate electrode through the gate insulating film above the base region In at least one section among a plurality of sections divided by the gate electrode, the source region of the first conductivity type formed in the first conductivity type, the source electrode connected to the upper surface of the source region and the base region, the base region
  • An opening formed so as to penetrate, and the semiconductor layer is formed across the bottom of the gate electrode and the bottom of the opening via the gate insulating film.
  • the protective contact for connecting the protective diffusion layer and the source electrode is disposed in at least one section partitioned by the lattice-like gate electrode, the area of the protective contact is equal to that of the section. Can be secured up to Therefore, the resistance of the protective contact can be reduced, and the resistance value between the protective diffusion layer and the base region can be reduced. Therefore, the gate insulating film can be prevented from being destroyed due to the displacement current.
  • the area of the protective contact is not limited by the width of the trench of the gate electrode, the resistance of the protective contact does not increase even if the cell pitch is reduced in order to increase the current density.
  • FIG. 1 and 2 are diagrams showing a configuration of the semiconductor device according to the first embodiment.
  • a trench gate type MOSFET which is a silicon carbide (SiC) semiconductor device is shown.
  • FIG. 1 is a plan view of the MOSFET.
  • FIG. 2A is a cross-sectional view taken along the line AA in FIG. 1, and shows a MOSFET cell formation region (MOSFET cell region).
  • FIG. 2B is a cross-sectional view taken along the line BB in FIG. 1, and includes a contact (protective contact) formation region 20 (protective contact region) connected to the protective diffusion layer. Details of the protective contact region 20 will be described later.
  • the MOSFET of the first embodiment is formed using an epitaxial substrate including an n-type SiC substrate 1 and an n-type SiC epitaxial layer 2 (semiconductor layer) grown thereon.
  • a p-type base region 3 is formed on the epitaxial layer 2, and the n-type region of the epitaxial layer 2 where the base region 3 is not formed becomes the drift layer 2a.
  • a trench 5 in which a gate electrode 7 is embedded is formed in the epitaxial layer 2 in the MOSFET cell region so as to penetrate the base region 3 of the epitaxial layer 2. That is, the bottom of the trench 5 reaches the drift layer 2 a below the base region 3.
  • a gate insulating film 6 is provided on the bottom and side surfaces of the gate electrode 7 (inner surface of the trench 5).
  • An n-type source region 4 is disposed in the vicinity of the gate electrode 7 above the base region 3 so as to be adjacent to the gate electrode 7 through the gate insulating film 6.
  • a p-type protective diffusion layer 13 for preventing the above is formed.
  • An interlayer insulating film 8 is formed on the upper surface of the epitaxial layer 2 so as to cover the gate electrode 7.
  • a contact hole (first contact hole) reaching the source region 4 and the base region 3 is formed in the interlayer insulating film 8, and the source electrode 9 disposed on the interlayer insulating film 8 is connected to the source region through the contact hole. 4 and base region 3.
  • Drain electrode 10 is formed on the lower surface of SiC substrate 1.
  • the gate electrodes 7 are arranged in a lattice shape in plan view (the protective diffusion layer 13 also extends in a lattice shape as with the gate electrode 7).
  • the protective diffusion layer 13 also extends in a lattice shape as with the gate electrode 7.
  • each of the sections (cells) divided by the gate electrode 7 functions as a MOSFET.
  • the interlayer insulating film 8 and the source electrode 9 on the epitaxial layer 2 are not shown (that is, FIG. 1 corresponds to a top view of the epitaxial layer 2).
  • At least one of the sections separated by the gate electrode 7 is a protective contact region 20 for disposing a protective contact 21 that connects the protective diffusion layer 13 and the source electrode 9.
  • a protective contact region 20 for disposing a protective contact 21 that connects the protective diffusion layer 13 and the source electrode 9.
  • the trench 5 reaching the drift layer 2 a below the base region 3 is formed in the entire section partitioned by the gate electrode 7.
  • the trench 5 is a rectangular opening, and the gate electrode 7 is formed on the outer periphery thereof.
  • Interlayer insulating film 8 is formed to cover the upper surface of gate electrode 7 and the side surface facing protective contact region 20.
  • a protective diffusion layer 13 is formed at the bottom of the trench 5 (rectangular opening) in the protective contact region 20 and is connected to the protective diffusion layer 13 at the bottom of the gate electrode 7 of the surrounding MOSFET cell. That is, the protective diffusion layer 13 is continuously formed at the bottom of the trench 5 across the MOSFET cell region and the protective contact region 20. Further, since the protective diffusion layer 13 extends in a lattice shape like the gate electrode 7, the protective diffusion layer 13 in the protective contact region 20 is connected to all the protective diffusion layers 13 of the surrounding MOSFET cells. .
  • the source electrode 9 on the interlayer insulating film 8 also extends into the protective contact region 20.
  • a contact hole (second contact hole) reaching the protective diffusion layer 13 is formed in the interlayer insulating film 8 in the protective contact region 20, and the source electrode 9 passes through the contact hole and the protective diffusion layer 13 in the protective contact region 20.
  • the protective contact 21 shown in FIG. 2B is a part of the source electrode 9 extending in the protective contact region 20.
  • the protective contact 21 and the gate electrode 7 are insulated by an interlayer insulating film 8 that covers the side surface of the gate electrode 7.
  • the protective contact 21 in the protective contact region 20, since the trench 5 is formed in the entire section partitioned by the gate electrode 7, the protective contact 21 is adjacent to the gate electrode 7 through the interlayer insulating film 8. It will be. According to this configuration, since the area of the protective contact 21 is maximized, the resistance of the protective contact 21 can be reduced.
  • At least one of the sections defined by the grid-like gate electrode 7 is provided with a protective contact 21 that connects between the source electrode 9 connected to the base region 3 and the protective diffusion layer 13.
  • a protective contact region 20 is provided for installation. Therefore, the formation area of the protective contact 21 can be increased, and the resistance value of the protective contact 21 can be reduced. Therefore, the resistance value between the protective diffusion layer 13 and the base region 3 is reduced, and the gate insulating film 6 can be prevented from being destroyed due to the displacement current.
  • the area of the protective contact 21 is not limited by the width of the trench 5, even if the cell pitch (the width of the trench 5) is reduced to increase the current density, the resistance of the protective contact 21 does not increase. Therefore, according to the present embodiment, it is possible to contribute to both a high breakdown voltage and a large capacity of the MOSFET.
  • the protective diffusion layer 13 in the protective contact region 20 is connected to all the protective diffusion layers 13 of the surrounding MOSFET cells, at least one of the sections (cells) defined by the grid-like gate electrode 7 is used as a protective contact.
  • the region 20 may be used. However, in a device having many MOSFET cells, a plurality of protective contact regions 20 may be provided so that the distance from each MOSFET cell to the protective contact region 20 does not increase. In that case, the protective contact regions 20 are preferably provided at equal intervals so that the path of the current flowing through the MOSFET cell is uniform.
  • one of the centers may be the protective contact region 20 for every nine sections.
  • the protective contact regions 20 are equally spaced and all the MOSFET cells are adjacent to the protective contact region 20, the resistance between the protective diffusion layer 13 and the protective contact region 20 of each MOSFET cell is reduced. Can be small.
  • FIGS. 1 and 2 are process diagrams.
  • (A) and (b) of these figures correspond to the cross sections of the regions corresponding to FIGS. 2 (a) and 2 (a), respectively.
  • epitaxial layer 2 (semiconductor layer) is formed on SiC substrate 1.
  • an n-type and low-resistance SiC substrate 1 having a 4H polytype was prepared, and an n-type drift layer 2a was epitaxially grown thereon by a chemical vapor deposition (CVD) method.
  • the drift layer 2a has an impurity concentration of 1 ⁇ 10 15 cm ⁇ 3 to 1 ⁇ 10 17 cm ⁇ 3 and a thickness of 5 to 50 ⁇ m.
  • a base region 3 and a source region 4 are formed by ion-implanting a predetermined dopant into the surface of the epitaxial layer 2 (FIG. 3).
  • the base region 3 is formed by ion implantation of aluminum (Al) which is a p-type impurity.
  • Al aluminum
  • the depth of Al ion implantation is about 0.5 to 3 ⁇ m within a range not exceeding the thickness of the epitaxial layer 2.
  • the impurity concentration of Al to be implanted is higher than the n-type impurity concentration of the epitaxial layer 2.
  • the region of the epitaxial layer 2 deeper than the Al implantation depth remains as the n-type drift layer 2a.
  • the base region 3 may be formed by epitaxial growth. Also in this case, the impurity concentration and thickness of the base region 3 are the same as those formed by ion implantation.
  • the source region 4 is formed by ion implantation of nitrogen (N), which is an n-type impurity, into the surface of the base region 3.
  • N nitrogen
  • the source region 4 is formed in a lattice pattern corresponding to the layout of the gate electrode 7 (trench 5) to be formed thereafter (see FIG. 1). Thereby, when the gate electrode 7 is formed, the source region 4 is disposed on both sides of the gate electrode 7.
  • the ion implantation depth of N is made shallower than the thickness of the base region 3.
  • the impurity concentration of N to be implanted is higher than the p-type impurity concentration of the base region 3 and is in the range of 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 21 cm ⁇ 3 .
  • a silicon oxide film layer 11 is deposited on the surface of the epitaxial layer 2, and an etching mask 12 made of a resist material is formed thereon (FIG. 4).
  • the etching mask 12 is formed into a pattern in which the formation region of the trench 5 is opened by photolithography. Since the trench 5 has a lattice shape, the etching mask 12 has a matrix pattern obtained by inverting it. However, since the entirety of the protective contact region 20 is opened, the etching mask 12 has a matrix pattern in which a portion corresponding to the protective contact region 20 is missing.
  • the silicon oxide film 11 is patterned by reactive ion etching (RIE) using the etching mask 12 as a mask (FIG. 5). That is, the pattern of the etching mask 12 is transferred to the silicon oxide film 11. The patterned silicon oxide film 11 becomes an etching mask for the next step.
  • RIE reactive ion etching
  • the trench 5 penetrating the source region 4 and the base region 3 is formed in the epitaxial layer 2 by RIE using the patterned silicon oxide film layer 11 as a mask (FIG. 6).
  • the trench 5 formed in the protective contact region 20 has a rectangular shape including the entire protective contact region 20.
  • the depth of the trench 5 is not less than the depth of the base region 3 and is about 0.5 to 3 ⁇ m.
  • an implantation mask 15 having a pattern in which the trench 5 is opened (a part of the etching mask 12 in the form of a matrix) is formed, and p-type protection is applied to the bottom of the trench 5 by ion implantation using the mask.
  • a diffusion layer 13 is formed (FIG. 7).
  • Al is used as the p-type impurity.
  • a (patterned) silicon oxide film 11 that is an etching mask for forming the trench 5 may be used. Thereby, simplification of the manufacturing process and cost reduction can be achieved.
  • the silicon oxide film 11 is used instead of the implantation mask 15, the thickness and etching conditions of the silicon oxide film layer 11 are adjusted so that the silicon oxide film 11 having a certain thickness remains after the trench 5 is formed. There is a need to.
  • annealing for activating the N and Al ions implanted in the above process is performed using a heat treatment apparatus.
  • This annealing is performed in an inert gas atmosphere such as argon (Ar) gas under conditions of 1300 to 1900 ° C. and 30 seconds to 1 hour.
  • the silicon oxide film to be the gate insulating film 6 may be formed by thermally oxidizing the surface of the epitaxial layer 2 or may be formed by being deposited on the epitaxial layer 2.
  • the gate electrode 7 is embedded in the entire trench 5 as shown in FIG.
  • the central gate electrode 7 is removed in order to secure a region for forming the protective contact 21, and only the outer peripheral portion as shown in FIG. Then, patterning or etching back is performed so that the gate electrode 7 remains.
  • an interlayer insulating film 8 is formed on the entire surface of the epitaxial layer 2 by the low pressure CVD method to cover the gate electrode 7. Then, by patterning the interlayer insulating film 8, a first contact hole 81 reaching the source region 4 and the base region 3 and a second contact hole 82 reaching the protective diffusion layer 13 at the bottom of the trench 5 in the protective contact region 20 are formed. (FIG. 9).
  • an electrode material such as an Al alloy is deposited on the epitaxial layer 2 to form the source electrode 9 on the interlayer insulating film 8 and in the first and second contact holes 81 and 82.
  • an electrode material such as an Al alloy
  • the MOSFET having the configuration shown in FIG. 1 is obtained.
  • FIG. 11 is a graph showing an estimation result of the gate width density with respect to the width of the protective contact (ratio of the gate width of the entire MOSFET to the total area of the MOSFET).
  • the solid line graph shows the case of the present invention
  • the broken line graph shows the case of the conventional example (for example, Patent Document 2) in which the protective contact penetrates the gate electrode between the cells.
  • the gate width density is reduced accordingly.
  • the width of the trench 5 between the cells can be made constant regardless of the width of the protective contact 21, the gate width density can be increased as compared with the conventional example.
  • the gate electrode 7 can be formed by either patterning or etchback.
  • the trench 5 in the protective contact region 20 is formed in a tapered shape, if the gate electrode 7 is formed by etch back, the gate electrode 7 disposed in the trench 5 in the protective contact region 20 is completely removed. There is a fear.
  • the gate electrode 7 is formed by patterning, the above problem does not occur. However, in that case, since the end of the gate electrode 7 is positioned on the upper surface of the epitaxial layer 2, the width of the gate electrode 7 is wider than the width of the trench 5. Therefore, from the viewpoint of narrowing the MOSFET cell pitch, it is more advantageous to use the gate electrode 7 by etch back.
  • the gate electrode 7 disposed in the trench 5 of the protective contact region 20 is formed by patterning, and the other gate electrodes 7 (gate electrodes 7 disposed in the MOSFET cell region) are formed. , Formed by etch back.
  • FIG. 12 is a cross-sectional view of the protective contact region 20 in the semiconductor device according to the second embodiment (corresponding to a cross section taken along line BB in FIG. 1).
  • the configuration of the MOSFET cell region is the same as that of the first embodiment (FIG. 2A).
  • the gate electrode 7 disposed in the trench 5 of the protective contact region 20 is formed by patterning a material film (for example, polysilicon) of the gate electrode 7. Therefore, as shown in FIG. 12, the ends of the gate electrode 7 and the gate insulating film 6 around the protective contact region 20 extend to the epitaxial layer 2 (that is, the ends of the gate electrode 7 and the gate insulating film 6 are (Positioned on the epitaxial layer 2).
  • a material film for example, polysilicon
  • the gate electrode 7 disposed in the trench 5 other than the protective contact region 20 is formed by etching back the material film (for example, polysilicon) of the gate electrode 7. Therefore, in the MOSFET cell region, the entire gate electrode 7 is buried in the trench 5 as shown in FIG.
  • the present embodiment it is possible to prevent the gate electrode 7 in the trench 5 of the protective contact region 20 from disappearing without increasing the pitch of the MOSFET cells.
  • FIG. 13 is a cross-sectional view showing the configuration of the semiconductor device according to Embodiment 3 of the present invention, and shows a cross section of the outermost peripheral portion of the MOSFET cell array of the semiconductor device.
  • dummy cells 30 that do not function as MOSFETs are arranged so as to be adjacent to the outside of the outermost peripheral MOSFET cells.
  • the dummy cell 30 is arranged so as to surround the MOSFET cell array.
  • the configuration other than the outermost peripheral portion of the MOSFET cell array (including the protective contact region 20) is the same as that in the first or second embodiment.
  • the dummy cell 30 has a trench 5 penetrating the base region 3 like the MOSFET cell.
  • the trench 5 has a field insulating film 22 formed on the outer peripheral region of the semiconductor device. Is filled by part of.
  • the trench 5 of the dummy cell 30 in which the field insulating film 22 is embedded and the trench 5 of the MOSFET cell in which the gate electrode 7 is embedded form a continuous lattice pattern in plan view. That is, the portion of the field insulating film 22 embedded in the trench 5 of the dummy cell 30 is arranged on the outer periphery of the lattice-like gate electrode 7 so as to form a lattice-like pattern together with the gate electrode 7 in plan view.
  • a gate electrode 7 formed by patterning is disposed on the field insulating film 22.
  • the gate electrode 7 on the field insulating film 22 is electrically connected to the MOSFET cell region and the gate electrode 7 in the protective contact region 20 in a region not shown.
  • the gate electrode 7 on the field insulating film 22 is also covered with the interlayer insulating film 8, and a source electrode 9 extending from the MOSFET cell region is formed thereon.
  • the source electrode 9 is connected to the base region 3 and the source region 4 of the MOSFET cell and the dummy cell 30 via contact holes formed in the interlayer insulating film 8 on the upper surface of the epitaxial layer 2.
  • the gate insulating film 6 of the outermost MOSFET cell is provided. Substantially, it is not exposed at the outermost periphery of the MOSFET cell array. Therefore, the occurrence of electric field concentration in the gate insulating film 6 of the outermost MOSFET cell can be suppressed, and the gate insulating film 6 can be prevented from being broken.
  • FIG. 14 is a cross-sectional view showing a configuration of a semiconductor device according to Embodiment 4 of the present invention, and shows a cross section of the outermost peripheral portion of the MOSFET cell array of the semiconductor device.
  • the outermost peripheral protective contact region 40 in which the protective contact 21 is disposed is provided so as to surround the outermost MOSFET cell.
  • the configuration other than the outermost peripheral portion of the MOSFET cell array (including the protective contact region 20) is the same as that in the first or second embodiment.
  • a wide outermost trench 5a penetrating the base region 3 is formed in the outermost peripheral protective contact region 40.
  • the outermost peripheral trench 5a is connected to the trench 5 in the MOSFET cell region and the protective contact region 20, and corresponds to the outermost peripheral portion of the lattice pattern formed by the trench 5.
  • a protective diffusion layer 13 is formed at the bottom of the outermost periphery trench 5a, and is connected to the protective diffusion layer 13 in the MOSFET cell region and the protective contact region.
  • a gate electrode 7 is formed on a side surface on the inner peripheral side (MOSFET cell array side) of the outermost peripheral trench 5 a via a gate insulating film 6. Further, the source region 4 of the outermost MOSFET cell is formed so as to be adjacent to the gate electrode 7 through the gate insulating film 6. Accordingly, the inner peripheral side surface of the outermost peripheral trench 5a also functions as a part of the channel of the outermost peripheral MOSFET cell.
  • the outer peripheral side surface of the outermost peripheral trench 5a is covered with a part of the field insulating film 22 thicker than the gate insulating film 6 formed on the outer peripheral region of the semiconductor device, and a gate formed by patterning thereon.
  • An electrode 7 is provided.
  • the gate electrode 7 on the field insulating film 22 is electrically connected to the MOSFET cell region and the gate electrode 7 in the protective contact region 20 in a region not shown.
  • the gate electrode 7 disposed in the outermost peripheral trench 5 a is also covered with an interlayer insulating film 8, and a source electrode 9 extending from the MOSFET cell region is formed on the interlayer insulating film 8.
  • a part of the source electrode 9 is connected to the protective diffusion layer 13 at the bottom of the outermost peripheral trench 5a through a contact hole formed in the interlayer insulating film 8 in the outermost peripheral trench 5a.
  • a part of the source electrode 9 extending in the outermost peripheral protective contact region 40 is buried in the contact hole reaching the protective diffusion layer 13, and that part is connected to the source electrode 9 and the protective diffusion layer 13. It is a protective contact 21 (outermost peripheral protective contact) to be connected.
  • the protective contact 21 is disposed in the outermost peripheral protective contact region 40 surrounding the MOSFET cell array, the contact resistance between the protective diffusion layer 13 and the protective contact 21 can be lowered. Further, the gate insulating film 6 of the outermost MOSFET cell is not substantially exposed at the outermost periphery of the MOSFET cell array. Therefore, the occurrence of electric field concentration in the gate insulating film 6 of the outermost MOSFET cell can be suppressed, and the gate insulating film 6 can be prevented from being broken. Further, as described above, the inner peripheral side surface of the outermost peripheral trench 5a can be used as a channel of the MOSFET.
  • the MOSFET having a structure in which the drift layer 2a and the substrate 1 (buffer layer) have the same conductivity type has been described.
  • the drift layer 2a and the substrate 1 also have different conductivity types.
  • Applicable For example, if the SiC substrate 1 is made p-type with respect to the configuration shown in FIG. 1, an IGBT configuration is obtained.
  • the source region 4 and source electrode 9 of the MOSFET correspond to the emitter region and emitter electrode of the IGBT, respectively, and the drain electrode 10 of the MOSFET corresponds to the collector electrode.
  • a semiconductor device formed using SiC which is one of wide band gap semiconductors, has been described.
  • other wide band gap semiconductors such as gallium nitride (GaN) -based materials and diamond are used.
  • the present invention can also be applied to a semiconductor device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　ターンオフ時にゲート電極のトレンチ底部の保護拡散層に流れ込む変位電流に起因するゲート絶縁膜の破壊を防止しつつ、セルピッチを狭くして電流密度を向上できるトレンチゲート型の半導体装置が提供される。当該半導体装置は、ベース領域３を貫通するトレンチ５に埋め込まれたゲート電極７を備える。ゲート電極７は、平面視で格子状に配設されており、その底部のドリフト層２ａに保護拡散層１３が形成される。ゲート電極７で区切られた少なくとも１区画は、全体にトレンチ５が形成された保護コンタクト領域２０である。保護コンタクト領域２０には、トレンチ５の底部の保護拡散層１３とソース電極９とを接続する保護コンタクト２１が配設される。

Description

半導体装置およびその製造方法
　本発明は、トレンチゲート型の半導体装置およびその製造方法に関するものである。
　パワーエレクトロニクス機器において、モータ等の負荷への電力供給を制御するスイッチング素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの絶縁ゲート型半導体装置が広く使用されている。電力制御用の縦型ＭＯＳＦＥＴの一つに、ゲート電極が半導体層に埋め込み形成されたトレンチゲート型ＭＯＳＦＥＴがある（例えば下記の特許文献１，２）。一般にトレンチゲート型ＭＯＳＦＥＴでは、高耐圧化と低オン抵抗化とがトレードオフの関係にある。
　一方、高耐圧および低損失を実現できる次世代のスイッチング素子として、炭化珪素（ＳｉＣ）等のワイドバンドギャップ半導体を用いたＭＯＳＦＥＴやＩＧＢＴなどが注目されており、１ｋＶ程度あるいはそれ以上の高電圧を扱う技術分野への適用が有望視されている。ワイドバンドギャップ半導体としては、ＳｉＣの他、例えば窒化ガリウム（ＧａＮ）系材料、ダイヤモンドなどがある。
　ワイドバンドギャップ半導体を用いたトレンチゲート型ＭＯＳＦＥＴでは、ベース領域とドリフト層との間のＰＮ接合におけるアバランシェ電界強度が、ゲート絶縁膜に使用されるシリコン酸化膜の絶縁破壊電界強度と同等になる。そのためＭＯＳＦＥＴに高電圧が印加されたときに、ゲート電極が埋め込まれたトレンチ底部のゲート絶縁膜に最も高い電界が加わり、その部分でゲート絶縁膜の絶縁破壊を起こす可能性がある。
　特許文献１，２には、それぞれｎチャネル型のトレンチゲート型ＭＯＳＦＥＴにおいて、ゲート電極のトレンチ底部のゲート絶縁膜を保護する目的で、ドリフト層内のトレンチ底部にｐ型拡散層（保護拡散層）を設けることが提案されている。保護拡散層は、ＭＯＳＦＥＴのオフ時にｎ型のドリフト層の空乏化を促進すると共に、ゲート電極のトレンチ底部への電界集中を緩和する働きをする。特許文献１，２では、保護拡散層をＭＯＳＦＥＴのベース領域（ボディ領域）と電気的に接続させて、保護拡散層の電位を固定することにより、トレンチ底部の電界集中の更なる緩和を図っている。
　例えば特許文献１（図３）では、ゲート電極のトレンチがライン状に形成されており、そのトレンチの長手方向の端部の側面に低濃度のｐ型拡散層（ｐ--層）を延在させ、このｐ--層を通してトレンチ底部の保護拡散層と上層のベース領域と電気的に接続させている。
　また特許文献２（図１，２）では、ゲート電極のトレンチが格子状に形成されており、ゲート電極の交差部分に、当該ゲート電極を貫通してトレンチ底部の保護拡散層とゲート電極の上層のソース電極とを接続するコンタクトを設けている。保護拡散層は、当該コンタクトとソース電極を通してベース領域に電気的に接続される。
　ところで、高電圧をスイッチングするＭＯＳＦＥＴがターンオフするとドレイン電圧が急激に上昇（例えば０Ｖから数百Ｖに変化）する。ゲート電極のトレンチ底部に保護拡散層を有するＭＯＳＦＥＴでは、ドレイン電圧が急激に上昇すると、保護拡散層とドリフト層との間の寄生容量を介して変位電流が保護拡散層に流れ込む。この変位電流は、保護拡散層の面積とドレイン電圧（Ｖ）の時間（ｔ）に対する変動（ｄＶ／ｄｔ）によって決まる（特許文献３）。
　特許文献１，２のように保護拡散層がベース領域に接続されている場合、保護拡散層に流れ込んだ変位電流はベース領域へと流れ込む。このとき保護拡散層とベース領域との間の抵抗成分に電圧降下が生じ、これもゲート絶縁膜の絶縁破壊を引き起こす原因となる。
特許４４５３６７１号公報 特開２０１０－１０９２２１号公報 国際公開ＷＯ２０１０／０７３７５９号公報
　上記の変位電流に起因するゲート絶縁膜の破壊は、保護拡散層とベース領域との間の抵抗値を小さくすることによって防ぐことができる。しかし特許文献１のＭＯＳＦＥＴでは、ライン状のトレンチの長手方向の端部側面に延在するｐ--層を通して保護拡散層とベース領域とが接続されているため、トレンチ底部の保護拡散層の中心からベース領域までの距離が長い。そのため保護拡散層とベース領域との間の抵抗値は大きくなる。
　また特許文献２のトレンチゲート型ＭＯＳＦＥＴは、保護拡散層とベース領域とを接続するためのコンタクトがゲート電極を貫通する構成であるため、当該コンタクトの幅は必然的にゲート電極のトレンチの幅より狭くなる。そのため、電流密度を大きくするためにＭＯＳＦＥＴセルのピッチ、すなわちゲート電極のトレンチの幅、を小さくする場合、それに合わせてコンタクトを細くせねばならず、保護拡散層とベース領域との間の抵抗値が大きくなる。
　本発明は以上のような課題を解決するためになされたものであり、ターンオフ時にゲート電極のトレンチ底部の保護拡散層に流れ込む変位電流に起因するゲート絶縁膜の破壊を防止しつつ、ゲート電極の幅を狭くしてセルピッチを狭くすることが可能なトレンチゲート型の半導体装置およびその製造方法を提供することを目的とする。
　本発明に係る半導体装置は、第１導電型の半導体層と、前記半導体層の上部に形成された第２導電型のベース領域と、前記ベース領域を貫通するように前記半導体層に埋め込み形成され、平面視で格子状に配設されたゲート電極と、前記ゲート電極の側面および底面に形成されたゲート絶縁膜と、前記ベース領域の上部において前記ゲート絶縁膜を介して前記ゲート電極と接するように形成された第１導電型のソース領域と、前記ソース領域および前記ベース領域の上面に接続するソース電極と、前記ゲート電極で区切られた複数の区画のうち少なくとも１区画において、前記ベース領域を貫通するように形成された開口部と、前記半導体層において前記ゲート絶縁膜を介した前記ゲート電極の底部および前記開口部の底部に渡って形成された第２導電型の保護拡散層と、前記開口部を通して前記保護拡散層と前記ソース電極とを接続する保護コンタクトと、前記保護コンタクトと前記ゲート電極との間に介在する層間絶縁膜とを備えるものである。
　本発明によれば、保護拡散層とソース電極とを接続する保護コンタクトを、格子状のゲート電極によって区切られた少なくとも１区画に配設するので、保護コンタクトの面積を、その区画と同等の面積にまで大きく確保できる。よって保護コンタクトを低抵抗化でき、保護拡散層とベース領域との間の抵抗値を小さくできる。従って、変位電流に起因するゲート絶縁膜の破壊を防止できる。また保護コンタクトの面積は、ゲート電極のトレンチの幅に制限されないため、電流密度を大きくするためにセルピッチを狭くしても保護コンタクトの抵抗が高くなることはない。
　この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態１に係る半導体装置のエピタキシャル層の平面図である。 本発明の実施の形態１に係る半導体装置の断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す工程図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す工程図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す工程図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す工程図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す工程図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す工程図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す工程図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す工程図である。 保護コンタクト幅に対するゲート幅密度の見積もり結果を示すグラフである。 本発明の実施の形態２に係る半導体装置の断面図である。 本発明の実施の形態３に係る半導体装置の断面図である。 本発明の実施の形態４に係る半導体装置の断面図である。
　＜実施の形態１＞
　図１および図２は、実施の形態１に係る半導体装置の構成を示す図である。ここでは半導体装置の一例として、炭化珪素（ＳｉＣ）半導体装置であるトレンチゲート型ＭＯＳＦＥＴを示す。図１は当該ＭＯＳＦＥＴの平面図である。図２（ａ）は、図１のＡ－Ａ線に沿った断面図であり、ＭＯＳＦＥＴセルの形成領域（ＭＯＳＦＥＴセル領域）を示している。一方、図２（ｂ）は図１のＢ－Ｂ線に沿った断面図であり、保護拡散層に接続するコンタクト（保護コンタクト）の形成領域２０（保護コンタクト領域）を含んでいる。保護コンタクト領域２０の詳細については後述する。
　実施の形態１のＭＯＳＦＥＴは、ｎ型のＳｉＣ基板１とその上に成長させたｎ型ＳｉＣのエピタキシャル層２（半導体層）とから成るエピタキシャル基板を用いて形成されている。エピタキシャル層２の上部にはｐ型のベース領域３が形成され、ベース領域３が形成されていないエピタキシャル層２のｎ型領域がドリフト層２ａとなる。
　まず図２（ａ）を参照し、ＭＯＳＦＥＴセルの構成を説明する。ＭＯＳＦＥＴセル領域のエピタキシャル層２には、エピタキシャル層２のベース領域３を貫通するように、ゲート電極７が埋め込まれるトレンチ５が形成される。つまりトレンチ５の底部は、ベース領域３の下のドリフト層２ａに達している。ゲート電極７の底面および側面（トレンチ５の内面）にはゲート絶縁膜６が設けられている。ベース領域３の上部におけるゲート電極７の近傍には、ゲート絶縁膜６を介してゲート電極７に隣接するようにｎ型のソース領域４が配設される。
　またドリフト層２ａにおけるゲート電極７（トレンチ５）の底部には、ＭＯＳＦＥＴのオフ時にドリフト層２ａの空乏化を促進すると共に、トレンチ５の底部への電界集中を緩和してゲート絶縁膜６の破壊を防止するｐ型の保護拡散層１３が形成される。
　エピタキシャル層２の上面には、ゲート電極７を覆うように層間絶縁膜８が形成される。層間絶縁膜８には、ソース領域４およびベース領域３に達するコンタクトホール（第１コンタクトホール）が形成されており、層間絶縁膜８上に配設されたソース電極９は当該コンタクトホールを通してソース領域４およびベース領域３に接続する。ドレイン電極１０は、ＳｉＣ基板１の下面に形成される。
　図１に示すように、ゲート電極７は、平面視で格子状に配設されている（保護拡散層１３もゲート電極７と同様に格子状に延在している）。ＭＯＳＦＥＴセル領域では、ゲート電極７で区切られた区画（セル）のそれぞれがＭＯＳＦＥＴとして機能する。なお、図１ではエピタキシャル層２上の層間絶縁膜８およびソース電極９の図示を省略している（つまり図１は、エピタキシャル層２の上面図に相当する）。
　本発明では、ゲート電極７で区切られた区画の少なくとも１つを、保護拡散層１３とソース電極９とを接続する保護コンタクト２１を配設するための保護コンタクト領域２０とする。図２（ｂ）の如く、保護コンタクト領域２０では、ベース領域３の下のドリフト層２ａに達するトレンチ５が、ゲート電極７で区切られた区画の全体に形成されている。
　つまり保護コンタクト領域２０では、トレンチ５は矩形の開口であり、ゲート電極７はその外周部に形成されている。また層間絶縁膜８は、ゲート電極７の上面および保護コンタクト領域２０に面する側面を覆うように形成される。
　また保護コンタクト領域２０のトレンチ５（矩形の開口）の底部にも保護拡散層１３が形成されており、これは周囲のＭＯＳＦＥＴセルのゲート電極７の底部の保護拡散層１３と繋がっている。つまり保護拡散層１３は、ＭＯＳＦＥＴセル領域および保護コンタクト領域２０に渡って、トレンチ５の底部に連続して形成されている。また保護拡散層１３は、ゲート電極７と同様に格子状に延在しているため、保護コンタクト領域２０の保護拡散層１３は、周囲のＭＯＳＦＥＴセルの全ての保護拡散層１３と繋がることになる。
　層間絶縁膜８上のソース電極９は、保護コンタクト領域２０内にも延在する。保護コンタクト領域２０内の層間絶縁膜８には、保護拡散層１３に達するコンタクトホール（第２コンタクトホール）が形成されており、ソース電極９は当該コンタクトホールを通して保護コンタクト領域２０の保護拡散層１３に接続している。つまり図２（ｂ）に示す保護コンタクト２１は、保護コンタクト領域２０内に延在するソース電極９の一部である。
　なお保護コンタクト２１とゲート電極７との間は、ゲート電極７の側面を覆う層間絶縁膜８によって絶縁されている。実施の形態１では、保護コンタクト領域２０において、ゲート電極７で区切られた区画の全体にトレンチ５が形成されているため、保護コンタクト２１は、層間絶縁膜８を介してゲート電極７に隣接することになる。この構成によれば、保護コンタクト２１の面積が最大限広くなるため、保護コンタクト２１の抵抗を小さくできる。
　ここで、上記のＭＯＳＦＥＴの動作を簡単に説明する。ゲート電極７にしきい値電圧以上の正電圧が印加されると、ゲート電極７の側面のベース領域３（チャネル領域）に反転チャネル層が形成される。この反転チャネル層は、ソース領域４からドリフト層２ａへとキャリアとしての電子が流れる経路となる。反転チャネル層を通ってソース領域４からドリフト層２ａへ流れ込んだ電子は、ドレイン電極１０の正電圧により生じた電界に従い、ＳｉＣ基板１を通過してドレイン電極１０に到達する。その結果、ＭＯＳＦＥＴは、ドレイン電極１０からソース電極９へと電流を流すことができるようになる。この状態がＭＯＳＦＥＴのオン状態である。
　一方、ゲート電極７にしきい値電圧よりも低い電圧が印加されているときは、チャネル領域に反転チャネルが形成されないため、ドレイン電極１０とソース電極９との間には電流が流れない。この状態がＭＯＳＦＥＴのオフ状態である。
　上記したように、ＭＯＳＦＥＴがターンオフするとき、ドレイン電極１０の電圧が急激に上昇するため、保護拡散層１３とドリフト層２ａとの間の寄生容量を介して、変位電流が保護拡散層１３に流れ込む。このとき保護拡散層１３とベース領域３との間の抵抗成分に電圧降下が生じ、これが大きくなるとゲート絶縁膜６の絶縁破壊が起こる。変位電流に起因するゲート絶縁膜６の破壊を防止するためには、保護拡散層１３とベース領域３との間の抵抗値を小さくすることが有効である。
　実施の形態１のＭＯＳＦＥＴでは、格子状のゲート電極７により規定される区画の少なくとも１つを、ベース領域３に接続したソース電極９と保護拡散層１３との間を接続する保護コンタクト２１を配設するための保護コンタクト領域２０としている。そのため保護コンタクト２１の形成面積を大きくとることができ、保護コンタクト２１の抵抗値を小さくできる。よって保護拡散層１３とベース領域３との間の抵抗値が小さくなり、変位電流に起因するゲート絶縁膜６の破壊を防止することができる。
　また保護コンタクト２１の面積はトレンチ５の幅に制限されないので、電流密度を大きくするためにセルピッチ（トレンチ５の幅）を狭くしても、保護コンタクト２１の抵抗が高くなることはない。従って、本実施の形態によれば、ＭＯＳＦＥＴの高耐圧化および大容量化の両方に寄与することができる。
　保護コンタクト領域２０の保護拡散層１３は、その周囲のＭＯＳＦＥＴセルの全ての保護拡散層１３と繋がっているため、格子状のゲート電極７で規定される区画（セル）の少なくとも１つを保護コンタクト領域２０にすればよい。しかし多くのＭＯＳＦＥＴセルを有する装置においては、各ＭＯＳＦＥＴセルから保護コンタクト領域２０までの距離が長くならないように、保護コンタクト領域２０を複数個配設するとよい。その場合、ＭＯＳＦＥＴセルを流れる電流の経路が均一になるように、保護コンタクト領域２０は等間隔に設けるとよい。
　より好ましくは、図１のように９個の区画ごとに、中心の１つを保護コンタクト領域２０にするとよい。その場合、保護コンタクト領域２０が等間隔になる上、全てのＭＯＳＦＥＴセルが保護コンタクト領域２０に隣接することになるため、各ＭＯＳＦＥＴセルの保護拡散層１３と保護コンタクト領域２０との間の抵抗を小さくできる。
　以下、図１および図２に示したＭＯＳＦＥＴの製造方法を説明する。図３～図１０はその工程図である。これら各図の（ａ）および（ｂ）は、それぞれ図２（ａ）および図２（ａ）に対応する領域の断面に対応している。
　まず、ＳｉＣ基板１上にエピタキシャル層２（半導体層）を形成する。ここでは４Ｈのポリタイプを有するｎ型で低抵抗のＳｉＣ基板１を用意し、その上に化学気相堆積（ＣＶＤ：Chemical Vapor Deposition）法によりｎ型のドリフト層２ａをエピタキシャル成長させた。ドリフト層２ａは、１×１０15ｃｍ-3～１×１０17ｃｍ-3の不純物濃度、５～５０μｍの厚さとした。
　次にエピタキシャル層２の表面に所定のドーパントをイオン注入することにより、ベース領域３およびソース領域４を形成する（図３）。ここではベース領域３をｐ型不純物であるアルミニウム（Ａｌ）のイオン注入により形成する。Ａｌのイオン注入の深さは、エピタキシャル層２の厚さを超えない範囲で、０．５～３μｍ程度とする。注入するＡｌの不純物濃度は、エピタキシャル層２のｎ型不純物濃度より高くする。このときＡｌの注入深さよりも深いエピタキシャル層２の領域がｎ型のドリフト層２ａとして残る。
　なおベース領域３はエピタキシャル成長によって形成してもよい。その場合もベース領域３の不純物濃度および厚さは、イオン注入によって形成する場合と同等とする。
　ソース領域４は、ｎ型不純物である窒素（Ｎ）をベース領域３の表面にイオン注入することにより形成する。ソース領域４は、この後形成されるゲート電極７（トレンチ５）のレイアウトに対応する格子状のパターンで形成される（図１参照）。これにより、ゲート電極７が形成されたとき、ゲート電極７の両側にソース領域４が配設される。Ｎのイオン注入深さは、ベース領域３の厚さより浅くする。注入するＮの不純物濃度は、ベース領域３のｐ型不純物濃度よりも高くし、１×１０18ｃｍ-3～１×１０21ｃｍ-3の範囲とする。
　続いて、エピタキシャル層２の表面にシリコン酸化膜層１１を１～２μｍ程度堆積し、その上にレジスト材からなるエッチングマスク１２を形成する（図４）。エッチングマスク１２には、フォトリソグラフィ技術により、トレンチ５の形成領域を開口したパターンに形成される。トレンチ５が格子状なので、エッチングマスク１２はそれを反転したマトリクス状のパターンとなる。但し、保護コンタクト領域２０ではその全体が開口されるので、エッチングマスク１２は、保護コンタクト領域２０に対応する部分が欠けたマトリクス状のパターンとなる。
　そしてエッチングマスク１２をマスクとする反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）処理により、シリコン酸化膜１１をパターニングする（図５）。つまりエッチングマスク１２のパターンがシリコン酸化膜１１に転写される。パターニングされたシリコン酸化膜１１は次の工程のエッチングマスクとなる。
　パターニングされたシリコン酸化膜層１１をマスクとするＲＩＥにより、エピタキシャル層２にソース領域４およびベース領域３を貫通するトレンチ５を形成する（図６）。このとき保護コンタクト領域２０に形成されるトレンチ５は、保護コンタクト領域２０の全体を含む矩形状となる。トレンチ５の深さは、ベース領域３の深さ以上であり、０．５～３μｍ程度とする。
　その後、トレンチ５の部分を開口したパターン（エッチングマスク１２と同じく一部が欠けたマトリクス状）の注入マスク１５を形成し、それをマスクにするイオン注入により、トレンチ５の底部にｐ型の保護拡散層１３を形成する（図７）。ここではｐ型不純物としてＡｌを用いる。なお、注入マスク１５の代わりに、トレンチ５形成の際のエッチングマスクである（パターニングされた）シリコン酸化膜１１を使用してもよい。これにより製造工程の簡略化およびコスト削減を図ることができる。注入マスク１５の代わりにシリコン酸化膜１１を使用する場合は、トレンチ５を形成した後、ある程度の厚さのシリコン酸化膜１１が残存するように、シリコン酸化膜層１１の厚さやエッチング条件を調整する必要がある。
　注入マスク１５を除去した後、熱処理装置を用いて、上記の工程でイオン注入したＮおよびＡｌを活性化させるアニールを行う。このアニールは、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で、１３００～１９００℃、３０秒～１時間の条件で行う。
　そしてトレンチ５の内を含むエピタキシャル層２の全面にシリコン酸化膜を形成した後、ポリシリコンを減圧ＣＶＤ法により堆積し、それらをパターニングまたはエッチバックすることにより、トレンチ５内にゲート絶縁膜６およびゲート電極７を形成する（図８）。ゲート絶縁膜６となるシリコン酸化膜は、エピタキシャル層２の表面を熱酸化して形成してもよいし、エピタキシャル層２上に堆積させて形成してもよい。
　ＭＯＳＦＥＴセル領域では、図８（ａ）のようにトレンチ５の全体にゲート電極７を埋め込む。一方、保護コンタクト領域２０のトレンチ５（矩形の開口部）では、保護コンタクト２１を形成する領域を確保するために中央部のゲート電極７を除去し、図８（ｂ）のように外周部のみにゲート電極７が残存するようにパターニングまたはエッチバックする。
　続いて、減圧ＣＶＤ法により、エピタキシャル層２の全面に層間絶縁膜８を形成し、ゲート電極７を覆う。そして層間絶縁膜８をパターニングすることで、ソース領域４およびベース領域３に達する第１コンタクトホール８１と、保護コンタクト領域２０のトレンチ５の底部の保護拡散層１３に達する第２コンタクトホール８２を形成する（図９）。
　そして、エピタキシャル層２上にＡｌ合金等の電極材を堆積することで、層間絶縁膜８上並びに第１および第２コンタクトホール８１，８２内に、ソース電極９を形成する。ソース電極９において、保護コンタクト領域２０内に延在する部分が保護コンタクト２１となる（図１０）。最後に、ＳｉＣ基板１の下面にＡｌ合金等の電極材を堆積してドレイン電極１０を形成することにより、図１に示した構成のＭＯＳＦＥＴが得られる。
　図１１は、保護コンタクトの幅に対するゲート幅密度（ＭＯＳＦＥＴの総面積に対する当該ＭＯＳＦＥＴ全体のゲート幅の割合）の見積もり結果を示すグラフである。同図において、実線のグラフは本発明の場合を示しており、破線のグラフは、保護コンタクトがセル間のゲート電極を貫通する従来例（例えば特許文献２）の場合を示している。
　従来例の場合、保護コンタクトを設けるためには、ＭＯＳＦＥＴセル間のゲート電極内に、保護コンタクトの幅と層間絶縁膜の厚さとの和に相当する幅の開口を設ける必要があるため、その開口の幅が比較的大きくなり、その分だけゲート幅密度が小さくなる。一方、本発明では、保護コンタクト２１の幅によらず、セル間のトレンチ５の幅を一定にすることが可能であるため、従来例よりもゲート幅密度を大きくすることができる。
　＜実施の形態２＞
　実施の形態１で説明したように、ゲート電極７は、パターニングおよびエッチバックのいずれの手法でも形成できる。しかし、保護コンタクト領域２０のトレンチ５がテーパー状に形成された場合、エッチバックによりゲート電極７を形成しようとすると、保護コンタクト領域２０のトレンチ５内に配設されるゲート電極７が完全に除去される恐れがある。
　ゲート電極７をパターニングによって形成すれば上記の問題は生じない。しかしその場合は、ゲート電極７の端部をエピタキシャル層２の上面に位置させるため、ゲート電極７の幅がトレンチ５の幅よりも広くなる。従って、ＭＯＳＦＥＴセルのピッチを狭くする観点からは、エッチバックによってゲート電極７する方が有利である。
　そこで実施の形態２では、保護コンタクト領域２０のトレンチ５内に配設されるゲート電極７のみをパターニングにより形成し、それ以外のゲート電極７（ＭＯＳＦＥＴセル領域に配設されるゲート電極７）は、エッチバックにより形成する。
　図１２は、実施の形態２に係る半導体装置における保護コンタクト領域２０の断面図（図１のＢ－Ｂ線に沿った断面に相当）である。ＭＯＳＦＥＴセル領域の構成は、実施の形態１（図２（ａ））と同様である。
　保護コンタクト領域２０のトレンチ５内に配設されるゲート電極７は、当該ゲート電極７の材料膜（例えばポリシリコン）をパターニングすることにより形成する。よって図１２のように、保護コンタクト領域２０の周囲のゲート電極７およびゲート絶縁膜６の端部は、エピタキシャル層２上にまで延在する（つまりゲート電極７およびゲート絶縁膜６の端部がエピタキシャル層２上に位置する）構成となる。
　一方、保護コンタクト領域２０以外のトレンチ５内に配設されるゲート電極７は、当該ゲート電極７の材料膜（例えばポリシリコン）をエッチバックによって形成する。よってＭＯＳＦＥＴセル領域では、図２（ａ）のようにゲート電極７の全体がトレンチ５に埋め込まれる。
　本実施の形態によれば、ＭＯＳＦＥＴセルのピッチを広げることなく、保護コンタクト領域２０のトレンチ５内のゲート電極７が消失することを防止できる。
　＜実施の形態３＞
　図１３は、本発明の実施の形態３に係る半導体装置の構成を示す断面図であり、当該半導体装置のＭＯＳＦＥＴセルアレイの最外周部の断面を示している。本実施の形態では、最外周のＭＯＳＦＥＴセルのさらに外側に隣り合うように、ＭＯＳＦＥＴとして機能しないダミーセル３０を配設している。ダミーセル３０は、ＭＯＳＦＥＴセルアレイを囲うように配置される。ＭＯＳＦＥＴセルアレイ（保護コンタクト領域２０を含む）の最外周部以外の構成は、実施の形態１または２と同様である。
　図１３のように、ダミーセル３０は、ＭＯＳＦＥＴセルと同様にベース領域３を貫通するトレンチ５を有しているが、そのトレンチ５内は、半導体装置の外周領域上に形成されるフィールド絶縁膜２２の一部によって満たされている。フィールド絶縁膜２２が埋め込まれたダミーセル３０のトレンチ５とゲート電極７が埋め込まれるＭＯＳＦＥＴセルのトレンチ５は、平面視で、連続的な格子状のパターンを形成する。つまり、ダミーセル３０のトレンチ５に埋め込まれたフィールド絶縁膜２２の部分は、平面視で、格子状のゲート電極７の外周に、当該ゲート電極７と共に格子状のパターンを形成するように配設される。
　フィールド絶縁膜２２の上には、パターニングにより形成したゲート電極７が配設される。フィールド絶縁膜２２上のゲート電極７は、不図示の領域で、ＭＯＳＦＥＴセル領域および保護コンタクト領域２０のゲート電極７と電気的に接続されている。
　また、フィールド絶縁膜２２上のゲート電極７も、層間絶縁膜８によって覆われており、その上にはＭＯＳＦＥＴセル領域から延在するソース電極９が形成されている。ソース電極９は、エピタキシャル層２の上面において、層間絶縁膜８に形成されたコンタクトホールを介してＭＯＳＦＥＴセルおよびダミーセル３０それぞれのベース領域３およびソース領域４に接続されている。
　本実施の形態によれば、最外周のＭＯＳＦＥＴセルのさらに外側に、フィールド絶縁膜２２で満たされたトレンチ５を有するダミーセル３０が配設されるため、最外周のＭＯＳＦＥＴセルのゲート絶縁膜６が、実質的に、ＭＯＳＦＥＴセルアレイの最外周でむき出しにならない。よって、最外周のＭＯＳＦＥＴセルのゲート絶縁膜６における電界集中の発生が抑えられ、当該ゲート絶縁膜６の破壊を防止することができる。
　＜実施の形態４＞
　図１４は、本発明の実施の形態４に係る半導体装置の構成を示す断面図であり、当該半導体装置のＭＯＳＦＥＴセルアレイの最外周部の断面を示している。本実施の形態では、最外周のＭＯＳＦＥＴセルの外側を囲うように、保護コンタクト２１が配設される最外周保護コンタクト領域４０を設けている。ＭＯＳＦＥＴセルアレイ（保護コンタクト領域２０を含む）の最外周部以外の構成は、実施の形態１または２と同様である。
　最外周保護コンタクト領域４０には、ベース領域３を貫通する幅の広い最外周トレンチ５ａが形成される。この最外周トレンチ５ａは、ＭＯＳＦＥＴセル領域および保護コンタクト領域２０のトレンチ５と繋がっており、トレンチ５が形成する格子状パターンの最外周部分に相当する。
　最外周トレンチ５ａ内には、トレンチ５に沿う格子状のゲート電極７の最外周部が配設される。また、最外周トレンチ５ａの底部には保護拡散層１３が形成されており、これは、ＭＯＳＦＥＴセル領域および保護コンタクト領域の保護拡散層１３と繋がっている。
　最外周トレンチ５ａの内周側（ＭＯＳＦＥＴセルアレイ側）の側面には、ゲート絶縁膜６を介してゲート電極７が形成される。また、ゲート絶縁膜６を介してゲート電極７に隣接するように、最外周のＭＯＳＦＥＴセルのソース領域４が形成される。よって、最外周トレンチ５ａの内周側の側面は、最外周のＭＯＳＦＥＴセルのチャネルの一部としても機能する。
　一方、最外周トレンチ５ａの外周側の側面は、半導体装置の外周領域上に形成される、ゲート絶縁膜６よりも厚いフィールド絶縁膜２２の一部によって覆われ、その上にパターニングにより形成したゲート電極７が配設される。フィールド絶縁膜２２上のゲート電極７は、不図示の領域で、ＭＯＳＦＥＴセル領域および保護コンタクト領域２０のゲート電極７と電気的に接続されている。
　最外周トレンチ５ａ内に配設されたゲート電極７も、層間絶縁膜８によって覆われており、当該層間絶縁膜８の上には、ＭＯＳＦＥＴセル領域から延びるソース電極９が形成される。ソース電極９の一部は、最外周トレンチ５ａ内において層間絶縁膜８に形成されたコンタクトホールを介して、最外周トレンチ５ａ底部の保護拡散層１３に接続する。言い換えれば、最外周保護コンタクト領域４０内に延在するソース電極９の一部が、保護拡散層１３に達するコンタクトホール内に埋め込まれており、その部分がソース電極９と保護拡散層１３とを接続する保護コンタクト２１（最外周保護コンタクト）となっている。
　本実施の形態によれば、ＭＯＳＦＥＴセルアレイを囲む最外周保護コンタクト領域４０に保護コンタクト２１が配設されるので、保護拡散層１３と保護コンタクト２１との間のコンタクト抵抗を低くすることができる。さらに、最外周のＭＯＳＦＥＴセルのゲート絶縁膜６が、実質的に、ＭＯＳＦＥＴセルアレイの最外周でむき出しにならない。よって、最外周のＭＯＳＦＥＴセルのゲート絶縁膜６における電界集中の発生が抑えられ、当該ゲート絶縁膜６の破壊を防止することができる。また、上記したように、最外周トレンチ５ａの内周側の側面は、ＭＯＳＦＥＴのチャネルとして利用することもできる。
　以上の説明では、ドリフト層２ａと基板１（バッファ層）とが同じ導電型を有する構造のＭＯＳＦＥＴについて述べたが、ドリフト層２ａと基板１とが異なる導電型を有する構造のＩＧＢＴに対しても適用可能である。例えば、図１に示した構成に対し、ＳｉＣ基板１をｐ型にすればＩＧＢＴの構成となる。その場合、ＭＯＳＦＥＴのソース領域４およびソース電極９は、それぞれＩＧＢＴのエミッタ領域およびエミッタ電極に対応し、ＭＯＳＦＥＴのドレイン電極１０はコレクタ電極に対応することになる。
　また各実施の形態では、ワイドバンドギャップ半導体の１つであるＳｉＣを用いて形成した半導体装置について説明したが、例えば窒化ガリウム（ＧａＮ）系材料、ダイヤモンドなど、他のワイドバンドギャップ半導体を用いた半導体装置に対しても適用可能である。
　この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
　１　ＳｉＣ基板、２　エピタキシャル層、２ａ　ドリフト層、３　ベース領域、４　ソース領域、５　トレンチ、６　ゲート絶縁膜、７　ゲート電極、８　層間絶縁膜、９　ソース電極、１０　ドレイン電極、１１　シリコン酸化膜、１２　エッチングマスク、１３　保護拡散層、１４　保護コンタクト、１５　注入マスク、２０　保護コンタクト領域、２１　保護コンタクト、８１　第１コンタクトホール、８２　第２コンタクトホール。

Claims (10)

  1. 　第１導電型の半導体層と、
    　前記半導体層の上部に形成された第２導電型のベース領域と、
    　前記ベース領域を貫通するように前記半導体層に埋め込み形成され、平面視で格子状に配設されたゲート電極と、
    　前記ゲート電極の側面および底面に形成されたゲート絶縁膜と、
    　前記ベース領域の上部において前記ゲート絶縁膜を介して前記ゲート電極と接するように形成された第１導電型のソース領域と、
    　前記ソース領域および前記ベース領域の上面に接続するソース電極と、
    　前記ゲート電極で区切られた複数の区画のうち少なくとも１区画において、前記ベース領域を貫通するように形成された開口部と、
    　前記半導体層において前記ゲート絶縁膜を介した前記ゲート電極の底部および前記開口部の底部に渡って形成された第２導電型の保護拡散層と、
    　前記開口部を通して前記保護拡散層と前記ソース電極とを接続する保護コンタクトと、
    　前記保護コンタクトと前記ゲート電極との間に介在する層間絶縁膜とを備える
    ことを特徴とする半導体装置。
  2. 　前記保護コンタクトは、前記層間絶縁膜を介して前記ゲート電極に隣接している
    請求項１記載の半導体装置。
  3. 　前記開口部が配設された区画を規定する前記ゲート電極は、端部が前記半導体層の上面に位置しており、
    　前記開口部が配設された区画以外の区画を規定する前記ゲート電極は、全体が前記半導体層に埋め込まれている、
    請求項１または請求項２記載の半導体装置。
  4. 　前記開口部が配設された区画を除く前記複数の区画のそれぞれは、トランジスタセルであり、
    　前記複数の区画が配設された領域の外周に、トランジスタとして機能しないダミーセルがさらに配設され、
    　前記ダミーセルは、前記ベース領域を貫通するように前記半導体層に埋め込み形成された絶縁膜を備えており、
    　前記半導体層に埋め込み形成された前記絶縁膜は、平面視で、格子状のゲート電極の外周に、当該ゲート電極と共に格子状のパターンを形成するように配設されている
    請求項１から請求項３のいずれか一項記載の半導体装置。
  5. 　格子状に配設されたゲート電極の最外周部分は、前記ベース領域を貫通するように形成された最外周トレンチ内に形成されており、
    　前記最外周トレンチの内周側の側面には、前記ゲート絶縁膜を介して前記ゲート電極が形成されており、
    　前記最外周トレンチの外周側の側面には、フィールド絶縁膜を介して前記ゲート電極が形成されており、
    　前記保護拡散層は、前記最外周トレンチの底部にまで延在しており、
    　前記最外周トレンチの内周側の前記ゲート電極と前記最外周トレンチの外周側の前記ゲート電極との間の領域に、前記最外周トレンチの底部の前記保護拡散層と前記ソース電極とを接続する最外周保護コンタクトをさらに備える
    請求項１から請求項３のいずれか一項記載の半導体装置。
  6. 　前記半導体層は、ワイドバンドギャップ半導体である
    請求項１から請求項５のいずれか一項記載の半導体装置。
  7. 　第１導電型の半導体層を有する半導体基板を用意する工程と、
    　前記半導体層の上部に第２導電型のベース領域を形成する工程と、
    　前記ベース領域の上部に第１導電型で格子状のソース領域を形成する工程と、
    　前記半導体層上に少なくとも一箇所が欠けたマトリクス状のエッチングマスクを形成する工程と、
    　前記エッチングマスクを用いたエッチングにより、前記ソース領域および前記ベース領域を貫通する格子状のトレンチを形成すると共に、前記マトリクス状の欠けた部分に前記ソース領域および前記ベース領域を貫通する開口部を形成する工程と、
    　前記トレンチおよび前記開口部の底部に第２導電型の保護拡散層を形成する工程と、
    　前記トレンチおよび前記開口部の内面にゲート絶縁膜を形成した後、前記トレンチ内および前記開口部の外周部にゲート電極を形成する工程と、
    　前記ゲート電極を覆う層間絶縁膜を形成する工程と、
    　前記層間絶縁膜に、前記ソース領域および前記ベース領域に達する第１コンタクトホール並びに前記開口部の底の前記保護拡散層に達する第２コンタクトホールを形成する工程と、
    　前記層間絶縁膜上並びに前記第１および第２コンタクトホール内に電極を形成する工程とを備える
    ことを特徴とする半導体装置の製造方法。
  8. 　前記保護拡散層は、前記エッチングマスクを使用したイオン注入によって形成される
    請求項７記載の半導体装置の製造方法。
  9. 　前記ゲート電極を形成する工程において、
    　前記トレンチ内に形成する前記ゲート電極は、当該ゲート電極の材料膜をエッチバックすることによって形成され、
    　前記開口部の外周部に形成するゲート電極は、当該ゲート電極の材料膜をパターニングすることによって形成される
    請求項７または請求項８記載の半導体装置の製造方法。
  10. 　前記半導体層は、ワイドバンドギャップ半導体である
    請求項７から請求項９のいずれか一項記載の半導体装置の製造方法。
PCT/JP2011/078022 2010-12-10 2011-12-05 半導体装置およびその製造方法 WO2012077617A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012547837A JP5710644B2 (ja) 2010-12-10 2011-12-05 炭化珪素半導体装置およびその製造方法
US13/992,574 US9224860B2 (en) 2010-12-10 2011-12-05 Trench-gate type semiconductor device and manufacturing method therefor
CN201180059464.4A CN103262248B (zh) 2010-12-10 2011-12-05 半导体装置及其制造方法
DE112011104322T DE112011104322T5 (de) 2010-12-10 2011-12-05 Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
US14/930,373 US9614029B2 (en) 2010-12-10 2015-11-02 Trench-gate type semiconductor device and manufacturing method therefor
US15/439,550 US9985093B2 (en) 2010-12-10 2017-02-22 Trench-gate type semiconductor device and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-275289 2010-12-10
JP2010275289 2010-12-10

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/992,574 A-371-Of-International US9224860B2 (en) 2010-12-10 2011-12-05 Trench-gate type semiconductor device and manufacturing method therefor
US14/930,373 Division US9614029B2 (en) 2010-12-10 2015-11-02 Trench-gate type semiconductor device and manufacturing method therefor

Publications (1)

Publication Number Publication Date
WO2012077617A1 true WO2012077617A1 (ja) 2012-06-14

Family

ID=46207105

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/078022 WO2012077617A1 (ja) 2010-12-10 2011-12-05 半導体装置およびその製造方法

Country Status (5)

Country Link
US (3) US9224860B2 (ja)
JP (2) JP5710644B2 (ja)
CN (1) CN103262248B (ja)
DE (1) DE112011104322T5 (ja)
WO (1) WO2012077617A1 (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855197A (zh) * 2012-11-29 2014-06-11 中国科学院微电子研究所 一种igbt器件及其形成方法
ITMI20130030A1 (it) * 2013-01-11 2014-07-12 St Microelectronics Srl Dispositivo elettronico comprendente regioni conduttive e regioni dummy
CN103928516A (zh) * 2013-01-14 2014-07-16 三星电子株式会社 具有双平行沟道结构的半导体器件及其制造方法
WO2015015808A1 (ja) * 2013-08-01 2015-02-05 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2015118966A (ja) * 2013-12-17 2015-06-25 トヨタ自動車株式会社 半導体装置
JP2015230932A (ja) * 2014-06-04 2015-12-21 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2016052203A1 (ja) * 2014-09-30 2016-04-07 三菱電機株式会社 半導体装置
US20160336391A1 (en) * 2014-01-10 2016-11-17 Mitsubishi Electric Corporation Silicon carbide semiconductor device
WO2017010164A1 (ja) * 2015-07-15 2017-01-19 三菱電機株式会社 電力用半導体装置
JPWO2016047438A1 (ja) * 2014-09-26 2017-04-27 三菱電機株式会社 半導体装置
WO2017175460A1 (ja) * 2016-04-07 2017-10-12 三菱電機株式会社 半導体装置および電力変換装置
DE112016004718T5 (de) 2015-10-16 2018-06-28 Mitsubishi Electric Corporation Halbleitereinheit
JP6377309B1 (ja) * 2017-03-06 2018-08-22 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
WO2018163286A1 (ja) * 2017-03-07 2018-09-13 三菱電機株式会社 半導体装置および電力変換装置
WO2018163593A1 (ja) * 2017-03-06 2018-09-13 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
JP2019504485A (ja) * 2015-12-11 2019-02-14 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 超格子構造を有する半導体トランジスタ
WO2019159350A1 (ja) * 2018-02-19 2019-08-22 三菱電機株式会社 炭化珪素半導体装置
WO2019159351A1 (ja) * 2018-02-19 2019-08-22 三菱電機株式会社 炭化珪素半導体装置
JP2020038995A (ja) * 2013-02-05 2020-03-12 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
US10756168B2 (en) 2016-03-31 2020-08-25 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
US11217674B2 (en) * 2013-02-19 2022-01-04 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
CN115207130A (zh) * 2022-09-09 2022-10-18 深圳芯能半导体技术有限公司 一种侧壁栅双沟槽碳化硅mosfet及其制备方法
CN115207128A (zh) * 2022-09-09 2022-10-18 深圳芯能半导体技术有限公司 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6385755B2 (ja) * 2014-08-08 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6763779B2 (ja) * 2014-11-18 2020-09-30 ローム株式会社 半導体装置および半導体装置の製造方法
WO2017099096A1 (ja) * 2015-12-11 2017-06-15 富士電機株式会社 半導体装置
JP6520785B2 (ja) * 2016-03-24 2019-05-29 豊田合成株式会社 半導体装置の製造方法
JP6531691B2 (ja) * 2016-03-24 2019-06-19 豊田合成株式会社 縦型トレンチｍｏｓｆｅｔの製造方法
KR101875638B1 (ko) 2016-10-14 2018-07-06 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP6809330B2 (ja) 2017-03-28 2021-01-06 豊田合成株式会社 半導体装置の製造方法
US10283358B2 (en) * 2017-05-18 2019-05-07 Hrl Laboratories, Llc Lateral GaN PN junction diode enabled by sidewall regrowth
JP2019016668A (ja) 2017-07-05 2019-01-31 三菱電機株式会社 炭化珪素半導体装置並びにその製造方法及び電力変換装置
JP2019046991A (ja) * 2017-09-04 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN108417617B (zh) * 2018-02-27 2020-12-15 中国科学院半导体研究所 碳化硅沟槽型MOSFETs及其制备方法
JP7259215B2 (ja) 2018-06-01 2023-04-18 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
IT201800007780A1 (it) 2018-08-02 2020-02-02 St Microelectronics Srl Dispositivo mosfet in carburo di silicio e relativo metodo di fabbricazione
US20220246752A1 (en) * 2019-07-29 2022-08-04 Enkris Semiconductor, Inc. Semiconductor Structure And Manufacturing Method For The Same
CN110767752A (zh) * 2019-10-31 2020-02-07 中国科学院长春光学精密机械与物理研究所 一种新型结构的底部沟槽栅极GaN-MOSFET器件及其制备方法
CN113270495A (zh) * 2020-02-14 2021-08-17 苏州华太电子技术有限公司 Vdmosfet器件结构及其制作方法
CN114512403B (zh) * 2020-11-16 2023-06-23 苏州东微半导体股份有限公司 半导体器件的制造方法
CN114512531A (zh) * 2020-11-16 2022-05-17 苏州东微半导体股份有限公司 碳化硅器件
CN115483284A (zh) * 2022-07-20 2022-12-16 上海林众电子科技有限公司 一种改进型sg igbt的制备方法及应用
CN114937692B (zh) * 2022-07-25 2022-10-28 深圳市威兆半导体股份有限公司 一种具有沟道二极管的阶梯沟槽栅SiC MOSFET结构及其制备方法
CN115188803B (zh) * 2022-09-09 2022-12-13 深圳芯能半导体技术有限公司 一种沟槽侧壁栅碳化硅mosfet及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117176A (ja) * 1997-06-24 1999-01-22 Hitachi Ltd 炭化けい素半導体装置
JP2001284584A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 半導体装置及びその製造方法
JP2003526948A (ja) * 2000-03-10 2003-09-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電界効果型半導体装置
JP2006128507A (ja) * 2004-10-29 2006-05-18 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2008085086A (ja) * 2006-09-27 2008-04-10 Toyota Industries Corp 半導体装置
JP2010114152A (ja) * 2008-11-04 2010-05-20 Toyota Motor Corp 半導体装置および半導体装置の製造方法
JP2010251422A (ja) * 2009-04-13 2010-11-04 Renesas Electronics Corp 半導体装置及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682272B2 (ja) 1991-06-27 1997-11-26 三菱電機株式会社 絶縁ゲート型トランジスタ
JP3396553B2 (ja) * 1994-02-04 2003-04-14 三菱電機株式会社 半導体装置の製造方法及び半導体装置
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
JPH10107280A (ja) 1996-10-01 1998-04-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10256550A (ja) 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
EP0966763B1 (en) * 1997-02-07 2005-01-12 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US7973381B2 (en) * 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
JP4538211B2 (ja) * 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US7470953B2 (en) * 2003-10-08 2008-12-30 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device and manufacturing method thereof
JP4453671B2 (ja) 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4915221B2 (ja) 2006-11-28 2012-04-11 トヨタ自動車株式会社 半導体装置
JP2008177335A (ja) * 2007-01-18 2008-07-31 Fuji Electric Device Technology Co Ltd 炭化珪素絶縁ゲート型半導体装置。
JP2009043966A (ja) * 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
JP2009206268A (ja) * 2008-02-27 2009-09-10 Seiko Instruments Inc 半導体装置及びその製造方法
JP2010073759A (ja) 2008-09-16 2010-04-02 Tdk Corp 積層型チップバリスタ及び電子部品
JP2010109221A (ja) 2008-10-31 2010-05-13 Rohm Co Ltd 半導体装置
DE112009004277T5 (de) 2008-12-25 2012-10-04 Mitsubishi Electric Corp. Leistungs-halbleitervorrichtung
US7989885B2 (en) * 2009-02-26 2011-08-02 Infineon Technologies Austria Ag Semiconductor device having means for diverting short circuit current arranged in trench and method for producing same
US9293572B2 (en) 2010-06-24 2016-03-22 Mitsubishi Electric Corporation Power semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117176A (ja) * 1997-06-24 1999-01-22 Hitachi Ltd 炭化けい素半導体装置
JP2003526948A (ja) * 2000-03-10 2003-09-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電界効果型半導体装置
JP2001284584A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 半導体装置及びその製造方法
JP2006128507A (ja) * 2004-10-29 2006-05-18 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2008085086A (ja) * 2006-09-27 2008-04-10 Toyota Industries Corp 半導体装置
JP2010114152A (ja) * 2008-11-04 2010-05-20 Toyota Motor Corp 半導体装置および半導体装置の製造方法
JP2010251422A (ja) * 2009-04-13 2010-11-04 Renesas Electronics Corp 半導体装置及びその製造方法

Cited By (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855197A (zh) * 2012-11-29 2014-06-11 中国科学院微电子研究所 一种igbt器件及其形成方法
ITMI20130030A1 (it) * 2013-01-11 2014-07-12 St Microelectronics Srl Dispositivo elettronico comprendente regioni conduttive e regioni dummy
US9306029B2 (en) 2013-01-11 2016-04-05 Stmicroelectronics S.R.L. Electronic device comprising conductive regions and dummy regions
US9461130B2 (en) 2013-01-11 2016-10-04 Stmicroelectronics S.R.L. Electronic device comprising conductive regions and dummy regions
CN103928516A (zh) * 2013-01-14 2014-07-16 三星电子株式会社 具有双平行沟道结构的半导体器件及其制造方法
CN103928516B (zh) * 2013-01-14 2018-09-11 三星电子株式会社 具有双平行沟道结构的半导体器件及其制造方法
JP2020038995A (ja) * 2013-02-05 2020-03-12 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JP7105752B2 (ja) 2013-02-05 2022-07-25 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置
JP7241848B2 (ja) 2013-02-05 2023-03-17 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置
JP2022010335A (ja) * 2013-02-05 2022-01-14 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置
US11817487B2 (en) 2013-02-19 2023-11-14 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US11217674B2 (en) * 2013-02-19 2022-01-04 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US20220140095A1 (en) * 2013-02-19 2022-05-05 Rohm Co., Ltd. Semiconductor device and method for manuracturing the same
JPWO2015015808A1 (ja) * 2013-08-01 2017-03-02 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN105474402A (zh) * 2013-08-01 2016-04-06 三菱电机株式会社 碳化硅半导体器件及其制造方法
US9825164B2 (en) 2013-08-01 2017-11-21 Mitsubishi Electric Corporation Silicon carbide semiconductor device and manufacturing method for same
WO2015015808A1 (ja) * 2013-08-01 2015-02-05 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2015118966A (ja) * 2013-12-17 2015-06-25 トヨタ自動車株式会社 半導体装置
US20160336391A1 (en) * 2014-01-10 2016-11-17 Mitsubishi Electric Corporation Silicon carbide semiconductor device
US9972676B2 (en) * 2014-01-10 2018-05-15 Mitsubishi Electric Corporation Silicon carbide semiconductor device
JP2015230932A (ja) * 2014-06-04 2015-12-21 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10453951B2 (en) 2014-09-26 2019-10-22 Mitsubishi Electric Corporation Semiconductor device having a gate trench and an outside trench
JPWO2016047438A1 (ja) * 2014-09-26 2017-04-27 三菱電機株式会社 半導体装置
WO2016052203A1 (ja) * 2014-09-30 2016-04-07 三菱電機株式会社 半導体装置
US10312233B2 (en) 2014-09-30 2019-06-04 Mitsubishi Electric Corporation Semiconductor device
US20170271323A1 (en) * 2014-09-30 2017-09-21 Mitsubishi Electric Corporation Semiconductor device
JP6038391B2 (ja) * 2014-09-30 2016-12-07 三菱電機株式会社 半導体装置
JPWO2017010164A1 (ja) * 2015-07-15 2018-01-25 三菱電機株式会社 電力用半導体装置
WO2017010164A1 (ja) * 2015-07-15 2017-01-19 三菱電機株式会社 電力用半導体装置
DE112016004718T5 (de) 2015-10-16 2018-06-28 Mitsubishi Electric Corporation Halbleitereinheit
DE112016004718B4 (de) 2015-10-16 2022-12-08 Mitsubishi Electric Corporation Halbleitereinheit
US10468487B2 (en) 2015-10-16 2019-11-05 Mitsubishi Electric Corporation Semiconductor device
JP2019504485A (ja) * 2015-12-11 2019-02-14 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 超格子構造を有する半導体トランジスタ
US10756168B2 (en) 2016-03-31 2020-08-25 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
WO2017175460A1 (ja) * 2016-04-07 2017-10-12 三菱電機株式会社 半導体装置および電力変換装置
WO2018163593A1 (ja) * 2017-03-06 2018-09-13 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
JP6377309B1 (ja) * 2017-03-06 2018-08-22 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
US11637184B2 (en) 2017-03-06 2023-04-25 Mitsubishi Electric Corporation Silicon carbide semiconductor device, power converter, method of manufacturing silicon carbide semiconductor device, and method of manufacturing power converter
DE112018001179T5 (de) 2017-03-06 2019-12-24 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit, leistungswandler, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit und verfahren zur herstellung eines leistungswandlers
JPWO2018163286A1 (ja) * 2017-03-07 2019-07-04 三菱電機株式会社 半導体装置および電力変換装置
WO2018163286A1 (ja) * 2017-03-07 2018-09-13 三菱電機株式会社 半導体装置および電力変換装置
US11355629B2 (en) 2017-03-07 2022-06-07 Mitsubishi Electric Corporation Semiconductor device and power converter
WO2019159350A1 (ja) * 2018-02-19 2019-08-22 三菱電機株式会社 炭化珪素半導体装置
US11444193B2 (en) 2018-02-19 2022-09-13 Mitsubishi Electric Corporation Silicon carbide semiconductor device
JPWO2019159350A1 (ja) * 2018-02-19 2020-10-01 三菱電機株式会社 炭化珪素半導体装置
WO2019159351A1 (ja) * 2018-02-19 2019-08-22 三菱電機株式会社 炭化珪素半導体装置
JPWO2019159351A1 (ja) * 2018-02-19 2020-09-03 三菱電機株式会社 炭化珪素半導体装置
US11121250B2 (en) 2018-02-19 2021-09-14 Mitsubishi Electric Corporation Silicon carbide semiconductor device
CN115207130A (zh) * 2022-09-09 2022-10-18 深圳芯能半导体技术有限公司 一种侧壁栅双沟槽碳化硅mosfet及其制备方法
CN115207128A (zh) * 2022-09-09 2022-10-18 深圳芯能半导体技术有限公司 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法

Also Published As

Publication number Publication date
US9614029B2 (en) 2017-04-04
JP6049784B2 (ja) 2016-12-21
US9985093B2 (en) 2018-05-29
JPWO2012077617A1 (ja) 2014-05-19
JP2015128180A (ja) 2015-07-09
CN103262248B (zh) 2016-07-13
US20160071922A1 (en) 2016-03-10
US20170162649A1 (en) 2017-06-08
US20130285140A1 (en) 2013-10-31
US9224860B2 (en) 2015-12-29
CN103262248A (zh) 2013-08-21
DE112011104322T5 (de) 2013-10-02
JP5710644B2 (ja) 2015-04-30

Similar Documents

Publication Publication Date Title
JP6049784B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6144674B2 (ja) 半導体装置及びその製造方法
JP6099749B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6038391B2 (ja) 半導体装置
WO2020110514A1 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
US20060267022A1 (en) Field-effect transistor and thyristor
JP6072432B2 (ja) 半導体装置及びその製造方法
WO2013001677A1 (ja) 半導体装置とその製造方法
JP6282088B2 (ja) 半導体装置及びその製造方法
US10229969B2 (en) Power semiconductor device
JP6705155B2 (ja) 半導体装置および半導体装置の製造方法
WO2012131768A1 (ja) 炭化珪素半導体装置およびその製造方法
JP5676923B2 (ja) 半導体装置の製造方法および半導体装置
JP7155641B2 (ja) 半導体装置
JP5985105B2 (ja) 半導体装置
CN108574000B (zh) 半导体装置和半导体装置的制造方法
JP6207627B2 (ja) 半導体装置
JP7404722B2 (ja) 半導体装置
WO2017010164A1 (ja) 電力用半導体装置
JP5059989B1 (ja) 半導体装置とその製造方法
JP2017092364A (ja) 半導体装置および半導体装置の製造方法
JP6289600B2 (ja) 半導体装置
JP2015057851A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11846877

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012547837

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13992574

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112011104322

Country of ref document: DE

Ref document number: 1120111043228

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11846877

Country of ref document: EP

Kind code of ref document: A1