JPWO2018163286A1 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JPWO2018163286A1
JPWO2018163286A1 JP2019504171A JP2019504171A JPWO2018163286A1 JP WO2018163286 A1 JPWO2018163286 A1 JP WO2018163286A1 JP 2019504171 A JP2019504171 A JP 2019504171A JP 2019504171 A JP2019504171 A JP 2019504171A JP WO2018163286 A1 JPWO2018163286 A1 JP WO2018163286A1
Authority
JP
Japan
Prior art keywords
gate
semiconductor device
termination
layer
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019504171A
Other languages
English (en)
Other versions
JP6641523B2 (ja
Inventor
勝俊 菅原
勝俊 菅原
裕 福井
裕 福井
亘平 足立
亘平 足立
英之 八田
英之 八田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018163286A1 publication Critical patent/JPWO2018163286A1/ja
Application granted granted Critical
Publication of JP6641523B2 publication Critical patent/JP6641523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current

Abstract

炭化珪素半導体装置（１００）は、ゲートトレンチ（６）の底面のゲート絶縁膜（７）の下方に設けられた拡散保護層（９）と、ゲートトレンチ（６）よりも外周側に位置する終端トレンチ（１６）の底面の絶縁膜上に設けられゲート電極（８）に電気的に接続されたゲート配線（１８）と、終端トレンチ（１６）内でゲート配線（１８）に接合されたゲートパッド（３３）と、終端トレンチ（１６）の底面の絶縁膜の下方に設けられた終端保護層（１９）と、ソース領域（５）、拡散保護層（９）、および終端保護層（１９）に電気的に接続されたソース電極（１１）と、を備え、拡散保護層（９）は、終端保護層（１９）に向かって延伸した第１の延伸部（９ａ）で終端保護層（１９）と離隔する。ゲートトレンチの底面に設けられたゲート絶縁膜に過大な電界が印加されるのを抑制する。

Description

本発明は、トレンチゲート型の半導体装置に関する。
パワーエレクトロニクス機器において、モータ等の負荷への電力供給を制御するスイッチング素子として、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの絶縁ゲート型半導体装置が広く使用されている。これらの絶縁ゲート型半導体装置には、ゲート電極が半導体層に埋め込み形成されたトレンチゲート型の半導体装置がある。トレンチゲート型の半導体装置は、ゲート電極を半導体層の表面に形成したプレーナ型の半導体装置に比べてチャネル幅密度を大きくすることができるため、単位面積当たりのオン抵抗を小さくすることができる。トレンチゲート型の半導体装置ではゲートトレンチの底部に電界が集中し易いため、ゲートトレンチの底部に第１導電型のドリフト層とは異なる第２導電型の拡散保護層を設けてゲートトレンチの底部への電界集中を緩和し、電界によりゲートトレンチ内に形成されたゲート絶縁膜が破壊されるのを抑制した半導体装置がある。
従来の半導体装置では、半導体装置の中央部に設けられた複数のセルからなる活性領域と、活性領域の周囲に設けられた終端領域とを有し、活性領域に格子状のゲートトレンチが形成され、終端領域にゲートトレンチを囲って終端トレンチが形成されていた（例えば、特許文献１参照）。ゲートトレンチは半導体装置の内周側から外周側に向かって延伸した延伸部を有しており、延伸部の先端で終端トレンチに接続されていた。そして、活性領域に形成されたゲートトレンチの底部から終端領域に形成された終端トレンチの底部まで連続して拡散保護層が形成されていた。この構成により、半導体装置のオフ状態において、終端領域の拡散保護層から活性領域のドリフト層に向かって空乏層が伸びるため、活性領域の最外周のゲートトレンチの底部に形成された拡散保護層におけるアバランシェ電圧を高くして半導体装置の耐圧を向上させていた。そして、終端トレンチの底部において拡散保護層とソース電極とを接合して、半導体装置がオン状態となる際にソース電極のソース電位によってドリフト層に伸びた空乏層のキャリアを拡散保護層に引き戻し、スイッチング損失の増加を抑制していた。
国際公開第２０１５／０１５８０８号
しかしながら、特許文献１に記された従来の半導体装置では、活性領域内のゲートトレンチの底部に設けられた拡散保護層と終端領域の終端トレンチの底部に設けられた拡散保護層とが繋がって形成されているため、半導体装置のスイッチング動作に伴って拡散保護層に流れる変位電流が、終端領域から活性領域に流入する。この結果、終端トレンチに繋がるゲートトレンチの延伸部の底部の拡散保護層において、拡散保護層の電気抵抗と変位電流とにより発生する電圧降下が過大となり、ゲートトレンチの底面に設けられたゲート絶縁膜に印加される電界が過大となるため、ゲート絶縁膜を破壊することがあるという問題点があった。
本発明は、上述のような問題を解決するためになされたもので、半導体装置のスイッチング動作に伴い終端領域から活性領域に変位電流が流入するのを防止して、ゲートトレンチの底面に設けられたゲート絶縁膜に過大な電界が印加されるのを抑制する半導体装置を提供することを目的とする。
本発明に係る半導体装置は、半導体基板と、半導体基板上に設けられた第１導電型のドリフト層と、ドリフト層上に設けられた第２導電型のベース領域と、ベース領域内の上部に設けられた第１導電型のソース領域と、ソース領域およびベース領域を貫通しドリフト層まで達するゲートトレンチ内に設けられたゲート電極と、ゲートトレンチの底面とゲート電極との間に設けられたゲート絶縁膜と、ゲート絶縁膜の下方に設けられた第２導電型の拡散保護層と、ゲートトレンチよりも半導体基板の外周側に位置する終端トレンチの底面に設けられた絶縁膜と、絶縁膜上に設けられ、ゲート電極に電気的に接続されたゲート配線と、終端トレンチ内でゲート配線に接合されたゲートパッドと、絶縁膜の下方に設けられた第２導電型の終端保護層と、ソース領域、拡散保護層、および終端保護層に電気的に接続されたソース電極と、を備え、拡散保護層は、終端保護層に向かって延伸した第１の延伸部を有し、第１の延伸部が終端保護層と離隔する。
本発明に係る半導体装置によれば、ゲート絶縁膜の下方に設けられた拡散保護層は、終端トレンチの底面の絶縁膜の下方に設けられた終端保護層に向かって延伸した延伸部が終端保護層と離隔するので、終端保護層から拡散保護層に変位電流が流入するのを防止して、ゲート絶縁膜に過大な電界が印加されるのを抑制することができる。
本発明の実施の形態１における半導体装置を示す平面図である。 本発明の実施の形態１における半導体装置の一部構成を示す部分平面図および部分断面図である。 本発明の実施の形態１における変形例の半導体装置１１０を示す部分平面図および部分断面図である。 本発明の実施の形態１における半導体装置の製造方法を示す図である。 本発明の実施の形態１における半導体装置の製造方法を示す図である。 比較例の半導体装置の構成を示す部分平面図および部分断面図である。 本発明の実施の形態２における半導体装置を示す部分平面図および部分断面図である。 本発明の実施の形態３における半導体装置を示す部分平面図および部分断面図である。 本発明の実施の形態４における半導体装置を示す部分平面図および部分断面図である。 本発明の実施の形態５における電力変換装置を適用した電力変換システムの構成を示すブロック図である。
実施の形態１．
まず、本発明の実施の形態１における半導体装置の構成を説明する。図１は、本発明の実施の形態１における半導体装置を示す平面図である。図１において、半導体装置１００は、平面視で半導体装置１００の中央部に設けられた活性領域２０と、活性領域２０の周囲に設けられた終端領域３０とからなる。
なお、本発明において活性領域２０とは、半導体装置１００のオン状態においてチャネルが形成されることで電流が流れる領域であり、終端領域３０は活性領域２０の周囲の領域である。終端領域３０は、半導体装置１００の外周部において活性領域２０を囲って設けられる。活性領域２０にはゲートトレンチ６が設けられており、終端領域３０には終端トレンチ１６が設けられている。図１に示す平面視では、終端トレンチ１６で囲われた内側の領域が活性領域２０であり、終端トレンチ１６の内周側の縁部が、活性領域２０と終端領域３０の境界である。図１では、終端トレンチ１６は、活性領域２０を連続的に取り囲んで無端のリング状になっているが、終端トレンチ１６は、活性領域２０の周囲に断続的に設けられていてもよい。
また、本発明において、不純物濃度とは、各領域における不純物濃度のピーク値を示すものとする。さらに、外周側とは、図１に示す半導体装置１００の平面視において、半導体装置１００の内から半導体装置１００の外に向かう方向であり、内周側とは、外周側に対して反対の方向とする。よって、図２から図９に示す半導体装置の部分平面図および部分断面図では、紙面右から左へ向かう方向が外周側であり、紙面左から右に向かう方向が内周側である。また、終端領域３０は、活性領域２０よりも半導体装置１００の外周側に設けられている。
本発明では、第１導電型をｎ型、第２導電型をｐ型として説明するが、第１導電型がｐ型、第２導電型がｎ型の半導体装置であってもよい。また、本発明では、半導体装置がＭＯＳＦＥＴである場合について説明するが、半導体装置はＩＧＢＴであってもよい。また、本発明では、半導体層２に含まれるドリフト層を炭化珪素（ＳｉＣ）で形成した場合について説明するが、ドリフト層は、窒化ガリウム（ＧａＮ）、ダイヤモンドなどのシリコンよりもバンドギャップが大きいワイドバンドギャップ半導体であってもよい。
図１において、半導体装置１００の半導体層２には、活性領域２０においてゲートトレンチ６が形成され、終端領域３０においてゲートトレンチ６を囲い、ゲートトレンチ６と離隔して終端トレンチ１６が形成されている。図１に示すようにゲートトレンチ６は格子状に形成されており、ゲートトレンチ６は、半導体層２の内周側から外周側、すなわち終端トレンチ側に向かって延伸した延伸部６ａを複数有している。延伸部６ａの先端と終端トレンチ１６とは離隔している。活性領域２０内のゲートトレンチ６で区画された領域には複数のセルが形成されている。図１に示すように、複数のセルは、活性セル１０ａ、最外周セル１０ｂ、およびコンタクトセル１０ｃからなる。このうち、活性セル１０ａと最外周セル１０ｂとがＭＯＳＦＥＴとして機能するセルであり、コンタクトセル１０ｃは後述するようにソース電極とゲートトレンチ６の底部に形成された拡散保護層とを電気的に接続するためのセルである。図１に示すように、例えば、全ての活性セル１０ａがコンタクトセル１０ｃに隣接して形成されていてよい。また、最外周セル１０ｂがコンタクトセル１０ｃに隣接していてもよい。
図１では、活性セル１０ａ、最外周セル１０ｂ、コンタクトセル１０ｃ、すなわち各セルが、四角形状である場合について示したが、各セルの形状は円形状や六角形状などの多角形状であってもよい。各セルの配置も図１に示した碁盤目状に限らず千鳥格子状であってもよい。さらに、ゲートトレンチ６を半導体装置１００の内周側から外周側に延伸した延伸部を有するストライプ状に形成して、各セルの形状もストライプ状としてもよい。また、活性セル１０ａ、最外周セル１０ｂは、明確に区別される必要も無く、例えば、最外周セル１０ｂを設けずに、ストライプ状に形成した活性セルの終端領域に近い領域を最外周領域と呼んでもよい。さらに、コンタクトセル１０ｃを設けずに、例えば、ゲートトレンチ６の側面に接する半導体層の一部に拡散保護層と同一の導電型の領域を形成して、後述する拡散保護層とソース電極とを電気的に接続する構成としてもよい。
図２は、本発明の実施の形態１における半導体装置の一部構成を示す部分平面図および部分断面図である。図２の部分平面図および部分断面図は、図１の破線１０１で囲った領域の構成を示したものである。図２（ａ）は、半導体装置１００を半導体層２の上面の位置で示した部分平面図であり、図２（ｂ）は、半導体装置１００をゲートトレンチ６の底部の拡散保護層９の位置で示した部分平面図である。また、図２（ｃ）は、図２（ａ）、（ｂ）の破線Ａ−Ａに沿った部分断面図であり、図２（ｄ）は、図２（ａ）、（ｂ）の破線Ｂ−Ｂに沿った部分断面図である。
図２（ｃ）、（ｄ）に示すように、ＭＯＳＦＥＴである半導体装置１００は、ｎ型の炭化珪素半導体基板１と、炭化珪素半導体基板１の上にエピタキシャル成長させた半導体層２とを備えている。半導体層２のうち活性領域には、ｎ型の炭化珪素半導体からなるドリフト層３と、ドリフト層３上に設けられたｐ型のベース領域４と、ベース領域４内の上部に選択的に設けられたｎ型のソース領域５と、ソース領域５およびベース領域４を貫通して設けられ底面がドリフト層３内に位置するゲートトレンチ６と、ゲートトレンチ６の底面の下方に設けられたｐ型の拡散保護層９とが形成されている。一方、半導体層２のうち終端領域には、底面がベース領域４よりも深くｎ型のドリフト層３に位置する終端トレンチ１６と、終端トレンチ１６の底面の下方に設けられたｐ型の終端保護層１９とが形成されている。なお、半導体装置１００をＩＧＢＴとする場合には、炭化珪素半導体基板１の導電型をｐ型とすればよい。
ここで、ドリフト層３のｎ型不純物濃度は、１×１０１４ｃｍ−３〜１×１０１７ｃｍ−３、厚さは５〜２００μｍであってよい。ベース領域４のｐ型不純物濃度は、１×１０１７ｃｍ−３〜１×１０２０ｃｍ−３であってよい。ソース領域５のｎ型不純物濃度は、ベース領域４のｐ型不純物濃度以上、１×１０２１ｃｍ−３以下であってよい。拡散保護層９および終端保護層１９のｐ型不純物濃度は、１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３であってよい。拡散保護層９のｐ型不純物濃度は、終端保護層１９のｐ型不純物濃度と同じ、あるいは終端保護層１９のｐ型不純物濃度以上が好ましい。
図２（ａ）に示すように、半導体装置１００の活性領域には、ゲートトレンチ６、活性セル１０ａ、最外周セル１０ｂ、コンタクトセル１０ｃが形成されている。図２（ａ）、（ｃ）に示すように、ゲートトレンチ６の内側の側面および底面にはゲート絶縁膜７が形成されており、ゲートトレンチ６内にはゲート絶縁膜７を介してポリシリコンからなるゲート電極８が埋め込まれている。ゲートトレンチ６内に埋め込まれたゲート電極８は、ゲート絶縁膜７を介して、ソース領域５、ベース領域４、およびドリフト層３に対向している。図２（ｃ）に示すように、ゲート電極８の底面は、半導体層２の深さ方向においてドリフト層３に位置している。
図２（ａ）に示すように、ゲートトレンチ６は、平面視で格子状に形成されており、最外周セル１０ｂに隣接して炭化珪素半導体基板１の内周側から外周側に向かって延伸した延伸部６ａを有している。ゲートトレンチ６と終端トレンチ１６とは離隔して形成されており、ゲートトレンチ６の延伸部６ａの先端と終端トレンチ１６とが離隔している。
図２（ｂ）に示すように、拡散保護層９は、平面視でゲートトレンチ６とほぼ同じ形状、すなわち格子状を呈しており、ゲートトレンチ６と同様に炭化珪素半導体基板１の内周側から外周側に向かう延伸部９ａを有している。終端保護層１９も、平面視で終端トレンチ１６とほぼ同じ形状を呈している。拡散保護層９と終端保護層１９とは離隔して形成されており、終端保護層１９は、拡散保護層９の延伸部９ａの延伸方向において延伸部９ａと離隔して設けられている。そして、図２（ｂ）に示すように、終端保護層１９は、平面視で拡散保護層９の延伸部９ａの延伸方向に位置する部位の延伸部９ａの幅に平行な長さが、拡散保護層９の延伸部９ａの幅よりも長くなっている。
また、図２（ｃ）、（ｄ）に示すように、拡散保護層９は、ゲートトレンチ６の底面に設けられたゲート絶縁膜７の下方に設けられており、より好ましくはゲート絶縁膜７に接して設けられている。終端保護層１９は、終端トレンチ１６の底面に設けられたゲート絶縁膜７の下方に設けられており、より好ましくは終端トレンチ１６の底面に位置するゲート絶縁膜７に接して設けられている。拡散保護層９と終端保護層１９との間にはドリフト層３が設けられている。拡散保護層９および終端保護層１９はｐ型であり、ドリフト層３はｎ型であるので、拡散保護層９と終端保護層１９とは、半導体層２の内部では電気的に接続されておらず、拡散保護層９と終端保護層１９との間にドリフト層３を介して電流が流れない構成となっている。そして、拡散保護層９と終端保護層１９とは、半導体層２の外側に形成されたソース電極１１を介してのみ電気的に接続されている。
図２（ｃ）に示すようにコンタクトセル１０ｃは、セル全体がゲートトレンチ６内に形成されている。コンタクトセル１０ｃが内側に形成されたゲートトレンチ６の底部に隣接するドリフト層３内にも拡散保護層９が形成されている。コンタクトセル１０ｃでは、ゲート電極８で囲われた内側およびゲートトレンチ６の底部に層間絶縁膜１３が形成されている。ゲートトレンチ６の底部に形成された層間絶縁膜１３には、コンタクトセル１０ｃの層間絶縁膜１３で囲われた内側から拡散保護層９にまで達するコンタクトホール２２が形成されている。コンタクトセル１０ｃの層間絶縁膜１３で囲われた内側にはソース電極１１が設けられており、ソース電極１１は、コンタクトホール２２を介して拡散保護層９に接合されている。コンタクトセル１０ｃは、拡散保護層９とソース電極１１とを接合した接合部を有している。なお、金属と半導体とをオーミック接合させるために、ソース電極１１と拡散保護層９との間にはオーミック電極２３を設けてよい。
本発明では、ソース電極と半導体との間にオーミック電極を設ける場合、ソース電極とオーミック電極とを区別せずに両者を合わせてソース電極と呼ぶ場合がある。同様に、金属電極であるゲートパッドと半導体などからなるゲート配線との間にオーミック電極を設ける場合、ゲートパッドとオーミック電極とを区別せずに両者を合わせてゲートパッドと呼ぶ場合がある。つまり、本発明ではソース電極やゲートパッドは単一の金属で構成されるものに限らず、半導体との接合部に半導体との接合に適した材料を設けた構成であってもよい。オーミック電極は金属に限らず、金属と半導体との化合物、例えば、シリサイドであってもよい。また、オーミック電極は、複数層の金属や半導体などの導電体からなる構成であってもよい。
図２（ｃ）に示すように、活性セル１０ａおよび最外周セル１０ｂでは、ベース領域４内の上部にソース領域５が設けられており、ソース領域５は、ゲート絶縁膜７を介してゲート電極８と対向している。ソース領域５はベース領域４の上部全体に設けられるものではなく、半導体層２の表層部にはソース領域５が選択的に設けられている。半導体層２の表面でソース領域５およびベース領域４は、ソース電極１１に接合され、ソース電極１１に電気的に接続されている。なお、ベース領域４は、ソース電極１１側のｐ型不純物濃度をドリフト層３側のｐ型不純物濃度よりも高くして、ベース領域４とソース電極１１との接触抵抗を低減させてもよい。
図２（ｃ）、（ｄ）に示すように、半導体層２の表面およびゲートトレンチ６の上には、層間絶縁膜１３が形成されている。図２（ｃ）に示すように、層間絶縁膜１３には、平面視で活性セル１０ａおよび最外周セル１０ｂのベース領域４とソース領域５の一部とを含む領域にコンタクトホール２４が形成されている。ソース電極１１は、層間絶縁膜１３に形成されたコンタクトホール２４を介して、活性セル１０ａおよび最外周セル１０ｂのベース領域４とソース領域５とに接合されている。なお、ソース電極１１とベース領域４およびソース領域５との接合部にオーミック電極２５を設けてもよい。
図２（ａ）に示すように、活性領域の最外周側では、ゲートトレンチ６が終端トレンチ１６と離隔して形成されるため、終端領域と対向するゲートトレンチ６の端部には、終端領域側に突出した延伸部６ａが複数設けられている。また、図２（ｂ）に示すように、ゲートトレンチ６の底面に設けられたゲート絶縁膜７の下方に位置する拡散保護層９も終端領域側に突出した延伸部９ａを複数有している。図２（ａ）に示すように、最外周セル１０ｂでは、ソース領域５は、ゲートトレンチ６の終端領域側に突出した延伸部６ａの先端にまでは形成されておらず、ゲートトレンチ６の終端領域側に突出した延伸部６ａの先端は、ソース領域５の端部よりも終端領域に近くなっている。そのため、図２（ｂ）に示すように、内周側から外周側に延伸した拡散保護層９の延伸部９ａの外周側端部も、平面視で拡散保護層９の延伸部９ａに隣接したソース領域５よりも炭化珪素半導体基板１の外周側に位置している。
活性領域の拡散保護層９は、ゲートトレンチ６の底部に形成されるため、拡散保護層９と終端領域の終端保護層１９との間隔を大きくし過ぎると、オフ状態で空乏層が到達しない領域ができて半導体装置１００の耐圧が低下するので好ましくない。一方、最外周セル１０ｂのソース領域５の端部が終端トレンチ１６に近いと終端トレンチ１６のゲート絶縁膜７が電界により破壊され易くなる。従って、図２（ａ）、（ｂ）に示すように、平面視で拡散保護層９の延伸部９ａと終端保護層１９との間の距離を最外周セル１０ｂのソース領域５と終端保護層１９との間の距離より短くするとよい。これにより、オフ状態での耐圧低下を抑制しつつ、終端トレンチ１６の側面に設けられたゲート絶縁膜７が電界により破壊されるのを抑制することができる。
図２（ｄ）に示すように、ゲートトレンチ６の終端領域側に突出した延伸部６ａ内にゲート絶縁膜７を介して設けられたゲート電極８は、ゲートトレンチ６の端部でゲート配線１８に接続される。ゲート配線１８は、ベース領域４の上、すなわち半導体層２の上を通って終端領域内に導かれ、終端トレンチ１６内を通って、終端トレンチ１６内でゲートパッド３３に接合される。ゲート配線１８は、ゲート電極８を形成する工程で一体的に形成されるため、ゲート電極８を構成するポリシリコンで形成されている。ただし、ゲート電極８とゲート配線１８とを異なる工程で別々に形成してもよく、ゲート電極８を構成する材料とゲート配線１８を構成する材料とが異なる材料であってもよい。ゲート配線１８と半導体層２との間にはゲート絶縁膜７が形成されている。
図２（ｃ）、（ｄ）に示すように、半導体装置１００の終端領域においては、終端トレンチ１６が形成され、終端トレンチ１６の底部にｐ型の終端保護層１９が形成されている。終端トレンチ１６の底面は、ドリフト層３に位置しており、終端保護層１９は終端トレンチ１６の底面のゲート絶縁膜７に隣接したドリフト層３内に形成されている。図２では、終端トレンチ１６とゲートトレンチ６とを離隔して形成しているが、終端トレンチ１６とゲートトレンチ６とが連続した構成であってもよい。ただし、終端トレンチ１６とゲートトレンチ６とが連続した構成であっても、拡散保護層９と終端保護層１９とは間にドリフト層３を挟んで離隔して形成される。
終端トレンチ１６は、ゲートトレンチ６と異なる深さに形成してもよいが、ゲートトレンチ６と同じ深さに形成する方が製造プロセス上好ましい。終端トレンチ１６がゲートトレンチ６と異なる深さに形成される場合には、終端保護層１９も拡散保護層９と異なる深さに形成される。終端保護層１９は、拡散保護層９と同じ深さ、あるいは拡散保護層９よりも深い深さに形成されるのが好ましい。これにより、最外周セル１０ｂのゲートトレンチ底部に設けられた拡散保護層９の延伸部９ａに電界が集中するのを抑制して、半導体装置１００の耐圧を向上させることができる。つまり、終端トレンチ１６の底面と炭化珪素半導体基板１との間の長さは、ゲートトレンチ６の底面と炭化珪素半導体基板１との間の長さ以下が好ましい。また、終端保護層１９と拡散保護層９とは、異なる厚さであってもよいが、同じ厚さである方が製造プロセス上好ましい。さらに、終端保護層１９と拡散保護層９とは、異なるｐ型不純物濃度であってもよいが、同じｐ型不純物濃度である方が製造プロセス上好ましい。
図２（ｄ）に示すように、半導体装置１００の終端領域においても半導体層２の表面は層間絶縁膜１３に覆われるが、終端領域の層間絶縁膜１３には終端保護層１９に達するコンタクトホール３４が設けられる。活性領域から連続して形成されたソース電極１１がコンタクトホール３４を介して終端保護層１９に接合され、ソース電極１１と終端保護層１９との接合部１１ａを構成している。ソース電極１１と終端保護層１９との間にはオーミック電極３５を設けてもよい。また、図２（ｃ）に示すように、終端領域の層間絶縁膜１３にはゲート配線１８に達するコンタクトホール３１が設けられ、ゲートパッド３３がコンタクトホール３１を介してゲート配線１８に接合され接合部１８ａを構成している。ゲートパッド３３とゲート配線１８との間にはオーミック電極３２を設けてもよい。
図２（ａ）に示すように、ソース電極１１と終端保護層１９との接合部１１ａは、活性領域を取り囲むように設けられるが、ゲートパッド３３とゲート配線１８との接合部１８ａが、ソース電極１１と終端保護層１９との接合部１１ａよりも外周側に位置するため、接合部１１ａの一部が分断されている。この分断部分を通って、ソース電極１１の接合部１１ａで囲われた領域の内側から外側にゲート配線１８が繋がっており、ゲートトレンチ６内のゲート電極８とゲートパッド３３とが電気的に接続されている。
図２（ｃ）、（ｄ）に示すように、活性領域内の拡散保護層９と終端領域の終端保護層１９とは、半導体層２の外側でソース電極１１を介してのみ電気的に接続されており、半導体層２の内部を介して拡散保護層９と終端保護層１９との間で電流が流れないようになっている。炭化珪素半導体基板１の半導体層２が設けられた側とは反対側にはドレイン電極１２が設けられている。
以上のように半導体装置１００は構成される。
また、本発明に係る半導体装置は、終端領域の終端保護層１９よりもさらに外周側にガードリングとして機能する終端電界緩和層を設けた構成であってもよい。
図３は、本発明の実施の形態１における変形例の半導体装置１１０を示す部分平面図および部分断面図である。図３は、図１の破線１０１で囲った領域に相当する図２と同様の領域を示したものであり、図２と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。図３の半導体装置１１０は、図２で示した半導体装置１００とは、終端保護層１９よりも外周側にガードリングとして機能するｐ型の終端電界緩和層３６を設けた構成が相違している。
図３（ａ）は、半導体装置１１０を半導体層２の上面の位置で示した部分平面図であり、図３（ｂ）は、半導体装置１１０をゲートトレンチ６の底部の拡散保護層９の位置で示した部分平面図である。また、図３（ｃ）は、図３（ａ）、（ｂ）の破線Ａ−Ａに沿った部分断面図であり、図３（ｄ）は、図３（ａ）、（ｂ）の破線Ｂ−Ｂに沿った部分断面図である。
図３に示すように、終端電界緩和層３６は、終端保護層１９よりも外周側に、終端保護層１９との間にドリフト層３を介して設けられる。また、終端電界緩和層３６は間にドリフト層３を挟みながら外周側に向かって複数形成されていてよい。終端電界緩和層３６のｐ型不純物濃度は、終端保護層１９のｐ型不純物濃度と同じ、あるいは終端保護層１９のｐ型不純物濃度以下が好ましい。終端保護層１９の周囲に複数の終端電界緩和層３６が形成される場合には、複数の終端電界緩和層３６はｐ型不純物濃度がそれぞれ異なっていてもよく、幅や深さが異なっていてもよい。終端電界緩和層３６は、終端保護層１９とは異なり、ソース電極１１とは電気的に接続されていなくてよい。
このように図３に示す半導体装置１１０は、終端保護層１９よりも外周側に終端電界緩和層３６を有するので、終端電界緩和層３６から伸びる空乏層によってアバランシェ降伏を抑制して半導体装置１１０の耐圧をさらに向上させることができる。
次に、本発明の半導体装置１００の製造方法について説明する。変形例として示した半導体装置１１０も同様の方法により製造することができる。
図４および図５は、本発明の実施の形態１における半導体装置の製造方法を示す図である。図４は、ゲートトレンチ６の底部に拡散保護層９を、終端トレンチ１６の底部に終端保護層を形成するまでの工程を示す図であり、図５は、拡散保護層９および終端保護層１９を形成してから半導体装置１００を完成させるまでの工程を示す図である。
まず、図４（ａ）に示すように、４Ｈのポリタイプを有するｎ型の炭化珪素半導体基板１を用意し、その上に化学気相体積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりｎ型の半導体層２をエピタキシャル成長させる。このとき、ｎ型の半導体層２のｎ型不純物濃度は１×１０１４ｃｍ−３〜１×１０１７ｃｍ−３、半導体層２の厚さは５〜２００μｍとする。
次に、エピタキシャル成長させた半導体層２の表面にｐ型不純物であるアルミニウム（Ａｌ）をイオン注入してベース領域４を形成する。Ａｌのイオン注入深さは、半導体層２の厚さを超えない範囲とし、０．３〜３μｍとする。イオン注入するＡｌの不純物濃度は、エピタキシャル成長させた半導体層２のｎ型不純物濃度よりも高くし、ベース領域４のｐ型不純物濃度は１×１０１７ｃｍ−３〜１×１０２０ｃｍ−３とする。この結果、半導体層２のうち、Ａｌのイオン注入深さよりも深いベース領域４以外の領域がｎ型のドリフト層３となる。なお、ベース領域４はｐ型半導体をエピタキシャル成長させて形成してもよく、その場合のベース領域４のｐ型不純物濃度および厚さは、ベース領域４をイオン注入によって形成する場合と同じであってよい。
次に、ベース領域４の表面にｎ型不純物である窒素（Ｎ）を選択的にイオン注入してソース領域５を形成する。ソース領域５は、後の工程で形成されるゲート電極８のレイアウトに対応するパターンで形成される。Ｎのイオン注入深さは、ベース領域４の厚さよりも浅くする。イオン注入するＮの不純物濃度は、ベース領域４のｐ型不純物濃度以上であって、１×１０２１ｃｍ−３以下とする。
なお、ベース領域４を形成するためにＡｌをイオン注入する工程とソース領域５を形成するためにＮをイオン注入する工程とは順序を入れ替えてもよい。また、ベース領域４内の上部全体にＮをイオン注入してｎ型半導体層を形成した後、ソース領域５として残す部分にマスクして、マスクしていないソース領域５以外の部分にＡｌを再びイオン注入してｐ型のベース領域４に戻してもよい。この際、再びイオン注入するＡｌの不純物濃度をドリフト層３に隣接する部分のベース領域４のＡｌの不純物濃度よりも高くして、ソース電極との接触抵抗を低減させてもよい。
次に、図４（ｂ）に示すように、半導体層２の表面にシリコン酸化膜４１とエッチングマスク４２を形成する。シリコン酸化膜４１は、厚さ１〜２μｍの厚さで堆積させて形成し、シリコン酸化膜４１上にエッチングマスク４２を形成する。エッチングマスク４２には、ゲートトレンチ６および終端トレンチ１６を形成する領域を開口したパターンをフォトリソグラフィ技術により形成する。
次に、エッチングマスク４２をマスクとして反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）処理により、シリコン酸化膜４１をパターニングする。つまり、エッチングマスク４２のパターンをシリコン酸化膜４１に転写し、シリコン酸化膜４１を半導体層２のエッチングマスクにする。
次に、図４（ｃ）に示すように、パターニングされたシリコン酸化膜４１をマスクとして、ＲＩＥ処理により半導体層２にソース領域５およびベース領域４を貫通するゲートトレンチ６と、ベース領域４を貫通する終端トレンチ１６とを形成する。ゲートトレンチ６および終端トレンチ１６の深さは、半導体層２にイオン注入で形成したベース領域４の深さ以上であり、１．０〜６．０μｍであってよい。
ゲートトレンチ６および終端トレンチ１６の形成により、シリコン酸化膜４１は無くなるので、ゲートトレンチ６および終端トレンチ１６を形成後に、シリコン酸化膜４１と同様のターンに開口した注入マスク４３を形成し、Ａｌのイオン注入によりゲートトレンチ６および終端トレンチ１６の底部のドリフト層３内にｐ型の拡散保護層９および終端保護層１９を形成する。イオン注入するＡｌの不純物濃度は、１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３、イオン注入する深さは、０．１〜２．０μｍが好ましい。イオン注入するＡｌの不純物濃度は、半導体装置１００のドレイン電極１２とソース電極１１との間に、半導体装置１００の耐圧と同じ電圧が印加された場合にゲート絶縁膜７に印加される電界から決定してよい。
なお、シリコン酸化膜４１をマスクとしてゲートトレンチ６および終端トレンチ１６を形成した後にもシリコン酸化膜４１が残存するように、シリコン酸化膜４１の厚さやエッチング条件を調整することにより、拡散保護層９および終端保護層１９を形成する際に注入マスク４３の代わりに残存したシリコン酸化膜４１を使用することができる。これにより製造プロセスの簡略化と製造コストの削減が可能となる。
また、拡散保護層９を形成する際に、ゲートトレンチ６の開口に対して斜め方向からＡｌをイオン注入することで、ゲートトレンチ６の側面に接するドリフト層３内にｐ型の半導体層を形成して、ｐ型の拡散保護層９とｐ型のベース領域４とをｐ型の半導体層で接続することができる。なお、このゲートトレンチ６の側面に接するドリフト層３内に形成したｐ型の半導体層は、終端保護層１９とは離隔して形成される。この場合、先述したコンタクトセル１０ｃを設けなくても、拡散保護層９とソース電極１１とを電気的に接続することができる。
拡散保護層９および終端保護層１９を形成した後、イオン注入に使用した注入マスク４３を除去し、熱処理装置を用いてイオン注入した不純物を活性化させるアニール処理を行う。アニール処理は、アルゴン（Ａｒ）などの不活性ガス雰囲気中や真空中で、１３００℃〜１９００℃で３０秒〜１時間加熱して行う。
次に、図５（ａ）に示すように、ゲートトレンチ６内および終端トレンチ１６内を含む半導体層２の表面にゲート絶縁膜７となるシリコン酸化膜を形成し、その後、ゲート電極８およびゲート配線１８となるポリシリコンを減圧ＣＶＤ法により堆積する。
次に、図５（ｂ）に示すように、パターニングまたはエッチバックすることにより、ゲートトレンチ６内にゲート絶縁膜７とゲート電極８とが形成され、終端トレンチ１６内にゲート絶縁膜７とゲート配線１８とが形成される。ゲート絶縁膜７となるシリコン酸化膜は、半導体層２の表面を熱酸化して形成してもよく、あるいは半導体層２上にＣＶＤ法などにより堆積させて形成してもよい。
次に、図５（ｃ）に示すように、減圧ＣＶＤ法により半導体層２の表面側に層間絶縁膜１３を形成し、ゲート電極８およびゲート配線１８を覆う。そして、層間絶縁膜１３をパターニングすることで、活性領域において、ソース領域５およびベース領域４に達するコンタクトホール２４、および拡散保護層９に達するコンタクトホール２２を形成する。また、終端領域において、ゲート配線１８に達するコンタクトホール３１を形成する。その後、コンタクトホール２４内、２２内、３１内に、それぞれオーミック電極２５、２３、３２を形成する。各オーミック電極は、例えば、半導体層２やゲート配線１８にニッケル（Ｎｉ）を主成分とする金属膜を製膜した後、６００℃〜１１００℃の熱処理により、Ｎｉと半導体とを反応させて形成したシリサイド膜であってもよい。その後、層間絶縁膜１３上およびコンタクトホール２４内、２２内、３１内に、Ａｌ合金などを堆積させて金属電極４４を形成する。
そして、図５（ｄ）に示すように、金属電極４４をパターニングしてソース電極１１とゲートパッド３３とを分離する。そして、炭化珪素半導体基板１の半導体層２が形成された側とは反対側の面にＡｌ合金などを堆積させてドレイン電極１２を形成する。以上の工程により、半導体装置１００が形成される。
次に、本発明の半導体装置１００の作用効果について説明する。
図２に示す本発明の半導体装置１００は、ゲート電極８とソース電極１１との間に印加する電圧を制御することで、ゲート絶縁膜７を介してゲート電極８に対向するベース領域４に形成されるチャネルを制御し、半導体装置１００のオン状態とオフ状態とが制御される。
ゲートパッド３３とソース電極１１との間に半導体装置１００をオン状態にする大きさの電圧を印加すると、ゲートパッド３３からゲート配線１８を介してゲート電極８に閾値以上の電圧が印加される。この結果、ゲート絶縁膜７を介してゲート電極８と対向するベース領域４にチャネルが形成され、ｎ型のソース領域５とｎ型のドリフト層３との間にキャリアである電子が流れる経路が形成される。そして、ソース領域５からドリフト層３へ流れ込む電子は、ドレイン電極１２とソース電極１１との間に印加された電圧によって形成される電界により、ドリフト層３および炭化珪素半導体基板１を経由してドレイン電極１２に到達する。この結果、ゲート電極８に閾値以上の電圧を印加することにより、ドレイン電極１２からソース電極１１に電流が流れる。この状態が半導体装置１００のオン状態である。
一方、ゲート電極８とソース電極１１との間に閾値未満の電圧が印加されている状態では、ゲート絶縁膜７を介してゲート電極８と対向するベース領域４にはチャネルが形成されない。この場合、ｎ型のソース領域５とｎ型のドリフト層３との間にはｐ型のベース領域４が存在するため、ドレイン電極１２からソース電極１１に向かう電流は流れない。この状態が半導体装置１００のオフ状態である。
半導体装置１００がオフ状態になると、ドレイン電極１２とソース電極１１との間には外部の電気回路から供給された高い電圧が印加される。半導体装置１００がオフ状態になると、拡散保護層９および終端保護層１９からドリフト層３内に空乏層が拡がるため、ドレイン電極１２とソース電極１１との間に印加された電圧による電界がゲートトレンチ６の底部のゲート絶縁膜７に集中するのを抑制し、ゲートトレンチ６底部のゲート絶縁膜７が電界により破壊されるのを防止することができる。
一方、半導体装置１００がオン状態になると、ドレイン電極１２からソース電極１１に向かって外部の電気回路から供給された電圧による電流が流れるため、ドレイン電極１２とソース電極１１との間の電圧は、ドレイン電極１２からソース電極１１に流れる電流と半導体装置１００のオン抵抗によって定まる電圧であるオン電圧となる。オン電圧は、オフ状態でドレイン電極１２とソース電極１１との間に印加される電圧よりはるかに低い。従って、オフ状態で、拡散保護層９および終端保護層１９からドリフト層３内に拡がった空乏層は、オン状態になることで、拡散保護層９および終端保護層１９側に縮むことになる。つまり、半導体装置１００がオン状態とオフ状態とを繰り返してスイッチングを行う場合、スイッチングに伴い拡散保護層９および終端保護層１９からドリフト層３内に拡がる空乏層が伸縮する。この際、拡散保護層９および終端保護層１９にはソース電極１１を介して空乏層の等価的な静電容量を充放電する変位電流が流れる。
図１に示すように本発明の半導体装置１００は、活性領域２０に複数のコンタクトセル１０ｃが設けられている。また、先述したように本発明の半導体装置は、活性領域内の活性セル１０ａおよび最外周セル１０ｂに接するゲートトレンチ６の底部に設けられた拡散保護層９が、ゲートトレンチ６の側面に隣接するドリフト層３に形成されたｐ型の半導体層によって、ベース領域４に電気的に接続されることで、拡散保護層９とソース電極１１とが電気的に接続されていてもよい。つまり、半導体装置１００のスイッチングに伴って活性領域の拡散保護層９に流れる変位電流は、コンタクトセル１０ｃやゲートトレンチ６の側面に隣接するドリフト層３に形成されたｐ型の半導体層を介して、ソース電極１１から流入し、またはソース電極１１へと流出する。
また、図２に示すように本発明の半導体装置１００では、終端トレンチ１６の底部に形成された終端保護層１９は、ソース電極１１との接合部１１ａを介してソース電極１１に電気的に接続されている。従って、半導体装置１００のスイッチングに伴って終端領域の終端保護層１９に流れる変位電流は、終端保護層１９とソース電極１１との接合部１１ａを介して、ソース電極１１から流入し、またはソース電極１１へと流出する。つまり、本発明の半導体装置１００では、スイッチングに伴って流れる変位電流が、終端保護層１９から拡散保護層９に流入したり、拡散保護層９から終端保護層１９に流入したりすることがない。
本発明の半導体装置１００は、ゲートトレンチ６が炭化珪素半導体基板１の内周側から外周側に向かって延伸した延伸部６ａを有しており、延伸部６ａの幅は、延伸部６ａの延伸方向に位置する終端トレンチ１６の幅より狭くなっている。なお、ここで言う終端トレンチ１６の幅とは、延伸部６ａの延伸方向に位置する部位の長さであって、延伸部６ａの幅に平行な方向の長さである。従って、ゲートトレンチ６の底部に形成された拡散保護層９および終端トレンチ１６の底部に形成された終端保護層１９も、各トレンチと同様の形状となっており、拡散保護層９の延伸部９ａの幅は、延伸部９ａの延伸方向に位置する終端保護層１９の幅よりも狭くなっている。終端トレンチ１６の幅と同様に、ここで言う終端保護層１９の幅とは、延伸部９ａの延伸方向に位置する部位の長さであって、延伸部９ａの幅に平行な方向の長さである。
つまり、拡散保護層９の延伸部９ａは、終端保護層１９よりも幅が狭いため、拡散保護層９の延伸部９ａの電気抵抗は、終端保護層１９の電気抵抗よりも大きい。また、拡散保護層９の延伸部９ａは、最外周セル１０ｂに隣接して形成されているため、拡散保護層９の中でコンタクトセル１０ｃからの距離が最も遠くなる位置である。つまり、拡散保護層９の延伸部９ａは、スイッチングによって拡散保護層９に流れる変位電流と拡散保護層９の電気抵抗とによる電圧降下が最も大きくなる部位である。従って、拡散保護層９の延伸部９ａに隣接するゲートトレンチ６底部のゲート絶縁膜７には、変位電流による電圧降下により大きな電界が印加される。
しかしながら、本発明の半導体装置１００では、拡散保護層９の延伸部９ａが、終端保護層１９と離隔しているので、終端保護層１９から延伸部９ａに変位電流が流入したり、延伸部９ａから終端保護層１９に変位電流が流出したりすることがないので、延伸部９ａに流れる変位電流の大きさを特許文献１に記載された従来の半導体装置よりも小さくすることができる。従って、拡散保護層９の延伸部９ａにおける変位電流による電圧降下を従来の半導体装置よりも小さく抑え、延伸部９ａに隣接するゲート絶縁膜７に印加される電界を小さく抑え、延伸部９ａに隣接するゲート絶縁膜７が電界により破壊されるのを抑制することができる。
図６は、比較例の半導体装置の構成を示す部分平面図および部分断面図である。図６は、本発明の実施の形態１の図２に相当する領域を示したものであり、図１の破線１０１で囲った領域に相当する比較例の半導体装置５００の活性領域および終端領域の一部を示したものである。図６において、図２と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。図６の比較例の半導体装置５００は、図２で示した本発明の半導体装置１００とは、拡散保護層９と終端保護層１９とが連続して形成された構成が相違している。
図６（ａ）は、比較例の半導体装置５００を半導体層２の上面の位置で示した部分平面図であり、図６（ｂ）は、比較例の半導体装置５００をゲートトレンチ６の底部の拡散保護層９の位置で示した部分平面図である。また、図６（ｃ）は、図６（ａ）、（ｂ）の破線Ａ−Ａに沿った部分断面図であり、図６（ｄ）は、図６（ａ）、（ｂ）の破線Ｂ−Ｂに沿った部分断面図である。
図６（ａ）、（ｄ）に示すように、比較例の半導体装置５００は、活性領域に形成されたゲートトレンチ６と終端領域に形成された終端トレンチ１６とが連続して形成されている。また、図６（ｃ）、（ｄ）に示すように、ゲートトレンチ６の底部には拡散保護層９が形成され、終端トレンチ１６の底部には終端保護層１９が形成されている。図６（ｂ）、（ｄ）に示すように、拡散保護層９と終端保護層１９とは連続して形成されている。
図６（ａ）に示すように、比較例の半導体装置５００では、ゲートトレンチ６は内周側から外周側に延伸した延伸部６ｂを有しており、延伸部６ｂは外周側端部で終端トレンチ１６に繋がっている。また、図６（ｂ）に示すように、比較例の半導体装置５００では、拡散保護層９は内周側から外周側に延伸した延伸部９ｂを有しており、延伸部９ｂは外周側端部で終端保護層１９に繋がっている。拡散保護層９と終端保護層１９とは共にｐ型の半導体層であるため、両者は直に電気的に接続されており、終端保護層１９から延伸部９ｂを介して拡散保護層９に電流が流れる構成となっている。終端保護層１９は、拡散保護層９の延伸部９ｂとの接続部において、終端保護層１９の幅が拡散保護層９の延伸部９ｂの幅より広くなっている。このため、内周側から外周側、あるいは外周側から内周側に流れる電流が通る経路の単位長さあたりの電気抵抗は、拡散保護層９の延伸部９ｂの方が終端保護層１９よりも大きくなっている。
本発明の半導体装置１００と同様に、比較例の半導体装置５００も、活性領域の拡散保護層９がコンタクトセル１０ｃでソース電極１１と接合され、終端領域の終端保護層１９が接合部１１ａでソース電極１１に接合されている。しかし、拡散保護層９が形成する空乏層と終端保護層１９が形成する空乏層とでは、等価的な静電容量の大きさが異なるのが一般的であり、拡散保護層９とソース電極１１との間の電気抵抗と終端保護層１９とソース電極１１との間の電気抵抗も一般的に異なる。従って、半導体装置１００のスイッチングに伴う変位電流により、拡散保護層９が形成する空乏層の等価容量が充放電される時定数と、終端保護層１９が形成する空乏層の等価容量が充放電される時定数とは異なり、終端保護層１９から拡散保護層９に、あるいは拡散保護層９から終端保護層１９に変位電流が流れる。
この結果、比較例の半導体装置５００の拡散保護層９の延伸部９ｂには、終端保護層１９から流入する変位電流や終端保護層１９に流出する変位電流が流れるため、拡散保護層９の延伸部９ｂに本発明の半導体装置１００よりも大きな電圧降下が発生し、拡散保護層９の延伸部９ｂに隣接するゲートトレンチ６底部のゲート絶縁膜７に過大な電界が印加されて、延伸部９ｂに隣接するゲート絶縁膜７が破壊され易くなっていた。
一方、本発明の半導体装置１００は、活性領域の拡散保護層９の延伸部９ａと終端領域の終端保護層１９とが離隔して形成されているため、拡散保護層９の延伸部９ａを通って、終端保護層１９から拡散保護層９に変位電流が流入したり、拡散保護層９から終端保護層１９に変位電流が流出したりすることがない。この結果、拡散保護層９の延伸部９ａに発生する電圧降下を小さくして、延伸部９ａに隣接するゲートトレンチ６底部のゲート絶縁膜７に過大な電界が印加されるのを抑制し、ゲート絶縁膜７が破壊されるのを抑制することができる。
特に、ソース電極１１と終端保護層１９との接合部１１ａと、この接合部１１ａに最も近い距離にあるコンタクトセル１０ｃとの間の距離が、そのコンタクトセル１０ｃと最も近い距離にある他のコンタクトセル１０ｃとの間の距離より長い場合には、拡散保護層９と終端保護層１９との接続部に過大な電圧降下を発生し得る。このような場合には、比較例の半導体装置５００は、拡散保護層９の延伸部９ｂに発生する電圧降下がより一層過大になるので、延伸部９ｂに隣接するゲート絶縁膜７がより一層破壊され易くなる。これに対し、本発明の半導体装置１００は、拡散保護層９の延伸部９ａに過大な変位電流が流れるのを抑制し、ゲート絶縁膜７が破壊されるのを抑制することができるので、より一層効果的である。
以上のように、本発明の実施の形態１に係る半導体装置１００は、ゲートトレンチ６の底部に設けられた拡散保護層９と終端トレンチ１６の底部に設けられた終端保護層１９とを離隔し、拡散保護層９と終端保護層１９とをソース電極１１で電気的に接続したので、終端保護層１９から拡散保護層９に変位電流が流入するのを防止して、ゲートトレンチ６の底部に変位電流によって過大な電界が発生し、ゲート絶縁膜７が破壊されるのを抑制することができる。
実施の形態２．
図７は、本発明の実施の形態２における半導体装置を示す部分平面図および部分断面図である。図７は、実施の形態１の図２に相当する図であり、図７において、図２と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、終端領域に設けられた終端保護層１９が、炭化珪素半導体基板１の外周側から内周側に延伸した延伸部１９ａを有する構成が相違している。
図７（ａ）は、半導体装置２００を半導体層２の上面の位置で示した部分平面図であり、図７（ｂ）は、半導体装置２００をゲートトレンチ６の底部の拡散保護層９の位置で示した部分平面図である。また、図７（ｃ）は、図７（ａ）、（ｂ）の破線Ａ−Ａに沿った部分断面図であり、図７（ｄ）は、図７（ａ）、（ｂ）の破線Ｂ−Ｂに沿った部分断面図である。
図７（ａ）、（ｂ）に示すように、本発明の実施の形態２の半導体装置２００は、終端トレンチ１６が、炭化珪素半導体基板１の外周側から内周側に延伸した延伸部１６ａを有しており、終端トレンチ１６の底部に形成された終端保護層１９が、炭化珪素半導体基板１の外周側から内周側に延伸した延伸部１９ａを有している。終端トレンチ１６の延伸部１６ａおよび終端保護層１９の延伸部１９ａは複数形成されている。また、活性領域のゲートトレンチ６の延伸部６ａおよび拡散保護層９の延伸部９ａは、実施の形態１で説明したように複数設けられている。終端保護層１９の延伸部１９ａは、拡散保護層９の複数の延伸部９ａ間に向かって延伸しており、拡散保護層９の延伸部９ａは、終端保護層１９の複数の延伸部１９ａ間に向かって延伸している。すなわち、終端保護層１９の延伸部１９ａと拡散保護層９の延伸部９ａとは、それぞれの延伸部の延伸方向に垂直な方向に交互に設けられている。
図７では、終端保護層１９の延伸部１９ａの先端が、拡散保護層９の延伸部９ａの先端よりも炭化珪素半導体基板１の外周側に位置する構成としているが、終端保護層１９の延伸部１９ａを炭化珪素半導体基板１の内周側にさらに延伸させて、終端保護層１９の延伸部１９ａの先端が、拡散保護層９の延伸部９ａの先端よりも炭化珪素半導体基板１の内周側に位置する構成としてもよい。実施の形態１の半導体装置１００では、終端保護層１９の内周側の端部が直線状となっていたため、終端保護層１９の内周側の端部は、拡散保護層９の延伸部９ａの先端よりも外周側に位置している必要があった。このため、拡散保護層９と終端保護層１９との間でｐ型の保護層が無い領域ができるため、拡散保護層９と終端保護層１９との間で空乏層が薄くなり、アバランシェ電圧が低下する場合があり得る。
本実施の形態２の半導体装置２００では、終端保護層１９が外周側から内周側に延伸した延伸部１９ａを有するので、拡散保護層９と終端保護層１９との間のｐ型の保護層が無い領域を減少させ、拡散保護層９と終端保護層１９との間で空乏層が薄くなるのを抑制することができる。特に、拡散保護層９の複数の延伸部９ａ間に向かって終端保護層１９の延伸部１９ａが延伸する構成としたので、終端保護層１９の延伸部１９ａの先端を拡散保護層９の延伸部９ａの先端よりも内周側に位置させることができ、空乏層が薄くなる領域を実質的に無くすことができる。この結果、アバランシェ電圧が低下するのを抑制し、半導体装置２００の耐圧を向上させることができる。
実施の形態３．
図８は、本発明の実施の形態３における半導体装置を示す部分平面図および部分断面図である。図８は、実施の形態１の図２に相当する図であり、図８において、図２と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、ゲートパッド３３よりも炭化珪素半導体基板１の外周側にソース電極１１が設けられた構成が相違している。
図８（ａ）は、半導体装置３００を半導体層２の上面の位置で示した部分平面図であり、図８（ｂ）は、半導体装置３００をゲートトレンチ６の底部の拡散保護層９の位置で示した部分平面図である。また、図８（ｃ）は、図８（ａ）、（ｂ）の破線Ａ−Ａに沿った部分断面図であり、図８（ｄ）は、図８（ａ）、（ｂ）の破線Ｂ−Ｂに沿った部分断面図である。
図８（ａ）、（ｃ）に示すように、本実施の形態３の半導体装置３００は、ゲート配線１８とゲートパッド３３との接合部１８ａよりも、終端保護層１９とソース電極１１との接合部１１ａの方が炭化珪素半導体基板１の外周側に位置している。終端保護層１９とソース電極１１との接合部１１ａは、半導体装置３００の終端領域に無端のリング状に形成されている。図８（ｃ）では、終端保護層１９に接合されたソース電極１１とコンタクトセル１０ｃで拡散保護層９に接合されたソース電極１１とが分離して示されているが、ゲートパッド３３は、終端領域の一部のみに設けられており、終端領域にゲートパッド３３が設けられていない断面では、終端保護層１９に接合されたソース電極１１とコンタクトセル１０ｃで拡散保護層９に接合されたソース電極１１とは連続して繋がっている。
図８（ｂ）に示すように、活性領域の拡散保護層９は、内周側から外周側に延伸した延伸部９ａを有しており、延伸部９ａの先端が、終端トレンチ１６の底部に形成された終端保護層１９と離隔している。図８の半導体装置３００では、終端保護層１９が外周側から内周側に延伸した延伸部１９ａを有しているが、終端保護層１９が延伸部１９ａを有さない構成であってもよい。
図８に示すように、終端保護層１９とソース電極１１とが接合された接合部１１ａが終端領域で無端のリング状に形成された半導体装置３００であっても、スイッチングに伴って終端保護層１９に流れる変位電流が、拡散保護層９に流入するのを防止するので、拡散保護層９の延伸部９ａに過大な電圧降下が発生して延伸部９ａに隣接するゲート絶縁膜７が電界により破壊されるのを抑制することができる。
実施の形態４．
図９は、本発明の実施の形態４における半導体装置を示す部分平面図および部分断面図である。図９は、実施の形態１の図２に相当する図であり、図９において、図２と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、終端領域の終端保護層１９とゲート配線１８との間にフィールド絶縁膜１７が設けられ、フィールド絶縁膜１７が、終端領域から活性領域のソース領域５上まで連続して設けられた構成が相違している。
図９（ａ）は、半導体装置４００を半導体層２の上面の位置で示した部分平面図であり、図９（ｂ）は、半導体装置４００をゲートトレンチ６の底部の拡散保護層９の位置で示した部分平面図である。また、図９（ｃ）は、図９（ａ）、（ｂ）の破線Ａ−Ａに沿った部分断面図であり、図９（ｄ）は、図９（ａ）、（ｂ）の破線Ｂ−Ｂに沿った部分断面図である。
図９（ａ）に示すように、本実施の形態４の半導体装置４００は、最外周セル１０ｂのソース領域５が活性領域の最外周側にまで形成されており、最外周セル１０ｂのソース領域５が終端トレンチ１６と接している。そして、図９（ｃ）、（ｄ）に示すように、終端トレンチ１６内の底部には、ゲート絶縁膜７より膜厚が厚いフィールド絶縁膜１７が形成されており、終端領域に設けられたゲート配線１８がフィールド絶縁膜１７を介して終端トレンチ１６の底部に隣接する終端保護層１９上に設けられている。フィールド絶縁膜１７は、終端トレンチ１６の活性領域側の側面にも形成されており、終端トレンチ１６に隣接する最外周セル１０ｂのソース領域５上にまで連続して形成されている。なお、図９では、実施の形態２の半導体装置２００と同様、本実施の形態４の半導体装置４００は、終端保護層１９が外周側から内周側に延伸した延伸部１９ａを有する構成を示しているが、実施の形態１の半導体装置１００と同様、終端保護層１９が延伸部を有さない構成であってもよい。
本実施の形態４の半導体装置４００は、実施の形態１で説明した半導体装置１００の製造方法において、ゲート絶縁膜７を形成する工程とゲート電極８およびゲート配線１８を形成する工程との間に、フィールド絶縁膜１７を形成する工程を設けることで製造することができる。フィールド絶縁膜１７は、フィールド絶縁膜１７を形成しない領域をマスクして、ＣＶＤ法などによりシリコン酸化膜などの絶縁膜を堆積させて形成してよい。
本実施の形態４の半導体装置４００は、終端保護層１９と終端保護層１９上に設けたゲート配線１８との間にゲート絶縁膜７より膜厚が厚いフィールド絶縁膜１７を形成しているので、終端保護層１９にスイッチングに伴う変位電流が流れて過大な電圧降下が発生してもフィールド絶縁膜１７は厚いので、電界によるフィールド絶縁膜１７の破壊を防止し、半導体装置４００の耐圧をより一層高くすることができる。
図９に示す半導体装置４００では、最外周セル１０ｂのソース領域５が終端トレンチ１６に接しているため、実施の形態１〜３で説明した半導体装置に比べて、終端トレンチ１６の側面のうち活性領域に接する側面の絶縁膜の信頼性が低下し易い。従って、実施の形態１〜３で説明した半導体装置のように、終端トレンチ１６の活性領域に接する側面にゲート絶縁膜７を形成し、ゲート配線１８との間で絶縁を保持する場合には、最外周セル１０ｂのソース領域５を終端トレンチ１６の側面から離して形成する必要がある。
しかし、本実施の形態４の半導体装置４００は、終端トレンチ１６の活性領域側の側面から連続して終端トレンチ１６に隣接する最外周セル１０ｂのソース領域５上にまでフィールド絶縁膜１７を形成したので、フィールド絶縁膜１７が絶縁破壊し難く、半導体装置４００の信頼性を高めることができる。従って、最外周セル１０ｂのソース領域５を終端トレンチ１６に接する位置まで形成することができる。この結果、半導体装置４００の製造方法において、ベース領域４内の上部全体にＮをイオン注入した後、ソース領域５として残す部分以外に再度Ａｌをイオン注入してｐ型半導体に戻すことで、ソース領域５を選択的に残してソース領域５を形成することができる。つまり、ソース電極と接合される箇所のベース領域４のｐ型不純物濃度をドリフト層３に接する箇所のベース領域４のｐ型不純物濃度よりも高くして、ベース領域４とソース電極との接触抵抗を小さくした半導体装置を製造する場合には、製造工程を簡略化できる。
実施の形態５．
本実施の形態５は、電力変換装置に用いられるスイッチング素子に上述した実施の形態１〜４に示した半導体装置を適用したものである。また、本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態５として、三相のインバータに本発明を適用した場合について説明する。
図１０は、本発明の実施の形態５における電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図１０に示す電力変換システムは、電源５０、電力変換装置６０、負荷７０から構成される。電源５０は、直流電源であり、電力変換装置６０に直流電力を供給する。電源５０は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源５０を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置６０は、電源５０と負荷７０の間に接続された三相のインバータであり、電源５０から供給された直流電力を交流電力に変換し、負荷７０に交流電力を供給する。電力変換装置６０は、図１０に示すように、直流電力を交流電力に変換して出力する主変換回路６１と、主変換回路６１に設けられた各スイッチング素子を駆動する駆動信号を出力する駆動回路６２と、駆動回路６２を制御する制御信号を駆動回路６２に出力する制御回路６３とを備えている。
負荷７０は、電力変換装置６０から供給された交流電力によって駆動される三相の電動機である。なお、負荷７０は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベータ、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置６０の詳細を説明する。主変換回路６１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源５０から供給される直流電力を交流電力に変換し、負荷７０に供給する。なお、スイッチング素子がＭＯＳＦＥＴである場合には、還流ダイオードを備えていない構成であってもよい。主変換回路６１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路６１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路６１の各スイッチング素子には、上述した実施の形態１〜４のいずれかに係る半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路６１の３つの出力端子は、負荷７０に接続される。
駆動回路６２は、主変換回路６１のスイッチング素子を駆動する駆動信号を生成し、主変換回路６１のスイッチング素子のゲートパッドを介してゲート電極に供給する。具体的には、後述する制御回路６３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子のゲート電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路６３は、負荷７０に所望の電力が供給されるよう主変換回路６１のスイッチング素子を制御する。具体的には、負荷７０に供給すべき電力に基づいて主変換回路６１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路６１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路６２に制御指令（制御信号）を出力する。駆動回路６２は、この制御信号に従い、各スイッチング素子のゲートパッドを介して各スイッチング素子のゲート電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路６１のスイッチング素子として実施の形態１〜４に係る半導体装置を適用するため、半導体装置のゲート絶縁膜が破壊されて故障するのを抑制し、電力変換装置の信頼性を向上させることができる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナとして用いることも可能である。
１ 炭化珪素半導体基板
２ 半導体層
３ ドリフト層
４ ベース領域
５ ソース領域
６ ゲートトレンチ、６ａ 延伸部
７ ゲート絶縁膜
８ ゲート電極
９ 拡散保護層、９ａ 延伸部
１０ａ 活性セル、１０ｂ 最外周セル、１０ｃ コンタクトセル
１１ ソース電極、１１ａ 接合部
１３ 層間絶縁膜
１６ 終端トレンチ、１６ａ 延伸部
１７ フィールド絶縁膜
１８ ゲート配線、１８ａ 接合部
１９ 終端保護層、１９ａ 延伸部
２０ 活性領域、３０ 終端領域
６０ 電力変換装置、６１ 主変換回路、６２ 駆動換回路、６３ 制御回路
１００、１１０、２００、３００、４００ 半導体装置

Claims (11)

  1. 半導体基板と、
    前記半導体基板上に設けられた第１導電型のドリフト層と、
    前記ドリフト層上に設けられた第２導電型のベース領域と、
    前記ベース領域内の上部に設けられた第１導電型のソース領域と、
    前記ソース領域および前記ベース領域を貫通し前記ドリフト層まで達するゲートトレンチ内に設けられたゲート電極と、
    前記ゲートトレンチの底面と前記ゲート電極との間に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜の下方に設けられた第２導電型の拡散保護層と、
    前記ゲートトレンチよりも前記半導体基板の外周側に位置する終端トレンチの底面に設けられた絶縁膜と、
    前記絶縁膜上に設けられ、前記ゲート電極に電気的に接続されたゲート配線と、
    前記終端トレンチ内で前記ゲート配線に接合されたゲートパッドと、
    前記絶縁膜の下方に設けられた第２導電型の終端保護層と、
    前記ソース領域、前記拡散保護層、および前記終端保護層に電気的に接続されたソース電極と、
    を備え、
    前記拡散保護層は、前記終端保護層に向かって延伸した第１の延伸部を有し、前記第１の延伸部が前記終端保護層と離隔した半導体装置。
  2. 前記拡散保護層は、平面視で格子状またはストライプ状の形状を呈する請求項１に記載の半導体装置。
  3. 前記第１の延伸部の上方に位置する前記ゲートトレンチの延伸部が、前記終端トレンチと離隔している請求項１または２に記載の半導体装置。
  4. 前記第１の延伸部の外周側端部は、平面視で前記第１の延伸部に隣接した前記ソース領域よりも前記半導体基板の外周側に位置する請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記拡散保護層は、前記第１の延伸部を複数有し、
    前記終端保護層は、複数の前記第１の延伸部間に向かって延伸した第２の延伸部を有する請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記終端保護層は、前記ソース電極に接合され、前記ソース電極を介してのみ前記拡散保護層に電気的に接続された請求項１から５のいずれか１項に記載の半導体装置。
  7. 前記ソース電極が前記拡散保護層に接合された第１の接合部と、前記ソース電極が前記終端保護層に接合された第２の接合部とを有し、
    前記第１の接合部は複数であって、平面視で複数の前記第１の接合部のうち前記第２の接合部に最も近い最近接第１の接合部と前記第２の接合部との間の距離は、前記最近接第１の接合部と前記最近接第１の接合部に最も近い他の第１の接合部との間の距離より長い請求項１から６のいずれか１項に記載の半導体装置。
  8. 前記絶縁膜は、前記ゲート絶縁膜より膜厚が厚いフィールド絶縁膜であって、前記終端トレンチの底面から前記ソース領域上まで連続して設けられた請求項１から７のいずれか１項に記載の半導体装置。
  9. 前記終端トレンチの底面と前記半導体基板との間の長さは、前記ゲートトレンチの底面と前記半導体基板との間の長さ以下である請求項１から８のいずれか１項に記載の半導体装置。
  10. 前記ドリフト層は、シリコンよりバンドギャップが大きいワイドバンドギャップ半導体からなる請求項１から９のいずれか１項に記載の半導体装置。
  11. 請求項１から１０のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
    前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
    を備えた電力変換装置。
JP2019504171A 2017-03-07 2017-03-07 半導体装置および電力変換装置 Active JP6641523B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/009007 WO2018163286A1 (ja) 2017-03-07 2017-03-07 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2018163286A1 true JPWO2018163286A1 (ja) 2019-07-04
JP6641523B2 JP6641523B2 (ja) 2020-02-05

Family

ID=63448130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019504171A Active JP6641523B2 (ja) 2017-03-07 2017-03-07 半導体装置および電力変換装置

Country Status (5)

Country Link
US (1) US11355629B2 (ja)
JP (1) JP6641523B2 (ja)
CN (1) CN110431669B (ja)
DE (1) DE112017007186T5 (ja)
WO (1) WO2018163286A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220059688A1 (en) * 2019-02-18 2022-02-24 Mitsubishi Electric Corporation Power semiconductor device and power converter
JP2024516774A (ja) * 2021-03-22 2024-04-17 ヒタチ・エナジー・リミテッド パワー半導体デバイス
JP7338813B1 (ja) * 2022-03-03 2023-09-05 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN115064596B (zh) * 2022-08-18 2022-11-04 广州粤芯半导体技术有限公司 半导体器件及其制备方法
DE102022210842A1 (de) 2022-10-14 2024-04-25 Robert Bosch Gesellschaft mit beschränkter Haftung Transistoranordnung und Verfahren zur Herstellung eines Transistors mit einer Finnenstruktur

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147222A (ja) * 2008-12-18 2010-07-01 Denso Corp 炭化珪素半導体装置およびその製造方法
WO2011007387A1 (ja) * 2009-07-15 2011-01-20 三菱電機株式会社 電力用半導体装置およびその製造方法
WO2012077617A1 (ja) * 2010-12-10 2012-06-14 三菱電機株式会社 半導体装置およびその製造方法
JP2013258369A (ja) * 2012-06-14 2013-12-26 Denso Corp 炭化珪素半導体装置およびその製造方法
WO2015015808A1 (ja) * 2013-08-01 2015-02-05 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
WO2016047438A1 (ja) * 2014-09-26 2016-03-31 三菱電機株式会社 半導体装置
WO2016199546A1 (ja) * 2015-06-09 2016-12-15 三菱電機株式会社 電力用半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855970B2 (en) * 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
JP4500530B2 (ja) 2003-11-05 2010-07-14 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4453671B2 (ja) 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
EP2091083A3 (en) 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
JP5353190B2 (ja) * 2008-11-04 2013-11-27 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
JP5458809B2 (ja) * 2009-11-02 2014-04-02 富士電機株式会社 半導体装置
JP5878331B2 (ja) * 2011-10-18 2016-03-08 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5742657B2 (ja) * 2011-10-20 2015-07-01 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6219704B2 (ja) 2013-12-17 2017-10-25 トヨタ自動車株式会社 半導体装置
CN106796917B (zh) * 2015-03-17 2019-10-01 富士电机株式会社 半导体装置及半导体装置的制造方法
DE112016006380B4 (de) * 2016-02-09 2023-03-09 Mitsubishi Electric Corporation Halbleiterbauelement

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147222A (ja) * 2008-12-18 2010-07-01 Denso Corp 炭化珪素半導体装置およびその製造方法
WO2011007387A1 (ja) * 2009-07-15 2011-01-20 三菱電機株式会社 電力用半導体装置およびその製造方法
WO2012077617A1 (ja) * 2010-12-10 2012-06-14 三菱電機株式会社 半導体装置およびその製造方法
JP2013258369A (ja) * 2012-06-14 2013-12-26 Denso Corp 炭化珪素半導体装置およびその製造方法
WO2015015808A1 (ja) * 2013-08-01 2015-02-05 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
WO2016047438A1 (ja) * 2014-09-26 2016-03-31 三菱電機株式会社 半導体装置
WO2016199546A1 (ja) * 2015-06-09 2016-12-15 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
CN110431669A (zh) 2019-11-08
US20210135002A1 (en) 2021-05-06
CN110431669B (zh) 2023-03-28
US11355629B2 (en) 2022-06-07
WO2018163286A1 (ja) 2018-09-13
DE112017007186T5 (de) 2019-12-24
JP6641523B2 (ja) 2020-02-05

Similar Documents

Publication Publication Date Title
US11158511B2 (en) Semiconductor device and power converter including a copper film with a small grain size stress relaxtion layer
US11158704B2 (en) Semiconductor device and power conversion device
CN110337725B (zh) 碳化硅半导体装置以及电力变换装置
CN110352497B (zh) 碳化硅半导体装置以及电力变换装置
JP7068916B2 (ja) 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法
JP6641523B2 (ja) 半導体装置および電力変換装置
WO2018163593A1 (ja) 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
JP6735950B1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
US11282948B2 (en) Wide band gap semiconductor device and power conversion apparatus
JP6923457B2 (ja) 炭化ケイ素半導体装置およびその製造方法、電力変換装置、自動車並びに鉄道車両
JP6874158B2 (ja) 炭化珪素半導体装置および電力変換装置
JP6991370B2 (ja) 半導体装置及び電力変換装置
CN113330579B (zh) 半导体装置以及电力变换装置
JP7047981B1 (ja) 炭化珪素半導体装置および電力変換装置
JP2019075411A (ja) 炭化ケイ素半導体装置、パワーモジュールおよび電力変換装置
JPWO2016021077A1 (ja) 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両
JP6377309B1 (ja) 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
WO2022249397A1 (ja) 半導体装置及び電力変換装置
CN110176487B (zh) 半导体装置及其制造方法、电力变换装置
WO2024038504A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
CN116368623A (zh) 半导体装置以及电力变换装置
CN116564904A (zh) 半导体装置、电力变换装置及半导体装置的制造方法
CN117693818A (zh) 半导体装置、电力变换装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191227

R150 Certificate of patent or registration of utility model

Ref document number: 6641523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250