JPWO2015049815A1 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JPWO2015049815A1
JPWO2015049815A1 JP2015540361A JP2015540361A JPWO2015049815A1 JP WO2015049815 A1 JPWO2015049815 A1 JP WO2015049815A1 JP 2015540361 A JP2015540361 A JP 2015540361A JP 2015540361 A JP2015540361 A JP 2015540361A JP WO2015049815 A1 JPWO2015049815 A1 JP WO2015049815A1
Authority
JP
Japan
Prior art keywords
layer
trench
conductivity type
silicon carbide
depletion suppression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2015540361A
Other languages
English (en)
Inventor
梨菜 田中
梨菜 田中
泰宏 香川
泰宏 香川
三浦　成久
成久 三浦
阿部　雄次
雄次 阿部
裕 福井
裕 福井
貴亮 富永
貴亮 富永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2015049815A1 publication Critical patent/JPWO2015049815A1/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

トレンチ下部に形成された保護拡散層における電界を緩和することができる炭化珪素半導体装置を提供する。第一導電型のドリフト層２ａと、半導体層２内の上部に形成された第一導電型のソース領域４と、ソース領域４及びベース領域３を貫通し形成された活性トレンチ５ａと、活性トレンチ５ａの周囲に形成された終端トレンチ５ｂと、活性トレンチ５ａの底面及び側面に形成されたゲート絶縁膜６と、ゲート絶縁膜６を介して活性トレンチ５ａ内に埋没して形成されたゲート電極７と、活性トレンチ５ａの下部に形成され第二導電型の不純物濃度が第一の不純物濃度である第二導電型の保護拡散層１３と、終端トレンチ５ｂの下部に形成され第二導電型の不純物濃度が第一の不純物濃度よりも低い第二の不純物濃度である第二導電型の終端拡散層１６とを備えた炭化珪素半導体装置１００とする。

Description

本発明は、炭化珪素半導体装置およびその製造方法に関するものであり、特にトレンチゲート型の炭化珪素半導体装置およびその装置に関するものである。
電力用スイッチング素子としてＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）といった絶縁ゲート型の半導体装置が広く使用されている。絶縁ゲート型の半導体装置では、ゲート電極に閾値電圧以上の電圧を印加することでチャネルを形成し、オン状態とすることができる。このような絶縁ゲート型の半導体装置では、チャネル幅密度を向上させるため、半導体層にトレンチを形成し、トレンチ側面のウェル領域をチャネルとして利用する、トレンチゲート型の半導体装置が実用化されている。これにより、セルピッチの縮小が可能となりデバイス性能を向上させることができる。
一方、高耐圧及び低損失を実現できる次世代の半導体装置として、炭化珪素（ＳｉＣ）を用いた半導体装置（以下、「炭化珪素半導体装置」という。）が注目されており、トレンチゲート型の炭化珪素半導体装置についても開発が進められている。そして、従来のトレンチゲート型の炭化珪素半導体装置では、オン抵抗を低減する目的で、ｐ型のウェル領域とｎ型のドリフト層との間にドリフト層よりも高い不純物濃度のｎ型の電流拡散層を設けることが提案されている（特許文献１、２参照）。このように電流拡散層を設けることで、トレンチ側面のウェル領域に形成されるチャネルを電子が通った後、電流拡散層を介して電流が横方向に広く拡散して流れることとなり、オン抵抗を低減することができる。
特表２００１−５１１３１５号公報 特開２０１２−２３８８８７号公報
ところで、炭化珪素半導体装置では、炭化珪素の高い絶縁破壊強度によってドリフト層での絶縁破壊が抑制されるため、耐圧を向上させることができる。一方、トレンチゲート型の半導体装置では、ドレイン電極とソース電極との間に高電圧が印加されるオフ時において、トレンチ底部、特にトレンチ底部の角部におけるゲート絶縁膜に電界集中が発生する。そして、トレンチゲート型の炭化珪素半導体装置では、ドリフト層での絶縁破壊が抑制されるため、トレンチ底部のゲート絶縁膜から絶縁膜破壊が生じてしまい、耐圧が制限される恐れがあった。
そこで、トレンチゲート型の炭化珪素半導体装置では、トレンチを浅く形成することでドレイン電極との距離を確保し、トレンチ底部のゲート絶縁膜に加わる電界を緩和することが考えられる。しかしながら、オン抵抗低減を目的に電流拡散層を設ける場合、トレンチ底部が電流拡散層内に形成されてしまうとトレンチ底部での電界が増大してしまうため、トレンチは電流拡散層を貫通しドリフト層に達している必要がある。そのため、電流拡散層を設けると、電流拡散層の厚み分だけトレンチを深く形成することとなり、トレンチ底部での電界が増大し耐圧が低下するという問題があった。
本発明は、上述のような問題を解決するためになされたもので、オン抵抗を低減するとともに耐圧を向上することができる炭化珪素半導体装置を提供することを目的とする。
本発明にかかる炭化珪素半導体装置は、炭化珪素半導体からなる第一導電型のドリフト層と、ドリフト層の上部に形成され第一導電型の不純物濃度がドリフト層よりも高い第一導電型の空乏化抑制層と、空乏化抑制層の上部に形成された第二導電型のウェル領域と、ウェル領域と空乏化抑制層とを貫通しドリフト層に達するトレンチと、トレンチの底面及び側面に沿って形成されたゲート絶縁膜とを備え、空乏化抑制層の厚みは０．０６μｍ以上であり、かつ、０．３１μｍ以下である。
本発明にかかる炭化珪素半導体装置によれば、ドリフト層上部に不純物濃度がドリフト層よりも高い空乏化抑制層を形成し、空乏化抑制層の厚みを０．０６μｍ以上とすることでウェル領域からの空乏層を抑制することでオン抵抗を低減するとともに、空乏化抑制層の厚みを０．３１μｍ以下とすることでトレンチの深さを浅くしトレンチ底部での電界を緩和し耐圧を向上させることができる。
実施の形態１にかかる炭化珪素半導体装置のセルを示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造方法を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造方法を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造方法を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造方法を示す断面図である。 ｐｎ接合部におけるｎ型領域内の空乏層幅とｎ型不純物濃度との関係を示すグラフである。 ｐｎ接合部におけるｎ型領域内の空乏層幅と温度との関係を示すグラフである。 実施の形態１にかかる炭化珪素半導体装置のトレンチを示す断面図である。 本発明の変形例にかかる炭化珪素半導体装置のセルを示す断面図である。 本発明の変形例にかかる炭化珪素半導体装置の製造方法を示す断面図である。 実施の形態１にかかる半導体装置のセルパターンに関する平面図である。 実施の形態１にかかる半導体装置のセルパターンに関する平面図である。 本発明の比較例にかかる炭化珪素半導体装置のセルを示す断面図である。 本発明の比較例にかかる炭化珪素半導体装置のオン電流密度を示す分布図である。 実施の形態１にかかる炭化珪素半導体装置のオン電流密度を示す分布図である。 実施の形態１と比較例とのそれぞれにおける電界強度を示すグラフである。 実施の形態２にかかる炭化珪素半導体装置のセルを示す断面図である。 実施の形態３にかかる炭化珪素半導体装置のセルを示す断面図である。 実施の形態４による炭化珪素半導体装置のセルを示す断面図である。
実施の形態１．
まず、本実施の形態にかかる炭化珪素半導体装置の構成を説明する。図１は、実施の形態１にかかる炭化珪素半導体装置１００のセルを示す断面図である。なお、以下の段落において、「不純物濃度」とは各領域における不純物のピーク値を示すものとし、各領域の不純物濃度に濃度分布がある場合において各領域の「幅」や「厚さ」とは不純物濃度が当該領域における不純物濃度のピーク値の半分以上となる領域までの幅や厚さとする。
図１において、炭化珪素半導体装置１００は、基板１、半導体層２０、ソース電極１１、ドレイン電極１２から構成される。半導体層２０は基板１の表面に形成され、ソース電極１１は半導体層２０上に形成され、ドレイン電極１２は基板１の裏面に形成されている。また、半導体層２０の表面にはトレンチ７が形成されており、トレンチ７内にはゲート絶縁膜９とゲート電極１０とが形成されている。そして、半導体層２０の表面にはソース電極１１が形成されているが、トレンチ７上の領域にはゲート電極１０を覆うように層間絶縁膜８が形成されている。
基板１はｎ型の炭化珪素半導体基板であり、表面には半導体層２０が形成され、裏面にはドレイン電極１２が形成されている。半導体層２０は、炭化珪素半導体がエピタキシャル成長されて形成された半導体層であり、ソース領域３、ウェルコンタクト領域４、ウェル領域５、空乏化抑制層６を有し、他の領域がドリフト層２となる。
ドリフト層２は、基板１の上部に位置するｎ型半導体層であり、ｎ型の不純物濃度が基板１よりも低い半導体層である。ドリフト層２の上部には空乏化抑制層６が形成されている。空乏化抑制層６はｎ型の半導体層であり、ｎ型の不純物濃度がドリフト層２よりも高い半導体層である。空乏化抑制層６の上部にはボディ領域５が形成されている。ボディ領域５はｐ型の半導体領域である。ボディ領域５の上部には、ボディコンタクト領域４とソース領域３とが形成されている。ボディコンタクト領域４はｐ型の半導体領域であり、ｐ型の不純物濃度がボディ領域５よりも高い領域である。ソース領域３は、ｎ型の半導体領域である。
トレンチ７は、半導体層２０の表面、より詳細にはソース領域３の表面からボディ領域５及び空乏化抑制層６を貫通し、ドリフト層２に達するように形成されている。トレンチ７内の底面及び側面にはゲート絶縁膜９が形成されており、トレンチ７内のゲート絶縁膜９上にゲート電極１０が埋め込まれて形成されている。
半導体層２０の表面上においては、ソース領域３とボディコンタクト領域４とに接するようにソース電極１１が形成されている。ソース電極１１は、ＮｉやＴｉ等の金属と半導体層２０とのシリサイドであり、ソース領域３及びボディコンタクト領域４とオーミックコンタクトを形成する。基板１の裏面にはドレイン電極１２が形成されており、ドレイン電極１２はＮｉ等の金属電極である。
続いて、各半導体層及び領域の不純物濃度について説明する。ドリフト層２のｎ型の不純物濃度は１．０ｘ１０１４〜１．０ｘ１０１７ｃｍ−３であり、炭化珪素半導体装置１００の耐圧等に基づいて設定する。ボディ領域５のｐ型の不純物濃度は、１．０ｘ１０１４〜１．０ｘ１０１８ｃｍ−３である。ソース領域３のｎ型の不純物濃度は１．０ｘ１０１８〜１．０ｘ１０２１ｃｍ−３である。ボディコンタクト領域４のｐ型の不純物濃度は、１．０ｘ１０１８〜１．０ｘ１０２１ｃｍ−３であり、ソース電極１１とのコンタクト抵抗を低減するため、ボディ領域５よりも高濃度のｐ型不純物濃度とする。
空乏化抑制層６のｎ型の不純物濃度は、ドリフト層２のｎ型の不純物濃度よりも高く、１．０ｘ１０１７以上、より好ましくは２．０ｘ１０１７〜５．０ｘ１０１７ｃｍ−３の範囲にあるｎ型不純物濃度であり、ボディ領域５から伸びる空乏層を抑制する。なお、空乏化抑制層６の厚さ及びトレンチ７の深さについては、後述する炭化珪素半導体装置１００の製造方法の説明において説明する。
次に、炭化珪素半導体装置１００の動作について簡単に説明する。図１において、ゲート電極１０に閾値電圧以上の電圧が印加されている場合、ボディ領域５において、導電型が反転した、すなわち、ｎ型のチャネルがトレンチ７の側面に沿って形成される。そうすると、ソース電極１１からドレイン電極１２までの間に同一導電型の電流経路が形成されるため、ドレイン電極１２とソース電極１１との間に電圧を印加することで電流が流れることとなる。このようにゲート電極１０に閾値電圧以上の電圧が印加された状態が、炭化珪素半導体装置１００のオン状態となる。
一方、ゲート電極１０に閾値電圧以下の電圧が印加されている場合、ボディ領域５にはチャネルが形成されないため、オン状態の場合のような電流経路が形成されない。そのため、ドレイン電極１２とソース電極１１との間に電圧を印加したとしても、ドレイン電極１２からソース電極１１へと電流が流れることはない。このようにゲート電極１０に閾値電圧以下の電圧が印加された状態が、炭化珪素半導体装置１００のオフ状態となる。そして、炭化珪素半導体装置１００はゲート電極１０に印加する電圧を制御することで、オン状態とオフ状態とが切り換わり動作する。
続いて、炭化珪素半導体装置１００の製造方法について説明する。図２ないし図４は、本実施の形態にかかる炭化珪素半導体装置の製造方法の各工程を示す断面図である。
図２において、炭化珪素からなるｎ型の半導体層２０が形成された基板１を用意する。より具体的には、ｎ型の炭化珪素基板である基板１上にｎ型の半導体層２０をエピタキシャル成長法によって形成すればよい。また、半導体層２０のｎ型不純物濃度は、上述したドリフト層２のｎ型不純物濃度に対応するよう形成する。
図３において、半導体層２０内の上部に、ソース領域３、ボディコンタクト領域４、ボディ領域５、および空乏化抑制層６をそれぞれイオン注入によって形成する。イオン注入は、ｎ型領域を形成する場合にはドナーとして例えばＮイオンを注入し、ｐ型領域を形成する場合にはアクセプタとして例えばＡｌイオンを注入する。各領域における不純物濃度は、上述した値となるように形成する。また、各領域を形成する順序は前後してもよく、全て又は一部の領域についてイオン注入に代えてエピタキシャル成長によって形成することとしてもよい。ただし、空乏化抑制層６の厚さ等に関する詳細については後述するが、本実施の形態では空乏化抑制層６を従来の電流拡散層よりも薄く形成するため、面内バラつきのより少ないイオン注入によって形成することがより望ましい。
図４において、反応性イオンエッチング（ＲＩＥ）によってソース領域３の表面からボディ領域５及び空乏化抑制層６を貫通しドリフト層２に達するトレンチ７を形成する。なお、トレンチ７の深さについては後述する。
その後、トレンチ７内に底面及び側面にゲート絶縁膜９を形成し、トレンチ７に埋め込まれるようにゲート絶縁膜９上にゲート電極１０を形成する。そして、ゲート電極１０を覆うように層間絶縁膜８を形成した後、ソース領域３の表面とボディコンタクト領域４の表面とに接するようにソース電極１１を形成し、基板１の裏面にドレイン電極１２を形成する。以上の工程により、図１に示す炭化珪素半導体装置１００を作製できる。
続いて、空乏化抑制層６の厚みについて説明する。空乏化抑制層６の厚みは、ボディ領域５と空乏化抑制層６とのｐｎ接合部においてボディ領域５からドリフト層２に向かって伸びる空乏層を確実に抑制するように設定する。具体的には、式（１）を用いて、ボディ領域５のｐ型不純物濃度、空乏化抑制層６のｎ型不純物濃度、およびオン状態においてドレイン電極１２とソース電極１１との間に印加される電圧（オン電圧）によって算出されるｎ型領域の空乏層幅ｌｎに基づいて、空乏化抑制層６の厚みを設定する。なお、ｎ型領域の空乏層幅ｌｎは、ボディ領域５と空乏化抑制層６との境界から空乏化抑制層６側に伸びる空乏層の幅とする。
Figure 2015049815
式（１）において、Ｎａはアクセプタ濃度（ボディ領域５のｐ型不純物濃度）、Ｎｄはドナー濃度（空乏化抑制層６のｎ型不純物濃度）、εｓは真空誘電率、ｑは素電荷、Φｂｉは拡散電位、Ｖａは印加バイアス（オン電圧）をそれぞれ示している。また、拡散電位Φｂｉは式（２）を用いて求めることができる。
Figure 2015049815
式（２）において、ｋはボルツマン定数、Ｔは温度、ｎｉは真性キャリア密度をそれぞれ示している。
図５に、式（１）によって算出される空乏層幅ｌｎとドナー濃度Ｎｄとの関係を示す。図５において、縦軸はｎ型領域の空乏層幅ｌｎを示し、横軸はドナー濃度Ｎｄを示している。なお、式（１）によって算出される空乏層幅ｌｎは、室温（２５℃）における空乏層の幅とする。また、以下の具体的な空乏層幅ｌｎの算出に際して、アクセプタ濃度Ｎａは、本実施の形態で想定されるボディ領域５の不純物濃度の中で最も高い不純物濃度（１．０ｘ１０１8ｃｍ−３）とする。以下、特段の記載がない限り、空乏層幅ｌｎを算出するにあたって、アクセプタ濃度Ｎａ＝１．０ｘ１０１8ｃｍ−３として空乏層幅ｌｎを算出することとする。
図５において、空乏層幅ｌｎはドナー濃度Ｎｄが低くなるにつれて増加する傾向にあり、特にドナー濃度Ｎｄが１．０ｘ１０１７ｃｍ−３よりも低下すると空乏層幅ｌｎが急激に拡大し始めることが分かる。つまり、１．０ｘ１０１７ｃｍ−３以上の領域が、空乏層幅ｌｎを抑制するのに効果的な不純物濃度である。また、２．０ｘ１０１７ｃｍ−３以上、特に５．０ｘ１０１７ｃｍ−３以上の不純物濃度としても空乏層幅ｌｎの抑制量はほとんど変わらないことがわかる。１．０ｘ１０１７ｃｍ−３以下の領域では、ドナー濃度に対する空乏層幅ｌｎの減少率（図５におけるグラフの傾きの絶対値）は、１．０ｘ１０１７ｃｍ−３以上の領域に対して、約２０倍以上となる。よって、１．０ｘ１０１７ｃｍ−３以上の領域が、空乏層幅ｌｎを抑制するのに効果的な不純物濃度となる。また、２．０ｘ１０１７ｃｍ−３以上の領域では空乏層幅ｌｎの増加率は、１．０ｘ１０１８ｃｍ−３付近の空乏層幅に比べて１０倍以下に抑えることができ、より効果的である。さらに、ドナー濃度Ｎｄをより一層高くすることで空乏層幅ｌｎの変動はより小さくすることができ、特に５．０ｘ１０１７ｃｍ−３以上の不純物濃度とすると、空乏層幅ｌｎはほとんど変化せず、空乏層幅ｌｎの増加率も１．０ｘ１０１８ｃｍ−３付近の空乏層に対して３倍以下とすることができる。
一方、不純物濃度が増加するに連れて半導体層２０内の電界が増大することを考慮すると、不必要に不純物濃度を増加させることは望ましくない。そこで、本実施の形態では、空乏化抑制層６のｎ型不純物濃度を、１．０ｘ１０１７ｃｍ−３以上、より好ましくは２．０ｘ１０１７ｃｍ−３〜５．０ｘ１０１７ｃｍ−３の範囲の不純物濃度とする。そして、ボディ領域５のｐ型不純物濃度と空乏化抑制層６のｎ型不純物濃度とによって式（１）を用いて算出される空乏層幅ｌｎよりも少なくとも大きくなるように空乏化抑制層６の厚さを設定する。
ところで、温度変化に伴い空乏層幅ｌｎは変化するため、確実に空乏層を抑制するには温度変化についても考慮する必要がある。図６は式（１）によって算出される空乏層幅ｌｎと温度との関係を示すグラフである。図６において、縦軸はｎ型領域の空乏層幅ｌｎ［μｍ］を示しており、横軸は温度Ｔ［Ｋ］を示しており、各グラフはｎ型不純物濃度を、１．０ｘ１０１７ｃｍ−３、５．０ｘ１０１７ｃｍ−３、１．０ｘ１０１８ｃｍ−３とした場合の空乏層幅ｌｎを示している。
図６において、空乏層幅ｌｎは温度が上昇するにつれて増加することがわかる。ここで、炭化珪素半導体装置１００の室温から最大動作温度（２００℃〜３００℃）の約５００［Ｋ］までの温度変化を考慮すると、ｎ型不純物濃度がいずれの場合においても、空乏層幅ｌｎの増加量は室温時の空乏層幅ｌｎに対して３０％程度以内であることがわかる。そうすると、温度変化を考慮した場合、空乏化抑制層６の厚さは、ボディ領域５のｐ型不純物濃度と空乏化抑制層６のｎ型不純物濃度とによって式（１）を用いて算出される室温時の空乏層幅ｌｎの１００％〜１３０％以内とすることが望ましい。本実施の形態における条件では、空乏化抑制層６の厚みを、６０ｎｍ〜２４０ｎｍとすることが望ましい。これにより、温度変化に伴う空乏層幅の増大にも対応して空乏層を抑制することができるとともに、空乏化抑制層６の厚みを不要に増大させることがなくなる。
しかしながら、空乏化抑制層６をイオン注入によって形成する場合には、さらにイオン注入によって生じる不純物濃度のテール幅を考慮する必要がある。図７は、半導体層２０のうちボディ領域５、空乏化抑制層６、及びドリフト層２からなる三層構造における不純物濃度と深さとの関係を示す図である。図７において、縦軸は不純物濃度Ｎを示しており、横軸はボディ領域５からの深さＤを示している。なお、図７におけるｄ＿Ｔｒはトレンチ７の深さを示し、ｄ＿ｂｏはボディ領域５の厚さを示し、ｄ＿ｄｓは空乏化抑制層６の厚さを示し、Ｔｗはテール幅を示しており、ｄ＿ｂｏ部分の不純物濃度はｐ型不純物濃度を示しており、他の部分はｎ型不純物濃度を示している。
イオン注入によって空乏化抑制層６を形成する場合、図７に示すように、空乏化抑制層６の不純物濃度には濃度分布が生じる。そうすると、空乏化抑制層６の不純物濃度にはピーク値からピーク値半分の値となるまでのテールが生じることとなる。そして、テール部分ではピーク値よりも不純物濃度が低下しているため、テール部分を考慮せずに空乏化抑制層６の厚さを設定すると、テール部分において不純物濃度が低下している分だけ空乏化抑制層６内のｐ型不純物が少なくなるため、ボディ領域５からの空乏層抑制が不十分となる恐れがある。よって、空乏化抑制層６の厚みには、テール幅Ｔｗ分だけ厚くする必要がある。なお、図７では空乏化抑制層６を一回のイオン注入で形成することとしているが、これに限定されず、複数回のイオン注入によって形成することとしても構わない。かかる場合においても、空乏化抑制層６の最も深い部分には一回の注入分のテールが生じる。
そして、テール幅Ｔｗ（片側分）は、本実施の形態で想定される空乏化抑制層６のｎ型不純物濃度の範囲において、シミュレーションより算出すると、６０ｎｍ〜７０ｎｍとなる。なお、テール幅Ｔｗの算出にあたって、注入エネルギーを一般的な値である７００ｋｅＶ〜１５００ｋｅＶの範囲としてシミュレーションを行った。よって、本実施の形態では、空乏化抑制層６の厚さを６０ｎｍ〜２４０ｎｍと設定すると、設定値にテール幅Ｔｗを加算した実際の空乏化抑制層６の幅は１２０ｎｍ〜３１０ｎｍの範囲となる。
なお、空乏化抑制層６をイオン注入ではなくエピタキシャル成長によって形成する場合には、テール幅Ｔｗを加算することなく、上述したように６０ｎｍ〜２４０ｎｍとすれば良い。また、イオン注入で形成する場合とエピタキシャル成長によって形成する場合の双方を考慮すれば、空乏化抑制層６の厚さを６０ｎｍ〜３１０ｎｍとすれば良い。
次に、トレンチ７の深さｄ＿Ｔｒについて説明する。図８は、トレンチ７を形成する工程（図４）におけるトレンチ７周辺を拡大した断面図である。トレンチ７は半導体層２０の表面において、空乏化抑制層６を貫通しドリフト層２に達するように形成するために、トレンチ７を形成する際のばらつきを考慮する必要がある。ここで、トレンチ７を形成する際に反応性イオンエッチングを用いると、エッチングガス等のプロセス条件によっても異なるが、トレンチ７の深さｄ＿Ｔｒは狙い深さｄ＿Ｔｒ＊に対して±１５％程度変動する。そうすると、トレンチ７を形成する際に設定する狙い深さｄ＿Ｔｒ＊は、狙い深さｄ＿Ｔｒ＊と空乏化抑制層６の下端との差分Δｄ１が狙い深さｄ＿Ｔｒ＊の１５％となるように設定する。これにより、トレンチ７は空乏化抑制層６を確実に貫通するとともに不必要にトレンチ７が深くなることもなくなる。
かかる場合、トレンチ７の深さの最大値ｄ＿ｍａｘは狙い深さｄ＿Ｔｒ＊に狙い深さｄ＿Ｔｒ＊の１５％を加算されたときであり、最大深さｄ＿ｍａｘと空乏化抑制層６の下端との差Δｄ２は狙い深さｄ＿Ｔｒ＊の３０％である。これを最大深さｄ＿ｍａｘに換算すると、最大深さｄ＿ｍａｘと空乏化抑制層６の下端との差Δｄ２は、最大深さｄ＿ｍａｘの約２６％となる。よって、本実施の形態にかかる炭化珪素半導体装置１００は空乏化抑制層６の下端とトレンチ７の深さｄ＿Ｔｒとの差Δｄ２（空乏化抑制層６とトレンチ７底部との距離）がトレンチｄ＿Ｔｒの２６％以内となる。
以上のような構成により、本実施の形態にかかる炭化珪素半導体装置１００は、以下のような効果を奏する。本実施の形態では、ボディ領域５とドリフト層２との間に設けた空乏化抑制層６によってボディ領域５からドリフト層２に向かって伸びる空乏層を抑制するため、ボディ領域５からの空乏層がｎ型不純物濃度の低いドリフト層２内に達して急激に伸びることが抑制される。その結果、ドリフト層２内において、ボディ領域５からの空乏層によって横方向への電流拡散が妨げられるのを抑制することができ、オン抵抗を低減することができる。
一方で、空乏化抑制層６は、ドリフト層２よりもｎ型の不純物濃度が高い空乏化抑制層６自体に電流を流すことで電流を拡散させるものではなく、上述のようにボディ領域５からの空乏層を単に抑制することに特化したものであり、空乏化抑制層６にはトレンチ７側面の周辺を除いてほとんど電流が流れることはない。このような点で従来用いられていた電流拡散層（Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄ ｌａｙｅｒ：ＣＳＬ）とは目的及び作用の点で相違する。そして、空乏化抑制層６の厚さを６０ｎｍ〜３１０ｎｍというボディ領域５からの空乏層を抑制するのに必要最小限の厚さとすることで、空乏化抑制層６を貫通するトレンチ７の深さは空乏化抑制層６の厚さを最小限の厚さとした分だけ浅く形成することができる。
トレンチ７の具体的な深さは、少なくともボディ領域５のｐ型不純物濃度とドリフト層２のｎ型不純物濃度とオン電圧とによって式（１）を用いて算出される空乏層幅をボディ領域５までの深さに加算した値よりも浅くすることができる。これにより、トレンチ７底部での電界が緩和され、ゲート絶縁膜９の絶縁破壊等が抑制され、耐圧を向上させることができる。
また、空乏化抑制層６の厚さを、ボディ領域５のｐ型不純物濃度と空乏化抑制層６のｎ型不純物濃度とによって式（１）を用いて算出される室温時の空乏層幅ｌｎの１００％〜１３０％以内とすることで、温度変化した場合であってもボディ領域５からの空乏層を抑制することができる。さらに、空乏化抑制層６がイオン注入によって形成されることも考慮して、イオン注入時の不純物濃度のテール幅を考慮して厚さを６０ｎｍ〜３１０ｎｍと設定しているため、テール部分における不純物濃度の低下によって空乏化抑制が不十分となる恐れもなくなる。
さらに、本実施の形態では、トレンチ７形成時のプロセスにおけるバラつきを考慮して、空乏化抑制層６の下端とトレンチ７の深さｄ＿Ｔｒとの差Δｄ２がトレンチｄ＿Ｔｒの２６％以内となるように形成しているため、空乏化抑制層６内にトレンチ７の角部が含まれることでトレンチ７角部における電界集中の増大を抑制するとともに、トレンチ７の深さを最小限とし耐圧向上を図ることができる。
なお、本実施の形態にかかる炭化珪素半導体装置１００は、図９に示すように、トレンチ７底部に保護層１４を設けるように変形することとしてもよい。保護拡散層１４は、トレンチ７の底部に設けられたｐ型の半導体層であり、保護拡散層１４のｐ型の不純物濃度は、５．０ｘ１０１7〜５．０ｘ１０１８ｃｍ−３とする。かかる場合、保護拡散層１４によってトレンチ７底部の電界が緩和されるため耐圧向上を図ることができるが、保護拡散層１４から伸びる空乏層によってオン電流経路が制限されオン抵抗が増大する懸念がある。しかしながら、本実施の形態では、空乏化抑制層６を設けることで、ウェル領域５からの空乏層が抑制されオン電流を横方向に拡散されるため、保護拡散層１４から空乏層が伸びたとしても横方向への電流拡散によりオン抵抗の増大を抑制することができる。
また、保護拡散層１４の上端と空乏化抑制層７の下端との深さ方向における距離は（保護拡散層１４の上端と空乏化抑制層７の下端との距離）、ドリフト層２の表面から保護拡散層１４の上端までの距離の２６％以下とする。
保護拡散層１４の形成は、トレンチ７の形成後からゲート絶縁膜９を形成するまでの間に、図１０に示すように、トレンチ７底部にイオン注入を行うことでトレンチ７底部におけるドリフト層２に保護拡散層１４を形成することができる。なお、保護拡散層１４の形成は上記のような構成に限らず、あらかじめドリフト層２内にイオン注入により形成するか、又は、保護拡散層１４の厚み分だけ深いトレンチ７を形成した後にトレンチ内の底面にエピタキシャル成長によって形成することとしてもよい。
さらに、本発明はセルの配置によって限定されるものではなく、図１１や図１２に示すように、ストライプ状や格子状等のセル配置とすることができる。格子状に配置する場合、それぞれのセルは整列されていなくてもよく、セルが多角形であってもよく、又はセルの角が曲率を持っていてもよい。そして、ソース領域３とボディコンタクト領域４とは、ストライプ状、又はアイランド状に形成され、ソース領域３及びボディコンタクト領域４の下部に重なるようにボディ領域５と空乏化抑制層６とが同じパターンで形成されている。また、ソース領域３の側面に接するようにトレンチ７がストライプ状、又は格子状に形成されている。なお、パターン外周の終端領域１３には、半導体層２０表面にｐ型の不純物層を形成するか、又はトレンチをエッチングした底面にｐ型の不純物層を形成する。
上述したような本実施の形態におけるオン抵抗低減効果と耐圧向上効果について、比較例とともに説明する。図１３は本実施の形態の比較例にかかる炭化珪素半導体装置２００を示す断面図であり、図１３における破線はウェル領域５及び保護層１４から伸びる空乏層を示している。図１３に示すように、比較例である炭化珪素半導体装置２００は、本実施の形態と比較して、空乏化抑制層６を備えていない点とトレンチ７の深さの点とで相違する。ここでは、トレンチ７底部に保護層１４を設ける場合で比較を行う。
図１４は本実施の形態にかかる炭化珪素半導体装置のオン電流分布のシミュレーション結果を示す図９に対応した図であり、図１５は、本実施の形態の比較例にかかる炭化珪素半導体装置のオン電流分布のシミュレーション結果を示す図１３に対応した図である。両図において電流密度の増大に伴い領域を薄く図示している。なお、当該シミュレーションにおいては、ドリフト層２の不純物濃度を１．０ｘ１０１６ｃｍ−３とし、ウェル領域５の不純物濃度を１．０ｘ１０１８ｃｍ−３とし、空乏化抑制層６の不純物濃度を１．０ｘ１０１７ｃｍ−３とし、本実施の形態にかかる炭化珪素半導体装置は比較例にかかる炭化珪素半導体装置２００よりもトレンチ７の深さが０．４μｍ浅くしたものとする。
本実施の形態にかかる炭化珪素半導体装置では、図１４に示すように、空乏化抑制層６を設けたことによりボディ領域５から空乏層が抑制されるため、オン電流がトレンチ７から離れた横方向に拡大していることがわかる。一方、比較例にかかる炭化珪素半導体装置２００では、図１５に示すように、ボディ領域５から伸びる空乏層がドリフト層２へと拡大しているため、空乏層によってオン電流の横方向への拡大が抑制されている。その結果、図１４に示すシミュレーション結果では、図１５の場合と比べて、オン抵抗［ｍΩｃｍ２］を約１割低減できることが確認されている。
また、図１６は、本実施の形態と比較例とのそれぞれの最大電界強度を示すシミュレーション結果である。図１６において、縦軸は炭化珪素半導体装置内の電界強度Ｅ［Ｖ／ｃｍ］を示し、横軸はドレイン電圧Ｖｄ［Ｖ］を示しており、実線が本実施の形態における最大電界強度を示し、破線が比較例における最大電界強度を示している。
比較例のようにトレンチ７底部に保護層１４を設けた場合には、保護層１４から伸びる空乏層によってもオン電流の経路が制限されるため、オン抵抗増加が特に懸念される。そうすると、比較例にかかる炭化珪素半導体装置２００のトレンチ７をより深く形成しオン電流経路を確保する必要がある。その結果、本実施の形態にかかる炭化珪素半導体装置は、比較例にかかる炭化珪素半導体装置２００と比較して０．４μｍ浅く形成しているため、図１６に示すように、半導体層２０内での最大電界強度、すなわち、トレンチ７の角部における電界強度を低減できることがわかる。これにより、本実施の形態では比較例に比べて耐圧を約１割向上できることが確認されている。
以上のように、本実施の形態にかかる炭化珪素半導体装置１００は、空乏化抑制層６を設けることによりボディ領域５からの空乏層を抑制しオン抵抗低減を図るとともに、空乏化抑制層６の厚さを必要最小限の厚さとすることでトレンチ７を浅く形成することができるため耐圧向上が可能となり、オン抵抗と耐圧とのトレードオフを改善することができるものである。
実施の形態２．
実施の形態１では空乏化抑制層６の厚さ等を調整することでオン抵抗低減と耐圧向上とを図ることとしたが、本発明はこれに限定されず、空乏化抑制層６を形成する位置を調整することとしてもよい。
図１７は、本実施の形態にかかる炭化珪素半導体装置１０１を示す断面図である。図１７において、図１と同じ符号を付けたものは、同一または対応する構成を示している。本実施の形態は、実施の形態１と比較して、空乏化抑制層６の形成される位置が相違しているため、他の構成については以下説明を省略する。
本実施形態では、図１７に示すように、空乏化抑制層６を、トレンチ７に接することなく、トレンチ７に離間して部分的に形成されおり、ボディコンタクト領域４の直下の一部にまで延在している。空乏化抑制層６の不純物濃度は、実施の形態１と同様に、１．０ｘ１０１７以上、より好ましくは２．０ｘ１０１７〜５．０ｘ１０１７ｃｍ−３の範囲とする。また、空乏化抑制層６の厚さについては、空乏層を確実に抑制できるよう、ボディ領域５のｐ型不純物濃度と空乏化抑制層６のｎ型不純物濃度とによって式（１）を用いて算出される室温時の空乏層幅ｌｎよりも厚いものであれば構わない。より、具体的には、少なくとも０．０６μｍ以上の厚さとすることが好ましい。また、図１７に示すように空乏化抑制層６はトレンチ７から離間してボディコンタクト領域４下部全面に接するよう形成されても構わないが、空乏化抑制層６を、トレンチ７に接し、ボディコンタクト領域４直下の一部まで延在するように形成することとしても良い。かかる場合、空乏化抑制層６は、ボディ領域５の直下、より詳細にはボディコンタクト領域４直下において間隔を空けて形成される。
本実施の形態における空乏化抑制層６の形成方法は空乏化抑制層６をイオン注入にて形成する際に、注入マスクを用いてｎ型不純物が注入されない領域を作ることで、空乏化抑制層６を部分的に形成することとすればよい。また、空乏化抑制層６をエピタキシャル成長により形成する際は、ｎ型のエピタキシャル層を、空乏化抑制層６を形成したい部分に部分的に形成するか、ｎ型のエピタキシャル層を全面に形成し、空乏化抑制層を形成しない部分をエッチングにより除去し、その上に上層部をエピタキシャル成長することができる。これにより、図１７に示すような、炭化珪素半導体装置１０１を形成することができる。
本実施の形態にかかる炭化珪素半導体装置１０１は、以下のような効果が奏する。まず、空乏化抑制層６がトレンチ７から離間して形成される場合には、トレンチ７に不純物濃度が高い空乏化抑制層６が接することがない、すなわち、トレンチ７の角部が空乏化抑制層６内に含まれることがないので、トレンチ７を浅く形成することができ、耐圧を向上させることができる。また、トレンチ７から離間した部分においては、空乏化抑制層６が形成されているため、ボディ領域５から伸びる空乏層が抑制され、オン電流を横方向に拡散することができ、オン抵抗を低減できる。
また、ボディ領域５をイオン注入にて形成する場合には、ボディ領域５内のチャネルが形成される領域（チャネル領域）と空乏化抑制層６との不純物濃度のプロファイルが重なり合うことで、チャネル長が短くなってしまう場合があるが、本実施形態においてはチャネル領域直下に空乏化抑制層６が形成されていないため、チャネル長を長く保つことができる。
さらに、トレンチ７から離間してボディコンタクト領域４の直下の一部にまで延在して空乏化抑制層６を形成している。すなわち、ボディコンタクト領域４の直下では空乏化抑制層６は形成されていない領域が存在しているため、当該領域においては、オフ時にボディ領域５からの空乏層を伸ばし、ドリフト層２内の電界を緩和することができる。
実施の形態３．
実施の形態１では空乏化抑制層６の厚さ等を調整することでオン抵抗低減と耐圧向上とを図ることとしたが、本発明はこれに限定されず、空乏化抑制層６内で不純物濃度を調整することとしてもよい。
図１８は、本実施の形態かかる炭化珪素半導体装置１０２を示す断面図である。図１８において、図１と同じ符号を付けたものは、同一または対応する構成を示している。本実施の形態は、実施の形態１と比較して、空乏化抑制層６内の不純物濃度が相違しているため、他の構成については以下説明を省略する。
本発明の実施形態３では、図１８に示すように、平面方向において空乏化抑制層６に不純物濃度の階調を設けることとする。より詳細には、空乏化抑制層６の不純物濃度がトレンチ側面から離れていくに従い、階調を持って高濃度となるよう形成されている。
ここで、濃度諧調は複数の濃度段階を持って段階的に変化しても良いし、段階を踏まず徐々に変化してもよい。また、不純物濃度が段階的に変化する場合には、複数のマスクを使用し、部分的に濃度の異なるｎ型の層を複数回のイオン注入により形成できる。不純物濃度が段階的ではなく徐々に変化する場合には、グレートーンマスクを用い、イオン注入によりｎ型不純物を注入することで所望の構造を形成できる。この時、空乏化抑制層６の不純物濃度を、空乏化抑制層６上に隣接するｐ型ボディ領域５とボディコンタクト領域４の不純物濃度分布に合わせて、例えばチャネル付近などｐ型の不純物濃度が薄い部分ではｎ型の不純物濃度を薄くし、ｐ型の不純物濃度が濃いボディコンタクト領域４下方部分ではｎ型の不純物濃度が濃くなるように形成することとしてもよい。
本実施の形態にかかる炭化珪素半導体装置１０２は、以下のような効果が奏する。ゲート電極１０の電位の影響により、トレンチ７から離れるにつれて、ボディ領域５からの空乏層の伸びは大きくなる。そこで、本実施の形態では、空乏層の伸びが大きいトレンチ７からより離れた領域では、空乏化抑制層６のｎ型不純物濃度を高くし、ボディ領域５からの空乏層を確実に抑制する。一方、トレンチ７周辺における空乏化抑制層６の不純物濃度はトレンチ７から離れた領域よりも低いが、ボディ領域５からの空乏層の伸びも小さいため、トレンチ７周辺においても空乏層を抑制することができる。さらに、トレンチ７周辺の不純物濃度が低いため、トレンチ７の側壁や底面にかかる電界強度を低く保つことができる。また、チャネル領域直下の不純物濃度を低く形成できるため、チャネル領域と空乏化抑制層６との不純物濃度の不純物プロファイルのオーバーラップが少なく、チャネル長を長く保つことができる。
実施の形態４．
実施の形態１では空乏化抑制層６の厚さ等を調整することでオン抵抗低減と耐圧向上とを図ることとしたが、本発明はこれに限定されず、空乏化抑制層６の面内で厚さを調整することとしてもよい。
図１９は、本実施の形態かかる炭化珪素半導体装置１０３を示す断面図である。図１９において、図１と同じ符号を付けたものは、同一または対応する構成を示している。本実施の形態は、実施の形態１と比較して、空乏化抑制層６の面内での厚さが相違しているため、他の構成については以下説明を省略する。
本実施形態では、図１９に示すように、空乏化抑制層６の厚みがトレンチ７から離れたところで厚く、余分な厚みを持って形成されている。すなわち、空乏化抑制層６の厚さを面内で二段階とし、空乏化抑制層６のトレンチ７に接する部分では実施の形態１と同様の厚さとし、トレンチ７からより離れた部分ではより厚くする。ここで、厚みは複数の段階を持って段階的に変化しても良いし、段階を踏まず徐々に変化してもよい。厚みが段階的に変化する場合には、複数のマスクを使用し、部分的に厚みの異なるｎ型の層を複数回のイオン注入により形成できる。厚みが段階的ではなく徐々に変化する場合には、傾斜のついたレジストマスク等を用いて、イオン注入によりｎ型不純物を注入することでマスク形状に応じた深さを有する空乏化抑制層６を形成できる。
本実施の形態によれば、トレンチ７の周辺においては、実施の形態１と同様に、空乏化抑制層６を設けることによりボディ領域５からの空乏層を抑制しオン抵抗低減を図るとともに、空乏化抑制層６の厚さを必要最小限の厚さとすることでトレンチ７を浅く形成することができるため耐圧向上が可能となり、オン抵抗と耐圧とのトレードオフを改善することができるものである。
一方、トレンチ７からより離れた領域、例えばボディコンタクト領域４直下の領域等では、空乏化抑制層６の厚みを大きくしているので、従来の電流拡散層と同様に、オン電流の横方向への拡散を増大させ、オン抵抗をより一層低減することができる。
なお、本発明は、発明の範囲内において、各実施の形態を自由に組み合わせることや、各実施の形態を適宜、変形、省略することが可能である。
１ 基板、２ ドリフト層、３ ソース領域、４ ボディコンタクト領域、５ ボディ領域、６ 空乏化抑制層、７ トレンチ、８ 層間絶縁膜、９ ゲート絶縁膜、１０ ゲート電極、１１ ソース電極、１２ ドレイン電極、１３ 終端領域、１４ 保護拡散層、２０ 半導体層、１００・１０１・１０２・１０３・２００ 炭化珪素半導体装置。
本発明は、炭化珪素半導体装置に関するものであり、特にトレンチゲート型の炭化珪素半導体装置に関するものである。
本発明にかかる炭化珪素半導体装置は、炭化珪素半導体からなる第一導電型のドリフト層と、ドリフト層の上部に形成され第一導電型の不純物濃度がドリフト層よりも高い第一導電型の空乏化抑制層と、空乏化抑制層の上部に形成された第二導電型のボディ領域と、ボディ領域と空乏化抑制層とを貫通しドリフト層に達するトレンチと、トレンチの底面及び側面に沿って形成されたゲート絶縁膜とを備え、空乏化抑制層の厚みは０．０６μｍ以上であり、かつ、０．３１μｍ以下であり、空乏化抑制層の第一導電型の不純物濃度は、１．０×１０ １７ ｃｍ −３ 以上である。
本発明にかかる炭化珪素半導体装置は、炭化珪素半導体基板と、炭化珪素半導体基板上に形成された炭化珪素半導体からなる第一導電型のドリフト層と、ドリフト層の上部に形成され第一導電型の不純物濃度がドリフト層よりも高い第一導電型の空乏化抑制層と、空乏化抑制層の上部に形成された第二導電型のボディ領域と、ボディ領域の上部に形成された第一導電型のソース領域と、ソース領域、ボディ領域および空乏化抑制層を貫通しドリフト層に達するトレンチと、トレンチの底面及び側面に沿って形成されたゲート絶縁膜と、トレンチ内にゲート絶縁膜を介して埋設されたゲート電極と、を備え、ゲート電極の下端は、空乏化抑制層より下側に位置し、ボディ領域の第二導電型の不純物濃度は、１．０×１０ １４ ｃｍ −３ 以上１．０×１０ １８ ｃｍ −３ 以下であり、空乏化抑制層の厚みは０．０６μｍ以上であり、かつ、０．３１μｍ以下であり、空乏化抑制層の第一導電型の不純物濃度は、１．０×１０１７ｃｍ−３以上５．０×１０ １７ ｃｍ −３ 以下である。

Claims (14)

  1. 炭化珪素半導体からなる第一導電型のドリフト層と、
    前記ドリフト層の上部に形成され、第一導電型の不純物濃度が前記ドリフト層よりも高い第一導電型の空乏化抑制層と、
    前記空乏化抑制層の上部に形成された第二導電型のボディ領域と、
    前記ボディ領域と前記空乏化抑制層とを貫通し、前記ドリフト層に達するトレンチと、
    前記トレンチの底面及び側面に沿って形成されたゲート絶縁膜と、
    を備え、
    前記空乏化抑制層の厚みは、０．０６μｍ以上であり、かつ、０．３１μｍ以下である炭化珪素半導体装置。
  2. 炭化珪素半導体からなる第一導電型のドリフト層と、
    前記ドリフト層の上部に形成され、第一導電型の不純物濃度が前記ドリフト層よりも高い第一導電型の空乏化抑制層と、
    前記空乏化抑制層の上部に形成された第二導電型のボディ領域と、
    前記ボディ領域と前記空乏化抑制層とを貫通し、前記ドリフト層に達するトレンチと、
    前記トレンチの底面及び側面に沿って形成されたゲート絶縁膜と、
    を備え、
    前記空乏化抑制層の厚みは、前記ボディ領域の第二導電型の不純物濃度と前記空乏化抑制層の第一導電型の不純物濃度とによって算出される前記空乏化抑制層側の空乏層の厚みの１００％以上、かつ、１３０％以下である炭化珪素半導体装置。
  3. 炭化珪素半導体からなる第一導電型のドリフト層と、
    前記ドリフト層の上部に形成され、第一導電型の不純物濃度が前記ドリフト層よりも高い第一導電型の空乏化抑制層と、
    前記空乏化抑制層の上部に形成された第二導電型のボディ領域と、
    前記ボディ領域と前記空乏化抑制層とを貫通し、前記ドリフト層に達するトレンチと、
    前記トレンチの底面及び側面に沿って形成されたゲート絶縁膜と、
    を備え、
    前記空乏化抑制層と前記トレンチ底部との距離は、前記ドリフト層の表面からの前記トレンチの深さの２６％以下である炭化珪素半導体装置。
  4. 炭化珪素半導体からなる第一導電型のドリフト層と、
    前記ドリフト層の上部に形成され、第一導電型の不純物濃度が前記ドリフト層よりも高い第一導電型の空乏化抑制層と、
    前記空乏化抑制層の上部に形成された第二導電型のボディ領域と、
    前記ボディ領域を貫通し、前記ドリフト層に達するトレンチと、
    前記トレンチの底面及び側面に沿って形成されたゲート絶縁膜と、
    を備え、
    前記空乏化抑制層は、前記ドリフト層の上部において前記トレンチに離間して形成された炭化珪素半導体装置。
  5. 炭化珪素半導体からなる第一導電型のドリフト層と、
    前記ドリフト層の上部に形成され、第一導電型の不純物濃度が前記ドリフト層よりも高い第一導電型の空乏化抑制層と、
    前記空乏化抑制層の上部に形成された第二導電型のボディ領域と、
    前記ボディ領域を貫通し、前記ドリフト層に達するトレンチと、
    前記トレンチの底面及び側面に沿って形成されたゲート絶縁膜と、
    を備え、
    前記空乏化抑制層は、前記ボディ領域下部において間隔をあけて形成された炭化珪素半導体装置。
  6. 炭化珪素半導体からなる第一導電型のドリフト層と、
    前記ドリフト層の上部に形成され、第一導電型の不純物濃度が前記ドリフト層よりも高い第一導電型の空乏化抑制層と、
    前記空乏化抑制層の上部に形成された第二導電型のボディ領域と、
    前記ボディ領域と前記空乏化抑制層とを貫通し、前記ドリフト層に達するトレンチと、
    前記トレンチの底面及び側面に沿って形成されたゲート絶縁膜と、
    を備え、
    前記空乏化抑制層は、前記ドリフト層の上部において前記トレンチに接して延在し、前記トレンチから離れるにつれて膜厚が厚くなる炭化珪素半導体装置。
  7. 前記空乏化抑制層は、前記トレンチから離れるにつれて段階的に膜厚が厚くなる、
    ことを特徴とする請求項６記載の炭化珪素半導体装置。
  8. 前記空乏化抑制層における第一導電型の不純物濃度は、２．０×１０１７〜５．０×１０１７ｃｍ−３である、
    ことを特徴とする請求項１から７のいずれか１項に記載の炭化珪素半導体装置。
  9. 炭化珪素半導体からなる第一導電型のドリフト層と、
    前記ドリフト層の上部に形成され、第一導電型の不純物濃度が前記ドリフト層よりも高い第一導電型の空乏化抑制層と、
    前記空乏化抑制層の上部に形成された第二導電型のボディ領域と、
    前記ボディ領域と前記空乏化抑制層とを貫通し、前記ドリフト層に達するトレンチと、
    前記トレンチの底面及び側面に沿って形成されたゲート絶縁膜と、
    を備え、
    前記空乏化抑制層は、前記ドリフト層の上部において前記トレンチに接して延在し、前記トレンチから離れるにつれて第一導電型の不純物濃度が高くなる炭化珪素半導体装置。
  10. 前記空乏化抑制層は、前記トレンチから離れるにつれて段階的に第一導電型の不純物濃度が高くなる、
    ことを特徴とする請求項９記載の炭化珪素半導体装置。
  11. 前記トレンチ下部の前記ドリフト層内に形成された第二導電型の保護拡散層を備えた、
    ことを特徴とする請求項１から１０のいずれか１項に記載の炭化珪素半導体装置。
  12. 前記保護拡散層の上端と前記空乏化抑制層の下端との距離は、前記ドリフト層の表面から前記保護拡散層の上端までの距離の２６％以下である、
    ことを特徴とする請求項１１記載の炭化珪素半導体装置。
  13. 前記ボディ領域における第二導電型の不純物濃度は、１．０×１０１４〜１．０×１０１８ｃｍ−３である、
    ことを特徴とする請求項１から１２のいずれか１項に記載の炭化珪素半導体装置。
  14. 炭化珪素半導体からなる第一導電型のドリフト層が形成された炭化珪素基板を用意する工程と、
    前記ドリフト層の上部に、第一導電型の不純物濃度が前記ドリフト層よりも高い第一導電型の空乏化抑制層を形成する工程と、
    前記空乏化抑制層の上部に第二導電型のボディ領域を形成する工程と、
    前記ボディ領域と前記空乏化抑制層とを貫通し、前記ドリフト層に達するトレンチを形成する工程と、
    前記トレンチの底面及び側面に沿ってゲート絶縁膜を形成する工程と、
    を備え、
    前記ドリフト層を形成する工程は、前記空乏化抑制層と前記トレンチ底部との距離は、前記ドリフト層の表面からの前記トレンチの深さの２６％以下となるように行う炭化珪素半導体装置の製造方法。
JP2015540361A 2013-10-04 2014-06-13 炭化珪素半導体装置 Ceased JPWO2015049815A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013208763 2013-10-04
JP2013208763 2013-10-04
PCT/JP2014/003168 WO2015049815A1 (ja) 2013-10-04 2014-06-13 炭化珪素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2015049815A1 true JPWO2015049815A1 (ja) 2017-03-09

Family

ID=52778422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015540361A Ceased JPWO2015049815A1 (ja) 2013-10-04 2014-06-13 炭化珪素半導体装置

Country Status (5)

Country Link
US (1) US20160211334A1 (ja)
JP (1) JPWO2015049815A1 (ja)
CN (1) CN105593997A (ja)
DE (1) DE112014004583T5 (ja)
WO (1) WO2015049815A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6266166B2 (ja) * 2015-03-30 2018-01-24 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2016213374A (ja) * 2015-05-12 2016-12-15 株式会社豊田中央研究所 半導体装置
DE102015210923B4 (de) * 2015-06-15 2018-08-02 Infineon Technologies Ag Halbleitervorrichtung mit reduzierter Emitter-Effizienz und Verfahren zur Herstellung
CN108292680B (zh) * 2015-12-03 2021-01-22 三菱电机株式会社 碳化硅半导体装置
JP6472776B2 (ja) * 2016-02-01 2019-02-20 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102016226237A1 (de) 2016-02-01 2017-08-03 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
JP2019096631A (ja) * 2016-04-07 2019-06-20 三菱電機株式会社 半導体装置および電力変換装置
WO2017187670A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 半導体装置および電力変換装置
US10622446B2 (en) * 2016-08-05 2020-04-14 Fuji Electric Co., Ltd. Silicon carbide based power semiconductor device with low on voltage and high speed characteristics
JP6237845B1 (ja) * 2016-08-24 2017-11-29 富士電機株式会社 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
JP6801323B2 (ja) * 2016-09-14 2020-12-16 富士電機株式会社 半導体装置および半導体装置の製造方法
US10861931B2 (en) * 2016-12-08 2020-12-08 Cree, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
JP6377309B1 (ja) * 2017-03-06 2018-08-22 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
CN110366782B (zh) * 2017-03-06 2023-04-28 三菱电机株式会社 碳化硅半导体装置及其制造方法、电力变换装置及其制造方法
JP6814965B2 (ja) * 2017-03-06 2021-01-20 パナソニックＩｐマネジメント株式会社 半導体エピタキシャルウェハ、半導体素子、および半導体素子の製造方法
JP6740986B2 (ja) * 2017-08-31 2020-08-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2019079833A (ja) * 2017-10-19 2019-05-23 トヨタ自動車株式会社 スイッチング素子とその製造方法
JP6973510B2 (ja) * 2018-01-17 2021-12-01 富士電機株式会社 半導体装置
US11251299B2 (en) * 2018-03-28 2022-02-15 Mitsubishi Electric Corporation Silicon carbide semiconductor device and manufacturing method of same
JP2020072202A (ja) * 2018-10-31 2020-05-07 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2020096080A (ja) * 2018-12-12 2020-06-18 トヨタ自動車株式会社 半導体装置の製造方法
JP7395972B2 (ja) * 2019-11-11 2023-12-12 住友電気工業株式会社 炭化珪素半導体装置
CN113013229A (zh) * 2021-02-25 2021-06-22 厦门大学 一种碳化硅umosfet功率器件及其制备方法
CN116888741A (zh) * 2021-09-16 2023-10-13 富士电机株式会社 绝缘栅双极型晶体管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250732A (ja) * 1994-12-30 1996-09-27 Siliconix Inc デルタ層を有する低オン抵抗のトレンチ型ｍｏｓｆｅｔ及びその製造方法
JPH08250731A (ja) * 1994-12-30 1996-09-27 Siliconix Inc 高いブレークダウン電圧と低いオン抵抗を兼ね備えたトレンチ型ｍｏｓｆｅｔ
JP2008016747A (ja) * 2006-07-10 2008-01-24 Fuji Electric Holdings Co Ltd トレンチｍｏｓ型炭化珪素半導体装置およびその製造方法
JP2013171931A (ja) * 2012-02-20 2013-09-02 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570185B1 (en) * 1997-02-07 2003-05-27 Purdue Research Foundation Structure to reduce the on-resistance of power transistors
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
JP3719323B2 (ja) * 1997-03-05 2005-11-24 株式会社デンソー 炭化珪素半導体装置
JP4538211B2 (ja) * 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4575713B2 (ja) * 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
JP5444608B2 (ja) * 2007-11-07 2014-03-19 富士電機株式会社 半導体装置
JP4640439B2 (ja) * 2008-04-17 2011-03-02 株式会社デンソー 炭化珪素半導体装置
JP5498431B2 (ja) * 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250732A (ja) * 1994-12-30 1996-09-27 Siliconix Inc デルタ層を有する低オン抵抗のトレンチ型ｍｏｓｆｅｔ及びその製造方法
JPH08250731A (ja) * 1994-12-30 1996-09-27 Siliconix Inc 高いブレークダウン電圧と低いオン抵抗を兼ね備えたトレンチ型ｍｏｓｆｅｔ
JP2008016747A (ja) * 2006-07-10 2008-01-24 Fuji Electric Holdings Co Ltd トレンチｍｏｓ型炭化珪素半導体装置およびその製造方法
JP2013171931A (ja) * 2012-02-20 2013-09-02 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
WO2015049815A1 (ja) 2015-04-09
US20160211334A1 (en) 2016-07-21
CN105593997A (zh) 2016-05-18
DE112014004583T5 (de) 2016-08-18

Similar Documents

Publication Publication Date Title
WO2015049815A1 (ja) 炭化珪素半導体装置およびその製造方法
CN107431091B (zh) 碳化硅半导体装置及其制造方法
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
JP6214680B2 (ja) 炭化珪素半導体装置
JP2017139440A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6099749B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5697744B2 (ja) 半導体装置およびその製造方法
JP2008258443A (ja) 電力用半導体素子及びその製造方法
JP2014241435A (ja) 半導体装置
JP6715567B2 (ja) 半導体装置
CN109768091B (zh) 一种双沟槽SS-SiC MOSFET结构
US11251299B2 (en) Silicon carbide semiconductor device and manufacturing method of same
JPWO2013161116A1 (ja) 半導体装置及びその製造方法
US9761706B2 (en) SiC trench transistor and method for its manufacture
US7772613B2 (en) Semiconductor device with large blocking voltage and method of manufacturing the same
US20180366549A1 (en) Semiconductor device and method of manufacturing a semiconductor device
JPWO2017094339A1 (ja) 炭化珪素半導体装置
JP2010267762A (ja) 半導体装置およびその製造方法
JP2017063082A (ja) 絶縁ゲート型スイッチング素子とその製造方法
KR20160018322A (ko) 반도체 장치의 제조 방법
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
JP6207627B2 (ja) 半導体装置
JPWO2007029375A1 (ja) 半導体装置および半導体装置の製造方法
JP2015133447A (ja) 半導体装置
JP2019517151A (ja) 半導体デバイスおよびその製作方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20170530