CN107004715A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN107004715A
CN107004715A CN201580066372.7A CN201580066372A CN107004715A CN 107004715 A CN107004715 A CN 107004715A CN 201580066372 A CN201580066372 A CN 201580066372A CN 107004715 A CN107004715 A CN 107004715A
Authority
CN
China
Prior art keywords
corner assembly
corner
semiconductor device
insulation film
separating insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580066372.7A
Other languages
English (en)
Inventor
斋藤顺
小野木淳士
青井佐智子
宫原真朗
宫原真一朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN107004715A publication Critical patent/CN107004715A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

半导体装置(1)具备形成有半导体元件的半导体基板(2)和形成在半导体基板(2)上的被覆绝缘膜(31)。半导体基板(2)具备第一部分(10)和厚度比第一部分(10)薄的第二部分(20)。在第一部分(10)与第二部分(20)相邻的部分形成有台阶部(90)。在台阶部(90)的侧面与第二部分(20)的上表面之间的角部(40)形成有角部件(50)。角部件(50)的上表面(51)随着从台阶部(90)的侧面(92)朝向第二部分(20)侧而向下方下降。被覆绝缘膜(31)从第一部分(10)延伸至第二部分(20)，并覆盖角部件(50)。

Description

半导体装置及半导体装置的制造方法
技术领域
本说明书公开的技术涉及半导体装置及半导体装置的制造方法。
背景技术
专利文献1(日本特开2012-009502号公报)公开了一种半导体装置。专利文献1的半导体装置具备半导体基板和形成在半导体基板上的被覆绝缘膜。半导体基板具备第一部分和厚度比第一部分薄的第二部分，第一部分与第二部分相邻。被覆绝缘膜从第一部分延伸至第二部分。
发明内容
发明要解决的课题
在专利文献1的半导体装置中，有时会在被覆绝缘膜产生空穴。例如，在电流流过半导体装置时，半导体基板发热，半导体基板上的被覆绝缘膜的温度升高，由于被覆绝缘膜成为高温而有时会产生空穴。而且，不仅是在半导体装置的工作中，而且在半导体基板上形成被覆绝缘膜时，也会在被覆绝缘膜的内部产生应力而产生裂纹。尤其是在厚度不同的第一部分与第二部分相邻的部分，与周围的部分相比，在半导体基板上的被覆绝缘膜容易产生空穴、裂纹。因此，由于空穴、裂纹而存在被覆绝缘膜的耐压下降的问题。因此，本说明书提供一种能够抑制被覆绝缘膜的耐压下降的技术。
用于解决课题的方案
本说明书公开的半导体装置具备：形成有半导体元件的半导体基板；及形成在半导体基板之上的被覆绝缘膜。半导体基板具备第一部分和厚度比第一部分薄的第二部分。在第一部分与第二部分相邻的部分形成有台阶部。在台阶部的侧面与第二部分的上表面之间的角部形成有角部件。角部件的上表面随着从台阶部的侧面朝向第二部分侧而向下方下降。被覆绝缘膜从第一部分延伸至第二部分，并覆盖角部件。
在该半导体装置中，由于角部件的存在而覆盖角部件的被覆绝缘膜的弯曲变得平缓。根据这样的结构，即使由于半导体基板发热而被覆绝缘膜的温度升高，也能够抑制在角部的被覆绝缘膜产生空穴。而且，由于被覆绝缘膜的弯曲平缓，因此能够降低在角部的被覆绝缘膜的内部产生的应力，能够抑制在被覆绝缘膜产生裂纹。由此，能够抑制在被覆绝缘膜产生空穴、裂纹，能够抑制被覆绝缘膜的耐压下降。
本说明书公开的半导体装置的制造方法具备在具备第一部分和厚度比第一部分薄的第二部分并在第一部分与第二部分相邻的部分形成有台阶部的半导体基板的台阶部的侧面与第二部分的上表面之间的角部形成角部件的工序，该工序是以使角部件的上表面随着从台阶部的侧面朝向第二部分侧而向下方下降的方式形成角部件的工序。半导体装置的制造方法具备在半导体基板之上形成从第一部分延伸至第二部分的被覆绝缘膜并通过被覆绝缘膜覆盖角部件的工序。
附图说明
图1是半导体装置的俯视图。
图2是图1的II-II剖视图。
图3是图2的主要部分III的放大图。
图4是说明半导体装置的制造方法的图(1)。
图5是说明半导体装置的制造方法的图(2)。
图6是说明半导体装置的制造方法的图(3)。
图7是说明半导体装置的制造方法的图(4)。
图8是说明半导体装置的制造方法的图(5)。
图9是说明半导体装置的制造方法的图(6)。
图10是说明半导体装置的制造方法的图(7)。
图11是说明半导体装置的制造方法的图(7)。
图12是另一实施例的半导体装置的主要部分的放大图。
图13是说明另一实施例的半导体装置的制造方法的图。
图14是又一实施例的半导体装置的主要部分的放大图。
图15是又一实施例的半导体装置的主要部分的放大图。
图16是又一实施例的半导体装置的主要部分的放大图。
具体实施方式
(第一实施例)
以下，关于实施例，参照附图进行说明。如图1所示，第一实施例的半导体装置1具备矩形形状的半导体基板2。半导体基板2由碳化硅(SiC)形成。在另一例中，半导体基板2可以由硅(Si)、氮化镓(GaN)等形成。在半导体基板2的内部形成有半导体元件。
在半导体基板2形成有元件区域3及周边区域4。元件区域3形成在比周边区域4靠内侧处。在元件区域3形成有半导体元件。在本实施例中，在元件区域3形成有纵型的MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属-氧化物半导体场效应晶体管)。周边区域4形成在比元件区域3靠外侧处。在周边区域4形成有耐压构造。在图1中，考虑到图的易观察度，而在元件区域3内仅示出沟槽70，在周边区域4内仅示出场限环80。
如图2所示，半导体装置1具备半导体基板2、表面电极6及背面电极7。而且，半导体装置1具备分离绝缘膜32、角部件50及被覆绝缘膜31。
半导体基板2具备第一部分10及第二部分20。在第一部分10形成有元件区域3。在第二部分20形成有周边区域4。第一部分10的厚度比第二部分20的厚度厚(第二部分20的厚度比第一部分10的厚度薄)。第一部分10与第二部分20相邻地形成。在第一部分10与第二部分20相邻的部分形成有台阶部90。
台阶部90由于第一部分10与第二部分20的厚度的差异而形成。第一部分10的上表面11的位置比第二部分20的上表面21的位置靠上，由于两者的上表面的位置的差异而形成台阶部90。台阶部90包括第一部分10的上表面11的一部分、第一部分10的侧面12及第二部分20的上表面21的一部分。以下，有时将第一部分10的侧面12称为台阶部90的侧面92。在台阶部90的侧面92与第二部分20的上表面21之间形成有角部40。
在半导体基板2的第一部分10形成有多个沟槽70。而且，在第一部分10形成有源极区域61、基极区域62、漂移区域65、漏极区域63及悬浮区域67。
沟槽70是在第一部分10的上表面11形成的凹部。沟槽70沿着半导体基板2的深度方向(z方向)延伸。沟槽70从第一部分10的上表面11贯通源极区域61及基极区域62而延伸至到达漂移区域65的深度。
在沟槽70的内表面形成有栅极绝缘膜71。在沟槽70的内部配置栅极电极72。栅极绝缘膜71通过在沟槽70的内表面堆积氧化膜而形成。作为栅极绝缘膜71，可以使用例如二氧化硅膜(SiO2)。栅极电极72填充于比栅极绝缘膜71靠内侧处。栅极电极72通过栅极绝缘膜71而与半导体基板2绝缘。栅极电极72例如由铝、多晶硅形成。在栅极电极72上配置有层间绝缘膜73。
源极区域61是n型的区域。源极区域61的杂质浓度高。源极区域61形成在半导体基板2的表层部。源极区域61在向第一部分10的上表面11露出的范围呈岛状地形成。源极区域61与栅极绝缘膜71相接。源极区域61与表面电极6相接。源极区域61相对于表面电极6进行欧姆连接，且与表面电极6导通。
基极区域62是p型的区域。基极区域62形成在源极区域61的周围。基极区域62形成在源极区域61的旁边及下方。基极区域62与栅极绝缘膜71相接。而且，基极区域62形成在向台阶部90的侧面92露出的范围。基极区域62具备基极接触区域121及低浓度基极区域122。基极接触区域121的杂质浓度高。低浓度基极区域122的杂质浓度比基极接触区域121的杂质浓度低。
基极接触区域121形成在半导体基板2的表层部。基极接触区域121在向第一部分10的上表面11露出的范围呈岛状地形成。基极接触区域121与表面电极6相接。基极接触区域121相对于表面电极6进行欧姆连接，并与表面电极6导通。
低浓度基极区域122形成在源极区域61及基极接触区域121的下方。通过低浓度基极区域122将源极区域61从漂移区域65分离。
漂移区域65是n型的区域。漂移区域65的杂质浓度低。漂移区域65形成在基极区域62的下方。漂移区域65与栅极绝缘膜71相接。
漏极区域63是n型的区域。漏极区域63的杂质浓度高。漏极区域63形成在漂移区域65的下方。漏极区域63形成于向半导体基板2的背面露出的范围。漏极区域63与背面电极7相接。漏极区域63相对于背面电极7进行欧姆连接，且与背面电极7导通。
悬浮区域67是p型的区域。悬浮区域67形成于沟槽70的底部的周围。悬浮区域67与沟槽70的底部相接。在悬浮区域67的周围形成有漂移区域65。悬浮区域67由漂移区域65包围。悬浮区域67通过漂移区域65而从基极区域62分离。多个悬浮区域67通过漂移区域65而相互分离。
在半导体基板2的第二部分20形成有多个场限环80及周边漂移区域82。
多个场限环80(以下，将“场限环”称为“FLR”(Field Limiting Ring))空出间隔地形成。FLR80是p型的区域。FLR80的杂质浓度高。FLR80形成在向第二部分20的上表面21露出的范围。
多个FLR80中，最接近第一部分10的FLR80由附图标记“80a”表示，除此以外的FLR80由附图标记“80b”表示。最接近第一部分10的FLR80a形成在角部40的下方。在FLR80a与基极区域62之间形成有漂移区域65。FLR80a通过漂移区域65而从基极区域62分离。
周边漂移区域82形成在FLR80的周围。周边漂移区域82形成在多个FLR80之间及其下方，并将多个FLR80分离。
表面电极6形成在半导体基板2的第一部分10的上表面11。表面电极6通过层间绝缘膜73而与栅极电极72绝缘。背面电极7形成在半导体基板2的第一部分10及第二部分20的背面。表面电极6及背面电极7由例如铝(Al)、铜(Cu)等金属形成。
分离绝缘膜32在角部40覆盖台阶部90的侧面92和第二部分20的上表面21。分离绝缘膜32形成在角部件50与半导体基板2之间，将角部件50从半导体基板2分离。作为分离绝缘膜32，可以使用二氧化硅膜(SiO2)。分离绝缘膜32由与栅极绝缘膜71相同的材料形成。分离绝缘膜32可以通过使氧化膜堆积来形成。
角部件50形成在分离绝缘膜32的上方。角部件50配置于角部40。角部件50具有导电性。作为角部件50的材料，可以使用例如多晶硅。角部件50由与栅极电极72相同的材料形成。在另一例中，角部件50可以由金属形成。
角部件50具备上表面51。在本实施例中，角部件50的上表面51形成为凸状的弯曲面。角部件50的上表面51从台阶部90侧朝向第二部分20侧而向下方倾斜。由此，角部件50的上表面51随着从台阶部90的侧面92朝向第二部分20侧而连续地向下方下降。角部件50的高度比第一部分10的上表面11与第二部分20的上表面21的高度之差(阶梯)低。角部件50的上表面51位于比第一部分10的上表面11靠下方处。弯曲的上表面51由被覆绝缘膜31覆盖。
角部件50隔着分离绝缘膜32而与台阶部90的侧面92相向。即，角部件50隔着分离绝缘膜32而与基极区域62相向。而且，角部件50隔着分离绝缘膜32而与第二部分20的上表面21相向。角部件50隔着分离绝缘膜32而与最接近第一部分10的FLR80a相向。
被覆绝缘膜31覆盖第二部分20的上表面21。而且，被覆绝缘膜31的一部分覆盖附近的第一部分10的上表面11。即，被覆绝缘膜31从半导体基板2的第一部分10延伸至第二部分20。被覆绝缘膜31覆盖台阶部90的侧面92。而且，被覆绝缘膜31覆盖角部件50的弯曲的上表面51。通过被覆绝缘膜31和分离绝缘膜32覆盖角部件50的整体。被覆绝缘膜31的厚度比分离绝缘膜32的厚度厚。作为被覆绝缘膜31，可以使用二氧化硅膜(SiO2)。被覆绝缘膜31可以通过使氧化膜堆积来形成。
在使用具备上述的结构的半导体装置1时，向表面电极6与背面电极7之间施加背面电极7为正的电压。而且，向栅极电极72施加接通(ON)电位(为了形成通道所需的电位以上的电位)。当向栅极电极72施加接通电位时，在与栅极绝缘膜71相接的范围的低浓度基极区域122形成通道。由此，MOSFET成为接通。这样的话，电子从表面电极6，经由源极区域61、形成于低浓度基极区域122的通道、漂移区域65及漏极区域63，向背面电极7流动。而且，空穴从背面电极7，经由漏极区域63、漂移区域65、低浓度基极区域122及基极接触区域121，向表面电极6流动。由此，电流从背面电极7向表面电极6流动。
当电流向半导体装置1流动时，半导体基板2发热，形成在半导体基板2上的分离绝缘膜32及被覆绝缘膜31成为高温。根据上述的半导体装置1，在半导体基板2的台阶部90的侧面92与第二部分20的上表面21之间形成角部40，被覆绝缘膜31将配置于角部40的角部件50覆盖。由此，与被覆绝缘膜31直接接触于角部40的情况相比，被覆绝缘膜31的弯曲变得平缓。特别是在半导体装置1中，角部件50具有呈凸状地弯曲的上表面51，因此覆盖角部件50的被覆绝缘膜31的弯曲更平缓。这样被覆绝缘膜31的弯曲平缓的话，即使角部40附近的被覆绝缘膜31成为高温，在该被覆绝缘膜中气泡也难以生长。因此，在角部40能够抑制在被覆绝缘膜31产生空穴。而且，由于角部40的被覆绝缘膜31的弯曲平缓，因此在半导体基板2的发热时，在被覆绝缘膜31的内部产生的应力被缓和。由此，能够抑制在被覆绝缘膜31产生裂纹。由此，能够抑制被覆绝缘膜31的耐压下降。需要说明的是，虽然分离绝缘膜32陡峭地弯折，但是由于其厚度薄，因此不会产生过大应力。
另外，在上述的半导体装置1中，导电性的角部件50隔着分离绝缘膜32而与基极区域62及FLR80分别相向。当使MOSFET为断开(OFF)时，角部件50成为基极区域62与FLR80的中间的电位，角部40的电场被缓和。其结果是，能够提高角部40处的分离绝缘膜32的耐压。而且，在上述的半导体装置1中，角部件50与栅极电极72由相同的材料形成。因此，如后文详述那样，能够一并形成角部件50和栅极电极72。
接下来，说明具备上述的结构的半导体装置1的制造方法。半导体装置1由具有与漂移区域65及周边漂移区域82大致相同的n型杂质的n型的半导体基板2来制造。首先，如图4所示加工半导体基板2。即，以使半导体基板2具有厚的第一部分10和薄的第二部分20的方式进行加工。而且，在半导体基板2上形成沟槽70、源极区域61、基极区域62、悬浮区域67、FLR80。上述的加工可以使用公知的技术，因此省略详细的说明。
接下来，如图5所示，进行使分离绝缘膜材料301堆积在半导体基板2的上表面的工序。如上所述，半导体基板2具备第一部分10和厚度比第一部分10薄的第二部分20，在第一部分10与第二部分20相邻的部分形成台阶部90。分离绝缘膜材料301堆积于半导体基板2的第一部分10的上表面11及第二部分20的上表面21。而且，分离绝缘膜材料301也堆积于台阶部90的侧面92。而且，分离绝缘膜材料301也堆积在台阶部90的侧面92与第二部分20的上表面21之间的角部40。而且，分离绝缘膜材料301也堆积于沟槽70的内表面。作为分离绝缘膜材料301，可以使用例如SiO2。
接下来，如图6所示，进行对在半导体基板2的上表面堆积的分离绝缘膜材料301进行蚀刻的工序。在对分离绝缘膜材料301进行蚀刻时，以使分离绝缘膜材料301的一部分残存于半导体基板2的上表面的方式进行蚀刻。而且，以使分离绝缘膜材料301的一部分残存于沟槽70的内表面的方式进行蚀刻。通过在沟槽70的内表面残存的分离绝缘膜材料301来形成栅极绝缘膜71。
接下来，如图7所示，进行使角部件材料302堆积在分离绝缘膜材料301的上表面的工序。角部件材料302在半导体基板2的第一部分10及第二部分20处，堆积在分离绝缘膜材料301上。角部件材料302也堆积于台阶部90的侧面92与第二部分20的上表面21之间的角部40。而且，角部件材料302也堆积于沟槽70的内部。角部件材料302堆积于栅极绝缘膜71的表面。这样，使角部件材料302堆积在半导体基板2上。作为角部件材料302，可以使用多晶硅。
接下来，如图8所示，进行对角部件材料302进行蚀刻的工序。在对角部件材料302进行蚀刻时，以使角部件材料302的一部分残存于角部40的方式进行蚀刻。而且，以使角部件材料302的一部分残存于沟槽70的内部的方式进行蚀刻。通过使角部件材料302残存于角部40而在角部40形成角部件50。而且，通过使角部件材料302残存于沟槽70的内部而在沟槽70的内部形成栅极电极72。这样，形成角部件50及栅极电极72。角部件50以其上表面51随着从台阶部90的侧面92朝向第二部分20侧而向下方下降的方式形成。而且，角部件50与半导体基板2之间的分离绝缘膜材料301成为分离绝缘膜32。
接下来，如图9所示，进行使被覆绝缘膜材料303堆积在分离绝缘膜材料301及角部件50上的工序。被覆绝缘膜材料303覆盖角部件50。作为被覆绝缘膜材料303，可以使用例如SiO2。在被覆绝缘膜材料303与分离绝缘膜材料301接触的部位，这2个绝缘膜材料进行一体化。通过这样一体化的绝缘膜材料，形成被覆绝缘膜31。被覆绝缘膜31从第一部分10延伸至第二部分20，并覆盖角部件50。
接下来，如图10所示，进行对被覆绝缘膜31的不要的部分进行蚀刻的工序。通过蚀刻，将形成在栅极电极72上的被覆绝缘膜31除去，使栅极电极72的上表面露出。而且，将形成在第一部分10的一部分上的被覆绝缘膜31及分离绝缘膜32除去，使第一部分10的上表面的一部分露出。
接下来，如图11所示，在露出的栅极电极72上形成层间绝缘膜73。而且，在露出的第一部分10的上表面形成表面电极6。接下来，在半导体基板2的背面侧形成漏极区域63。而且，在半导体基板2的背面形成背面电极7。这样，制造出图1所示的半导体装置1。
根据上述的制造方法，在角部40形成角部件50，因此在形成被覆绝缘膜31时，被覆绝缘膜31覆盖角部件50，角部40处的被覆绝缘膜31的弯曲变得平缓。由此，能够降低在被覆绝缘膜31的内部产生的应力，能够抑制在被覆绝缘膜31产生裂纹。而且，利用形成分离绝缘膜32的工序，能够形成栅极绝缘膜71。而且，利用形成角部件50的工序，能够形成栅极电极72。
(对应关系)
在上述的实施例中，基极区域62是“第一区域”的一例，最接近第一部分10的场限环80a是“第二区域”的一例，漂移区域65是“第三区域”的一例。
以上，说明了一实施例，但是具体的形态没有限定为上述实施例。在以下的说明中，关于与上述的说明中的结构同样的结构，标注同一附图标记而省略说明。
(第二实施例)
在第二实施例中，如图12所示，接近角部40的范围A的分离绝缘膜32的厚度比远离角部40的范围B的分离绝缘膜32的厚度厚。在这种情况下，角部件50在角部40侧具备凹状的弯曲面54。弯曲面54覆盖角部40的分离绝缘膜32。在制造该半导体装置1时，如图13所示，在对分离绝缘膜材料301进行蚀刻时，以使接近角部40的范围A残存的分离绝缘膜材料301比远离角部40的范围B残存的分离绝缘膜材料301多的方式进行蚀刻。例如，通过调整蚀刻率，能够得到分离绝缘膜材料301较多地残存于角部40的结果。根据通常的蚀刻手法，在对分离绝缘膜材料301进行蚀刻时，自然地成为在接近角部40的范围A较多地残存有分离绝缘膜材料301的结果。
根据第二实施例的半导体装置1，由于角部40处的分离绝缘膜32的厚度厚，因此能够提高角部40处的分离绝缘膜32的耐压。
(第三实施例)
在第三实施例中，如图14所示，角部件50的上表面51形成为阶梯状。在角部件50的上表面51存在多个阶梯。由此，角部件50的上表面51随着从台阶部90的侧面92朝向第二部分20侧而逐级地向下方下降。
(第四实施例)
在第四实施例中，如图15所示，角部件50的上表面51形成为斜面。由此，角部件50的上表面51随着从台阶部90的侧面92朝向第二部分20侧而连续地向下方下降。
(第五实施例)
在第五实施例中，如图16所示，角部件50可以具备延伸部55。延伸部55沿着台阶部90的侧面92及上表面11延伸。通过具备延伸部55而角部件50的上表面51的一部分位于比第一部分10的上表面11靠上方处。因此，在角部件50的上表面51，存在随着从台阶部90的侧面92朝向第二部分20侧而逐级地向下方下降的部分和连续地向下方下降的部分。延伸部55由被覆绝缘膜31覆盖。延伸部55隔着分离绝缘膜32而与形成于第一部分10的基极区域62相向。延伸部55也可以与表面电极6连接(图示省略)。
另外，在上述的实施例中，形成于周边区域4的耐压构造是形成有多个FLR80的FLR构造，但是没有限定为该结构。在其他的实施例中，耐压构造可以是RESURF构造。
另外，在上述的实施例中，角部件50具有导电性，但是没有限定为该结构。在其他的实施例中，角部件50也可以由绝缘性的材料形成。
另外，在上述的实施例中，说明了MOSFET作为半导体元件的一例，但是没有限定为该结构。在其他的实施方式中，半导体元件也可以是IGBT(Insulated Gate BipolarTransistor：绝缘栅双极型晶体管)。
以上，详细地说明了本发明的具体例，但是这些只不过是例示，没有限定权利要求书的范围。权利要求书的范围记载的技术包括对以上例示的具体例进行了各种变形、变更的结构。本说明书或附图说明的技术要素单独地或者通过各种组合而发挥技术有效性，没有限定为申请时权利要求项记载的组合。而且，本说明书或附图例示的技术是同时实现多个目的的技术，实现其中的一个目的的情况自身就具有技术有效性。
以下对于本说明书公开的技术要素的一例进行说明。需要说明的是，以下记载的技术要素是分别独立的技术要素，单独地或者通过各种组合而发挥技术有效性。
在半导体装置中，角部件的上表面优选位于比第一部分的上表面靠下方处。而且，角部件的上表面优选向上方呈凸状地弯曲。
可以还具备形成在半导体基板与角部件之间的分离绝缘膜。角部件可以具有导电性。
接近角部的范围的分离绝缘膜的厚度可以比远离角部的范围的分离绝缘膜的厚度厚。
半导体基板可以具备：向台阶部的侧面露出的第一导电型的第一区域；向第二部分的上表面露出的第一导电型的第二区域；及形成在第一区域与第二区域之间的第二导电型的第三区域。角部件可以隔着分离绝缘膜而至少与第一区域及第二区域这两个区域相向。
可以在第一部分形成有沟槽。可以在沟槽的内部配置有栅极电极。优选角部件和栅极电极由相同的材料形成。
在半导体装置的制造方法中，形成角部件的工序可以具备以下的工序：在半导体基板之上堆积角部件材料；及对所堆积的角部件材料进行蚀刻。在对角部件材料进行蚀刻的工序中，可以通过使角部件材料残存于角部来形成角部件。
在形成角部件的工序之前，可以具备在半导体基板的上表面形成分离绝缘膜的工序。在形成角部件的工序中，可以在分离绝缘膜之上形成具有导电性的角部件。
形成分离绝缘膜的工序可以具备在半导体基板的上表面堆积分离绝缘膜材料的工序。而且，形成分离绝缘膜的工序可以具备以使接近角部的范围的分离绝缘膜的厚度比远离角部的范围的分离绝缘膜的厚度厚的方式对分离绝缘膜材料进行蚀刻的工序。
可以在第一部分形成有沟槽。而且，形成分离绝缘膜的工序可以具备以下的工序：在半导体基板的上表面堆积分离绝缘膜材料；及对所堆积的分离绝缘膜材料进行蚀刻。而且，形成角部件的工序可以具备以下的工序：在分离绝缘膜的上表面堆积角部件材料；及对所堆积的角部件材料进行蚀刻。可以在堆积分离绝缘膜材料的工序中，分离绝缘膜材料堆积在沟槽的内表面，在对分离绝缘膜材料进行蚀刻的工序中，分离绝缘膜材料残存于沟槽的内表面，从而形成栅极绝缘膜。而且，可以在堆积角部件材料的工序中，角部件材料堆积在沟槽的内部，在对角部件材料进行蚀刻的工序中，角部件材料残存于沟槽的内部，从而形成栅极电极。
附图标记说明
1：半导体装置
2：半导体基板
3：元件区域
4：周边区域
6：表面电极
7：背面电极
10：第一部分
20：第二部分
31：被覆绝缘膜
32：分离绝缘膜
40：角部
50：角部件
51：上表面
54：弯曲面
55：延伸部
61：源极区域
62：基极区域
63：漏极区域
65：漂移区域
67：悬浮区域
70：沟槽
71：栅极绝缘膜
72：栅极电极
73：层间绝缘膜
80：场限环
82：周边漂移区域
90：台阶部
121：基极接触区域
122：低浓度基极区域
301：分离绝缘膜材料
302：角部件材料
303：被覆绝缘膜材料

Claims (12)

1.一种半导体装置，具备：
形成有半导体元件的半导体基板；及
形成在所述半导体基板之上的被覆绝缘膜，
所述半导体基板具备第一部分和厚度比所述第一部分薄的第二部分，在所述第一部分与所述第二部分相邻的部分形成有台阶部，
在所述台阶部的侧面与所述第二部分的上表面之间的角部形成有角部件，
所述角部件的上表面随着从所述台阶部的侧面朝向所述第二部分侧而向下方下降，
所述被覆绝缘膜从所述第一部分延伸至所述第二部分，并覆盖所述角部件。
2.根据权利要求1所述的半导体装置，其中，
所述角部件的所述上表面位于比所述第一部分的上表面靠下方处。
3.根据权利要求1或2所述的半导体装置，其中，
所述角部件的所述上表面向上方呈凸状地弯曲。
4.根据权利要求1～3中任一项所述的半导体装置，其中，
所述半导体装置还具备形成在所述半导体基板与所述角部件之间的分离绝缘膜，
所述角部件具有导电性。
5.根据权利要求4所述的半导体装置，其中，
接近所述角部的范围的所述分离绝缘膜的厚度比远离所述角部的范围的所述分离绝缘膜的厚度厚。
6.根据权利要求4或5所述的半导体装置，其中，
所述半导体基板具备：向所述台阶部的侧面露出的第一导电型的第一区域；向所述第二部分的上表面露出的第一导电型的第二区域；及形成在所述第一区域与所述第二区域之间的第二导电型的第三区域，
所述角部件隔着所述分离绝缘膜而至少与所述第一区域及所述第二区域这两个区域相向。
7.根据权利要求1～6中任一项所述的半导体装置，其中，
在所述第一部分形成有沟槽，
在所述沟槽的内部配置有栅极电极，
所述角部件和所述栅极电极由相同的材料形成。
8.一种半导体装置的制造方法，所述半导体装置具备：
半导体基板，具备第一部分、厚度比所述第一部分薄的第二部分及在所述第一部分与所述第二部分相邻的部分形成的台阶部；及
被覆绝缘膜，形成在所述半导体基板之上，
所述半导体装置的制造方法具备以下的工序：
在所述台阶部的侧面与所述第二部分的上表面之间的角部形成角部件，所述角部件的上表面随着从所述台阶部的侧面朝向所述第二部分侧而向下方下降；及
形成从所述半导体基板的所述第一部分延伸至所述第二部分的被覆绝缘膜，并通过所述被覆绝缘膜覆盖所述角部件。
9.根据权利要求8所述的半导体装置的制造方法，其中，
形成所述角部件的工序具备以下的工序：
在所述半导体基板之上堆积角部件材料；及
对所堆积的所述角部件材料进行蚀刻，
在对所述角部件材料进行蚀刻的工序中，通过使所述角部件材料残存于所述角部来形成所述角部件。
10.根据权利要求8或9所述的半导体装置的制造方法，其中，
在形成所述角部件的工序之前具备在所述半导体基板的上表面形成分离绝缘膜的工序，
在形成所述角部件的工序中，在所述分离绝缘膜之上形成具有导电性的角部件。
11.根据权利要求10所述的半导体装置的制造方法，其中，
形成所述分离绝缘膜的工序具备以下的工序：
在所述半导体基板的上表面堆积分离绝缘膜材料；及
以使接近所述角部的范围的所述分离绝缘膜的厚度比远离所述角部的范围的所述分离绝缘膜的厚度厚的方式对所述分离绝缘膜材料进行蚀刻。
12.根据权利要求10或11所述的半导体装置的制造方法，其中，
所述半导体装置的制造方法是在第一部分形成有沟槽的半导体装置的制造方法，
形成所述分离绝缘膜的工序具备以下的工序：
在所述半导体基板的上表面堆积分离绝缘膜材料；及
对所堆积的所述分离绝缘膜材料进行蚀刻，
形成所述角部件的工序具备以下的工序：
在所述分离绝缘膜的上表面堆积角部件材料；及
对所堆积的所述角部件材料进行蚀刻，
在堆积所述分离绝缘膜材料的工序中，所述分离绝缘膜材料堆积在所述沟槽的内表面，
在对所述分离绝缘膜材料进行蚀刻的工序中，所述分离绝缘膜材料残存于所述沟槽的内表面，从而形成栅极绝缘膜，
在堆积所述角部件材料的工序中，所述角部件材料堆积在所述沟槽的内部，
在对所述角部件材料进行蚀刻的工序中，所述角部件材料残存于所述沟槽的内部，从而形成栅极电极。
CN201580066372.7A 2014-12-10 2015-07-22 半导体装置及半导体装置的制造方法 Pending CN107004715A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014249818A JP6267102B2 (ja) 2014-12-10 2014-12-10 半導体装置および半導体装置の製造方法
JP2014-249818 2014-12-10
PCT/JP2015/070890 WO2016092895A1 (ja) 2014-12-10 2015-07-22 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN107004715A true CN107004715A (zh) 2017-08-01

Family

ID=56107095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580066372.7A Pending CN107004715A (zh) 2014-12-10 2015-07-22 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20170309716A1 (zh)
JP (1) JP6267102B2 (zh)
CN (1) CN107004715A (zh)
DE (1) DE112015005588B4 (zh)
WO (1) WO2016092895A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680934A (zh) * 2017-11-01 2018-02-09 睿力集成电路有限公司 薄膜层形成结构及其形成方法、半导体器件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7168544B2 (ja) 2019-12-06 2022-11-09 ローム株式会社 ＳｉＣ半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002049114A2 (en) * 2000-12-12 2002-06-20 The Kansai Electric Power Co., Inc. High withstand voltage semiconductor device
CN1211843C (zh) * 2000-09-22 2005-07-20 通用半导体公司 形成沟槽金属氧化物半导体器件和端子结构的方法
JP2005217202A (ja) * 2004-01-29 2005-08-11 Fuji Electric Holdings Co Ltd トレンチ横型半導体装置およびその製造方法
CN102130150A (zh) * 2010-12-13 2011-07-20 成都方舟微电子有限公司 半导体器件结终端结构
JP2013138137A (ja) * 2011-12-28 2013-07-11 Hitachi Ltd 半導体装置及びその製造方法並びにそれを用いた電力変換装置
US20130249043A1 (en) * 2012-03-21 2013-09-26 Pfc Device Corp. Wide trench termination structure for semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5126807A (en) * 1990-06-13 1992-06-30 Kabushiki Kaisha Toshiba Vertical MOS transistor and its production method
KR0159075B1 (ko) * 1995-11-11 1998-12-01 김광호 트렌치 dmos장치 및 그의 제조방법
US6737716B1 (en) * 1999-01-29 2004-05-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
KR100399583B1 (ko) * 1999-11-29 2003-09-26 한국전자통신연구원 자기 정렬 기술을 이용한 트렌치 게이트 전력 소자 제조방법
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US8105903B2 (en) * 2009-09-21 2012-01-31 Force Mos Technology Co., Ltd. Method for making a trench MOSFET with shallow trench structures
JP5691259B2 (ja) 2010-06-22 2015-04-01 株式会社デンソー 半導体装置
US8722503B2 (en) * 2010-07-16 2014-05-13 Texas Instruments Incorporated Capacitors and methods of forming
US8847278B2 (en) * 2011-01-17 2014-09-30 Fuji Electric Co., Ltd. Semiconductor device comprising a breakdown withstanding section
JP5811973B2 (ja) * 2012-09-12 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1211843C (zh) * 2000-09-22 2005-07-20 通用半导体公司 形成沟槽金属氧化物半导体器件和端子结构的方法
WO2002049114A2 (en) * 2000-12-12 2002-06-20 The Kansai Electric Power Co., Inc. High withstand voltage semiconductor device
JP2005217202A (ja) * 2004-01-29 2005-08-11 Fuji Electric Holdings Co Ltd トレンチ横型半導体装置およびその製造方法
CN102130150A (zh) * 2010-12-13 2011-07-20 成都方舟微电子有限公司 半导体器件结终端结构
JP2013138137A (ja) * 2011-12-28 2013-07-11 Hitachi Ltd 半導体装置及びその製造方法並びにそれを用いた電力変換装置
US20130249043A1 (en) * 2012-03-21 2013-09-26 Pfc Device Corp. Wide trench termination structure for semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680934A (zh) * 2017-11-01 2018-02-09 睿力集成电路有限公司 薄膜层形成结构及其形成方法、半导体器件
CN107680934B (zh) * 2017-11-01 2018-12-04 长鑫存储技术有限公司 薄膜层的形成方法

Also Published As

Publication number Publication date
JP6267102B2 (ja) 2018-01-24
DE112015005588T5 (de) 2017-09-28
US20170309716A1 (en) 2017-10-26
DE112015005588T8 (de) 2018-01-18
JP2016111287A (ja) 2016-06-20
DE112015005588B4 (de) 2018-07-12
WO2016092895A1 (ja) 2016-06-16

Similar Documents

Publication Publication Date Title
TWI685104B (zh) 半導體裝置及其製造方法
JP5391447B2 (ja) 半導体装置およびその製造方法
JPWO2020003047A5 (ja) 半導体装置
CN103633063B (zh) 半导体器件、集成电路及其制造方法
US20130134505A1 (en) Semiconductor device for power and method of manufacture thereof
CN104064470B (zh) 半导体装置及其制造方法
CN103872127A (zh) 半导体装置
US8399925B2 (en) Termination structure with multiple embedded potential spreading capacitive structures for trench MOSFET and method
US9941127B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2008501235A (ja) 半導体装置及び製造方法
US20150325696A1 (en) Semiconductor device
JP2016062981A (ja) 半導体装置及びその製造方法
CN107833919A (zh) 半导体装置及其制造方法
JP6270706B2 (ja) 半導体装置とその製造方法
CN105531827B (zh) 半导体装置
JP6231377B2 (ja) 半導体装置及び半導体装置の製造方法
CN108962993A (zh) 半导体装置及其制造方法
US20140077254A1 (en) Semiconductor device and method of manufacturing same
TWI599041B (zh) 具有底部閘極之金氧半場效電晶體功率元件及其製作方法
CN107004715A (zh) 半导体装置及半导体装置的制造方法
CN104851883B (zh) 半导体装置
CN105830222B (zh) 半导体装置
CN108321204A (zh) 开关元件及开关元件的制造方法
TWI429073B (zh) 半導體結構及其形成方法
US20230223473A1 (en) Semiconductor device and esd protection device comprising the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170801