TW201436227A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201436227A
TW201436227A TW102146638A TW102146638A TW201436227A TW 201436227 A TW201436227 A TW 201436227A TW 102146638 A TW102146638 A TW 102146638A TW 102146638 A TW102146638 A TW 102146638A TW 201436227 A TW201436227 A TW 201436227A
Authority
TW
Taiwan
Prior art keywords
protective film
source
gate metal
inorganic protective
gate
Prior art date
Application number
TW102146638A
Other languages
English (en)
Other versions
TWI569447B (zh
Inventor
Takayuki Shimatou
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of TW201436227A publication Critical patent/TW201436227A/zh
Application granted granted Critical
Publication of TWI569447B publication Critical patent/TWI569447B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

〔課題〕目的在於提供高可靠性之半導體裝置。〔解決手段〕於具備元件活性部(X)與元件周緣部(Y)之半導體裝置中，在元件活性部(X)及元件周緣部(Y)的上表面形成有層間絕緣膜(6)，而於元件活性部(X)側的層間絕緣膜(6)上表面，形成有與p基極區(14)與n型源極區(16)連接之源極(33)，並以圍住源極(33)的方式環狀地形成有閘極金屬線(31)，而閘極金屬線(31)與閘極(5)連接。於半導體基板(100)的第1主面側的上表面，形成有具備開口部之有機保護膜(2)，而開口部成為局部曝露閘極金屬線(31)之閘極墊(41)部、及局部曝露源極(33)之源極墊(42)部。於閘極金屬線(31)與有機保護膜(2)之間，無機保護膜(1)以覆蓋閘極金屬線(31)的方式形成。

Description

半導體裝置
本發明有關於具備元件活性部與元件周緣部的半導體裝置之保護膜。
在習知技術方面，如圖14所示，形成由在半導體基板100上表面所形成之金屬材料所構成之閘極金屬線31、通道阻止電極32、源極33，並在場效板電極12上，作為無機保護膜10，形成如二氧化矽膜或氮化矽膜的無機絕緣膜。並且，在其上表面，作為有機保護膜，形成有如聚苯並噁唑或聚醯亞胺之有機絕緣膜。
為了謀求半導體裝置之特性的穩定化同時使耐壓度提升，以遍及射極與閘極的方式形成第1絕緣層，並在第1絕緣層的上表面與側面形成第2絕緣層。閘極被第1絕緣層局部覆蓋。(例如，參照專利文獻1)。
另外，為了減小外部電荷的影響，以氮化矽或聚醯亞胺等的保護膜覆蓋半導體元件的終端區之防護環電極與源極(例如，參照專利文獻2)。
並且，為了減小外部電荷的影響而將元件周 緣部高耐壓化，以分離用氧化膜或層間絕緣膜覆蓋半導體元件的終端區之場效板電極(例如，參照專利文獻3)。
在導電層上，作為鈍化層，重疊複數個由無 機材料與有機材料所構成之介電層，以縮短在鈍化層設置開口的乾式蝕刻製程之時間，並緩和施加於氮化矽層之機械應力(例如，參照專利文獻4)。
另外，為了在氮化矽膜上形成聚醯亞胺膜作 為鈍化膜而預防在鈍化膜的開口部之曝露的金屬線部的腐蝕以使聚醯亞胺與模具樹脂的黏合性提升，在聚醯亞胺膜表面進行灰化(例如，參照專利文獻5)。
〔先前技術文獻〕 〔專利文獻〕
[專利文獻1]特開2010-161240號公報
[專利文獻2]特開2008-227236號公報
[專利文獻3]特開2011-204710號公報
[專利文獻4]特開2001-230505號公報
[專利文獻5]特開平8-293492號公報
圖14所示之習知技術的保護膜為在半導體基板100表面上形成無機保護膜並在其上形成有機保護膜的 兩層構造，且為了保護半導體裝置的元件周緣部Y的表面受到異物或模具樹脂中的填料所造成之填料撞擊，並預防模具樹脂中之離子、及來自外部的水分之侵入，形成有保護膜。此保護膜扮演保持元件周緣部Y的電場分布並預防耐壓度劣化之角色。
然而，於組裝製程中存在因施加於半導體裝 置之應力而在元件周緣部Y的無機保護膜產生裂縫的情況。
在元件周緣部Y之無機保護膜產生裂縫之情況下，在如THB試驗(Temperature,Humidity,Bias Test)之高溫、高濕度氛圍中的可靠性試驗中電場局部性地集中於裂縫產生處，在汲極與源極之間引起局部性的耐壓度降低，發生洩漏故障。
另外，若不形成造成裂縫產生的無機保護膜 而僅形成有機保護膜，則雖可預防裂縫的產生，惟在如THB試驗之高溫、高濕度氛圍中的可靠性試驗中，由於水分及模具樹脂中的離子會侵入保護膜與金屬線之界面、及保護膜與金屬電極之界面，故在閘極與源極之間會發生洩漏故障。另外，於源極施加有接地電壓並於汲極施加有負電壓之情況下，在閘極與汲極之間會產生洩漏故障。
本發明的目的在於提供高可靠性之半導體裝 置。
於元件活性部X的半導體基板100的第1導 電型的漂移區15，形成有p基極區14、n型源極區16，而於元件活性部X側的半導體基板100上表面，隔著閘極絕緣膜4形成有閘極5。
於元件周緣部Y的半導體基板100的第1導 電型的漂移區15，形成有至少兩個以上的防護環11，而於半導體基板100之最外周，環狀地形成有p型表面區13。另外，於元件周緣部Y側的半導體基板100上表面，形成有絕緣膜7。
並且，於元件活性部X及元件周緣部Y的上 表面，形成有層間絕緣膜6，而於元件活性部X側的層間絕緣膜6上表面，形成有與p基極區14和n型源極區16連接之源極33，並以圍住源極33的方式環狀地形成有閘極金屬線31，且閘極金屬線31與閘極5連接。
於元件周緣部Y側的層間絕緣膜6上表面， 形成有至少一個以上的環狀的場效板電極12、及環狀的通道阻止電極32，而場效板電極12與防護環11連接。 另外，通道阻止電極32與p型表面區13連接。
於半導體基板100的第1主面側的上表面， 形成有具備開口部之有機保護膜2，開口部成為局部曝露閘極金屬線31的閘極墊41部、及局部曝露源極33的源極墊42部。
於閘極金屬線31與有機保護膜2之間，以覆 蓋閘極金屬線31的方式形成無機保護膜1。
本發明可提供高可靠性之半導體裝置。
1、1a、1b、1c‧‧‧無機保護膜
1d、1e、1g、1h‧‧‧無機保護膜
1i、1j、1k、1m‧‧‧無機保護膜
2‧‧‧有機保護膜
4‧‧‧閘極絕緣膜
5‧‧‧閘極
6‧‧‧層間絕緣膜
7‧‧‧絕緣膜
8‧‧‧第1無機保護膜
9‧‧‧第2無機保護膜
10‧‧‧無機保護膜
11‧‧‧防護環
12‧‧‧場效板電極
13‧‧‧p型表面區
14‧‧‧p基極區
15‧‧‧漂移區
16‧‧‧n型源極區
21‧‧‧汲極區
22‧‧‧汲極
31‧‧‧閘極金屬線
32‧‧‧通道阻止電極
33‧‧‧源極
41‧‧‧閘極墊
42‧‧‧源極墊
51‧‧‧溝渠
52‧‧‧閘極
61‧‧‧集極區
62‧‧‧集極
63‧‧‧緩衝區
64‧‧‧射極
65‧‧‧射極墊
66‧‧‧射極區
100‧‧‧半導體基板
101‧‧‧半導體裝置
X‧‧‧元件活性部
Y‧‧‧元件周緣部
圖1為繪示本發明實施形態1之平面圖。
圖2為本發明實施形態1的圖1之A-A’剖面圖。
圖3為本發明實施形態1的圖1之B-B’剖面圖。
圖4為本發明實施形態1的圖1之C-C’剖面圖。
圖5為本發明實施形態2的圖1之A-A’剖面圖。
圖6為本發明實施形態2的圖5之D部放大圖。
圖7為本發明實施形態3的圖1之A-A’剖面圖。
圖8為本發明實施形態4的圖1之A-A’剖面圖。
圖9為本發明實施形態5的圖1之A-A’剖面圖。
圖10為本發明實施形態6的圖1之A-A’剖面圖。
圖11為本發明實施形態7的圖1之A-A’剖面圖。
圖12為本發明實施形態8的圖1之A-A’剖面圖。
圖13為本發明實施形態9的圖1之A-A’剖面圖。
圖14為習知技術的圖1之A-A’剖面圖。
以下，基於發明的實施形態進行說明。
於以下的實施形態中，作為半導體裝置，雖主要針對 MOSFET(Metal Oxide Semicondouctor Field Effect Transistor)進行說明，惟本發明非限定於MOSFET，亦可為例如IGBT(Insulated Gate Bipolar Transistor)。
另外，以下的實施形態可組合實施，本發明不為實施形態所限定。
(實施形態1)
圖1、圖2、圖3、及圖4為本發明的第1實施形態的構成圖。圖1為本發明實施形態1的平面圖，繪示未形成有機保護膜2的情況。圖2為形成有機保護膜2之情況的圖1之A-A’剖面圖、圖3為形成有有機保護膜2的情況的圖1之B-B’剖面圖、圖4為形成有有機保護膜2的情況的圖1之C-C’剖面圖。
如圖1所示，半導體裝置101具有形成於源 極33的一部分之源極墊42、及以圍住源極33的方式所形成之環狀的閘極金屬線31的一部分突出而形成之閘極墊41，而源極墊42與閘極墊41曝露源極33與閘極金屬線31的表面。於閘極金屬線31外周的元件周緣部Y，場效板電極12與通道阻止電極32形成為環狀。
如圖2所示，於元件活性部X的半導體基板100的第1主面的第1導電型的漂移區15中，形成有p基極區14，而於p基極區14內，形成有n型源極區16。於漂移區15與n型源極區16之間的p基極區14的表面上，隔著閘極絕緣膜4形成有閘極5。
於元件周緣部Y的半導體基板100的第1主 面的第1導電型的漂移區15，形成有至少兩個以上的防護環11，而於半導體基板100之最外周，形成有p型表面區13。另外，於元件周緣部Y側的半導體基板100的第1主面側的上表面，形成有絕緣膜7。
並且，於半導體基板100的第1主面側的上 表面，形成有層間絕緣膜6，而於元件活性部X側的層間絕緣膜6上表面，形成有閘極金屬線31與源極33，且如圖4所示，閘極金屬線31與閘極5連接，而源極如圖2所示，與p基極區14和n型源極區16連接。
於元件周緣部Y側的層間絕緣膜6上表面， 形成有至少一個以上的場效板電極12與通道阻止電極32，而場效板電極12與防護環11連接。另外，通道阻止電極32與p型表面區13連接。
另外，通道阻止電極32與p型表面區13的 連接處非限定於圖1所示之C-C’剖面的位置，亦可為元件周緣部Y的任一處。
另外，p型表面區13亦可為n型，而通道阻 止電極32亦可與漂移區15電性連接。
閘極金屬線31以由無機保護膜1所覆蓋的方式形成，且如圖2、圖3所示，於閘極金屬線31與源極33的一部分以外之半導體基板100的第1主面側的上表面，形成有機保護膜2。未形成有機保護膜2而表面曝露之閘極金屬線31與源極33成為閘極墊41與源極墊42。
於半導體基板100的第2主面側，形成有汲 極區22，而於汲極區22的上表面，形成有汲極22。
閘極金屬線31、通道阻止電極32、源極33、源極墊42、及場效板電極12為金屬材料，較佳為導電性佳之Al-Si、Al-Si-Cu等的包含鋁之合金。
因為無機保護膜1為與金屬材料之黏合性佳 之二氧化矽膜或氮化矽膜，而厚度以覆蓋閘極金屬線31、通道阻止電極32、源極33、源極墊42、及由場效板電極12的金屬材料所形成之電極的方式形成，故例如以金屬材料形成之電極的厚度為3~5μm的情況，較佳為採取0.5~1.0μm等級。
於半導體基板100的第1主面側的上表面， 為了保護半導體裝置101所受之異物及模具樹脂中的填料所引起的填料撞擊而形成有機保護膜2，而較佳為聚苯並噁唑或聚醯亞胺。
絕緣膜7為藉熱氧化而形成之二氧化矽膜。 層間絕緣膜6雖以藉CVD(chemical vapor deposition)法而形成之BPSG膜(Boron Phosphorus Silicon Glass)形成，惟不限定於此，亦可採用氧化矽膜及氮化矽膜或此等之積層膜。
閘極金屬線31、閘極墊41、源極33、源極墊 42、場效板電極12、及通道阻止電極32在藉濺鍍而形成於半導體基板100之第1主面的整面並以光阻作圖案化之後，進行乾式蝕刻或濕式蝕刻，並除去閘極金屬線31、 閘極墊41、源極33、源極墊42、場效板電極12、及通道阻止電極32以外的金屬材料膜，除去光阻。
無機保護膜1藉以下方式形成：在藉CVD法 而形成於半導體基板100之第1主面的整面並以光阻作圖案化之後，進行乾式蝕刻，並除去閘極金屬線31之側面、及上表面以外的無機保護膜。光阻除去後，藉CVD法於半導體基板100的第1主面側的上表面整體形成有機保護膜2。
因為閘極金屬線31之側面與上表面以與金屬 材料的黏合性佳之無機保護膜1覆蓋，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，可抑制閘極金屬線31與無機保護膜1之界面的剝離，可抑制閘極金屬線31與源極33之間的洩漏故障。另外，在源極33施加接地電壓並在汲極22施加負電壓的情況下，可抑制閘極金屬線31與汲極22之間的洩漏故障。
無機保護膜1因為僅形成於閘極金屬線31之 側面、及上表面，故可預防因在組裝製程中施加於半導體裝置101之應力而在圖14所示之習知技術中產生於元件周緣部Y的無機保護膜10之裂縫。因為預防此裂縫的產生，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，在裂縫的產生處之局部性的模具樹脂中之離子、及水分的侵入消失，可抑制汲極22與源極33之間的局部性的耐壓度降低，可抑制洩漏故障。
(實施形態2)
圖5、及圖6為本件發明的第2實施形態的構成圖。 圖5為圖1之A-A’剖面圖，圖6為圖5的D部之放大圖。
與第1實施形態相異之點為在源極33與有機 保護膜2之間進一步具備無機保護膜1a。其他構成與第1實施形態相同。
如圖5所示，無機保護膜1a形成於源極33上表面與側面，無機保護膜1b以覆蓋閘極金屬線31的上表面與側面的方式形成。在使閘極金屬線31與源極33的一部分曝露而形成之閘極墊41部與源極墊42部以外的半導體基板100的第1主面側的上表面，形成有有機保護膜2。
另外，源極墊42部的無機保護膜1a與有機 保護膜2的端部，如圖6(a)所示，以覆蓋無機保護膜1a的端面的方式形成有機保護膜2，惟如圖6(b)所示，以無機保護膜1a與有機保護膜2的端面成為同面的方式形成亦可。另外，閘極墊41亦可藉同樣方式形成。
因為無機保護膜1a、1b為與金屬材料的黏合 性佳之二氧化矽膜或氮化矽膜，而厚度以覆蓋閘極金屬線31、通道阻止電極32、源極33、源極墊42、及由場效板電極12的金屬材料所形成之電極的方式形成，故例如以金屬材料形成之電極的厚度為3~5μm的情況，較佳為採取0.5~1.0μm等級。
無機保護膜1a、1b藉以下方式形成：在藉 CVD法而形成於半導體基板100之第1主面的整面並以光阻作圖案化之後，進行乾式蝕刻，並除去閘極金屬線31、及源極33之側面、及上表面以外的無機保護膜。
因為閘極金屬線31之側面與上表面以與金屬 材料的黏合性佳之無機保護膜1b覆蓋，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，可抑制閘極金屬線31與無機保護膜1b之界面的剝離，可抑制閘極金屬線31與源極33之間的洩漏故障。另外，在源極33施加接地電壓並在汲極22施加負電壓的情況下，可抑制閘極金屬線31與汲極22之間的洩漏故障。
因為在源極33設置與金屬材料之黏合性佳之 無機保護膜1a，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，可抑制來自源極墊42之模具樹脂中的離子及水分的侵入。因為預防來自源極33與無機保護膜1a的界面之模具樹脂中的離子及水分的侵入，故可抑制閘極金屬線31與無機保護膜1b之界面的剝離，可抑制閘極金屬線31與源極33之間、及閘極金屬線31與汲極22之間的洩漏故障。
因為僅在閘極金屬線31與源極33之側面與 上表面形成無機保護膜1a、1b，故可預防因在組裝製程中施加於半導體裝置101之應力而在圖14所示之習知技術中產生於元件周緣部Y的無機保護膜10之裂縫。
因預防此裂縫的產生，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，在裂縫的產生處之局 部性的模具樹脂中之離子、及水分的侵入消失，可抑制汲極22與源極33之間的局部性的耐壓度降低，可抑制洩漏故障。
(實施形態3)
圖7為本件發明的第3實施形態的構成圖，為圖1之A-A’剖面圖。
與第1實施形態相異之點為在通道阻止電極 32與有機保護膜2之間進一步具備無機保護膜1d。其他構成與第1實施形態相同。
如圖7所示，無機保護膜1c以覆蓋閘極金屬 線31之側面、及上表面的方式形成，無機保護膜1d形成於通道阻止電極32之側面、及上表面。
在使閘極金屬線31與源極33的一部分曝露而形成之閘極墊41部與源極墊42部以外的半導體基板100的第1主面側的上表面，形成有機保護膜2。
因為無機保護膜1c、1d為與金屬材料的黏合 性佳之二氧化矽膜或氮化矽膜，而厚度以覆蓋閘極金屬線31、通道阻止電極32、源極33、源極墊42、及由場效板電極12的金屬材料所形成之電極的方式形成，故例如以金屬材料形成之電極的厚度為3~5μm的情況，較佳為採取0.5~1.0μm等級。
無機保護膜1c、1d藉以下方式形成：在藉 CVD法而形成於半導體基板100之第1主面的整面並以 光阻作圖案化之後，進行乾式蝕刻，並除去閘極金屬線31之側面、及上表面與通道阻止電極32之側面與上表面以外的無機保護膜。
因為閘極金屬線31以與金屬材料的黏合性佳 之無機保護膜1c覆蓋，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，可抑制閘極金屬線31與無機保護膜1c之界面的剝離，可抑制閘極金屬線31與源極33之間的洩漏故障。另外，在源極33施加接地電壓並在汲極22施加負電壓的情況下，可抑制閘極金屬線31與汲極22之間的洩漏故障。
另外，因為在通道阻止電極32形成無機保護 膜1d，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，可抑制來自元件周緣部Y的端面之模具樹脂中的離子及水分的侵入。
因為僅在閘極金屬線31與通道阻止電極之側 面與上表面形成無機保護膜1c、1d，故可預防因在組裝製程中施加於半導體裝置101之應力而在圖14所示之習知技術中產生於元件周緣部Y的無機保護膜10之裂縫。
因預防此裂縫的產生，故在THB試驗等之高 溫、高濕度氛圍中的可靠性試驗中，在裂縫的產生處之局部性的模具樹脂中之離子、及水分的侵入消失，可抑制汲極22與源極33之間的局部性的耐壓度降低，可抑制洩漏故障。
(實施形態4)
圖8為本發明的第4實施形態的構成圖，為圖1之A-A’剖面圖。
與第1實施形態相異之點為在源極33與有機 保護膜2之間、及通道阻止電極32與有機保護膜2之間進一步具備無機保護膜。其他構成與第1實施形態相同。
如圖8所示，無機保護膜1e形成於源極33 的上表面與側面，無機保護膜1f以覆蓋閘極金屬線31之側面、及上表面的方式形成，無機保護膜1g形成於通道阻止電極32之側面、及上表面。
在使閘極金屬線31與源極33的一部分曝露而形成之閘極墊41部與源極墊42部以外的半導體基板100的第1主面側的上表面，形成有機保護膜2。
另外，閘極墊41部與源極墊42部的無機保 護膜1e、有機保護膜2的端部，如圖6(b)所示，以無機保護膜1e與有機保護膜2的端面成為同面的方式形成亦可。
因為無機保護膜1e、1f、1g為與金屬材料的 黏合性佳之二氧化矽膜或氮化矽膜，而厚度以覆蓋閘極金屬線31、通道阻止電極32、源極33、源極墊42、及由場效板電極12的金屬材料所形成之電極的方式形成，故例如以金屬材料形成之電極的厚度為3~5μm的情況，較佳為採取0.5~1.0μm等級。
無機保護膜1e、1f、1g藉以下方式形成：在 藉CVD法而形成於半導體基板100之第1主面的整面並以光阻作圖案化之後，進行乾式蝕刻，並除去源極33的上表面及側面、閘極金屬線31之側面及上表面、及通道阻止電極32之側面及上表面以外的無機保護膜。
因為閘極金屬線31以與金屬材料的黏合性佳 之無機保護膜1f覆蓋，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，可抑制閘極金屬線31與無機保護膜1f之界面的剝離，可抑制閘極金屬線31與源極33之間的洩漏故障。另外，在源極33施加接地電壓並在汲極22施加負電壓的情況下，可抑制閘極金屬線31與汲極22之間的洩漏故障。
因為在源極33設置與金屬材料之黏合性佳之 無機保護膜1e，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，可抑制來自源極33與無機保護膜1e之界面的模具樹脂中之離子及水分的侵入。因為預防來自源極33與無機保護膜1e的界面之模具樹脂中之離子及水分的侵入，故可抑制閘極金屬線31與無機保護膜1f之界面的剝離，可抑制閘極金屬線31與源極33之間、及閘極金屬線31與汲極22之間的洩漏故障。
並且，因為於通道阻止電極32形成無機保護 膜1g，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，可預防來自元件周緣部Y的端面之模具樹脂中的離子及水分的侵入。
因為僅在源極33的上表面與側面、閘極金屬 線31與通道阻止電極之側面與上表面形成無機保護膜1e、1f、1g，故可預防因在組裝製程中施加於半導體裝置101之應力而在圖14所示之習知技術中產生於元件周緣部Y的無機保護膜10之裂縫。
因預防此裂縫的產生，故在THB試驗等之高 溫、高濕度氛圍中的可靠性試驗中，在裂縫的產生處之局部性的模具樹脂中之離子、及水分的侵入消失，可抑制汲極22與源極33之間的局部性的耐壓度降低，可抑制洩漏故障。
(實施形態5)
圖9為本發明的第5實施形態的構成圖，為圖1之A-A’剖面圖。
與第1實施形態相異之點為具備從源極33與 有機保護膜2之間遍及閘極金屬線31而連續之無機保護膜1h。其他構成與第1實施形態相同。
如圖9所示，無機保護膜1h以從源極33的 開口端遍及閘極金屬線31的元件周緣部Y側端部而連續的方式形成。在使閘極金屬線31與源極33的一部分曝露而形成之閘極墊41部與源極墊42部以外的半導體基板100的第1主面側的上表面，形成有機保護膜2。
另外，閘極墊41部與源極墊42部的無機保護膜1h、有機保護膜2的端部，如圖6(b)所示，以無機保護膜1h與有機保護膜2的端面成為同面的方式形成 亦可。
因為無機保護膜1h為與金屬材料的黏合性佳 之二氧化矽膜或氮化矽膜，而厚度以覆蓋閘極金屬線31、通道阻止電極32、源極33、源極墊42、及由場效板電極12的金屬材料所形成之電極的方式形成，故例如以金屬材料形成之電極的厚度為3~5μm的情況，較佳為採取0.5~1.0μm等級。
無機保護膜1h藉以下方式形成：在藉CVD 法而形成於半導體基板100之第1主面的整面並以光阻作圖案化之後，進行乾式蝕刻，並除去從源極33的開口端遍及閘極金屬線31的元件周緣部Y側的端部之連續的面以外的無機保護膜。
因為以從源極33的開口端遍及閘極金屬線31 的元件周緣部Y側端部而連續且與金屬材料的黏合性佳之無機保護膜1h覆蓋，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，可預防來自源極33與無機保護膜1h的界面之模具樹脂中之離子及水分的侵入，可抑制閘極金屬線31與無機保護膜1h之界面的剝離，並可抑制閘極金屬線31與源極33之間的洩漏故障。另外，於汲極22施加有負電壓之情況下，可抑制閘極金屬線31與汲極22之間的洩漏故障。
因為僅在從源極33的開口端遍及閘極金屬線 31的元件周緣部Y側端部之部分形成無機保護膜1h，故可預防因在組裝製程中施加於半導體裝置101之應力而在 圖14所示之習知技術中產生於元件周緣部Y的無機保護膜10之裂縫。因預防此裂縫的產生，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，在裂縫的產生處之局部性的模具樹脂中之離子、及水分的侵入消失，可抑制汲極22與源極33之間的局部性的耐壓度降低，可抑制洩漏故障。
(實施形態6)
圖10為本發明的第6實施形態的構成圖，為圖1之A-A’剖面圖。
與第5實施形態相異之點為在通道阻止電極 32與有機保護膜2之間進一步具備無機保護膜1j。其他構成與第5實施形態相同。
如圖10所示，無機保護膜1i以從源極33的 開口端遍及閘極金屬線31與閘極金屬線31的元件周緣部Y側端部而連續的方式形成，並在通道阻止電極32之側面、及上表面亦形成有無機保護膜1j。在使閘極金屬線31與源極33的一部分曝露而形成之閘極墊41部與源極墊42部以外的半導體基板100的第1主面側的上表面，形成有機保護膜2。
因為無機保護膜1i、1j為與金屬材料的黏合 性佳之二氧化矽膜或氮化矽膜，而厚度以覆蓋閘極金屬線31、通道阻止電極32、源極33、源極墊42、及由場效板電極12的金屬材料所形成之電極的方式形成，故例如以 金屬材料形成之電極的厚度為3~5μm的情況，較佳為採取0.5~1.0μm等級。
無機保護膜1i、1j藉以下方式形成：在藉 CVD法而形成於半導體基板100之第1主面的整面並以光阻作圖案化之後，進行乾式蝕刻，並除去從源極33的開口端遍及閘極金屬線31的元件周緣部Y側的端部之連續的面與通道阻止電極32之側面、及上表面以外的無機保護膜。
因為以與金屬材料的黏合性佳之無機保護膜 1i覆蓋從源極33的開口端遍及閘極金屬線31的元件周緣部Y側端部而連續之面，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，可預防來自源極33與無機保護膜1i的界面之模具樹脂中之離子及水分的侵入，可抑制閘極金屬線31與無機保護膜1i之界面的剝離，並可抑制閘極金屬線31與源極33之間的洩漏故障。另外，在源極33施加接地電壓並在汲極22施加負電壓的情況下，可抑制閘極金屬線31與汲極22之間的洩漏故障。
並且，因為在通道阻止電極32之側面、及上 表面形成無機保護膜1j，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，可預防來自元件周緣部Y的端面之模具樹脂中的離子及水分的侵入。
因為僅於從源極33的開口端遍及閘極金屬線 31的元件周緣部Y側端部連續而形成之無機保護膜1i與於通道阻止電極32的元件活性部X側之側面與上表面所 形成之無機保護膜1j形成無機保護膜，故可預防因在組裝製程中施加於半導體裝置101之應力而在圖14所示之習知技術中產生於元件周緣部Y的無機保護膜10之裂縫。因預防此裂縫的產生，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，在裂縫的產生處之局部性的模具樹脂中之離子、及水分的侵入消失，可抑制汲極22與源極33之間的局部性的耐壓度降低，可抑制洩漏故障。
(實施形態7)
圖11為本發明的第7實施形態的構成圖，為圖1之A-A’剖面圖。
與第1實施形態相異之點為使半導體裝置在半導體基板100的第2主面側具備集極區61作成IGBT。其他構成與第1實施形態相同。
如圖11所示，於閘極金屬線31之側面、及上表面，形成有無機保護膜1k，並於使閘極金屬線31與射極64的一部分曝露而形成之閘極墊41部與射極墊65部以外的半導體基板100的第1主面側的上表面，形成有機保護膜2。
於半導體基板100的第2主面側形成有緩衝區63，而於緩衝區63的上表面則形成有集極區61。另外，於集極區61的上表面形成有集極62。
因為無機保護膜1k為與金屬材料的黏合性佳 之二氧化矽膜或氮化矽膜，而厚度以覆蓋閘極金屬線31、通道阻止電極32、源極33、源極墊42、及由場效板電極12的金屬材料所形成之電極的方式形成，故例如以金屬材料形成之電極的厚度為3~5μm的情況，較佳為採取0.5~1.0μm等級。
無機保護膜1k藉以下方式形成：在藉CVD 法而形成於半導體基板100之第1主面的整面並以光阻作圖案化之後，進行乾式蝕刻，並除去閘極金屬線31之側面、及上表面以外的無機保護膜。
因為閘極金屬線31之側面與上表面以與金屬 材料的黏合性佳之無機保護膜1k覆蓋，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，可抑制閘極金屬線31與無機保護膜1k之界面的剝離，並可抑制閘極金屬線31與射極64之間的洩漏故障。
另外，於射極64施加有接地電壓並於集極62 施加有負電壓之情況下，不會發生閘極金屬線31與集極62之間的洩漏故障。
因為無機保護膜1k僅形成於閘極金屬線31 之側面、及上表面，故可預防因在組裝製程中施加於半導體裝置101之應力而在圖14所示之習知技術中產生於元件周緣部Y的無機保護膜10之裂縫。因為預防此裂縫的產生，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，在裂縫的產生處之局部性的模具樹脂中之離子及水分的侵入消失，可抑制集極62與射極64之間的局部性 的耐壓度降低，並可抑制洩漏故障。
作成如圖11之IGBT構造亦可適用於實施形態1至實施形態6。
(實施形態8)
圖12為本發明的第8實施形態的構成圖，為圖1之A-A’剖面圖。
與第1實施形態相異之點為將元件活性部X採取溝渠構造。其他構成與第1實施形態相同。
如圖12所示，於元件活性部X的半導體基板100的第1主面的第1導電型的漂移區15，形成有p基極區14，並形成有從半導體基板100表面達至漂移區15的溝渠51。於溝渠51內隔著閘極絕緣膜4埋設閘極52。閘極52由摻雜有雜質之多晶系所構成，並以層間絕緣膜6覆蓋。鄰接溝渠51而形成n型源極區16，於n型源極區16與p基極區14則連接著源極33。
於閘極金屬線31之側面、及上表面，形成有無機保護膜1m，在使閘極金屬線31與源極33的一部分曝露而形成之閘極墊41部與源極墊42部以外的半導體基板100的第1主面側的上表面，形成有機保護膜2。
因為無機保護膜1m為與金屬材料的黏合性佳之二氧化矽膜或氮化矽膜，而厚度以覆蓋閘極金屬線31、通道阻止電極32、源極33、源極墊42、及由場效板電極12的金屬材料所形成之電極的方式形成，故例如以 金屬材料形成之電極的厚度為3~5μm的情況，較佳為採取0.5~1.0μm等級。
無機保護膜1m藉以下方式形成：在藉CVD 法而形成於半導體基板100之第1主面的整面並以光阻作圖案化之後，進行乾式蝕刻，並除去閘極金屬線31之側面、及上表面以外的無機保護膜。
因為閘極金屬線31之側面與上表面以與金屬 材料的黏合性佳之無機保護膜1m覆蓋，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，可抑制閘極金屬線31與無機保護膜1m之界面的剝離，並可抑制閘極金屬線31與源極33之間的洩漏故障。另外，在源極33施加接地電壓並在汲極22施加負電壓的情況下，可抑制閘極金屬線31與汲極22之間的洩漏故障。
因為無機保護膜1m僅形成於閘極金屬線31 之側面、及上表面，故可預防因在組裝製程中施加於半導體裝置101之應力而在圖14所示之習知技術中產生於元件周緣部Y的無機保護膜10之裂縫。因預防此裂縫的產生，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，在裂縫的產生處之局部性的模具樹脂中之離子、及水分的侵入消失，可抑制汲極22與源極33之間的局部性的耐壓度降低，可抑制洩漏故障。
如圖12所示作成溝渠構造亦可適用於實施形 態1至實施形態7，可獲得同樣的效果。
(實施形態9)
圖13為本件發明的第9實施形態的構成圖，為圖1之A-A’剖面圖。
與第1實施形態相異之點為將覆蓋閘極金屬 線31之無機保護膜作成積層膜。其他構成與第1實施形態相同。
如圖13所示，於閘極金屬線31之側面、及上表面，形成有第1無機保護膜8，而於第1無機保護膜8的上表面，形成有第2無機保護膜9，並在使閘極金屬線31與源極33的一部分曝露而形成之閘極墊41部與源極墊42部以外的半導體基板100的第1主面側的上表面，形成有機保護膜2。
因為第1無機保護膜8為與金屬材料的黏合 性佳之二氧化矽膜，而厚度以覆蓋閘極金屬線31、通道阻止電極32、源極33、源極墊42、及由場效板電極12的金屬材料所形成之電極的方式形成，故例如以金屬材料形成之電極的厚度為3~5μm的情況，較佳為採取0.5~1.0μm等級。
因為第2無機保護膜9為了抑制水分的侵入 而為氮化矽膜，而厚度以覆蓋閘極金屬線31、通道阻止電極32、源極33、源極墊42、及由場效板電極12的金屬材料所形成之電極的方式形成，故例如以金屬材料形成之電極的厚度為3~5μm的情況，較佳為採取0.5~1.0μm等級。
第1無機保護膜藉以下方式形成：藉CVD法 而形成於半導體基板100之第1主面的整面，於第1無機保護膜的上表面則藉CVD法而形成有第2無機保護膜。 以光阻作圖案化之後，進行乾式蝕刻，並除去閘極金屬線31之側面、及上表面以外的第1無機保護膜、及第2無機保護膜，藉以形成第1無機保護膜8及第2無機保護膜9。
因為閘極金屬線31之側面與上表面以與金屬 材料的黏合性佳之第1無機保護膜8覆蓋，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，可抑制閘極金屬線31與無機保護膜8之界面的剝離，並可抑制閘極金屬線31與源極33之間的洩漏故障。另外，於汲極22施加有負電壓之情況下，可抑制閘極金屬線31與汲極22之間的洩漏故障。
並且，因為以第2無機保護膜9覆蓋第1無 機保護膜8的上表面，故可抑制水分侵入第1無機保護膜8。
因為第1無機保護膜8、及第2無機保護膜9僅形成於閘極金屬線31之側面與上表面，故可預防因在組裝製程中施加於半導體裝置101之應力而在圖14所示之習知技術中產生於元件周緣部Y的無機保護膜10之裂縫。因預防此裂縫的產生，故在THB試驗等之高溫、高濕度氛圍中的可靠性試驗中，在裂縫的產生處之局部性的模具樹脂中之離子、及水分的侵入消失，可抑制汲極22與源極 33之間的局部性的耐壓度降低，可抑制洩漏故障。
如圖13所示將無機保護膜作成在二氧化矽膜的上表面形成氮化矽膜之積層膜亦可適用於實施形態1至實施形態8。
另外，在本實施形態中第1無機保護膜8雖採用二氧化矽膜且第2無機保護膜9採用氮化矽膜，惟第1無機保護膜8採用氮化矽膜且第2無機保護膜9採用二氧化矽膜亦可。
12‧‧‧場效板電極
31‧‧‧閘極金屬線
32‧‧‧通道阻止電極
33‧‧‧源極
41‧‧‧閘極墊
42‧‧‧源極墊
101‧‧‧半導體裝置

Claims (10)

  1. 一種半導體裝置，具備元件活性部並在前述元件活性部的外周具備元件周緣部，該半導體裝置之特徵在於：前述元件活性部具備：於半導體基板之第1主面側的第1導電型之半導體層所形成之第2導電型之基極區；於前述基極區所形成之第1導電型的源極區；於前述半導體層與前述源極區之間的前述基極區的前述半導體基板之表面上所形成之閘極絕緣膜；於前述閘極絕緣膜上所形成之閘極；於前述閘極上所形成之層間絕緣膜；形成於前述層間絕緣膜上並與前述基極區及前述源極區連接之源極；以及以圍住前述源極的方式形成於前述層間絕緣膜上並與前述閘極電性連接的環狀的閘極金屬線；前述元件周緣部具備：以與前述半導體層分離的方式所形成之第2導電型之至少兩個以上的防護環；於前述半導體基板之前述第1主面上所形成之絕緣膜；於前述絕緣膜上所形成之前述層間絕緣膜；以圍住前述元件活性部的方式形成於前述層間絕緣膜上並與前述防護環電性連接之至少一個以上的環狀的場效板電極； 有機保護膜，其覆蓋前述半導體基板之第1主面側的上表面，具備局部曝露前述閘極金屬線的第1開口部、及局部曝露前述源極之第2開口部，並接觸前述層間絕緣膜；以及形成於前述閘極金屬線與前述有機保護膜之間並覆蓋前述閘極金屬線的無機保護膜。
  2. 如申請專利範圍第1項之半導體裝置，其中前述無機保護膜未形成在比於前述閘極金屬線的前述元件周緣部側之側面所形成之前述無機保護膜更外周的位置。
  3. 如申請專利範圍第1項之半導體裝置，其中前述無機保護膜未形成在於前述閘極金屬線的前述元件周緣部側之側面所形成之前述無機保護膜與前述元件周緣部之最外周的前述場效板電極之側面之間，於前述元件周緣部之最外周具備：於前述半導體層之表面層所形成之第2導電型區；以及形成於前述層間絕緣膜上並與前述半導體層或前述第2導電型區電性連接之環狀的通道阻止電極，於前述通道阻止電極與前述有機保護膜之間具備第2無機保護膜。
  4. 如申請專利範圍第1至3項中任一項之半導體裝置，其中於前述源極與前述有機保護膜之間具備第3無機保護膜。
  5. 如申請專利範圍第1至3項中任一項之半導體裝 置，其中從前述源極的開口端遍及前述閘極金屬線的前述元件周緣部側端部，連續於前述源極與前述有機保護膜之間、前述層間絕緣膜與前述有機保護膜之間、以及前述閘極金屬線與前述有機保護膜之間，具備前述無機保護膜。
  6. 如申請專利範圍第1項之半導體裝置，其中於前述第1開口部，具備局部曝露前述閘極金屬線之閘極墊，於前述第2開口部，具備局部曝露前述源極之源極墊。
  7. 如申請專利範圍第1至6項中任一項之半導體裝置，其中前述無機保護膜採用二氧化矽膜或氮化矽膜。
  8. 如申請專利範圍第1至6項中任一項之半導體裝置，其中前述無機保護膜由積層膜所構成。
  9. 如申請專利範圍第1至6項中任一項之半導體裝置，其中前述有機保護膜採用聚苯並噁唑或聚醯亞胺。
  10. 如申請專利範圍第1至6項中任一項之半導體裝置，其中前述閘極金屬線為包含鋁之合金。
TW102146638A 2013-01-17 2013-12-17 半導體裝置 TWI569447B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013006170A JP6248392B2 (ja) 2013-01-17 2013-01-17 半導体装置

Publications (2)

Publication Number Publication Date
TW201436227A true TW201436227A (zh) 2014-09-16
TWI569447B TWI569447B (zh) 2017-02-01

Family

ID=51164535

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146638A TWI569447B (zh) 2013-01-17 2013-12-17 半導體裝置

Country Status (4)

Country Link
US (1) US8872245B2 (zh)
JP (1) JP6248392B2 (zh)
CN (1) CN103943680B (zh)
TW (1) TWI569447B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082845B1 (en) * 2014-03-31 2015-07-14 Ixys Corporation Super junction field effect transistor
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US9590092B2 (en) * 2014-11-13 2017-03-07 Ixys Corporation Super junction field effect transistor with internal floating ring
JP6468824B2 (ja) 2014-12-04 2019-02-13 ローム株式会社 半導体装置
JP6363540B2 (ja) * 2015-03-16 2018-07-25 株式会社東芝 半導体装置
DE102015105016A1 (de) * 2015-03-31 2016-10-06 Infineon Technologies Ag Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
JP6217708B2 (ja) 2015-07-30 2017-10-25 トヨタ自動車株式会社 半導体装置とその製造方法
KR102369553B1 (ko) * 2015-12-31 2022-03-02 매그나칩 반도체 유한회사 저전압 트렌치 반도체 소자
DE102016207117A1 (de) * 2016-04-27 2017-11-02 Robert Bosch Gmbh Leistungshalbleiterbauelement und Verfahren zur Herstellung des Leistungshalbleiterbauelements
JP6718143B2 (ja) * 2016-07-29 2020-07-08 トヨタ自動車株式会社 半導体装置
US9985125B1 (en) 2016-11-25 2018-05-29 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device
KR101887907B1 (ko) * 2016-11-30 2018-08-13 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
KR101887908B1 (ko) * 2016-12-02 2018-08-13 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP2018186142A (ja) * 2017-04-25 2018-11-22 株式会社村田製作所 半導体装置
JP6846687B2 (ja) * 2017-09-12 2021-03-24 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
JP2019071387A (ja) * 2017-10-11 2019-05-09 トヨタ自動車株式会社 半導体装置
DE102018116332B4 (de) 2018-07-05 2022-02-24 Infineon Technologies Ag Leistungshalbleitervorrichtung
JP2020120080A (ja) * 2019-01-28 2020-08-06 株式会社村田製作所 半導体素子
US11804555B2 (en) * 2019-01-29 2023-10-31 Mitsubishi Electric Corporation Semiconductor device and power conversion device
US11355628B2 (en) * 2019-11-17 2022-06-07 Littelfuse, Inc. Semiconductor device having junction termination structure and method of formation
EP3971987A1 (en) * 2020-09-21 2022-03-23 Infineon Technologies AG Silicon carbide device with stripe-shaped gate electrode and source metallization
US11600724B2 (en) * 2020-09-24 2023-03-07 Wolfspeed, Inc. Edge termination structures for semiconductor devices
JP7487094B2 (ja) * 2020-12-23 2024-05-20 株式会社 日立パワーデバイス 半導体装置
JP2023044581A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52156555A (en) * 1976-06-23 1977-12-27 Hitachi Ltd Production of organic resin insulated wiring
JPS63148659A (ja) * 1986-12-12 1988-06-21 Nec Corp 半導体装置
JP3275536B2 (ja) * 1994-05-31 2002-04-15 三菱電機株式会社 半導体装置及びその製造方法
DE19961103C2 (de) 1999-12-17 2002-03-14 Infineon Technologies Ag Dielektrische Füllung von elektrischen Verdrahtungsebenen und Verfahren zur Herstellung einer elektrischen Verdrahtung
JP2004158844A (ja) * 2002-10-15 2004-06-03 Fuji Electric Device Technology Co Ltd 半導体装置および半導体装置の製造方法
JP5511124B2 (ja) * 2006-09-28 2014-06-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
JP2008227236A (ja) 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
JP2010161240A (ja) 2009-01-08 2010-07-22 Toyota Motor Corp 半導体装置
JP5515922B2 (ja) 2010-03-24 2014-06-11 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN103943680B (zh) 2019-06-14
US20140197476A1 (en) 2014-07-17
US8872245B2 (en) 2014-10-28
TWI569447B (zh) 2017-02-01
JP2014138090A (ja) 2014-07-28
JP6248392B2 (ja) 2017-12-20
CN103943680A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
TWI569447B (zh) 半導體裝置
CN106463540B (zh) 半导体装置
JP4689244B2 (ja) 半導体装置
JP5622433B2 (ja) 半導体装置およびその製造方法
US10978367B2 (en) Semiconductor device and method for manufacturing the same
US9349844B2 (en) Semiconductor device manufacturing method
KR102156820B1 (ko) 반도체 장치
CN110310927B (zh) 半导体装置
JP2008071818A (ja) 半導体装置
JP2018029178A (ja) パワー半導体デバイスおよびこのようなパワー半導体デバイスの製造方法
US20230207555A1 (en) Semiconductor device with equipotential ring electrode
US8183645B2 (en) Power semiconductor device including gate lead-out electrode
TWI467709B (zh) 晶片密封環結構
US7838962B2 (en) Semiconductor device having capacitor, transistor and diffusion resistor and manufacturing method thereof
JP2007266483A (ja) 半導体装置およびその製造方法
JP6627445B2 (ja) 半導体装置
JP7158160B2 (ja) 半導体装置
JP5685060B2 (ja) 半導体装置
CN106030768A (zh) 半导体器件
JP2000243978A (ja) 高耐圧半導体装置
JP2013134998A (ja) 半導体装置およびその製造方法
KR20140043872A (ko) 반도체 집적회로 장치
US11881514B2 (en) Semiconductor device and termination structure
US20230034063A1 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
WO2022157823A1 (ja) 半導体装置および半導体モジュール

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees