CN106030768A - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN106030768A CN106030768A CN201480076361.2A CN201480076361A CN106030768A CN 106030768 A CN106030768 A CN 106030768A CN 201480076361 A CN201480076361 A CN 201480076361A CN 106030768 A CN106030768 A CN 106030768A
- Authority
- CN
- China
- Prior art keywords
- ring structure
- protection ring
- semiconductor
- semiconductor device
- forming region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 137
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000000926 separation method Methods 0.000 claims description 9
- 239000002305 electric material Substances 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 24
- 150000002500 ions Chemical class 0.000 abstract description 14
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 description 29
- 239000002184 metal Substances 0.000 description 29
- 230000004888 barrier function Effects 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 239000006071 cream Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009833 condensation Methods 0.000 description 2
- 230000005494 condensation Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种可靠性高的半导体器件，其包括：以包围元件形成区域(10)的周围的方式形成在半导体衬底(21)上，经由绝缘膜(27)地在衬底厚度方向上延伸的壁状的第一保护环结构体(11)；和以包围元件形成区域(10)的周围的方式形成在半导体衬底(21)上的元件形成区域(10)与第一保护环结构体(11)之间，经由绝缘膜(26、27)地在衬底厚度方向上延伸的壁状的第二保护环结构体(12)。第一、第二保护环结构体(11、12)由导电材料构成，第一保护环结构体(11)设置成与半导体衬底(21)和元件形成区域(10)及第二保护环结构体(12)绝缘的状态。由此，能够防止半导体元件与接合材料之间的泄漏并且防止水分及可动离子侵入半导体元件。
Description
技术领域
本发明涉及半导体器件，更详细地说，涉及具有防止因切割晶体管等半导体元件而引起的碎屑及水分的侵入的保护环结构的半导体器件。
背景技术
以往，具有晶体管等半导体元件的半导体器件通过切割而从晶圆状态被分割成各个芯片。该分割成芯片时存在由于切割所导致的冲击而在切割截面产生碎屑、裂缝的情况。此外，有时水分、可动离子从芯片分割后的半导体器件的切割截面侵入，腐蚀配线，或使绝缘膜的耐性劣化，或引起元件周边的阻抗变化所导致的元件特性变动。
在这种分割成芯片的半导体器件中，为了防止碎屑及裂缝的侵入、水分及可动离子等的侵入所导致的半导体元件的劣化，使用沿着芯片周边形成由金属配线形成的保护环的技术。
进一步，为了即使在保护环的一部分存在缺陷也防止水分的侵入，提出了如下半导体器件，该半导体器件包括：包围元件形成区域的周围的第一保护环；和设置在元件形成区域与第一保护环之间，包围元件形成区域的周围的第二保护环，将第一保护环与第二保护环连接，将第一保护环与第二保护环之间的区域分割为多个区域(例如，参照日本特开2004-304124号公报(专利文献1))。
现有技术文献
专利文献
专利文献1：日本特开2004-304124号公报
发明要解决的技术问题
近年来，作为新一代功率半导体，使用了GaN的功率半导体受到注目，但已知与Si半导体衬底相比，对这种半导体器件进行分割的切割所导致的碎屑和裂缝容易产生。
在这种GaN类半导体器件中，应用如上述的半导体器件那样由第一保护环和第二保护环构成的双重保护环结构的情况下，使用Ag膏等接合材料将半导体元件接合到金属框时，具有在接合材料与半导体元件之间产生泄漏电流的问题。
本发明的发明人对上述双重保护环结构的GaN类半导体器件进行了剖析，结果是，切割所导致的裂缝到达了第一保护环，导电性的接合材料与保护环接触而电连接。此外，在上述双重保护环结构的GaN类半导体器件中，保护环与半导体元件虽然进行了元件分离，但GaN类的半导体难以进行界面控制，具有在GaN半导体元件与保护环之间产生泄漏电流的问题，因此，明确了接合材料与半导体元件经保护环产生泄漏。
发明内容
于是，本发明的目的在于提供能够防止半导体元件与接合材料之间的泄漏，并且能够防止水分及可动离子侵入半导体元件的可靠性高的半导体器件。
解决技术问题的技术手段
为了解决上述技术问题，本发明的半导体器件包括：
在半导体衬底上形成有半导体元件的元件形成区域；
在上述半导体衬底上的至少上述元件形成区域的外侧形成的绝缘膜；
壁状的第一保护环结构体，其以包围上述元件形成区域的周围的方式形成在上述半导体衬底上，经由上述绝缘膜地在衬底厚度方向上延伸；和
壁状的第二保护环结构体，其以包围上述元件形成区域的周围的方式形成在上述半导体衬底上的上述元件形成区域与上述第一保护环结构体之间，经由上述绝缘膜地在衬底厚度方向上延伸，
上述第一、第二保护环结构体由导电材料构成，
上述第一保护环结构体设置成与上述半导体衬底和上述元件形成区域以及上述第二保护环结构体绝缘的状态。
此外，在一个实施方式的半导体器件中，在上述第二保护环结构体与上述元件形成区域之间形成有元件分离区域。
此外，在一个实施方式的半导体器件中，上述第一保护环结构体和上述第二保护环结构体分别具有：以包围上述元件形成区域的周围的方式隔着上述绝缘膜地在衬底厚度方向上隔开间隔地形成的环状的导电层；和以将上述环状的导电层之间连接的方式形成于上述绝缘膜的连接部。
上述环状的连接部仅是一例，也可以利用带状、正方形状、圆形状的连接部的组合来形成壁。
此外，在一个实施方式的半导体器件中，上述第二保护环结构体与形成在上述半导体衬底上的半导体层和上述半导体衬底中的至少一者接触。
此外，在一个实施方式的半导体器件中，形成于上述元件形成区域的上述半导体元件至少具有GaN类半导体层。
发明效果
由以上可以明确，根据本发明，利用第一保护环结构体能够防止切割所产生的碎屑及裂缝影响第二保护环结构体及半导体元件，进一步，第一保护环结构体与半导体衬底、元件形成区域、第二保护环结构体绝缘，因此不会产生用于安装半导体元件的接合材料与半导体元件之间的泄漏。此外，利用第二保护环结构体能够防止水分侵入半导体元件。因此，能够实现防止半导体元件与接合材料之间的泄漏，并且能够防止水分及可动离子侵入半导体元件的可靠性高的半导体器件。
附图说明
图1是表示本发明的一个实施方式的半导体器件的结构的俯视图。
图2是从图1的II-II线看到的剖面图。
具体实施方式
以下，通过图示的实施方式对本发明的半导体器件详细进行说明。另外，各图是用于理解本发明的简略图，金属层数等仅是一例。
〔第一实施方式〕
图1表示本发明的第一实施方式的半导体器件的结构。该第一实施方式的半导体器件在元件形成区域10形成有GaN类HFET(Hetero-junction Field Effect Transistor：异质结场效应晶体管)作为半导体元件。
本发明的第一实施方式的半导体器件如图1所示，以包围正方形状的元件形成区域10的方式形成壁状的第一保护环结构体11，在元件形成区域10与第一保护环结构体11之间以包围元件形成区域10的方式形成有壁状的第二保护环结构体12。第一保护环结构体11和第二保护环结构体12彼此不连接而电分离。
此外，在上述元件形成区域10形成有至少一个半导体元件。在该实施方式中，使半导体元件为HFET，但也可以为双极型晶体管、二极管等。
图2表示从图1的II-II线看到的剖面图，该半导体器件如图2所示，具有作为半导体衬底的一例的硅衬底21、形成在硅衬底21上的GaN类沟道层22和形成在该GaN类沟道层22上的GaN类阻挡层23。进一步，在GaN类沟道层22上依次层叠有绝缘膜26、27与钝化膜28。绝缘膜26、27和钝化膜28由氮化硅、氧化硅等构成。该钝化膜28防止水分和可动离子从表面侵入。
在上述元件形成区域10内的GaN类阻挡层23上通过沉积绝缘膜和金属层并进行图案化，形成半导体元件(未图示)。
在上述绝缘膜26上设置有经由绝缘膜27地在衬底厚度方向上延伸的壁状的第一保护环结构体11。该第一保护环结构体11具有：形成在绝缘膜26上的金属层111、形成在该金属层111上的连接部112、在绝缘膜27上经由连接部112连接的金属层113。该金属层111、113是导电层的一例。此外，金属层111、113和连接部112分别以包围元件形成区域10的方式形成为环状。该第一保护环结构体11与硅衬底21、GaN类沟道层22、GaN类阻挡层23由绝缘膜26、27绝缘而不接触。利用绝缘膜27将上述第一保护环结构体11与第二保护环结构体12绝缘，防止第一保护环结构体11和第二保护环结构体12的接触。
上述第一保护环结构体11的金属层111、113和连接部112由作为导电材料之一例的铝、铜、钛等金属构成。
此外，在上述GaN类阻挡层23上以与该GaN类阻挡层23接触的方式设置有经由绝缘膜26、27地在衬底厚度方向上延伸的壁状的第二保护环结构体12。该第二保护环结构体12具有：形成在GaN类阻挡层23上的金属层121、形成在该金属层121上的连接部122、在绝缘膜26上经由连接部122连接的金属层123、形成在该金属层123上的连接部124和在绝缘膜27上经由连接部124连接的金属层125。该金属层121、123、125为导电层的一例。此外，金属层121、123、125与连接部122、124分别以包围元件形成区域10的方式形成为环状。利用该第二保护环结构体12，防止来自半导体器件的侧壁部分的水分和可动离子侵入元件形成区域10。
此外，第二保护环结构体12的金属层121、123、125和连接部122、124由作为导电材料之一例的铝、铜、钛等金属构成。另外，作为第二保护环结构体12的最下部的金属层121也可以去除GaN类阻挡层23以与GaN类沟道层22接触的方式形成。
上述第二保护环结构体12与元件形成区域10之间，通过去除第二保护环结构体12与半导体元件之间的GaN类阻挡层23而形成有元件分离区域20。另外，元件分离区域也可以是通过离子注入等实现的其它元件分离结构。
通过切割来对上述半导体器件进行芯片分割时会产生碎屑、裂缝，第一保护环结构体11通过吸收机械性冲击，能够防止碎屑、裂缝侵入内部。
此外，在使用Ag膏等接合材料将半导体器件接合到金属框体时，存在因切割导致的碎屑及裂缝而使得接合材料与外侧的第一保护环结构体11接触的情况，但由于第一保护环结构体11与第二保护环结构体12电分离，因此即使接合材料与第一保护环结构体11接触，在第二保护环结构体12与接合材料之间也不会产生泄漏。
特别是，在GaN类半导体器件中，即使因进行元件分离而在第二保护环结构体12与元件形成区域10的半导体元件之间产生了泄漏的情况下，也能够防止接合材料与半导体元件之间的泄漏。
通过在上述第二保护环结构体12与元件形成区域10之间形成元件分离区域20，能够可靠地防止元件形成区域10的半导体元件与第二保护环结构体12之间的泄漏。
此外，上述第一保护环结构体11包括：以包围元件形成区域10的周围的方式隔着绝缘膜27地在衬底厚度方向上隔开间隔地形成的环状的金属层111、113；和以将金属层111、113之间连接的方式形成于绝缘膜27的环状的连接部112，第二保护环结构体12包括：形成在GaN类阻挡层23上的金属层121；以包围元件形成区域10的周围的方式隔着绝缘膜27地在衬底厚度方向上隔开间隔地形成的环状的金属层123、125；以将金属层121、123间和金属层123、125间连接的方式形成的环状的连接部122，124。由此，能够容易地形成经由绝缘膜27地在衬底厚度方向上延伸而防止碎屑及裂缝的壁(第一保护环结构体11)以及经由绝缘膜26、27地在衬底厚度方向上延伸而防止水分及可动离子的侵入的壁(第二保护环结构体12)。
此外，通过第二保护环结构体12与形成在上述硅衬底21上的GaN类阻挡层23(半导体层)接触，能够可靠地防止水分及可动离子的侵入。
此外，在形成于上述元件形成区域10的半导体元件具有GaN类半导体层(沟道层22、阻挡层23)的半导体器件中，特别是在分割成芯片的切割中容易产生碎屑及裂缝，通过应用本发明，可实现能够防止半导体元件与接合材料之间的泄漏，并且能够防止水分及可动离子向半导体元件的侵入的可靠性高的GaN类半导体器件。
上述环状的连接部仅是一例，也可以利用带状、正方形状、圆形状的连接部的组合来形成壁。
〔第二实施方式〕
在上述第一实施方式中，使用GaN类HFET进行了说明，作为本发明的第二实施方式的一例，也可以是硅类半导体器件。在该第二实施方式中，除了半导体层、半导体元件以外，与图1、图2所示的第一实施方式为相同的结构。
上述第二实施方式的半导体器件具有与第一实施方式的半导体器件相同的效果。
在上述第一实施方式、第二实施方式中，对具有硅衬底21作为半导体衬底的半导体器件进行了说明，半导体衬底不限于Si衬底，既可以使用蓝宝石衬底、SiC衬底，也可以在蓝宝石衬底或SiC衬底上使氮化物半导体层生长，还可以如在GaN衬底上使AlGaN层生长等那样地在由氮化物半导体构成的衬底上使氮化物半导体层生长。
对本发明的具体实施方式进行了说明，但本发明不限于上述第一实施方式、第二实施方式，能够在本发明的范围内进行各种变更而实施。
总结本发明和实施方式如下。
本发明的半导体器件的特征在于，包括：
在半导体衬底21上形成有半导体元件的元件形成区域10；
在上述半导体衬底21上的至少上述元件形成区域10的外侧形成的绝缘膜26、27；
壁状的第一保护环结构体11，其以包围上述元件形成区域10的周围的方式形成在上述半导体衬底21上，经由上述绝缘膜27地在衬底厚度方向上延伸；
壁状的第二保护环结构体12，其以包围上述元件形成区域10的周围的方式形成在上述半导体衬底21上的上述元件形成区域10与上述第一保护环结构体11之间，经由上述绝缘膜26、27地在衬底厚度方向上延伸，
上述第一、第二保护环结构体11、12由导电材料构成，
上述第一保护环结构体11设置成与上述半导体衬底21和上述元件形成区域10以及上述第二保护环结构体12绝缘的状态。
根据上述结构，即使在通过切割进行芯片分割时产生碎屑及裂缝，也能够通过由导电材料构成的第一保护环结构体11吸收机械性冲击而防止碎屑及裂缝侵入内部。此外，在利用Ag膏等接合材料接合到金属框时，即使因碎屑及裂缝而使接合材料与第一保护环结构体11接触，但由于设置成与半导体衬底21、元件形成区域10及第二保护环结构体12绝缘的状态的第一保护环结构体11与由导电材料构成的第二保护环结构体12电分离，因此在第二保护环结构体12与接合材料之间也不会产生泄漏。进一步，利用第二保护环结构体12防止来自半导体器件的侧壁部分的水分及可动离子侵入元件形成区域10。因此，能够防止在半导体元件与接合材料之间产生泄漏，并且能够防止水分侵入半导体元件，从而能够提高可靠性。
此外，在一个实施方式的半导体器件中，在上述第二保护环结构体12与上述元件形成区域10之间形成有元件分离区域20。
根据上述实施方式，通过在第二保护环结构体12与元件形成区域10之间形成元件分离区域20，能够可靠地防止元件形成区域10的半导体元件与第二保护环结构体12之间的泄漏。
此外，在一个实施方式的半导体器件中，上述第一保护环结构体11和上述第二保护环结构体12分别具有：以包围上述元件形成区域10的周围的方式隔着上述绝缘膜26、27地在衬底厚度方向上隔开间隔地形成的环状的导电层111、113、121、123、125；和以将上述环状的导电层111、113、121、123、125之间连接的方式形成于上述绝缘膜26、27的连接部112、122、124。
根据上述实施方式，第一保护环结构体11和第二保护环结构体12分别至少包括：以包围元件形成区域10的周围的方式隔着绝缘膜26、27地在衬底厚度方向上隔开间隔地形成的环状的导电层111、113、121、123、125；和以将环状的导电层111、113、121、123、125之间连接的方式形成于绝缘膜26、27的连接部112、122、124，由此能够容易地形成经由绝缘膜26、27地在衬底厚度方向上延伸的第一、第二保护环结构体11、12的壁。
此外，在一个实施方式的半导体器件中，上述第二保护环结构体12与上述半导体衬底21、形成在上述半导体衬底21上的半导体层22、23中的至少一者接触。
根据上述实施方式，第二保护环结构体12与半导体衬底21、形成在半导体衬底21上的半导体层22、23中的至少一者接触，由此能够可靠地防止水分及可动离子的侵入。
此外，在一个实施方式的半导体器件中，形成于上述元件形成区域10的上述半导体元件至少具有GaN类半导体层22、23。
在形成于元件形成区域10的半导体元件至少具有GaN类半导体层22、23的半导体器件中，特别是容易在分割成芯片的切割中容易产生碎屑及裂缝，但通过应用本发明，可实现能够防止半导体元件与接合材料之间的泄漏，并且能够防止水分及可动离子侵入半导体元件的可靠性高的GaN类半导体器件。
附图标记说明
10……元件形成区域
11……第一保护环结构体
12……第二保护环结构体
21……硅衬底
22……GaN类沟道层
23……GaN类阻挡层
26、27……绝缘膜
28……钝化膜
111、113、121、123、125……金属层
112、122、124……连接部。
Claims (5)
1.一种半导体器件，其特征在于，包括：
在半导体衬底(21)上形成有半导体元件的元件形成区域(10)；
在所述半导体衬底(21)上的至少所述元件形成区域(10)的外侧形成的绝缘膜(26、27)；
壁状的第一保护环结构体(11)，其以包围所述元件形成区域(10)的周围的方式形成在所述半导体衬底(21)上，经由所述绝缘膜(27)在衬底厚度方向上延伸；和
壁状的第二保护环结构体(12)，其以包围所述元件形成区域(10)的周围的方式形成在所述半导体衬底(21)上的所述元件形成区域(10)与所述第一保护环结构体(11)之间，经由所述绝缘膜(26、27)在衬底厚度方向上延伸，
所述第一保护环结构体和所述第二保护环结构体(11、12)由导电材料构成，
所述第一保护环结构体(11)设置成与所述半导体衬底(21)和所述元件形成区域(10)以及所述第二保护环结构体(12)绝缘的状态。
2.如权利要求1所述的半导体器件，其特征在于：
在所述第二保护环结构体(12)与所述元件形成区域(10)之间形成有元件分离区域(20)。
3.如权利要求1或2所述的半导体器件，其特征在于：
所述第一保护环结构体(11)和所述第二保护环结构体(12)分别具有：以包围所述元件形成区域(10)的周围的方式且隔着所述绝缘膜(26、27)地在衬底厚度方向上隔开间隔地形成的环状的导电层(111、113、121、123、125)；和以将所述环状的导电层(111、113、121、123、125)之间连接的方式形成于所述绝缘膜(26、27)的连接部(112、122、124)。
4.如权利要求1至3中任一项所述的半导体器件，其特征在于：
所述第二保护环结构体(12)与所述半导体衬底(21)、形成在所述半导体衬底(21)上的半导体层(22、23)中的至少一者接触。
5.如权利要求1至4中任一项所述的半导体器件，其特征在于：
形成于所述元件形成区域(10)的所述半导体元件至少具有GaN类半导体层(22、23)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014034330 | 2014-02-25 | ||
| JP2014-034330 | 2014-02-25 | ||
| PCT/JP2014/083295 WO2015129131A1 (ja) | 2014-02-25 | 2014-12-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106030768A true CN106030768A (zh) | 2016-10-12 |
Family
ID=54008471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480076361.2A Pending CN106030768A (zh) | 2014-02-25 | 2014-12-16 | 半导体器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20170179222A1 (zh) |
| JP (1) | JPWO2015129131A1 (zh) |
| CN (1) | CN106030768A (zh) |
| WO (1) | WO2015129131A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11056449B2 (en) | 2016-12-30 | 2021-07-06 | Intel Corporation | Guard ring structures and their methods of fabrication |
| JP7380310B2 (ja) | 2019-02-28 | 2023-11-15 | 住友電工デバイス・イノベーション株式会社 | 電界効果トランジスタ及び半導体装置 |
| JP7070501B2 (ja) * | 2019-05-14 | 2022-05-18 | 株式会社デンソー | 半導体モジュール |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110048641A1 (en) * | 2009-08-31 | 2011-03-03 | Nitto Denko Corporation | Method for separating and removing dicing surface protection tape from object to be cut |
| CN102184843A (zh) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 基于沟槽mosfet的二极管的芯片切割保护环及其制作方法 |
| CN102856301A (zh) * | 2011-06-30 | 2013-01-02 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
| JP2014033064A (ja) * | 2012-08-03 | 2014-02-20 | Renesas Electronics Corp | 半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027639A (ja) * | 2005-07-21 | 2007-02-01 | Nec Electronics Corp | 半導体装置 |
| US8334582B2 (en) * | 2008-06-26 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protective seal ring for preventing die-saw induced stress |
| US8169055B2 (en) * | 2009-03-18 | 2012-05-01 | International Business Machines Corporation | Chip guard ring including a through-substrate via |
| KR101581431B1 (ko) * | 2009-09-04 | 2015-12-30 | 삼성전자주식회사 | 가드링들을 갖는 반도체 칩들 및 그 제조방법들 |
| JP2013201293A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | 半導体記憶装置 |
| JP5895729B2 (ja) * | 2012-06-18 | 2016-03-30 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP5613290B2 (ja) * | 2013-05-24 | 2014-10-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2014
- 2014-12-16 WO PCT/JP2014/083295 patent/WO2015129131A1/ja active Application Filing
- 2014-12-16 JP JP2016505006A patent/JPWO2015129131A1/ja active Pending
- 2014-12-16 US US15/115,958 patent/US20170179222A1/en not_active Abandoned
- 2014-12-16 CN CN201480076361.2A patent/CN106030768A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110048641A1 (en) * | 2009-08-31 | 2011-03-03 | Nitto Denko Corporation | Method for separating and removing dicing surface protection tape from object to be cut |
| CN102184843A (zh) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 基于沟槽mosfet的二极管的芯片切割保护环及其制作方法 |
| CN102856301A (zh) * | 2011-06-30 | 2013-01-02 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
| JP2014033064A (ja) * | 2012-08-03 | 2014-02-20 | Renesas Electronics Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015129131A1 (ja) | 2015-09-03 |
| US20170179222A1 (en) | 2017-06-22 |
| JPWO2015129131A1 (ja) | 2017-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103943680B (zh) | 半导体装置 | |
| JP5678119B2 (ja) | 横型ｈｅｍｔ | |
| CN104319238B (zh) | 形成高电子迁移率半导体器件的方法及其结构 | |
| US9754932B2 (en) | Semiconductor device | |
| CN105684134A (zh) | 具有用于产生附加构件的多晶硅层的氮化镓晶体管 | |
| CN103187442B (zh) | 集成异质结半导体器件和用于生产该半导体器件的方法 | |
| JP6769400B2 (ja) | 半導体装置 | |
| US9425176B2 (en) | Cascode transistor device and manufacturing method thereof | |
| JP2008177527A (ja) | 窒化物半導体装置 | |
| CN104241252A (zh) | 使用管芯双保护环结构的管芯断裂检测和防潮保护 | |
| US8836133B2 (en) | Chip-level humidity protection | |
| CN105264650B (zh) | 异质结场效应晶体管 | |
| TWI626742B (zh) | 半導體裝置 | |
| CN106463394A (zh) | 半导体装置 | |
| US8987923B2 (en) | Semiconductor seal ring | |
| CN106030768A (zh) | 半导体器件 | |
| CN109285886A (zh) | 氮化物半导体元件 | |
| CN106971986B (zh) | 用于iii-v半导体器件的水和离子阻挡层 | |
| US20160218193A1 (en) | Semiconductor device with multilayer contact and method of manufacturing the same | |
| KR101921492B1 (ko) | 반도체 소자 및 반도체 소자를 이용한 장치 | |
| US10236246B2 (en) | Semiconductor devices and methods for forming a semiconductor device | |
| CN106252303A (zh) | 一种半导体器件及其制备方法 | |
| US20170207085A1 (en) | Horizontal semiconductor device | |
| CN106558579A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20161012 |
|
| WD01 | Invention patent application deemed withdrawn after publication |