CN104241252A - 使用管芯双保护环结构的管芯断裂检测和防潮保护 - Google Patents

使用管芯双保护环结构的管芯断裂检测和防潮保护 Download PDF

Info

Publication number
CN104241252A
CN104241252A CN201410245807.1A CN201410245807A CN104241252A CN 104241252 A CN104241252 A CN 104241252A CN 201410245807 A CN201410245807 A CN 201410245807A CN 104241252 A CN104241252 A CN 104241252A
Authority
CN
China
Prior art keywords
protection ring
metal layer
internal protection
outer protection
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410245807.1A
Other languages
English (en)
Other versions
CN104241252B (zh
Inventor
J·R·芬德
N·M·劳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN104241252A publication Critical patent/CN104241252A/zh
Application granted granted Critical
Publication of CN104241252B publication Critical patent/CN104241252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及使用管芯双保护环结构的管芯断裂检测和防潮保护。一种电子装置(20)包括半导体衬底(22)、沿半导体衬底(22)的周边(30)放置的外部和内部保护环(26，28)以及分别电耦合于外部和内部保护环(26，28)的第一和第二接触盘(34，36)。外部和内部保护环(26，28)彼此电耦合以限定第一和第二接触盘(34,36)之间的导电路径。每一个外部和内部保护环(26，28)包括具有多个间隙(58，60)的欧姆金属层(46，54)并且还包括跨间隙(58，60)的导电桥(56，62)。外部保护环(26)的间隙(60)从内部保护环(28)的间隙(58)横向偏移使得外部和内部保护环(26，28)的欧姆金属层(46，54)横向重叠。

Description

使用管芯双保护环结构的管芯断裂检测和防潮保护
技术领域
当前实施例涉及半导体器件。 
背景技术
在高性能应用中使用的半导体器件通常是化合物半导体器件。III-V族半导体，例如GaAs和GaN，是在高性能应用中使用的典型化合物半导体材料。GaAs器件通常用于高电压、高功率和高频率的产品。针对有更广泛应用的此类产品的批量生产要求化合物半导体器件产品有小的尺寸以及成本竞争性。 
对制作成本降低的兴趣已经导致了化合物半导体器件的低成本封装。传统上，高功率和高频率器件被封装在密封的腔型封装中。这样的封装通常提供了芯片级的足够的防潮保护。更便宜的塑料封装不提供良好的防潮屏障。因此，塑料封装可以将防潮保护留给芯片本身。 
欧姆围栏(Ohmic fence)已被用于在GaAs器件和带有塑料封装的产品中提供防潮保护。不幸的是，带有欧姆围栏的电路布局在常规的温度、湿度以及偏压(THB)测试期间无法防止芯片级故障。渗透塑料封装的水分(humidity)导致了故障。 
由于管芯(die)衬底的脆弱性质，在制作期间，GaAs器件同样处于断裂风险。一旦晶片被变薄，管芯是特别易感的。管芯断裂通常是由于切单(晶片切割)、带条传输、管芯键合、引线键合、封装切单、测试或任何其它物理处理步骤的问题的结果。不幸的是，并不是所有的断裂器件都不会通过电气测试。例如，断裂可能不会越过能够引起故障的电路组件。在其它情况下，断裂可能发生在GaAs衬底中，但上面的金属化并不分离。GaAs衬底的半绝缘性质可能使得断裂无 法被检测到。 
管芯断裂通常会导致在客户现场的不可预知比率的故障。断裂通常在将管芯附着到电路板的器件回流工艺期间增大。随后，即使组件通过了最终测试，增大的断裂也可以引起板级的电气故障。在其它情况下，断裂增大到足够大，使得只有在现场使用后，管芯才会发生故障。 
防止客户接收断裂了的器件的尝试包括在可能引起断裂的各个不同工艺步骤的严格检查。这种检查往往在检测所有缺陷方面不是有效的。基于多种原因，该检查也未必是可行的制作工艺。例如，在这些工艺步骤之后，环氧管芯附着材料的使用和覆盖模制(overmolding)可以抑制在那些工艺步骤之后的任何进一步的检查。 
附图说明
组件和附图不一定按比例绘制，相反重点放在说明本发明的原理上。而且，在附图中，相同的参考符号指定不同视图中的相应部分。 
图1是具有根据一个实施例的用于防潮保护和断裂检测的双保护环结构的示例电子装置的俯视示意图。 
图2是图1的电子装置的局部俯视示意图，来更详细地描述双保护环的结构。 
图3是双保护环结构的内部保护环的沿图2中的线3-3的的局部截面示意图。 
图4是根据一个实施例的双保护环结构的端部连接器(end connector)或互连的局部俯视图。 
图5是根据一个实施例的带有用于防潮保护和断裂检测的双保护环结构的电子装置的示例制作顺序的流程图。 
图6是根据一个实施例的使用电子装置的双保护环结构测试电子装置的示例方法的流程图。 
具体实施方式
描述了具有芯片级防潮保护和衬底缺陷检测(例如，管芯裂纹检测)的半导体器件和装置。也描述了制作和测试这种装置的方法。该电子装置可以包括提供了管芯裂纹检测环效益和湿度抑制环效益的双保护环结构。双保护环结构提供了可以在电子装置的认证、防伪、和/或其它识别中使用的独特的电阻签名。双保护环结构整合了防潮保护和管芯裂纹检测功能。这两个功能都被实现，同时满足制作工艺条件或限制。 
双保护环结构可以环绕在半导体衬底或管芯的周边或边缘。双保护环结构包括配置为主要用于防潮保护的外部保护环。双保护环结构还包括被连接到外部保护环、在外部保护环内环绕周边的并且被配置主要用于断裂检测的内部保护环。然而，作为满足禁止金属的连续环的制作工艺条件或限制的结果，外部和内部保护环被配置以支持防潮保护和裂纹检测两者。外部和内部保护环可以包括分段的构成金属层(constituent metal layer)以满足制作工艺条件。 
对于防潮保护，外部保护环可以包括低阻抗的构成金属层堆叠，例如欧姆金属层和第一互联层(例如，金属1层)。对于管芯裂纹检测，内部保护环可以主要包括欧姆金属层。每一个保护环包括从这些配置中偏离的段或者其它部分以强调主要由其它保护环提供的功能。为此，一个保护环的段或部分可以与其它保护环的相应段或部分对齐，或从其它保护环的相应段或部分偏移。例如，内部保护环的段与不具有互连金属的外部保护环的段对齐，其中该内部保护环的段具有跨间隙的桥以满足制作工艺条件并且因此，只有欧姆金属是用来在该区域中提供管芯裂纹检测。 
虽然在下文结合具有化合物半导体材料的衬底描述，所公开的器件和制作方法并不限于任何特定衬底类型或材料。虽然管芯裂纹检测在结合GaAs衬底的情况可以是有用的，所公开的器件和方法并不限于GaAs、GaN、SiC和其它化合物半导体衬底。例如，可以使用硅衬底。所公开器件的半导体衬底的结构也可以变化。例如，衬底可以被配置为绝缘体上硅(SOI)衬底。除了硅之外的材料可以被使用。所 公开的实施例与各种处理技术和/或管芯技术兼容。 
所公开的实施例可以在与各种集成电路(IC)产品结合的情况下是有用的。在某些情况下，IC产品是单片微波IC(MMIC)产品。所公开的实施例的双保护环结构并不限于MMIC产品或器件。 
虽然在下文结合场效应晶体管(FET)器件描述，所公开的器件和方法并不限于任何特定晶体管或其它器件配置。该晶体管也并不限于特定类型电荷的载流子或导电类型。如果任何附图或示例暗示特定电荷载流子或导电类型，相反类型的电荷载流子可以例如由相反导电类型半导体区域的替代来提供。因此，例如，每一个半导体区域、层或在下面描述的示例中的其它结构可能有与下面的示例中确定的类型相反的导电类型，例如，n-类型或p-类型。 
虽然在下文结合塑料封装描述，所公开的器件和方法并不限于任何特定封装技术、材料或工艺。所公开的器件无需被塑料外壳封装。外壳或封装提供防潮屏蔽的防潮程度可以变化。所公开的器件和方法可以与气密或接近气密的封装相结合以提供防潮的冗余保护或者在封装之前的制作期间提供保护。例如，所公开的器件和方法可以有助于解决被俘获在聚酰亚胺或其它水分俘获(moisture trapping)材料中的水分。这些水分可以被阻止进一步渗透到芯片的有源区域或接口。 
图1显示了被配置有根据一个实施例的芯片级防潮保护和断裂检测的电子装置的示例的俯视图。在该示例中，电子装置是集成电路(IC)器件或芯片20。IC芯片20包括半导体衬底22。在一个示例中，半导体衬底22包括在GaAs或其它III-V族化合物半导体材料。其它化合物和非化合物半导体材料可以被使用。半导体衬底22可以是轻掺杂或重掺杂的p-类型或n-类型衬底。IC芯片20可以是管芯或者包括管芯。在这种情况下，半导体衬底22可以通过切割半导体晶片来形成。半导体衬底22可以是具有任何数量的层(例如，外延层)的复合衬底。 
IC芯片20可以包括形成于半导体衬底22内和/或由半导体衬底22支持的任何数量的晶体管或其它半导体器件。半导体器件可以被放置在电路结构中，所述电路结构横跨半导体衬底22(图3)的表面24 延伸。 
半导体衬底22的结构、材料和其它特征可以变化。此外，更少的或替代层可以被包括在半导体衬底22内。例如，任何数量的附加半导体和/或非半导体层可以被包括在内。因此，所公开的器件并不限于，例如，块状衬底。半导体衬底22可以被配置为绝缘体上半导体(SOI)衬底。半导体衬底22可以由各种各样的其它类型的半导体或非半导体衬底支撑。 
IC芯片20包括针对提供防潮保护和断裂或裂纹检测，例如管芯裂纹检测，的双保护环结构。保护环结构包括外部保护环26和内部保护环28。外部和内部保护环26、28沿着半导体衬底22的周边30被放置。在该示例中，周边30包括四个边缘。每一个保护环26、28可以被配置为一组沿着四个边缘延伸或环绕四个边缘的壁。内部保护环28在外部保护环26的内部环绕周边30。 
外部和内部保护环26、28可以被排列为绕IC芯片20的电路缠绕或环绕的双壁回路。每一个保护环26、28可以环绕电路。该电路可以包括以电路块或单元形式排列的各种不同的半导体器件。块或单元可以被放置在相应的电路区域32中。保护环26、28的双壁回路提供了复合的欧姆围栏，它防止或最小化了到达电路区域32的水分。 
在电路的操作中，保护环26、28可以以接地或以其它方式偏置在电压上以俘获、收集或以其它方式阻止水分到达电路区域32。接地或以其它方式偏压保护环26、28可以有助于通过与水分中的离子，例如分离的水离子(disassociated water ion)或其它离子,的静电相互作用来俘获或阻止水分。任何所需的工作电压可以为保护环26、28建立。因此，沿着IC芯片20的周边30的边缘进入的水分遇到了接地的或偏置的金属围栏，而不是简单的欧姆屏障。所公开的实施例不必仅仅依靠用于阻止水分渗透的物理屏障，其中所述物理屏障有具有半导体衬底22的保护环26、28的导电结构的合金来提供。 
IC芯片20还包括接触盘(contact pad)34和36。在操作期间，接触盘34和36可以被用于偏置保护环26、28。在该示例中，接触盘 34电耦合于外部保护环26，而接触盘36耦合于内部保护环28。接触盘34和36可以被间接地连接到保护环26、28。在该示例中，接触盘34通过互连线38被连接到外部保护环26，而接触盘36通过互连线40被连接到内部保护环28。此外，更少的或替代互连或其它导电结构可以被用于建立连接。 
接触盘34和36的两者或者之一可以被配置为键合盘。接触盘34、36的配置、结构以及其它特征可以变化。例如，接触盘34和36不必具有如图所示的相似形状或尺寸。在该示例中，接触盘34和36被放置在IC芯片20的同一个角。接触盘34、36的位置也可以变化。例如，接触盘34、36的之一可以被放置远侧角或IC芯片20的其它部分。接触盘34、36中的一个可以远离另一个接触盘和/或保护环26、28放置。接触盘34和36中的一个或者两个可以被IC芯片20上的其它电路元件共享。例如，除了保护环26、28，许多电路元件可以共享接触盘26、28的接地接触盘。 
由于双保护环结构，IC芯片20是可电测试的。半导体衬底22可能易受到断裂、裂纹或其它缺陷(统称为“裂纹”)的影响。外部和内部保护环26、28彼此电耦合以限定接触盘34、36之间的导电路径。导电路径可以被用于检测半导体衬底22的完整性。接触盘34和36可以被访问以电测试导电路径。导电路径被配置以在半导体衬底22出现裂纹，例如，管芯裂纹，的情况下中断。导电路径中的高电阻，例如从大约10-1000Ω到大约1MΩ，可以表示裂纹。如下所述，外部和内部保护环26、28被配置以使导电路径脆弱或容易电开路。 
在该实施例中，IC芯片20包括互连44以将保护环26、28彼此耦合。外部和内部保护环26、28可以端接于互连44。互连44可以因此被配置为端部连接器。互连44可以在互连38、40附近的通往接触盘34和36的位置耦合保护环26、28。在该实施例中，互连44和互连38之间的间距可以被最小化，以避免生成防潮保护中可察觉出的裂口。例如，间隙的尺寸可以落在大约3μm至大约5μm的范围内。如果间隙被认为是呈现过大的水分路径，那么互连44和/或互连38可以 被调整形状或以其它方式被配置以阻止或最小化水分渗透，其中的示例结合图4在下面被描述和显示。 
内部保护环28可以覆盖IC芯片20的远离周边30的区域以检测远离衬底边缘的管芯裂纹。在图1的实施例中，内部保护环28包括离开并返回到半导体衬底22的周边30的回路部分42。回路部分42可以返回到周边30，它从该点出发以沿着周边30检测该区域的裂纹。远离周边30，回路部分42可以以任何所需的图案蜿蜒通过电路块或单元和/或环绕电路块或单元。在该示例中，回路部分42围绕一个电路区域32并且沿着另一个电路区域32的周边环绕周边。回路部分42的形状可以与所示的示例有很大的不同。内部保护环28可以包括任何数量的内部回路部分。 
词语“环”或“环形”在此以广义的方式使用以包括非闭合回路结构。如图1的示例所示，保护环26、28无需完全包围IC芯片20的电路块或单元。每一个外部保护环26和内部保护环28包括被放置在回路中的相应多个导电结构。 
根据需要，保护环结构可以与周边30分隔开。保护环结构靠近周边30可以帮助防止或最小化渗透到IC芯片20的水分。外部和内部保护环26、28的横向间隔也可以发生变化。例如，保护环26、28可以分离大约2μm至大约5μm。在某些情况下，外部和内部保护环26、28之间的间隔可能随着保护环26、28的长度而发生变化。 
图2是更详细显示了外部和内部保护环26、28的终端和连接。在该示例中，互连38、44被配置为直的平行线。在其它实施例中，互连线38、44是非直的、非平行的、或是其组合。互连38、44的蜿蜒再定形的实施例结合图4在下面被显示和描述。除了直线，各种形状可以被用于互连38、44中的一者或者两者。互连40也可以以其它方式调整形状以适应互连38、44的路径。 
在该示例中，接触盘34和36彼此相邻并被放置在互联44附近。其它位置也可以被使用。接触盘34和36不必位于IC芯片20的相同区域。例如，接触盘34、36之一也可以被连接到接地，并位于IC芯 片20上的用于接地终端的合适位置。芯片20接触盘34、36之间的导电路径可以因此包括附加和/或替代的互连和/或在保护环26、28和接触盘34和36之间的其它导电结构。 
接触盘34和36的一者或者两者可以被调整尺寸、形状以及以其它方式被配置为键合盘。接触盘34和36的尺寸、形状以及其它特征可以适于引线键合和/或通过探针的接触。例如，接触盘34可以被引线键合或以其它方式被配置为接地终端。在检测管芯裂纹的测试期间，探针可以被用于将电压，例如，直流电压，施加于接触盘36。接触盘36和/或接触盘34的相对尺寸可以被增加以适应电压的施加。 
图2还显示了根据一个实施例的内部和外部保护环26、28的配置和结构。外部保护环26可以被配置主要用于防潮保护。内部保护环28可以被配置主要用于管芯裂纹检测。然而，保护环26、28的某些段或部分可以被配置以支持其它功能，即，由内部保护环28执行的防潮保护和/或由外部保护环26执行的管芯裂纹检测。每一个保护环26、28被依赖，以在另一个保护环出现间隙或者中断的位置处支持另一个功能，即，防潮保护或者裂纹检测。例如，在外部保护环26的构成金属层具有中断的位置上，内部保护环28提供了防潮保护。在内部保护环28的构成金属层具有中断的位置上，外部保护环26提供了管芯裂纹检测。保护环26、28两者因此可以依据沿环的位置提供防潮保护或管芯裂纹检测。 
外部保护环26包括与半导体衬底22相邻的欧姆金属层46以形成阻止水分的欧姆围栏。外部保护环26还可以包括多个沿着欧姆金属层46分布并且堆叠在其上的金属段48，使得外部保护环26具有低于内部保护环28的电阻率。金属段48可以包括金和/或用于互连(互连金属)的其它低电阻率金属。例如，金属段48可以被制作为第一金属互连层，例如，金属1，的一部分。金属段48的电阻率可以低于欧姆金属层46的电阻率。在图2的平面图中，欧姆金属层46在金属段48之间的间隙50、52中被描述。 
内部保护环28包括与半导体衬底22相邻的欧姆金属层54和许 多跨欧姆金属层54中的间隙58的导电桥56。导电桥56可以类似于外部保护环26的金属段48被制作和/或被配置。导电桥56沿着内部保护环28的长度分布。如图2所示，与外部保护环26相比，内部保护环28的欧姆金属层54的显著更大的部分没有被导电桥56或其它金属段覆盖。没有这样的金属覆盖，欧姆金属层54的脆弱性质给管芯裂纹检测提供了灵敏度。在沿着欧姆金属层54的导电桥56之间的那些部分中，内部保护环28因此可以比外部保护环26更脆弱。 
欧姆金属层54以及本发明所描述的其它欧姆金属层的脆弱性质可以是在欧姆金属层54和衬底22之间的接口处形成的合金的结果。合金可以进入非常脆弱的无定形状态。各种金属可以被用于形成合金，包括，例如，Au、Ni、Ge、Ga和/或As。合金可能不能像低电阻率金属，例如，Au，那样进行伸展。 
外部保护环26如下所述支持了管芯裂纹检测功能。外部保护环26的金属段48从内部保护环28的间隙58横向偏移。外部保护环26的欧姆金属层46因此可以被暴露或没有被金属段48的金属覆盖。没有这样的覆盖，外部保护环26的欧姆金属层46可以使外部保护环26对那些区域中的管芯裂纹更敏感。相反，金属段48的金属(例如，金)或者金属层可以是足够延展的使得在半导体衬底22或者管芯有裂纹的情况下不会断裂。管芯金属段48之间的间隙50与内部保护环28的间隙58横向对齐，使得发生在间隙50、58附近的缺陷可以被检测到。间隙50可以比间隙52宽，以为内部保护环28的欧姆金属层54中的间隙58的整个长度提供管芯裂纹检测覆盖。间隙50、52的尺寸可以与所示的示例不同。例如，间隙50和52可以具有类似的长度。 
外部保护环26的欧姆金属层46还包括许多间隙60以及跨间隙60的导电桥62。导电桥62可以构成跨其中一个间隙60的其中一个金属段48。每一个间隙60可以从内部保护环28的欧姆金属层54的间隙58横向偏移或与其间隔开。在该示例中，每一个间隙60被放置在内部保护环28的欧姆金属层54的间隙58之间的中点。随着间隙46、58的横向偏移，欧姆金属层46、54横向重叠。因此，内侧保护环28 中的欧姆金属层54可以存在于外部环26中的每一个间隙位置。因此，内部保护环28可以被依赖以用于在这些位置进行管芯裂纹检测。因此，两个保护环的欧姆金属层可以提供了用于防潮保护的交错欧姆围栏。 
桥56、62建立了导电路径以用于管芯裂纹检测测试，以及用于保护环26、28的偏压以在操作期间的进行防潮保护。保护环26、28的偏压可以通过将电压，例如，接地，施加于接触盘34、36来实现。 
间隙50、52、58、60可以被合并到保护环26、28的构成金属层中以满足与通过剥离来图案化金属层相关的制作条件或限制。制作条件规定，金属特征不可以完全地和连续地围绕或包围IC芯片20上的区域。例如，外部保护环26或其层因此不可以在IC芯片20的电路周围形成完整的闭环，虽然基于防潮保护功能有形成完整的闭环的期望。制作条件适用于外部和内部保护环26、28的各构成金属层。因此，间隙形成于每一个构成金属层中。间隙的数量、位置和其它特征可以变化。 
相同的构成金属或金属层可以被用于形成外部和内部保护环26、28的欧姆金属层46、54。相同金属可以被用于形成外部和内部保护环26、28的金属段48和导电桥56。内部保护环28的导电桥56可以具有低于欧姆金属层46、54的电阻率。在一些实施例中，内部保护环28不包括任何其它导电结构，其中所述其它导电结构通过被用于形成金属段48和导电桥56的金属或金属层形成。 
图3是更详细描述其中一个导电桥56的内部保护环28(图2)的截面图。欧姆金属层54被放置在半导体衬底22的表面24并且被图案化以包括间隙58。一个或多个介电层或钝化层64沉积在间隙58中并且被图案化以为导电桥56提供开口66。互连金属，例如金属1堆叠，随后可以被沉积并被图案化以形成跨间隙58的导电桥56。 
外部保护环26的导电桥62(图2)可以被配置为类似于图3中所示的结构。区别可能涉及互连金属56的尺寸。导电桥62可以比图3中所示进一步延伸。导电桥62的增加程度将在图3的截面图中以宽 度尺寸来显示，并且在图2的平面图中以长度尺寸来显示。 
外部和内部保护环26、28可以具有不同于上述描述的金属堆叠或结构。堆叠中的金属或金属层的数量可以变化。例如，除了欧姆金属层和互联金属层，金属层或层堆叠可以被合并到外部和内部保护环26、28中的一者或两者中。欧姆金属层和互连金属层，例如，金属1，可能包括任何数量的构成金属或金属层。欧姆金属层和互连金属层包括各自的堆叠，使得保护环26、28的部分或段可以被配置为双堆叠。一个或多个金属或金属层可以沉积为粘结层、过渡层和/或其它构成层。 
外部和内部保护环26、28的金属堆叠的配置也可以变化。例如，欧姆和互连金属层不必具有相同宽度。在示例中，内部保护环28的导电桥56比欧姆金属层54更窄或更宽。 
图4描绘了用于电耦合外部保护环72和内部保护环74的替代端部连接器或互连的一个示例。互连70具有蜿蜒或卷绕形状，而不是图1和图2中的所示的实施例的直线形状。在该示例中，互连70包括被调整尺寸的以适应外部保护环72的段78的缩进或者C形段76。外部保护环72的段78被插入在互连70的蜿蜒形状中。互连70和部分78因此可以横向重叠，以提供对于水气的更好屏障，尽管双保护环结构的回路有非封闭性质。 
其它形状可以被用于互连70和/或段78。例如，互连70和段78不必有如图所示的互补或匹配形状。部分76可能具有附加或替代的缩进。如图1所示，部分78可以是互连的一部分，所述互连从半导体衬底的周边偏移以到达外部保护环72的接触盘。 
所公开的实施例的双保护环结构解决了有关连续环或非封闭特征的工艺条件，而没有对防潮保护水平产生不利影响而且没有牺牲管芯IC芯片20的管芯裂纹检测的电可测试性。在某些情况下，保护环的进一步分段可以是有用的。例如，多个双保护环结构可以被提供。 
所公开的实施例的双保护环结构可以移除对保护环中的一者或两者的其它或进一步中断的需要。内和外部保护环的组合可以避免对 于更复杂的保护环结构的需要。例如，没有必要使用多行的交错的横向重叠段，例如欧姆金属层只为了满足一个或者两个保护环的处理条件而进行分割，所述分割由桥(例如金属1互连)进行连接。然而，如果需要附加的中断，这种交错行配置可以被用于内部保护环和/或外部保护环。 
在具有III-V族衬底，例如，砷化镓、磷化铟等等的实施例中，上述的欧姆金属层可以包括以金为基础的材料组合，例如，镍/金/锗。每一个欧姆金属层可以是复合结构或多个金属层的堆叠。与半导体衬底形成了合金的任何金属、金属合金或其它金属组合可以被用于形成欧姆金属层。在某些情况下，形成了一种硅化物。一层或多层金属层可以通过电镀、干蚀刻或任何其它现在或以后开发的沉积工艺被沉积。 
一种或多种介电材料可以被用于钝化。例如，上述的介电层可以包括氧化硅，例如，SiO2、氮化硅，例如，Si3N4、氧氮化硅(SiOxNy)、氧化铝，例如Al2O3等等。任何数量的钝化层可以被沉积在如上所述的段、桥和其它导电结构上。 
在一些实施例中，IC芯片的介电层或钝化层可以包括在金属层侧壁处/或沿着金属层侧壁的原子层沉积(ALD)膜或者其它共形膜。例如，介电层64(图3)可以被补充有更符合欧姆金属层和/或互连层的侧壁的介电膜。例如，本发明所描述的欧姆围栏结构中的一个或多个层可以被ALD膜覆盖。例如，介电膜的改进的一致性可以最小化或阻止水气穿过欧姆围栏，例如通过沿着具有裂纹或其它不一致的金属介电接口行进。虽然考虑到偏压的静电影响，沿着或穿过导电结构的金属介电接口行进是不大可能的，共形介电膜可以提供备份、冗余或附加保护。 
一个或多个附加共形介电膜可以沿着上述桥的侧壁或通过IC芯片20的第一金属层形成的其它金属结构(例如，互连)被沉积。膜可以被沉积以通过提供沿着在IC芯片20的钝化层和桥的金属堆叠之间的界面的水分路径来防止裂纹或者其它不一致性。芯片20裂纹和不一致可能以其它方式存在，因为侧壁没有被涂有或覆盖粘结层，例如Ti 粘结层。钝化层可以被配置为IC芯片20的多个金属层的钝化的层间介电层(ILD)。 
共形介电膜可以通过原子层沉积(ALD)技术被形成。可以被使用的共形ALD膜的示例包括氧化铝(Al2O3)、氮化铝(AlN)和氧化铪(HfO2)。共形ALD膜可以包括任何一种或者多种这样的材料。共形介电膜可以被图案化，使得只有在侧壁或沿着侧壁的区域被覆盖。 
上述的桥可以结合制作IC芯片的工艺的第一金属层(例如，M1)的沉积来形成。每一个桥可以包括金属堆叠或第一金属层的其它复合结构。例如，除了金(Au)或其它主要导电层，每一个桥可以包括一个或多个粘结层、或多个过渡层和/或其它层。粘结层的示例材料包括Ti、TiN、TiW、Cr等等。过渡层的示例材料包括Ni、Mo、Pd、Pt等等以及其合金或包括其任何组合的多层复合金属膜。金属堆叠或桥的其它配置的结构、材料和其它特征可以变化。其它金属层，例如，高层次金属，可以被使用。 
上述的IC芯片20以简化的形式被显示，因此，图1和图2没有显示由半导体衬底22支撑的所有的金属，钝化和/或其它层。图1和图2也没有显示半导体衬底22的被配置为形成IC芯片20的一个或者多个晶体管或者其它器件的任何区域芯片20。IC芯片20可以具有许多用于连接、隔离、封装和其它目的的其它结构或组件，为了便于说明，它们没有在图1中被显示。例如，IC芯片20可能包括围墙、引线框或耦合于半导体衬底22和/或IC芯片20的其它组件的其它封装元件。 
图5显示了一种用于制作上述的IC芯片或电子装置的示例制作方法500。IC芯片是用半导体衬底做成的，其中该半导体衬底可以如上述被配置。所述方法包括一序列行为或步骤，为了便于说明，只描述了显著部分。行为的顺序在其它实施例中可以变化。例如，导电结构的形成可以以不同的顺序被来执行。此外，更少的或其它步骤可以被实现。例如，一个或多个装置注入可以在形成一个或多个导电结构之后被实现。在另一个示例中，一些实施例的欧姆金属层没有被共形 介电层覆盖。 
所述方法可以开始于步骤502或者包括步骤502，在步骤502中许多器件结构形成于半导体衬底的一个或多个电路区域中。半导体衬底可以与半导体晶片的一部分对应，其在任何时间可以被切割以形成单个管芯。器件结构可以由半导体衬底的掺杂区域通过，例如注入过程，来形成。该区域可以与源极区域、漏极区域、器件体区域以及其它半导体器件区域相对应，并且不限于任何特定器件类型，例如FET器件。器件结构的形成不必涉及掺杂半导体衬底。例如，器件结构可以包括隔离沟槽和其它结构。步骤502还可以包括在半导体衬底的表面上形成或以其它方式形成的一些器件结构。例如，栅极结构，硅化物块以及由半导体衬底支撑的其它结构也可以被形成。在某些情况下，IC芯片可以包括在制作过程的后期阶段形成一个或多个器件结构。不是所有的器件结构需要在过程中的该点被形成。 
半导体衬底可以是块状半导体晶片。各种半导体材料可以被使用，包括基本的半导体，例如Si和化合物半导体，例如GaAs。其它类型的半导体衬底可以被使用，包括，例如，绝缘体上硅(SOI)衬底。半导体衬底可以包括原始的p-类型半导体衬底，其中绝缘体、外延或其它层在其上生长或以其它方式形成。在一个示例中，n+埋层在外延层的生长之前被形成以实现通过注入型过程可能是不可能或不可行的深度。 
在步骤504中，外部和内部保护环的欧姆金属层形成于半导体衬底上。欧姆金属层可以在步骤506中通过一个或多个金属或金属层的沉积被形成。一种或多种合金可以形成于半导体衬底上。例如，一种硅化物可以形成于表面上。金属层可以通过任何沉积工艺被沉积，包括电镀或其它工艺。外部和内部保护环沿着半导体衬底的周边被放置。在步骤508中，外部和内部保护环通过图案化欧姆金属层被限定。这种图案使得欧姆金属层有多个间隙。如上所述，外部保护环的间隙从内部保护环的间隙横向偏移，以便外部和内部保护环的欧姆金属层横向重叠。图案可以包括实现剥离过程，但其它过程可以被用于图案化 欧姆金属层。 
在一些实施例中，欧姆金属层的图案化可以形成另外的导电结构。例如，欧姆金属层可以形成内部保护环的回路部分。如上所述，回路部分离开并返回到半导体衬底的周边。作为另一个示例，将外部和内部保护环彼此耦合的端部连接器或互连被形成。在某些情况下，端部连接器具有蜿蜒形状，外部保护环的段被插入其中，使得端部连接器和段横向重叠。 
在步骤510中，一个或多个钝化层和/或膜被沉积。例如，在欧姆金属层中定义的结构的侧壁随后可以被覆盖或涂有共形介电膜。共形介电膜可以通过如上所述的ALD工艺被沉积。ALD或其它共形介电膜可以具有例如，在大约100埃至大约1000埃范围内的厚度。共形介电膜在欧姆金属层的边缘或沿其边缘被沉积以覆盖侧壁。 
介电钝化层可以被沉积以支持一个或多个金属互连层的形成。各种介电材料可以被用于钝化层，包括，例如，氮化硅(Si3N4)。介电钝化层可以通过各种不同的工艺，包括各种化学气相沉积(CVD)工艺，被沉积。在该示例中，在步骤510，共形介电膜和介电钝化层被一起图案化。共形介电膜可以在其它实施例中被单独图案化。 
在钝化层的图案化之后，各种不同的电路元件、器件结构或其它导电结构可以在步骤512中形成。结构的形成可以开始于在步骤514中的互连金属层或多个层的堆叠的沉积。互连金属层可以在步骤516中，例如，通过剥离过程，被图案化以限定元件和结构。这样的元件或结构可以包括，例如，外部和内部保护环的保护环段、桥、互连以及接触盘。如上所述，每一个桥横跨外部保护环或内部保护环的欧姆金属层中的相应的间隙。 
在某些情况下，正如上面所描述的，结构可以被堆叠在、连接到或以其它方式耦合于欧姆金属层。例如，互连金属层被配置以形成多个沿着外部保护环的欧姆金属层分布并且堆叠在其上的金属段。互连金属层可以被图案化，使得内部保护环除了导电桥以外不包括金属互连层。外部保护环因此可以具有低于内部保护环的电阻率。外部保护 环的金属段从内部保护环的间隙横向偏移。在其它情况下，互连金属层被配置以形成互连，例如从外部保护环的段延伸以到达其中一个接触盘的互连。在一些实施例中，其它互连可以形成于欧姆金属层的一部分上，包括，例如将外部和内部保护环彼此电耦合以限定接触盘之间的导电路径的互连或端部连接器。 
钝化沉积和图案化随后可以在步骤518中重复。或者，单独的共形介电膜可以在金属堆叠层的形成期间被沉积。步骤518可以包括沉积另一个钝化层以允许其它的金属层被沉积并被限定。共形介电膜和钝化层的图案化可以被重复任何迭代次数以适应，例如，在步骤520中被沉积并被图案化的期望数量的金属互连层。 
在制作期间，附加行为可以在不同点被实现。任何数量的金属层可以被沉积以建立互连以及生成IC芯片的电路元件。程序可以以各种顺序被实现。附加或替代程序可以被实现。 
图6描绘了测试具有如上所述的双保护环结构的IC芯片或者电子装置的方法600。IC芯片所述结构包括沿着电子装置的半导体衬底的周边放置的外部和内部保护环。每一个保护环包括正如上面所描述的具有多个从其他保护环的间隙横向偏移的间隙的欧姆金属层。所述方法包括一些列的行为或步骤，为了便于说明，只描述显著部分。行为的顺序在其它实施例中可以变化。例如，一些行为可以被同时实现。 
所述方法开始于步骤602，其中IC芯片被连接到测试系统或器件。连接可以通过一个或多个被配置以接触粘结盘或电耦合于保护环结构的其它接触盘的探针被建立。此外或或者，插脚或其它结构可以被用于访问保护环结构。在步骤604中，一旦连接到IC芯片，在接触盘之间便施加了电压，该电压通过包括保护环的导电路径引导电流。在步骤606中测试通过导电路径的所生成的电流。 
在步骤608中，所测得的电流电平与一个或多个预定阈值电流电平进行比较。比较可以针对确认IC芯片或其衬底的完整性。一个或多个阈值电流电平可以表示导电路径的适当配置。例如，一对阈值电流水平可以限定一个范围，其中在该范围内，当IC芯片处于正常的 操作条件的时候，在给定电压的情况下，电流落入此范围中。如果所测得的电流在该范围内，那么IC芯片可以被显示为无衬底缺陷，例如，管芯裂纹或断裂。 
阈值电流电平也可以被用于认证或识别IC芯片。双保护环结构可以被配置以基于，例如，外部保护环的上述部分的配置、内部保护环的任何内部回路的长度，间隙和桥的数量以及其它特征呈现独特的电阻签名。这种特征可以被用于建立保护环的独特的电阻电平，其反过来可以被用于识别或以其它方式认证IC芯片。伪造芯片可以通过这样的测试被识别。 
IC芯片的完整性可以通过表示了衬底缺陷，例如，管芯裂纹或断裂的一个或多个阈值电流电平被确认或测试。缺陷不一定导致开路。在某些情况下，缺陷导致保护环导电路径的异常大的电阻(例如，低电流电平)。如果当前电平没有超过该阈值电平，IC芯片可以被认为是有缺陷的。 
在测试方法期间，附加行为可以在不同点被实现。所述方法可以包括针对诊断或识别缺陷的其它行为。所述方法可以包括重复或修改电压施加。例如，AC电压可以被施加以特征化裂纹、断裂或其它缺陷的性质。附加或替代工艺因此可以被实现。 
在第一方面，电子装置包括半导体衬底；沿着所述半导体衬底的周边放置的外部和内部保护环；以及分别电耦合于所述外部和内部保护环的第一和第二接触盘。所述外部和内部保护环彼此电耦合以限定所述第一和第二接触盘之间的导电路径。每一个所述外部和内部保护环包括具有多个间隙的欧姆金属层并且还包括跨所述间隙的导电桥。所述外部保护环的所述间隙从所述内部保护环的所述间隙横向偏移使得所述外部和内部保护环的所述欧姆金属层横向重叠。 
在第二方面，一种制作电子装置的方法包括在半导体衬底上形成外部和内部保护环的欧姆金属层，所述外部和内部保护环沿着所述半导体衬底的周边被放置和被图案化，使得所述欧姆金属层有多个间隙；以及沉积互连金属层以形成所述外部和内部保护环的导电桥，每一个 导电桥跨所述多个间隙的相应间隙。所述外部和内部保护环彼此电耦合以限定所述电子装置的接触盘之间的导电路径。所述外部和内部保护环从所述内部保护环的所述间隙横向偏移，使得所述外部和内部保护环的所述欧姆金属层横向重叠。 
在第三方面，一种测试电子装置的方法包括将所述电子装置连接到测试系统以通过包括了沿着所述电子装置的半导体衬底的周边放置的外部和内部保护环的导电路径引导电流。每一个保护环包括具有多个从其它保护环的间隙横向偏移的间隙的欧姆金属层。所述方法还包括测量通过所述导电路径的电流并且将所述测得的电流与表示了所述导电路径的配置的预定电流电平进行比较以用于电子装置的认证。 
本发明由下面的权利要求和其等同物限定，并且这部分中的任何内容都不应该被认为是对那些权利要求的限制。本发明的其它方面和优点连同优选实施例在上面被描述并且可以随后被以独立或者组合的形式要求保护。 
虽然本发明的描述参照各种实施例，应了解，在不脱离本发明范围的情况下，可以进行各种修改以及变化。因此，前面的详细说明书被认为是说明性而不是限制性的，并且应了解，随附的权利要求书，包括等同物，旨在限定本发明的精神和范围。 

Claims (20)

1.一种电子装置，其包括：
半导体衬底；
沿着所述半导体衬底的周边放置的外部保护环和内部保护环；
分别电耦合于所述外部保护环和所述内部保护环的第一接触盘和第二接触盘；
其中所述外部保护环和所述内部保护环彼此电耦合以限定所述第一接触盘和所述第二接触盘之间的导电路径；
其中所述外部保护环和所述内部保护环中的每一个包括具有多个间隙的欧姆金属层并且还包括跨所述间隙的导电桥；
其中所述外部保护环的所述间隙从所述内部保护环的所述间隙横向偏移使得所述外部保护环和所述内部保护环的所述欧姆金属层横向重叠。
2.根据权利要求1所述的电子装置，其中所述外部保护环包括多个沿着所述欧姆金属层分布并且堆叠在所述欧姆金属层上的金属段，使得所述外部保护环具有低于所述内部保护环的电阻率。
3.根据权利要求2所述的电子装置，其中所述外部保护环的所述金属段从所述内部保护环的所述间隙横向偏移。
4.根据权利要求1所述的电子装置，其中所述导电桥包括具有低于所述欧姆金属层的电阻率的金属层，并且其中所述内部保护环不包括除了所述导电桥之外的包含所述金属层的任何其它导电结构。
5.根据权利要求1所述的电子装置，其中所述外部保护环和所述内部保护环被配置使得，对于沿着所述欧姆金属层的在所述内部保护环的所述导电桥之间的部分，所述内部保护环比所述外部保护环更脆弱。
6.根据权利要求1所述的电子装置，其中所述内部保护环包括离开并返回到所述半导体衬底的所述周边的回路部分。
7.根据权利要求1所述的电子装置，还包括将所述外部保护环和所述内部保护环彼此耦合的端部连接器，所述端部连接器具有所述外部保护环的段被插入其中使得所述端部连接器和所述段横向重叠的蜿蜒形状。
8.根据权利要求7所述的电子装置，其中所述段包括从所述周边离开以到达所述第一接触盘的互连。
9.根据权利要求1所述的电子装置，其中所述外部保护环和所述内部保护环被配置为沿着所述半导体衬底的所述周边放置的双壁回路。
10.一种制作电子装置的方法，所述方法包括：
在半导体衬底上形成外部保护环和内部保护环的欧姆金属层，所述外部保护环和所述内部保护环沿着所述半导体衬底的周边放置和被图案化，使得所述欧姆金属层具有多个间隙；
沉积互连金属层以形成所述外部保护环和所述内部保护环的导电桥，每一个导电桥跨所述多个间隙中的相应间隙；
其中所述外部保护环和所述内部保护环彼此电耦合以限定所述电子装置的接触盘之间的导电路径；
其中所述外部保护环的间隙从所述内部保护环的间隙横向偏移，使得所述外部保护环和所述内部保护环的所述欧姆金属层横向重叠。
11.根据权利要求10所述的方法，其中沉积所述互连金属层被配置为形成多个沿着所述外部保护环的所述欧姆金属层分布并且堆叠在所述外部保护环的所述欧姆金属层上的金属段，使得所述外部保护环具有低于所述内部保护环的电阻率。
12.根据权利要求11所述的方法，其中所述外部保护环的所述金属段从所述内部保护环的所述间隙横向偏移。
13.根据权利要求10所述的方法，还包括图案化所述互连金属层使得所述内部保护环不包括除了所述导电桥之外的金属互连层。
14.根据权利要求10所述的方法，其中所述外部保护环和所述内部保护环被配置使得，对于沿着所述欧姆金属层的在所述内部保护环的所述导电桥之间的部分，所述内部保护环比所述外部保护环更脆弱。
15.根据权利要求10所述的方法，其中形成所述欧姆金属层被配置为形成所述内部保护环的离开并返回到所述半导体衬底的所述周边的回路部分。
16.根据权利要求10所述的方法，其中形成所述欧姆金属层被配置为形成将所述外部保护环和所述内部保护环彼此耦合的端部连接器，所述端部连接器具有所述外部保护环的段被插入其中使得所述端部连接器和所述段横向重叠的蜿蜒形状。
17.根据权利要求16所述的方法，其中沉积所述互连金属层被配置为形成从所述外部保护环的所述段延伸以到达其中一个所述接触盘的互连。
18.根据权利要求10所述的方法，其中形成所述欧姆金属层包括：通过剥离过程图案化所述欧姆金属层。
19.一种测试电子装置的方法，所述方法包括：
将所述电子装置连接到测试系统以通过包括沿着所述电子装置的半导体衬底的周边放置的外部保护环和内部保护环的导电路径引导电流，每一个保护环包括具有多个间隙的欧姆金属层，所述多个间隙从其它保护环的间隙横向偏移；
测量通过所述导电路径的电流；以及
将所测得的电流与表示所述导电路径的配置的预定电流电平进行比较用于所述电子装置的认证。
20.根据权利要求19所述的方法，还包括将所测得的电流与预定阈值电流电平进行比较以确认所述电子装置的完整性。
CN201410245807.1A 2013-06-20 2014-06-05 使用管芯双保护环结构的管芯断裂检测和防潮保护 Active CN104241252B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/922,759 2013-06-20
US13/922,759 US9070683B2 (en) 2013-06-20 2013-06-20 Die fracture detection and humidity protection with double guard ring arrangement

Publications (2)

Publication Number Publication Date
CN104241252A true CN104241252A (zh) 2014-12-24
CN104241252B CN104241252B (zh) 2018-08-07

Family

ID=52110383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410245807.1A Active CN104241252B (zh) 2013-06-20 2014-06-05 使用管芯双保护环结构的管芯断裂检测和防潮保护

Country Status (2)

Country Link
US (1) US9070683B2 (zh)
CN (1) CN104241252B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068654A (zh) * 2016-02-10 2017-08-18 英飞凌科技股份有限公司 具有断裂探测的半导体芯片
CN108109930A (zh) * 2016-11-24 2018-06-01 迈来芯科技有限公司 管芯边缘完整性的监测系统
CN108802182A (zh) * 2018-06-14 2018-11-13 国网宁夏电力有限公司电力科学研究院 基于掠射激励内表面波的发电机护环检测方法
CN109326563A (zh) * 2017-08-01 2019-02-12 意法半导体(鲁塞)公司 检测集成电路的衬底从背侧减薄的方法和相关集成电路
CN110911386A (zh) * 2018-09-18 2020-03-24 三星电子株式会社 半导体裸片的缺陷检测结构、半导体装置和缺陷检测方法
WO2021190385A1 (zh) * 2020-03-25 2021-09-30 长鑫存储技术有限公司 半导体结构
CN113497004A (zh) * 2020-04-02 2021-10-12 格芯(美国)集成电路科技有限公司 用于集成电路的裂纹检测和监视系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10315915B2 (en) 2015-07-02 2019-06-11 Kionix, Inc. Electronic systems with through-substrate interconnects and MEMS device
JP6789660B2 (ja) * 2016-04-08 2020-11-25 キヤノン株式会社 検証装置及び検証システム
KR102561277B1 (ko) * 2016-08-01 2023-07-28 삼성디스플레이 주식회사 표시 장치
EP3448685B1 (en) 2016-09-19 2021-09-15 Hewlett-Packard Development Company, L.P. Termination ring with gapped metallic layer
US10840652B2 (en) * 2017-05-02 2020-11-17 Acist Medical Systems, Inc. Connected component authentication
US11309412B1 (en) * 2017-05-17 2022-04-19 Northrop Grumman Systems Corporation Shifting the pinch-off voltage of an InP high electron mobility transistor with a metal ring
US10241151B2 (en) 2017-07-26 2019-03-26 Nxp Usa, Inc. Die crack detector and method therefor
US10998274B2 (en) * 2017-11-30 2021-05-04 Mediatek Inc. Seal ring structure, semiconductor die, and method for detecting cracks on semiconductor die
FR3074605B1 (fr) * 2017-12-05 2020-01-17 Stmicroelectronics (Rousset) Sas Procede de detection d'un amincissement eventuel d'un substrat d'un circuit integre par sa face arriere, et dispositif associe
US20190250208A1 (en) * 2018-02-09 2019-08-15 Qualcomm Incorporated Apparatus and method for detecting damage to an integrated circuit
EP3757585A1 (en) * 2019-06-28 2020-12-30 NXP USA, Inc. An apparatus comprising a defect sensor structure
KR20210029396A (ko) * 2019-09-06 2021-03-16 삼성전자주식회사 크랙 검출 구조물을 포함하는 반도체 장치 및 비휘발성 메모리 장치
TWI845672B (zh) 2020-05-08 2024-06-21 聯華電子股份有限公司 封裝環結構
DE102020130330A1 (de) 2020-11-17 2022-05-19 Elmos Semiconductor Se Verpackungsmaschine für mikroelektronische Bauteile mit einer Prüfung auf verdeckte mechanische Beschädigungen
IT202100030482A1 (it) * 2021-12-01 2023-06-01 St Microelectronics Srl Rilevatore di crepe per piastrine a semiconduttore

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396100A (en) * 1991-04-05 1995-03-07 Hitachi, Ltd. Semiconductor integrated circuit device having a compact arrangement of SRAM cells
CN1329993C (zh) * 2003-12-11 2007-08-01 富士通株式会社 半导体器件及其制造方法
CN101640190A (zh) * 2008-07-29 2010-02-03 台湾积体电路制造股份有限公司 减少集成电路角部剥落的结构
US20130075859A1 (en) * 2011-09-27 2013-03-28 Martin Kerber Semiconductor structure including guard ring

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5284801A (en) 1992-07-22 1994-02-08 Vlsi Technology, Inc. Methods of moisture protection in semiconductor devices utilizing polyimides for inter-metal dielectric
US6649986B1 (en) 2002-06-18 2003-11-18 Oki Electric Industry Co, Ltd. Semiconductor device with structure for die or dice crack detection
US7649200B1 (en) 2005-05-04 2010-01-19 Advanced Micro Devices, Inc. System and method of detecting IC die cracks
JP4998270B2 (ja) 2005-12-27 2012-08-15 富士通セミコンダクター株式会社 半導体装置とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396100A (en) * 1991-04-05 1995-03-07 Hitachi, Ltd. Semiconductor integrated circuit device having a compact arrangement of SRAM cells
CN1329993C (zh) * 2003-12-11 2007-08-01 富士通株式会社 半导体器件及其制造方法
CN101640190A (zh) * 2008-07-29 2010-02-03 台湾积体电路制造股份有限公司 减少集成电路角部剥落的结构
US20130075859A1 (en) * 2011-09-27 2013-03-28 Martin Kerber Semiconductor structure including guard ring

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068654A (zh) * 2016-02-10 2017-08-18 英飞凌科技股份有限公司 具有断裂探测的半导体芯片
CN107068654B (zh) * 2016-02-10 2020-03-10 英飞凌科技股份有限公司 具有断裂探测的半导体芯片
CN108109930A (zh) * 2016-11-24 2018-06-01 迈来芯科技有限公司 管芯边缘完整性的监测系统
CN108109930B (zh) * 2016-11-24 2020-05-12 迈来芯科技有限公司 管芯边缘完整性的监测系统
US10811327B2 (en) 2016-11-24 2020-10-20 Melexis Technologies Nv Die edge integrity monitoring system
US10964611B2 (en) 2016-11-24 2021-03-30 Melexis Technologies Nv Die edge integrity monitoring system
CN109326563A (zh) * 2017-08-01 2019-02-12 意法半导体(鲁塞)公司 检测集成电路的衬底从背侧减薄的方法和相关集成电路
CN108802182A (zh) * 2018-06-14 2018-11-13 国网宁夏电力有限公司电力科学研究院 基于掠射激励内表面波的发电机护环检测方法
CN110911386A (zh) * 2018-09-18 2020-03-24 三星电子株式会社 半导体裸片的缺陷检测结构、半导体装置和缺陷检测方法
CN110911386B (zh) * 2018-09-18 2024-03-19 三星电子株式会社 半导体裸片的缺陷检测结构、半导体装置和缺陷检测方法
WO2021190385A1 (zh) * 2020-03-25 2021-09-30 长鑫存储技术有限公司 半导体结构
CN113497004A (zh) * 2020-04-02 2021-10-12 格芯(美国)集成电路科技有限公司 用于集成电路的裂纹检测和监视系统

Also Published As

Publication number Publication date
US20140375341A1 (en) 2014-12-25
US9070683B2 (en) 2015-06-30
CN104241252B (zh) 2018-08-07

Similar Documents

Publication Publication Date Title
CN104241252A (zh) 使用管芯双保护环结构的管芯断裂检测和防潮保护
CN103943680B (zh) 半导体装置
US7482675B2 (en) Probing pads in kerf area for wafer testing
US7795713B2 (en) Semiconductor device and method for producing the same
US8686532B2 (en) Semiconductor device having an annular guard ring
US8026576B2 (en) Wiring board
US9646897B2 (en) Die crack detector with integrated one-time programmable element
US10613136B2 (en) Apparatus comprising a semiconductor arrangement
US8836133B2 (en) Chip-level humidity protection
US7615469B2 (en) Edge seal for a semiconductor device and method therefor
US20110175225A1 (en) Method of forming an em protected semiconductor die
US20050127509A1 (en) Semiconductor device and method for fabricating the same
US20110175209A1 (en) Method of forming an em protected semiconductor die
KR20100045836A (ko) 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자
CN110164978B (zh) 半导体装置以及其制作方法
CN104517915A (zh) 布局及其制造方法
CN205609515U (zh) 可靠性测试结构
TWI276228B (en) Protective element and semiconductor device using the same
JP6982549B2 (ja) 炭化ケイ素半導体装置の製造方法および炭化ケイ素半導体検査装置
CN106030768A (zh) 半导体器件
JP3792931B2 (ja) 半導体装置およびそのテスト方法
US7560800B1 (en) Die seal with reduced noise coupling
CN113097091B (zh) 一种半导体结构及其制造方法
US10164089B1 (en) Power MOSFET
EP4369416A1 (en) Semiconductor die and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

GR01 Patent grant
GR01 Patent grant