CN108109930B - 管芯边缘完整性的监测系统 - Google Patents

管芯边缘完整性的监测系统 Download PDF

Info

Publication number
CN108109930B
CN108109930B CN201711184128.8A CN201711184128A CN108109930B CN 108109930 B CN108109930 B CN 108109930B CN 201711184128 A CN201711184128 A CN 201711184128A CN 108109930 B CN108109930 B CN 108109930B
Authority
CN
China
Prior art keywords
conductive
die
monitoring system
trace
conductive trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711184128.8A
Other languages
English (en)
Other versions
CN108109930A (zh
Inventor
G·蒙德
H·格林姆
T·弗赖塔格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Melexis Technologies NV
Original Assignee
Melexis Technologies NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Melexis Technologies NV filed Critical Melexis Technologies NV
Publication of CN108109930A publication Critical patent/CN108109930A/zh
Application granted granted Critical
Publication of CN108109930B publication Critical patent/CN108109930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858—Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种用于提供在管芯上的集成电路的边缘裂缝监测系统，包括导电迹线(4)，该导电迹线(4)至少包括用于允许在第一方向上的电流的第一导电路径(41、43、51)以及用于允许在与所述第一方向相反的第二方向上的电流的第二相邻导电路径(42、44、54)。相邻导电路径两者形成围绕管芯上的半导体器件(6)的至少一个回路。所述迹线的布置被适配用于提供EM干扰的补偿。所述迹线(4)包括可连接到检测电路(7)的两个端子(8、9)，所述检测电路(7)用于通过当检测到由于损坏而导致的对导电迹线(4)的中断时，生成故障信号来检测损坏。所述导电迹线(4)包括适配用于减小自谐振的具有至少1kΩ的电阻的高电阻部分。

Description

管芯边缘完整性的监测系统
技术领域
本发明涉及半导体集成电子器件的领域。更具体地，它涉及用于在安全方面监测和检测半导体管芯(die)边缘的损坏的方法和设备。
背景技术
在制造集成电路期间，半导体晶片被处理以便提供多个电子芯片。晶片可以提供的芯片数量取决于每个芯片的面积和晶片的总面积，这是由工业趋势和技术规定的。获得每个晶片的高芯片产量在商业上是重要的。然而，切块(dice)需要被切割并分离。已知在将半导体器件与晶片分离期间，管芯边缘可能会在制造期间裂开或以其它方式被损坏。取决于条件和特定应用，这也可能在处置(handle)期间(例如，在于较大电路中组装期间)或者甚至在使用期间发生。同样已知的是，在将器件与晶片分离期间，沿着管芯边缘的任何小的缺陷可能引起损坏，例如裂缝或其他机械故障。即使这些损坏是小的且没有到达芯片的金属层，但在其他制造阶段期间、或在集成电路的资格化和处置中、或在其寿命期间、特别是在如例如汽车应用的热、机械或化学上严酷的环境中，裂缝可能进一步扩大。该裂缝可能在结构中引入缺陷且损坏金属化层，以及成为进一步损坏的路径，如果腐蚀性或刺激性的气体和化学物质进入该裂缝的话。半导体器件的功能可能被干扰。因此，裂缝和损坏可能会导致半导体器件的完全失效、干扰其功能，或者至少引起相关的参数偏差。
因此，需要在这些裂缝或损坏可能到达芯片的有源功能区之前，在早期阶段控制这种裂缝或损坏。作为示例，ISO26262要求更高级别系统使用故障信号，使得如果在IC使用寿命期间出现故障，更高级别系统可以采取适当的措施。
许多设备包含被动措施以改善切割和减少在半导体材料中任何损坏的影响。例如，被动手段包括在划线周围引入额外的无电子区域。这使得损坏不太可能达到管芯中的电子部件。然而，它需要半导体晶片中的每个管芯的更多面积，因此降低了产量，这是不希望的。可替换地或可附加地，有源电子部件可以用于在切割期间监测边缘的完整性。划线周围的区域可以以这样的方式被减少。然而，该监测限于切割，或者在最好的情况下限于处置。之后发生的任何损坏(例如，在恶劣环境中使用期间)将不会被注意到。受损的集成电路可能会在整个系统中造成失灵。
US2013009663A1示出了一种半导体器件，包括围绕电路的导线，并且连接到两个端子和测试电路。这个系统不适用于需要避免任何电磁干扰的许多灵敏的应用。此外，由于峰值电流和/或天线效应，该系统自身可能易受失灵的影响。添加进一步的电子电路元件(诸如感应线圈或电容器之类)以改善屏蔽是可能的，但这也增加了芯片的面积且降低了制造产量，这两者都是商业缺点。
US2014375341A1示出了包括具有用于屏蔽系统防潮的间隙和桥的导电路径的裂缝测试系统。通过引入电信号并测量其变换来检测裂缝。内圈的间隙被外圈的间隙抵消，以便同时提供防潮保护和良好的裂缝检测。如US2013009663A1中的情况那样，电磁屏蔽是必要的。
US2016197056A1公开了一种以多个部分分割的双导电路径，用于针对裂缝保护管芯，其也可用于监测裂缝。然而，这种系统的应用是受限的，因为该路径可能捕捉杂散信号和干扰并给出错误的读数。
US2015115993A1公开了用于电路堆叠的至少一个双导电回路(loop)，其适于通过检测导电路径中的电变化来检测堆叠的管芯的分层(delamination)。和之前的系统一样，这个系统容易受到干扰的影响，且也不适用于单个管芯。
发明内容
本发明的实施例的目的是提供一种用于检测半导体芯片中的边缘损坏的良好且可靠的完整性监测系统，其适用于在半导体芯片的寿命期间的功能安全性应用。
在第一方面，本发明提供用于提供在管芯上的集成电路的边缘裂缝监测系统。该监测系统包括导电迹线，该导电迹线至少包括用于允许在第一方向上的电流的第一导电迹线，以及用于允许在与第一方向相反的第二方向上的电流的第二相邻导电迹线，相邻导电路径两者形成围绕管芯上的半导体器件的至少一个回路。该迹线的布置被适配用于提供EM干扰的补偿。该迹线包括可连接到检测电路的两个端子，该检测电路用于通过当检测到由于损坏而导致的对导电迹线的中断(disruption)时，生成故障信号来检测损坏。导电迹线包括适配用于减小自谐振(self-resonance)的具有至少1kΩ(例如，至少2kΩ，例如，几k例)电阻的高电阻部分。进一步减少干扰和振铃可以容易地抑制或减少自谐振，或者甚至避免自谐振。虽然可以使用诸如金属(例如用于布线(routing)层的金属，诸如例如铝、铜、金、NiPd)之类的导电材料来限定导电路径，但也可以使用半导体用于形成导电路径，而不需要金属沉积或溅射。
本发明的实施例的优点是，如果导电迹线被破坏，则可以获得可靠的裂缝检测，具有很少或没有受到外部电磁场的影响的敏感性。进一步的优点是该系统具有减少的或空的不想要的电磁发射。
在根据本发明的实施例的监测系统中，该导电迹线可以是双线(bifilar)迹线。本发明的实施例的优点是获得了抵抗由于不良电磁兼容性引起的静电放电或干扰的稳健的设备，减少了由于信号或脉冲注入引起的不想要的故障信号的触发。
在根据本发明的实施例的监测系统中，导电迹线可以包括导电路径的多层堆叠。可以获得对多层结构的任何层或全部层中的裂缝的监测，裂缝是从管芯的顶部或底部扩展的裂缝。进一步的优点是可以获得经由分层的破裂的至少部分监测。
在根据本发明的实施例的监测系统中，导电迹线可包括与管芯表面平行的至少一个共面回路。这样，可以在早期阶段检测到诸如裂缝之类的损坏的水平传播。
在根据本发明的实施例的监测系统中，导电迹线可包括与管芯表面平行的至少共面回路和导电路径的至少多层堆叠。
根据本发明实施例的监测系统可以进一步包括用于向导电材料的多个回路提供偏置电流的电流源。本发明实施例的优点是可以使用诸如施密特(Schmitt)触发器之类的电压比较器。
根据本发明实施例的监测系统可以进一步包括偶数个导电路径，每个导电路径围绕管芯边缘，每个导电路径通过连接部分连接到相邻的导电路径，互连的导电路径因此形成单个导电迹线。这样，获得针对来自噪声源的注入电流的低灵敏度，从而进一步减少或避免不想要的故障信号的触发。
根据本发明的实施例的监测系统可以进一步包括检测电路。在这种监测系统中，检测电路可以包括连接到去抖动(debouncing)单元的比较器。这样，可以减少或避免不想要的信号触发，并且去抖动单元可以抑制信号尖峰。去抖动单元可以有可编程的去抖动参数。如果DC(直流电)流过导电迹线，则可以编程去抖动时间。如果AC(交流电)脉冲流过导电迹线，则可以编程去抖动单元的滤波参数。
在根据本发明的实施例的监测系统中，检测电路可以被适配用于在集成电路的至少寿命期间检测损坏并且在损坏检测到时生成信号。本发明的实施例的优点是获得可靠的集成电路。在第二方面，本发明提供一种集成电路，其包括至少一个根据第一方面的实施例中的任一个的管芯边缘监测系统。本发明的实施例的优点是如果导电迹线被破坏，则在制造或使用期间诸如例如裂缝之类的损坏可以可靠地被检测到。
根据本发明的实施例的集成电路可以包括连接到导电迹线的集成检测电路。获得了集成电路，该集成电路可以自诊断边缘裂纹形成和发展，并且该集成电路可以在系统的失灵(malfunction)发生前切换到安全状态。
在第三方面，本发明提供了监测包括半导体器件的半导体管芯的边缘完整性的方法。该方法包括以下步骤：
-通过围绕管芯边缘的第一导电路径，在包括适配用于减小自谐振的具有至少1kΩ电阻的高电阻部分的导电迹线中引入测试信号，
-通过围绕管芯边缘的且经由极端(extremity)电连接到第一导电路径的第二导电路径来监测返回测试信号，并将返回的信号与参考信号进行比较，以及
-生成故障信号，如果比较的输出超过预定的阈值，例如，根据电流源的极性大于或小于阈值。
本发明的实施例的优点是获得裂缝检测的可靠方法，该方法高度稳定且具有由于外部干扰源而触发不想要的故障信号的低可能性。
根据本发明的实施例的方法可以进一步包括在去抖动单元中引入比较的输出。通过去抖动单元，可以进一步减少或避免不想要的信号触发，并且去抖单元可以抑制信号峰。去抖动单元可具有可编程的去抖动参数。如果DC(直流电)流经导电迹线，则可以编程去抖动时间。如果AC(交流电)脉冲流过导电迹线，则可以编程滤波器参数。
在根据本发明的实施例的方法中，引入测试信号可以包括引入测试电流；监测返回测试信号可以包括监测导电迹线中的电压降；并且将返回信号与参考信号进行比较可以包括将电压降与参考电压Vth进行比较。参考信号可以是可编程的参考信号。本方法的实施例可以用施密特触发器和电流源容易地实施。
在根据本发明的实施例的替换的方法中，引入测试信号可以包括施加测试电压；监测返回测试信号可以包括测量导电迹线中的回复电流；并且将返回测试信号与参考信号进行比较可以包括将回复电流与参考电流进行比较。强制电压和测量电流是可能的，因为导电回路具有相关的高欧姆部分(>1kOhm，如前所提及)且实际上不仅仅是“太低欧姆”短路。强制电压作为测试信号并以模拟方式测量电流作为监测参数将给出关于导电迹线的电阻的信息。在使用这种方法下，可以诊断在管芯边缘处的可能损坏的老化效应，其可能随着寿命进一步发展。
本发明的特别和优选方面在所附独立和从属权利要求中阐述。从属权利要求中的技术特征可以与独立权利要求的技术特征以及其他从属权利要求的技术特征适当地结合，而不仅仅是其在权利要求中明确阐明的那样。
本发明的这些以及其他方面从下文所描述的(诸)实施例中将变得显而易见并且将参考这些实施例来进行阐明。
附图说明
图1是根据本发明的实施例的示意性电路配置。
图2示出根据本发明的实施例的导电迹线的导电路径的示例性布局。
图3示出根据本发明的实施例的堆叠的导电迹线的细节。
图4示出图3的导电迹线的截面。
图5示出包括用于芯片的监测系统的根据本发明的实施例的示意性电路配置，监测系统的检测电路被集成在相同的芯片中。
图6示出本发明的方法的实施例的流程图。
这些附图只是示意性而非限制性的。在附图中，出于说明性目的，可将一些要素的尺寸放大且未按比例绘制。
权利要求中的任何附图标记不应被解释为限制范围。
在不同的附图中，相同的附图标记指示相同或相似的要素。
具体实施方式
将针对具体实施例且参考特定附图来描述本发明，但是本发明不限于此而仅由权利要求书来限定。所描述的附图只是示意性的而非限制性的。在附图中，出于说明性目的，可将一些要素的尺寸放大且未按比例绘制。尺寸和相对尺寸不对应于本发明实践的实际缩减。
说明书和权利要求书中的术语第一、第二等被用于区分相似元件，而不一定用于描述时间上、空间上、等级上或其它方式上的顺序。应该理解，如此使用的这些术语在合适情况下可以互换，并且本文描述的本发明的实施例能够以除了本文描述或说明的之外的其他序列来操作。
此外，说明书和权利要求中的术语顶、下方等等用于描述性的目的，并且不一定用于描述相对位置。应该理解，如此使用的这些术语在合适情况下可以互换，并且本文描述的本发明的实施例能够以除了本文描述或说明的之外的其他取向来操作。
要注意，权利要求中使用的术语“包括”不应被解读为限定于其后列出的装置/手段；它并不排除其他要素或步骤。由此，其解读为指定所陈述的特征、整数、步骤或组件的存在，但不排除一个或多个其他特征、整数、步骤或组件，或其群组的存在或添加。因此，措词“一种包括装置A和B的设备”的范围不应当被限定于仅由组件A和B构成的设备。这意味着该设备的唯一与本发明有关的组件是A和B。
贯穿本说明书提及“一个实施例”或“一实施例”意指结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。由此，短语“在一个实施例中”或在“一实施例中”贯穿本说明书在各个地方的出现并不一定全部引述同一实施例，而是可以引述同一实施例。此外，在一个或多个实施例中，如本领域普通技术人员会从本公开中显而易见的，特定特征、结构或特性可以用任何合适的方式进行组合。
类似地，应当领会，在本发明的示例性实施例的描述中，出于精简本公开和辅助对各个发明性方面中的一者或多者的理解的目的，本发明的各个特征有时被一起编组在单个实施例、附图或其描述中。然而，这种公开方法不应被解读为反映所要求保护的本发明需要比每项权利要求中所明确记载的更多特征的意图。相反，如所附权利要求所反映，各发明性方面存在于比单个前述公开的实施例的全部特征更少的特征。由此，详细描述之后所附的权利要求由此被明确纳入该详细描述中，其中每一项权利要求本身代表本发明的单独实施例。
此外，尽管本文描述的一些实施例包括其他实施例中所包括的一些而不是其他特征，但是不同实施例的特征的组合旨在落在本发明的范围内，并且形成如本领域技术人员所理解的不同实施例。例如，在所附的权利要求书中，所要求保护的实施例中的任何实施例均可以任何组合来使用。
在本文所提供的描述中，阐述了众多具体细节。然而应理解，在没有这些具体细节的情况下也可实践本发明的实施例。在其他实例中，公知的方法、结构和技术未被详细示出以免混淆对本描述的理解。
在本发明的实施例中提及“半导体器件”之处，指的是包括诸如硅和/或锗之类的半导体材料、诸如III-V族化合物之类的具有半导体性质的化合物以及掺杂元素等等的器件。
在本发明的实施例中提及“芯片”或“IC(集成电路)”之处，指的是包括电子设备的半导体管芯。芯片通常从从半导体晶片切割的管芯获得，并且它包括向芯片给予功能的有源区域(例如，逻辑门、晶体管、放大器、金属化层、电极、触头等)。如果在单个管芯中获得不同的功能，则可以说管芯包括单片集成电路。
本发明涉及功能安全性应用，尤其具有如下电子系统，该电子系统要求在系统中可能发生的或者在系统的寿命期间的任何可能的故障被诊断并被报告到更高级别系统，该更高级别系统采取措施使应用进入安全状态。本发明的实施例允许监测半导体管芯边缘并且在损坏到达有源区域之前检测任何损坏(例如，诸如例如裂缝之类的机械损坏)。因此，本发明提供了一种用于在集成电路的寿命期间监测边缘状态的系统。本发明另外提供具有故障安全措施的可靠集成电路，确保如果在周围回路中的导电材料(例如，金属互连或多晶硅互连)中不存在裂缝时，监测系统不易被错误地触发，但当回路的导电材料中存在裂缝时，该监测系统应可靠地被触发。本发明另外提供了一种用于监测IC边缘并检测其中的任何裂缝，并且如果检测到损坏则将IC强制到安全状态的方法。
该监测是通过在半导体管芯上围绕有源电路的导电回路来实现的：在相关的机械管芯边缘损坏的情况下，生成信号并应借助于例如控制系统将有源电路强制到“安全状态”。因此，监测系统的实施例不仅在制造半导体器件期间的测试步骤期间被使用，它们也可以在器件的整个寿命期间被使用，这对功能安全性应用是有利的。
在本发明的上下文中，可检测到的损坏是指故障的不同的根本原因，包括裂缝，但也指诸如例如所谓的“应力空隙”之类的其他损坏。当管芯周围的迹线由具有相对小的宽度的连接层制成，且管芯处于应力下时，“应力空隙”可能产生。这样的应力空隙在连接层中产生孔洞，并且可以容易地完全截断迹线。如果迹线被截断，则芯片内的处于应力下的其他金属线也可能被截断，因此这就是为什么应该生成指示边缘损坏的信号的原因。
此外，导电回路被布置成使得电磁(EM)干扰最小。例如，导电材料可以提供两个相反的导电路径，一个与另一个相邻，例如单个双线迹线。它也可以包括高电阻部分，从而减少或避免自谐振。
因此，本发明可以通过监测器的导电回路的干扰信号补偿布置来提供具有对电磁干扰(例如，RF注入、ESD脉冲注入)的降低的敏感性的管芯边缘完整性监测。
在第一方面，本发明涉及用于提供在管芯上的集成电路的损坏监测系统。管芯可以是有源区域的载体，例如包括芯片的半导体基底。例如，它可以是硅管芯，尽管可以使用其他半导体材料。该系统可以通过检测围绕管芯的有源区域的导电迹线的电导率的变化来检测管芯边缘中的诸如传播的裂缝之类的机械损坏。本发明适用于检测从块体(bulk)传播到管芯边缘处的表面的、从表面传播到块体的、从管芯边缘传播到管芯的内部块(innerblock)(水平传播)的、以及甚至分层的裂缝。该系统被适配用于通过管芯边缘处的导电迹线发送测试信号，并监测检测电路中的返回的测试信号。如果测试信号和参考的差超过预定且可调的阈值，则检测电路可提供故障信号。
在本发明的实施例中，测试信号可以是电流(例如，电流脉冲)，或由诸如电流源之类的信号源生成的DC电流，该电流源可以连接到电源，例如外部电源。信号源可以是外部的，或者可以是检测电路的部分。例如，可以使用低强度电流来减少或避免热损坏；或者它可以是任何合适形状的电流脉冲(例如矩形、三角形、正弦曲线，例如，优选地将导致最小的瞬态和天线效应的信号)，和/或一系列脉冲。脉冲或多个脉冲的形状取决于应用。如果要求低发射，那么DC电流是最好的选择。在嘈杂的环境中，调制信号可能是优选的。本发明可适用于使用任何其他类型的信号，诸如由电压源(例如，电压源和PWM等)提供的电压信号。如果电压源被提供来提供信号，则应使用电流比较器。
在本发明的实施例中，导电迹线包括至少两个导电路径，每个导电路径与另一个相邻且除了在极端上(可以接触其他导电路径)外彼此隔离，以用于在相反方向上传播测试信号。因此，测试信号将在一个方向上传播通过第一路径，并且它将在相反的方向上传播通过第二、相邻的路径。例如，信号将在第一路径中遵循第一方向，并将在相反的方向上返回通过相邻的路径。导电路径中的两个路径在一个极端处被连接到第一和第二端子，并且在另一个极端处彼此连接(和/或连接到另外的导电路径，如果导电迹线包括多于两个导电路径)。例如，导电迹线可以具有双线配置。导电迹线可以例如包括两个路径、或四个或更多。这样的布置可以提供EM干扰的补偿。导电迹线可以包括偶数个互连的路径。例如，如果导电迹线包括四个路径，则第一个将被连接到第一端子，并在相对的极端处被连接到另外的路径。这些另外的路径将在相对的极端处被连接到第三路径，第三路径应被连接到第四路径。第四路径的相对的极端被连接到第二端子。
导电迹线围绕芯片的有源区域，优选在管芯边缘附近。如果损坏(例如，裂缝)出现，则它将干扰或中断导电迹线(例如，多个导电路径)且在导电迹线中行进的信号也将被可检测地干扰。
导电迹线可以靠近管芯的密封环放置，或者放置在密封环与接地布线之间，但是只要其适合在裂缝影响芯片的有源区域之前检测到裂缝，则其他位置也被允许。
导电路径可以是共面的，例如，全部在顶部上或在底部内，或者在管芯内。在其他实施例中，导电路径可以通过管芯的不同级或层来分布。例如，第一路径可以在管芯的顶部围绕有源区域，且第二路径可以在管芯的底部上返回，与第一路径相邻，例如，遵循与第一路径相同的投影布局(顶部-底部投影)。该两个路径可以通过从管芯的顶部延伸到底部(例如穿过管芯的半导体基底)的导电路径来连接。在进一步的实施例中，一对导电路径可以是共面的，而第二互连对的连接路径不是共面的。
在本发明的一些实施例中，导电迹线可以包括具有大于100Ω(例如，1kΩ或10kΩ)电阻值的较高电阻导体，以便减少或抑制自谐振效应。电阻值取决于所使用的半导体技术的具体薄层电阻以及特定的互连尺寸。例如，迹线可以包括基底中的诸如多晶硅或掺杂抗蚀层之类的任何电阻层，例如，多晶半导体。这些不同的材料可以具有不同的薄层电阻。然而，本发明不限于多晶硅。可替换地，技术中使用的任何连接层可以被用于导电迹线，例如，诸如例如铝、铜、金、NiPd之类的金属布线层。例如，也可以使用p基底中的n阱电阻器或n基底中的p阱电阻器。
导电迹线的一个或两个端子可以被连接到检测电路或检测电路的部分。例如，第一端子可以接地。该地可以是检测电路的部分，或者可以是外部接地。该地可以是与芯片接地不同的地(因此减少共地效应)，或者可以是相同的(因此允许获得紧凑的配置)。例如，第二端子可以被连接到检测电路(例如，它可以被连接到包括到比较器和诸如电流源之类的信号源的连接的节点)。在可替换的实施例中，第一端子可以被连接到电源和比较器，而第二端子可以被连接到信号发生器(例如，连接到地的电流源)。这种配置将提供朝向电源的电压降。
本发明的实施例中的检测电路包括信号比较器。该信号比较器可以是诸如例如施密特触发器之类的电压比较器。该信号比较器可以从端子取回信号并将该信号与预设的阈值进行比较。例如，检测电路可以读取节点中的电压降，并将该电压降与预定的阈值电压进行比较。如果使用调制的测试信号(例如，正弦信号)，则可能额外地需要诸如整流器之类的解调器和诸如低通滤波器之类的滤波器。滤波器的输出可以与阈值进行比较。在本发明的特定实施例中，传感器信号可以例如通过可用的芯片上的模数转换器被数字化，并且可以借助于数字比较器使用可调阈值完成比较。
检测电路可以提供指示导电迹线的状态以及导电迹线的任何可能的中断的输出。因此，该输出是边缘完整性的指示器。如果损坏形成，或现有的损坏扩大，则它将干扰导电迹线，并且将在输出中作为故障信号被检测到。
故障信号可以强制执行进一步的动作，诸如发出警报、切断芯片或强制芯片进入“安全状态”。例如，控制系统可以处理故障信号并处理动作或系列动作，以防止芯片或运行中的整个系统的失灵。监测器系统可以是预防性的或即时性的。例如，控制系统可以是集成电路设备测试系统或晶片探测系统，其适合于在管芯切割和处置期间检测裂缝形成，或者可以是用于测试组装的或封装的设备的最终测试系统。该系统可以包括在有源区域周围的导电迹线，并且外部检测电路可以测试从晶片获得的每个管芯。这些实施例主要是预防性的。在其他实施例中，可以获得即时操作方式，例如将导电迹线连接到外部系统(例如，第二集成电路或分立的电子电路)。可替换地，该系统可以在相同管芯上的集成电路的一部分(例如，在远离易于出现损坏(例如，裂缝)的管芯边缘的一部分)中实施。这些实施例可以在电子设备正在使用时(例如，在电子设备的部分或全部寿命期间)监测管芯。
检测电路可以包括诸如去抖动单元之类的另外的特征，该去抖动单元可以从比较器接收信号并提供输出信号。诸如去抖动时间T之类的去抖动单元的参数可以被编程。通过这个单元可以抑制短尖峰和脉冲，并且它增加了抵抗噪声源的、监测系统的和芯片的静电放电(ESD)和电磁干扰的稳健性。在本发明的实施例中，可以使用经由计数器的电阻器-电容器去抖动器或数字去抖动器。如果微控制器在管芯上可用，则可以实施软件去抖动。
在本发明的实施例中，边缘监测系统的至少部分可以被集成在管芯中。例如，至少导电迹线可以被集成且布局在管芯的边缘处。系统的其余部分可以位于集成电路的外面。在替代的实施例中，监测系统可以作为单片设备被集成在相同的芯片中。在又其他实施例中，检测电路的部分(例如，电流源、比较器)可以集成在相同芯片中，并且检测电路的其余部分(例如，去抖动单元)可以在芯片外面。
根据本发明的实施例，单个芯片也可以包括两个或更多个监测系统。例如，第一系统可以包括在管芯顶部的共面导电迹线，且第二系统可以包括在相同管芯底部的共面导电迹线。
在附图中示意性地示出了本发明的一些示例性、非限制性的实施例以及这些实施例的部分。图1示出本发明的实施例的大致的示意性电路配置。由供应迹线(例如，外部迹线Vs)供电的电流源1连接到可编程比较器2，比较器的输出连接到可编程的去抖动单元3。电流源1和比较器2(在当前情况下，施密特触发器)两者均经由它们之间的节点M1被连接到导电迹线4的端子。电流源1将作为偏置电流的测试信号提供给例如以双线方法布置的导电迹线4，如图2所示。导电迹线4沿着管芯的边缘5定位，包围半导体器件6的有源区域，除了可以忽视的小间隙之外，因为该间隙可以被制造得很小或者以小的重叠来制造而没有电接触，将未被检测到的损坏(例如，裂缝)可能延伸穿过这个间隙的可能性减少到基本为零。
在本发明的一些实施例中，来自电流源1的偏置电流I偏置将生成电压降，该电压降可利用比较器2通过比较节点“M1”处的电压与参考电压Vth来测量。参考电压Vth可以是可设定的或可编程的。比较器(例如，施密特触发器)的逻辑输出被发送到去抖动单元3。去抖动单元3是确保当从比较器2接收到比较信号时只有单个信号将被作用的任何种类的硬件或软件。表征单元3的去抖动动作的去抖动时间T也可以是可编程的。电流源1、比较器2和去抖动单元3形成检测电路7.然而，诸如接地连接之类的其他元件可以被包括在检测电路7中；诸如例如信号源1之类的一些元件也可以是外部的。
图2示出形成围绕芯片的回路的导电路径的布局的三个可替换的实施例。在左上图200中，导电迹线4包括围绕半导体器件6的有源区域的沿着边缘5的两个相邻且共面的导电路径41、42。它们通过在与连接到检测电路的端子8、9相对的极端处的连接部分201彼此连接，并且在其他处彼此隔离。在右上图210中，相邻的导电路径43、44不是共面的，而是在管芯的顶部和底部沿着边缘5延伸。导电路径43、44之间的连接部分211穿过管芯的基底的厚度被定位。
多个回路可以被制造，例如多于两个相邻的导电路径可被提供以形成单个导电迹线。这些回路可以是共面的，或者它们可以具有多层结构，包括多于两个的导电路径，例如，一个在底部，一个在表面，且另外两个嵌入在基底内。此外，可以获得诸如在底部图220中所示的结构之类的混合路径结构，例如在共面导电路径的相邻对41、42之间提供连接部分202，并且在导电非共面路径的相邻对41、43之间提供连接部分212。
图3示出沿着包括进一步的密封环20的边缘5的导电迹线4的实施方式。导电迹线4包括在导电密封环20(例如诸如铝密封环之类的金属密封环)以及环绕半导体器件6的有源区域的用于电源或接地布线的导电环22(例如诸如铝密封环之类的金属密封环)之间的多层导电路径的堆叠21。堆叠21的布置紧密地遵循密封环20的形状而不是用于电源或接地布线的环22的形状。因此，导电路径可以被装配到管芯的角落。这种实施方式是有利的，因为损坏(例如管芯裂缝)通常在硅管芯的角落处开始，所以它们可以在早期被检测到。
图4示出根据图3的截面A-A的堆叠21的多层结构。在示例性实施例中，多层结构包括晶片基底10(例如，诸如硅、锗等之类的半导体)、电介质层11(例如，硅场氧化物、二氧化硅、或者一般地薄电介质)、可具有相对高的电阻的导电路径12(例如，多晶硅、适当地掺杂或简并的半导体等)、金属间电介质13(例如，氧化硅)、用作导电路径的金属14(例如，铝)、另外的导电(例如，金属)和电介质的层15、另外的导电路径16(例如铝)、金属间电介质17(例如，氧化硅)、顶部导电路径18(顶部金属，例如，铝)，以及最后的钝化层19(例如，氧化硅或氮化硅)。具有更多或更少的回路的其他配置是可能的。
本发明不限于示例性的堆叠，且导电路径12、14、16和18可以包括全部相同的金属或具有不同电阻的不同金属，或者一些可以包括金属而其他导电路径包括半导体，或者全部路径可以包括导电半导体材料(例如，多晶硅、具有达到简并的这种掺杂水平的半导体)或者任何其他合适的导电材料、甚至基于诸如2D传导之类的拓扑传导的导电材料。类似地，电介质层13、14、17可以包括任何合适的电介质材料。
导电路径成对地互连。例如，第一导电路径12可以经由端子在一个极端连接到地，且在相对的极端与第二路径14连接，第二路径14可以与第三路径16连接，第三路径与第四路径连接且第四路径与检测电路7连接，例如，与比较器2和信号发生器连接。在堆叠层21的情况下，在导电路径对之间的连接部分可以穿过电介质层中的开口来完成，例如，穿过垂直互连(诸如图2中所示的连接部分211、212之类)。
这改善了对例如从底部或从顶部形成和/或扩展的裂缝的损坏的检测，该裂缝可以在早期被检测到。本配置可以有利地在一些情况下检测分层，例如通过由于分层导致的导电路径的中断或破坏。本配置还可以有利地检测应力空隙。
当监测系统包括去抖动单元3时，从去抖动单元获得的故障信号可以指示导电层的堆叠是否被例如可能从半导体器件的顶部表面(图4中的顶部裂缝30)或从半导体器件的底部(图4中的底部裂缝31)发展的裂缝破坏。
导电迹线的共面布局更适合于检测水平扩展的裂缝。图5示出具有共面的而不是堆叠的导电路径结构的结构。共面导电路径51、52、53、54经由共面连接部分201、202、203来连接，如放大区域50中具体示出的。此外，该配置示出单片地集成在半导体器件6的有源区域内的检测电路7。该系统可以被提供在管芯的顶部、底部或厚度内。每个导电路径可以包括相同或不同的导电材料(因此，一些导电路径可以显示与其他导电路径不同的电阻)。导电材料可以包括金属、多晶硅、具有相同或不同掺杂水平的简并半导体等。例如，形成最靠近有源区域的中心的回路的导电路径51可以包括例如导电半导体材料，该导电半导体材料例如通过选择性地在选定的区域中掺杂基底而直接从基底获得，从而使导电路径成形。第一回路也连接至集成检测电路7。共面连接部分201也可以是半导体材料或金属，将第一回路与第二回路连接。由其余的导电路径52、53和54形成的第二和第三以及第三和第四回路可以如前地从半导体材料获得，或者它们可以通过沉积或以其他方式提供金属层或条带来获得。
导电路径形成电感器网络，其适合于减少干扰和其他噪声源的影响。干扰可能有若干个影响：
-外部噪声源可以例如通过掩蔽检测来影响裂缝的检测，
-系统的导电迹线可能会产生天线效应并干扰其他设备，以及更重要的是，
-外部源可能会在测试信号中产生中断，并触发不是由裂缝产生而是由注入电流产生的不想要的故障信号。
可以通过执行多于一次的测试来抵消第一种效应，即使在已经首次检测到裂缝之后，并进行平均、多数表决或根据情况选择的其他合适的数据处理。
系统的天线效应可以用双线布置和低信号幅度或借助于合适的测试信号形状来减小。
如图5所示，来自外部噪声的干扰可被演示为经由电感和/或电容耦合的来自外部噪声源59(Ine，代表“I噪声外部”)的噪声电流(Ini，代表“I噪声注入”)的注入。噪声源表示在芯片的寿命期间(例如，在使用期间)可能作用在半导体器件上的任何磁场或电场。(如图4中的堆叠的或者如图5中的共面的)导电路径也将生成抵抗进入的磁场和导电层本身的磁场起作用的磁场，使得在节点“M1”处(在连接到比较器的端子8处)的电压在预定范围内保持不受干扰。为了确保这种方法，有利的是，导电路径的数量是具有最小数量为两的偶数。
在一些实施例中，路径彼此相邻(例如，在双线配置中)是有利的。
因此，可以减少或避免由于天线效应以及其他干扰和噪声而导致的寄生发射和注入。
在一些实施例中，较高阻多晶硅导电回路被包括在导电迹线中(例如，作为导电路径或导电路径的部分)，其将降低或避免任何可能的自谐振效应(改善阻尼，获得低质量谐振因子)，其最终提高抵抗来自射频信号的注入电流的免疫性。这有利地减少任何不想要的故障信号的触发的可能性或者完全避免任何不想要的故障信号的触发。
在第二方面，本发明涉及包括根据第一方面的实施例的监测系统的提供在半导体(例如，硅)管芯上的集成电路。例如，芯片可以包括围绕管芯边缘的至少两个导电的相邻的路径。该多个相邻的路径成对连接，从而形成单个导电迹线。导电迹线4的自由极端是连接端子8、9，如图2所示，因此，导电迹线4包括多个导电路径41、42、43、44，连接部分201、211以及两个端子8、9。例如，导电迹线4可以形成双线迹线，该双线迹线可以围绕管芯边缘延伸，形成一个或多个回路。导电路径可以包括诸如适当地掺杂的半导体材料和/或金属之类的任何合适的导电材料。不同的路径可能表现出不同的电导率，因此减少自谐振。
在一些实施例中，导电路径的数量有利地是偶数。例如，导电路径可以形成具有双线配置的导电迹线。
根据本发明的第二方面的实施例可以包括用于汽车应用的电路。可能的应用包括但不限于例如传感器和CPU。任何应用是可能的。这取决于商业方面和系统要求。如果管芯的完整性对例如系统的安全性有害(例如，如果传感器将传送错误的信号，或者致动器将启动危险的动作)，那么根据本发明的实施例的监测系统带来优点。
在一些实施例中，导电路径的布局是共面的，这是容易提供的。例如，两个导电的共面路径可以提供在管芯的顶部和底部上。在其他实施例中，导电路径布局可以处于多层配置，从而获得紧凑的配置。堆叠的集成电路可以包括在管芯的边缘处沉积导电路径(例如通过掩蔽或以任何其他合适的方式)，同时提供形成堆叠的每个层，且接着在形成单个导电迹线的导电路径对之间提供垂直互连。
根据本发明的实施例的集成电路包括适配于将导电迹线与检测电路7连接的连接件或端子8、9。例如，迹线的一个端子可以连接到地(芯片接地(chip ground)或外部接地(external ground))，而另一个端子可以连接到包括读出端子的外部检测电路的系统的外部比较器2和信号发生器1。本发明不限于这些示例性实施例，并且检测电路可以包括其他特征，诸如可以包括触发电路(flip flop)、逻辑门等的去抖动单元3；检测电路还可以包括与外部电源的连接等。外部检测电路的这种配置可以有利地用作制造期间的监测系统，因为接着它可以被断开并且芯片仅被留有导电迹线，该导电迹线不占用大量空间且可以具有诸如接地等之类的其他功能。检测电路也可以被留下连接至芯片，以用于在芯片的整个寿命期间提供监测。
在一些实施例中，集成电路不仅可以包括可连接到检测电路的导电迹线，而且还可以包括单片地集成在同一芯片中的检测电路，从而获得可能仅需要外部连接到电源的独立芯片。在芯片的整个寿命期间需要监测的情况下这是有利的，因为它是集成的并且不需要额外的空间。在期望非常苛刻的条件并且裂缝可能迅速扩展并影响监测系统的情况下，多于一个的系统可以被包括在芯片中，并且/或者检测电路7可以在外部。
在第三方面，本发明涉及一种在处理期间以及可选地在包括在所述管芯中的集成电路的寿命期间监测半导体管芯边缘的完整性的方法。
在一些实施例中，可以通过监测布置在集成电路周围的导电回路的导电性来检测管芯边缘的损坏(例如，传播的裂缝)。在一些实施例中，对裂缝的检测可以触发控制系统的响应。
在一些实施例中，在制造期间和/或在运输之前进行监测。在IC发布或交付给客户之前，可以进行设备测试以检测管芯裂缝。在一些实施例中，在设备的寿命期间可以附加地或替代地进行监测。早期检测到管芯边缘诱导的和潜在地传播的管芯裂缝是可能的。该方法可以进一步包括当检测到裂缝时生成故障信号。本方法的实施例包括当检测到裂缝时主动将集成系统强制到“安全操作模式”/“安全状态”。
本发明的实施例呈现了抵抗在使用电路期间可能发生的EMC和/或ESD干扰的稳健方法。可以有利地避免监测系统的错误触发。
图6示意性地示出根据本发明的实施例的方法的步骤。该方法包括在使用时或在其他可编程和预定的情况下(例如，由诸如压力、运动或温度检测电路之类的外部系统触发)，例如在制造期间周期性地生成61诊断或测试信号。测试信号通过经围绕管芯边缘的导电路径的导电迹线4中的第一端子8被引入。该信号接着经过也围绕着管芯边缘的不同的导电相邻路径返回62。如果设想多于一个回路，则信号可以在多个相邻导电路径上前后移动。经过导电迹线的第二端子9返回的信号被发送63到比较器。根据信号的类型，比较器可以是电流脉冲比较器、电压比较器等；例如它可以是施密特触发器。比较参数可以被编程，选择在测试信号和可编程参考信号之间允许的差值的阈值。例如，电压阈值可以被编程。比较器可以可选地将信号发送64到去抖动单元，该去抖动单元可以分选出短尖峰和脉冲。比较器的参考电压Vth调节确保读出电路检测电路7的良好工作点。
因此，通过选择适当的去抖动时间T和可编程电压电平Vth的值，可以获得关于EMC或ESD的稳健操作。获得65两个结果：
-如果返回测试信号被干扰或被中断超过预定程度(由相对于参考信号的偏差大于或小于所选阈值来确定)，则这意味着由于损坏(例如裂缝)导致沿着导电迹线发生严重中断。接着生成66故障信号。
-另一方面，如果未检测到裂缝，则测试结束并且可以在预定的时间段之后可选地重新启动测试或者连续地运行测试。
在一些实施例中，最后在IC测试期间执行或者在芯片制造期间执行管芯边缘测试。如果检测到损坏，则故障信号触发67警报信号，该警报信号可以向制造商(或高级别自动化系统)报警损坏的存在，从而允许在早期阶段(例如，在封装之前)丢弃损坏的管芯。
在本发明的一些实施例中，可以在设备的整个寿命期间再次周期性地执行测试或者再次周期性地执行测试直到检测到损坏。如果测试被周期性执行，则该周期必须对应于应用的最大检测时间要求。可替换地，测试可以被连续执行，例如，使用经过导电迹线的低强度连续电流。例如，连续的DC电流可被发送通过传感器，并且可以连续监测输出电压。在这样的实施例中，如果形成损坏(例如裂缝)，或者现有的小损坏朝向管芯内的有源部件扩大，则故障信号可以触发67报警信号。可替换地或附加地，故障信号可以触发控制器以强制68集成电路进入安全状态。
本发明的实施例有利地符合根据ISO26262的用于汽车应用的功能安全性标准。

Claims (15)

1.一种用于提供在管芯上的集成电路的边缘裂缝监测系统，所述系统包括导电迹线(4)，所述导电迹线(4)至少包括用于允许在第一方向上的电流的第一导电路径(41、43、51)以及用于允许在与所述第一方向相反的第二方向上的电流的第二相邻导电路径(42、44、54)，相邻导电路径两者形成围绕在管芯上的半导体器件(6)的至少一个回路，所述迹线的布置被适配用于提供EM干扰的补偿，所述迹线(4)包括可连接到检测电路(7)的两个端子(8、9)，所述检测电路(7)用于通过当检测到由于损坏而导致的对所述导电迹线(4)的中断时生成故障信号来检测损坏，
其特征在于，所述导电迹线(4)进一步包括具有至少1kΩ的电阻的高电阻部分，所述导电迹线(4)进一步包括具有大于100Ω电阻值的较高电阻导体，适配用于减小自谐振，并且所述导电迹线进一步包括多晶硅。
2.如权利要求1所述的监测系统，其中所述导电迹线(4)是双线迹线。
3.如权利要求1或2所述的监测系统，其中所述导电迹线(4)包括导电路径(43、44、12、14、16、18)的多层堆叠。
4.如权利要求1或2所述的监测系统，其中所述导电迹线(4)包括与管芯表面平行的至少一个共面回路。
5.如权利要求1或2所述的监测系统，进一步包括围绕半导体器件的至少另外的回路，其中所述导电迹线包括与管芯表面平行的至少共面回路和导电路径的至少多层堆叠。
6.如权利要求1或2所述的监测系统，进一步包括用于向导电材料的多个回路提供偏置电流的电流源(1)。
7.如权利要求1或2所述的监测系统，进一步包括偶数个导电路径(41、42、51、52、53、54、43、44、12、14、16、18)，每个导电路径围绕所述管芯边缘(5)，每个导电路径通过连接部分(201、202、203、211、212)连接到相邻的导电路径，所互连的导电路径因此形成单个导电迹线(4)。
8.如权利要求1或2所述的监测系统，进一步包括检测电路(7)，其中所述检测电路(7)包括连接到去抖动单元(3)的比较器。
9.如权利要求8所述的监测系统，其中所述检测电路(7)被适配用于在所述集成电路的至少寿命期间检测损坏并且在损坏检测到时生成信号。
10.一种集成电路，包括如权利要求1至7所述的至少一个管芯边缘监测系统。
11.如权利要求10所述的集成电路，进一步包括集成检测电路(7)，所述集成检测电路(7)连接到所述导电迹线(4)且单片地集成在同一管芯中。
12.一种通过如权利要求1所述的边缘裂缝监测系统监测包括半导体器件(6)的半导体管芯的边缘完整性的方法，所述方法包括如下步骤：
-通过围绕管芯边缘(5)的第一导电路径在导电迹线中引入(61)测试信号，
-通过围绕所述管芯边缘(5)的且经由极端电连接到所述第一导电路径的第二导电路径来监测(62)返回测试信号，并将所述返回测试信号与参考信号进行比较(63)，
-如果所述比较的输出超过预定的阈值，则生成(66)故障信号。
13.如权利要求12所述的方法，进一步包括在去抖动单元中引入(64)所述比较的输出。
14.如权利要求12或13中任一项所述的方法，其中引入(61)所述测试信号包括引入(61)测试电流，监测(62)所述返回测试信号包括监测(62)在所述导电迹线中的电压降，并且将所述返回测试信号与参考信号进行比较(63)包括将所述电压降与参考电压Vth进行比较。
15.如权利要求12或13中任一项所述的方法，其中引入(61)所述测试信号包括施加测试电压，监测(62)所述返回测试信号包括测量所述导电迹线中的回复电流，并且将所述返回测试信号与参考信号进行比较(63)包括将所述回复电流与参考电流进行比较。
CN201711184128.8A 2016-11-24 2017-11-23 管芯边缘完整性的监测系统 Active CN108109930B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16200471.7A EP3327756B1 (en) 2016-11-24 2016-11-24 Die edge integrity monitoring system and corresponding method
EP16200471.7 2016-11-24

Publications (2)

Publication Number Publication Date
CN108109930A CN108109930A (zh) 2018-06-01
CN108109930B true CN108109930B (zh) 2020-05-12

Family

ID=57442467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711184128.8A Active CN108109930B (zh) 2016-11-24 2017-11-23 管芯边缘完整性的监测系统

Country Status (3)

Country Link
US (2) US10964611B2 (zh)
EP (1) EP3327756B1 (zh)
CN (1) CN108109930B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10241151B2 (en) * 2017-07-26 2019-03-26 Nxp Usa, Inc. Die crack detector and method therefor
US11054468B2 (en) * 2018-05-30 2021-07-06 Micron Technology, Inc. Segmented digital die ring
KR102576394B1 (ko) 2018-09-18 2023-09-08 삼성전자주식회사 반도체 다이의 결함 검출 구조물, 이를 포함하는 반도체 장치 및 반도체 다이의 결함 검출 방법
US11454669B2 (en) * 2018-11-13 2022-09-27 Stmicroelectronics International N.V. Circuit for detecting damage to a peripheral edge on an integrated circuit die
EP3690867A1 (en) * 2019-01-30 2020-08-05 Siemens Aktiengesellschaft Fingerprinting of semiconductor die arrangements
US11037429B2 (en) 2019-05-09 2021-06-15 Oracle International Corporation Embedded active environmental contaminant monitor
CN113748495A (zh) * 2019-05-31 2021-12-03 华为技术有限公司 一种检测芯片裂缝的装置
FR3098914B1 (fr) * 2019-07-19 2021-09-24 St Microelectronics Rousset Procede de detection d’humidite dans un circuit integre et circuit integre associe
CN112309880B (zh) * 2020-02-17 2023-05-19 成都华微电子科技股份有限公司 芯片边缘损坏检测方法和电路
CN113916733A (zh) * 2020-07-09 2022-01-11 北京智感度衡科技有限公司 一种传感器和颗粒物检测装置
CN113805044B (zh) * 2021-11-16 2022-03-08 北京智芯微电子科技有限公司 一种芯片可靠性评估方法、装置及芯片
CN113889013B (zh) * 2021-11-17 2024-05-17 合肥京东方光电科技有限公司 面板裂纹检测电路、方法、显示模组及装置
DE102021130953A1 (de) 2021-11-25 2023-05-25 Infineon Technologies Ag Risssensor
US20230296664A1 (en) * 2022-03-21 2023-09-21 Avago Technologies International Sales Pte. Limited Semiconductor product with edge integrity detection structure
CN115202949B (zh) * 2022-09-16 2022-12-27 北京紫光芯能科技有限公司 一种芯片信号的监测装置、方法、计算机设备及存储介质
KR20240064102A (ko) * 2022-11-04 2024-05-13 삼성전자주식회사 검출 구조물을 포함하는 반도체 장치
CN116667632B (zh) * 2023-06-01 2023-11-10 广州市科隆节能科技有限公司 一种整流器的控制方法和控制系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241252A (zh) * 2013-06-20 2014-12-24 飞思卡尔半导体公司 使用管芯双保护环结构的管芯断裂检测和防潮保护

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727980B2 (ja) * 1988-07-19 1995-03-29 三菱電機株式会社 高抵抗層を有する半導体装置
DE10023956A1 (de) * 2000-05-16 2001-11-22 Bosch Gmbh Robert Halbleiter-Leistungsbauelement
JP4370343B2 (ja) * 2006-07-07 2009-11-25 シャープ株式会社 不具合検出機能を備えた半導体装置
TWI349362B (en) * 2007-12-07 2011-09-21 Realtek Semiconductor Corp Integrated inductor
US20130009663A1 (en) 2011-07-07 2013-01-10 Infineon Technologies Ag Crack detection line device and method
US9159646B2 (en) * 2012-12-13 2015-10-13 Intel Corporation Apparatus and method to monitor die edge defects
CN104241242B (zh) 2013-06-09 2017-12-29 中芯国际集成电路制造(上海)有限公司 接地屏蔽结构及半导体器件
TW201513242A (zh) * 2013-09-02 2015-04-01 Biotronik Se & Co Kg 晶片及晶片製造方法
US9568543B2 (en) * 2013-10-25 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for testing stacked CMOS structure
US9646897B2 (en) * 2013-10-28 2017-05-09 Nxp Usa, Inc. Die crack detector with integrated one-time programmable element
US9287184B2 (en) * 2013-12-13 2016-03-15 Micron Technology, Inc. Apparatuses and methods for die seal crack detection
KR20170051085A (ko) * 2015-11-02 2017-05-11 삼성전자주식회사 3차원 크랙 검출 구조물을 포함하는 반도체 장치 및 크랙 검출 방법
US10147657B2 (en) * 2016-04-26 2018-12-04 Infineon Technologies Ag Semiconductor devices and a method of detecting a crack
FR3054362B1 (fr) * 2016-07-22 2022-02-04 Dolphin Integration Sa Circuit et procede de reconnaissance de parole

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241252A (zh) * 2013-06-20 2014-12-24 飞思卡尔半导体公司 使用管芯双保护环结构的管芯断裂检测和防潮保护

Also Published As

Publication number Publication date
US10811327B2 (en) 2020-10-20
US20180145002A1 (en) 2018-05-24
US20200144139A1 (en) 2020-05-07
EP3327756A1 (en) 2018-05-30
US10964611B2 (en) 2021-03-30
CN108109930A (zh) 2018-06-01
EP3327756B1 (en) 2019-11-06

Similar Documents

Publication Publication Date Title
CN108109930B (zh) 管芯边缘完整性的监测系统
US20130009663A1 (en) Crack detection line device and method
TWI516745B (zh) 用於測量電容的電路及方法以及半導體晶片
CN107068654B (zh) 具有断裂探测的半导体芯片
US20080143329A1 (en) Semiconductor integrated circuit for detecting magnetic field
US10147657B2 (en) Semiconductor devices and a method of detecting a crack
US11112465B2 (en) Integrated circuit having insulation monitoring with frequency discrimination
CN113497004A (zh) 用于集成电路的裂纹检测和监视系统
CN103308095B (zh) 对在半导体芯片中的环境状况的检测
EP3757585A1 (en) An apparatus comprising a defect sensor structure
US10612944B2 (en) Electric shield between magneto-resistive sensor elements
US9504143B2 (en) Electrical circuit
US20220026244A1 (en) Inductive position sensor with integrated fault detection
US11754640B2 (en) Device comprising two voltage domains and method
US10859638B2 (en) Passive bridge circuit with oxide windows as leakage sink
JP5780498B2 (ja) Ｃｍｏｓ論理ｉｃパッケージの検査方法および検査装置
US20050083070A1 (en) Method for detecting the operability of a number of identical zener diodes that are connected in parallel to one another and to a solenoid
JP2012204626A (ja) 半導体装置および半導体装置の製造方法
Ding et al. Extension of antenna rules for reducing p2id in 0.13 cu dual damascene technology
JP2005077387A (ja) 半導体装置の試験方法
JP2015169539A (ja) Ｔｍｒ磁気センサ、及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant