CN106558579A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106558579A
CN106558579A CN201510616049.4A CN201510616049A CN106558579A CN 106558579 A CN106558579 A CN 106558579A CN 201510616049 A CN201510616049 A CN 201510616049A CN 106558579 A CN106558579 A CN 106558579A
Authority
CN
China
Prior art keywords
bar
bus
grid bus
drain
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510616049.4A
Other languages
English (en)
Other versions
CN106558579B (zh
Inventor
林立凡
杨竣杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anchorage Semiconductor Co ltd
Original Assignee
Delta Optoelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Optoelectronics Inc filed Critical Delta Optoelectronics Inc
Priority to CN201510616049.4A priority Critical patent/CN106558579B/zh
Publication of CN106558579A publication Critical patent/CN106558579A/zh
Application granted granted Critical
Publication of CN106558579B publication Critical patent/CN106558579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode

Abstract

本发明提供一种半导体装置包含元件层、源极电极、漏极电极、栅极电极、源极汇流排、漏极汇流排、第一栅极汇流排与第二栅极汇流排。源极电极、漏极电极与栅极电极置于元件层上且沿第一方向延伸。栅极电极分别置于源极电极与漏极电极之间。源极汇流排、漏极汇流排、第一栅极汇流排与第二栅极汇流排沿与第一方向交错之第二方向延伸。源极汇流排与漏极汇流排分别电性连接源极电极与漏极电极。第一栅极汇流排与第二栅极汇流排连接栅极电极。第一栅极汇流排置于源极电极的一端。源极电极横跨第二栅极汇流排。通过第一栅极汇流排与第二栅极汇流排的设置，本发明的半导体装置的栅极电阻能够降低，以增进半导体装置的性能。

Description

半导体装置
技术领域
本发明是有关于一种半导体装置。
背景技术
场效应晶体管(Field Effect Transistor)是一种利用材料中的电场效应以控制电流的开关元件，其被广泛应用于半导体元件的电路中。具体而言，场效应晶体管包含栅极、源极、漏极与主动区，源极与漏极分别位于主动区的相对两侧。通过控制栅极的电压而影响主动区的电场，源极与漏极之间因此可导通电流以处于开启状态。
发明内容
本发明的一方面提供一种半导体装置，包含元件层、多个源极电极、多个漏极电极、多个栅极电极、源极汇流排、漏极汇流排、至少一第一栅极汇流排以及至少一第二栅极汇流排。源极电极与漏极电极分别置于元件层上。源极电极与漏极电极交替排列，且分别沿第一方向延伸。栅极电极分别置于元件层上以及源极电极与漏极电极之间，且沿第一方向延伸。源极汇流排置于元件层上，电性连接源极电极，且沿第二方向延伸，其中第二方向与第一方向交错。漏极汇流排置于元件层上，电性连接漏极电极，且沿第二方向延伸，其中源极汇流排与漏极汇流排分别置于至少一源极电极的相对两端。第一栅极汇流排连接栅极电极且沿第二方向延伸。第一栅极汇流排置于至少一源极电极的一端。第二栅极汇流排连接栅极电极且沿第二方向延伸。源极电极横跨第二栅极汇流排。
在一或多个实施方式中，源极汇流排与漏极汇流排相距第一距离，且第二栅极汇流排与第一栅极汇流排相距第二距离，第一距离大于第二距离。
在一或多个实施方式中，源极电极包含多个源极本体与源极连接部。源极本体置于元件层上并置于第二栅极汇流排的相对两侧。源极连接部横跨第二栅极汇流排并连接源极本体。源极连接部与第二栅极汇流排电性绝缘。
在一或多个实施方式中，漏极电极包含多个漏极本体与漏极连接部。漏极本体置于元件层上并置于第二栅极汇流排的相对两侧。漏极连接部横跨第二栅极汇流排并连接本体。漏极连接部与第二栅极汇流排电性绝缘。
在一或多个实施方式中，半导体装置还包含绝缘层，覆盖第二栅极汇流排。源极电极包含多个源极本体、源极连接部与多个源极贯穿结构。源极本体置于元件层上并置于第二栅极汇流排的相对两侧，且绝缘层覆盖源极本体。源极连接部置于绝缘层上与源极本体上方，并横跨第二栅极汇流排。源极贯穿结构分别位于绝缘层中并连接源极连接部与源极本体。
在一或多个实施方式中，漏极电极包含多个漏极本体、漏极连接部与多个漏极贯穿结构。漏极本体置于元件层上并置于第二栅极汇流排的相对两侧，且绝缘层覆盖漏极本体。漏极连接部置于绝缘层上与漏极本体上方，并横跨第二栅极汇流排。漏极贯穿结构分别置于绝缘层中并连接漏极连接部与漏极本体。
在一或多个实施方式中，至少一源极本体置于第一栅极汇流排与第二栅极汇流排之间。
在一或多个实施方式中，至少一漏极本体置于第一栅极汇流排与第二栅极汇流排之间。
在一或多个实施方式中，元件层包含主动区与隔离区。源极主体与漏极主体位于主动区上，且第二栅极汇流排位于隔离区上。
在一或多个实施方式中，第一栅极汇流排的数量为多个，位于至少一之源极电极的相对两端，且第二栅极汇流排置于第一栅极汇流排之间。
在一或多个实施方式中，第二栅极汇流排的数量为多个。
在一或多个实施方式中，半导体装置还包含栅极垫，连接第一栅极汇流排与第二栅极汇流排。
在一或多个实施方式中，栅极垫的数量为两个，分别位于第一栅极汇流排与第二栅极汇流排的相对两端。
通过第一栅极汇流排与第二栅极汇流排的设置，本实施方式的半导体装置的栅极电阻能够降低，以增进半导体装置的性能。
附图说明
图1为本发明一实施方式的半导体装置的上视图。
图2A为沿图1的线段2A-2A的剖面图。
图2B为沿图1的线段2B-2B的剖面图。
图3为本发明另一实施方式的半导体装置的上视图。
图4为本发明再一实施方式的半导体装置的上视图。
图5为本发明又一实施方式的半导体装置的上视图。
图6为本发明另一实施方式的半导体装置的上视图。
图7A为沿图6的线段7A-7A的剖面图。
图7B为沿图6的线段7B-7B的剖面图。
其中，附图标记说明如下：
100：基板 134：漏极连接部
105：缓冲层 136：漏极贯穿结构
110：元件层 140：栅极电极
112：隔离区 150：源极汇流排
114：主动区 152、162：侧面
115：通道层 160：漏极汇流排
116：阻障层 170：第一栅极汇流排
120：源极电极 180：第二栅极汇流排
122：源极本体 190：栅极垫
124：源极连接部 D1：第一方向
126：源极贯穿结构 D2：第二方向
130：漏极电极 d1：第一距离
132：漏极本体 d2：第二距离
2A-2A、2B-2B、6A-6A、6B-6B：线段
具体实施方式
以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些习知惯用的结构与元件在图式中将以简单示意的方式绘示之。
图1为本发明一实施方式的半导体装置的上视图。半导体装置包含元件层110、多个源极电极120、多个漏极电极130、多个栅极电极140、源极汇流排150、漏极汇流排160、至少一第一栅极汇流排170以及至少一第二栅极汇流排180。例如在图1中，第一栅极汇流排170与第二栅极汇流排180的数量皆为一个。源极电极120与漏极电极130分别置于元件层110上。源极电极120与漏极电极130交替排列，且分别沿第一方向D1延伸。栅极电极140分别置于元件层110上以及源极电极120与漏极电极130之间，且沿第一方向D1延伸。源极汇流排150置于元件层110上，电性连接源极电极120，且沿第二方向D2延伸，其中第二方向D2与第一方向D1交错。在一些实施方式中，第二方向D2与第一方向D1实质垂直。然而在其他的实施方式中，只要第二方向D2与第一方向D1不平行，即在本发明的范畴中。漏极汇流排160置于元件层110上，电性连接漏极电极130，且沿第二方向D2延伸，其中源极汇流排150与漏极汇流排160分别置于至少一源极电极120的相对两端。第一栅极汇流排170连接栅极电极140且沿第二方向D2延伸。第一栅极汇流排170置于至少一之源极电极120的一端。第二栅极汇流排180连接栅极电极140且沿第二方向D2延伸。源极电极120横跨第二栅极汇流排180。
另外，在一些实施方式中，源极汇流排150与漏极汇流排160还分别置于至少一漏极电极130的相对两端。第一栅极汇流排170还置于至少一漏极电极130的一端。漏极电极130横跨第二栅极汇流排180。
通过第一栅极汇流排170与第二栅极汇流排180的设置，本实施方式的半导体装置的栅极电阻能够降低，以增进半导体装置的性能，例如改善元件操作速度与交流(AC)特性等。具体而言，在本实施方式中，每一栅极电极140皆连接一条第一栅极汇流排170与一条第二栅极汇流排180，因此外部信号源可通过这二条栅极汇流排而传递电流至每一栅极电极140。相较于传统具单一栅极汇流排的指叉状栅极而言，自栅极汇流排(即第一栅极汇流排170与第二栅极汇流排180)至栅极电极140的电流路径变短，整体的栅极电阻可因此而降低，借以改善半导体装置的性能。
在本实施方式中，源极汇流排150与漏极汇流排160分别置于源极电极120、漏极电极130与栅极电极140的相对两端。源极汇流排150连接源极电极120的一端，以组合成一指状结构；而漏极汇流排160连接漏极电极130的一端，以组合成另一指状结构。另外，第一栅极汇流排170连接栅极电极140的一端，而第二栅极汇流排180则连接栅极电极140两端之间的任一处。
在图1中，源极汇流排150与漏极汇流排160相距第一距离d1，且第二栅极汇流排180与第一栅极汇流排170相距第二距离d2，第一距离d1大于第二距离d2。具体而言，源极汇流排150背对漏极汇流排160具有一侧面152，且漏极汇流排160背对源极汇流排150具有一侧面162，侧面152与152之间相距第一距离d1。举例而言，第一距离d1为约800微米，因此在图1中，每一源极电极120、每一漏极电极130与每一栅极电极140的长度皆为大约800微米。另外，第二距离d2为约400微米，因此第二栅极汇流排180能够将栅极电极140的电流路径缩短约一半，借以大幅降低栅极电阻。不过在其他的实施方式中，第一距离d1与第二距离d2的数值并不以上述的数值为限。
在图1中，第二距离d2为第一距离d1的一半，也就是第二栅极汇流排180置于源极电极120、漏极电极130与栅极电极140的中央。然而在其他的实施方式中，第二栅极汇流排180可偏离源极电极120、漏极电极130与栅极电极140的中央，因此第二距离d2可大于或小于第一距离d1的一半。基本上，只要第二栅极汇流排180置于栅极电极140两端之间的任一处，以缩短栅极电极140的电流路径，皆在本发明的范畴中。
接着请一并参照图1与图2A，其中图2A为沿图1的线段2A-2A的剖面图。在本实施方式中，源极电极120包含多个源极本体122与源极连接部124。举例而言，在本实施方式中，源极电极120包含二源极本体122与一源极连接部124。源极本体122置于元件层110上并置于第二栅极汇流排180的相对两侧。源极连接部124横跨第二栅极汇流排180并连接源极本体122。源极连接部124与第二栅极汇流排180电性绝缘。举例而言，半导体装置还包含绝缘层185，覆盖第二栅极汇流排180且置于第二栅极汇流排180与源极连接部124之间，以将源极连接部124与第二栅极汇流排180电性绝缘。源极本体122可为一欧姆电极，而源极连接部124可为一导电层，然而本发明不以此为限。
在本实施方式中，元件层110包含隔离区112与主动区114，源极本体122位于主动区114上。在一些实施方式中，主动区114包含通道层115与阻障层116，阻障层116置于通道层115上。通道层115与阻障层116可组合成异质结构(heterostructure)，因此在通道层115与阻障层116之间的界面会形成二维电子气(2DEG)，做为半导体装置的导电通道。在半导体装置处于开启状态下，源极电极120与漏极电极130之间的导通电流可沿着通道层115与阻障层116之间的界面而流动。举例而言，通道层115可为氮化镓(GaN)层，阻障层116可为氮化镓铝(AlGaN)层，然而通道层115与阻障层116亦可为其他半导体层，例如氮基(nitride-based)半导体层。
另一方面，隔离区112包围主动区114，而第一栅极汇流排170与第二栅极汇流排180皆位于隔离区112上，以使得第一栅极汇流排170与第二栅极汇流排180皆与主动区114电性隔离。隔离区112可为掺杂结构或者浅沟槽隔离(Shallow Trench Isolation,STI)结构，本发明不以此为限。另外，元件层110可选择置于基板100上，此基板100的材质例如为硅(silicon)基板或蓝宝石(sapphire)基板，本发明不以此为限。在一些实施方式中，半导体装置可还包含有一缓冲层105，设置于元件层110与基板100之间。
在本实施方式中，源极本体122置于第一栅极汇流排170与第二栅极汇流排180之间，因此源极本体122的长度可略小于400微米。在一些实施方式中，源极本体122可与源极汇流排150以及漏极汇流排160重叠(如图1所示)，亦即源极汇流排150与漏极汇流排160置于源极本体122上方，而源极本体122与漏极汇流排160之间存在一绝缘层以隔离源极与漏极，因此源极本体122、源极汇流排150与漏极汇流排160皆置于元件层110的主动区114上。然而在其他的实施方式中，源极本体122可选择不与源极汇流排150(和/或漏极汇流排160)重叠，例如源极本体122与源极汇流排150(和/或漏极汇流排160)由同一层导电材料层所图案化而成。因此源极本体122置于元件层110的主动区114上，而源极汇流排150和/或漏极汇流排160则置于元件层110的隔离区112上。
接着请一并参照图1图第2B，其中图2B为沿图1的线段2B-2B的剖面图。在本实施方式中，漏极电极130包含多个漏极本体132与漏极连接部134。举例而言，在本实施方式中，漏极电极130包含二漏极本体132与一漏极连接部134。漏极本体132置于元件层110法人主动区114上，并置于第二栅极汇流排180的相对两侧。漏极连接部134横跨第二栅极汇流排180并连接漏极本体132。漏极连接部134与第二栅极汇流排180电性绝缘。举例而言，绝缘层185更置于第二栅极汇流排180与漏极连接部134之间，以将漏极连接部134与第二栅极汇流排180电性绝缘。漏极本体132可为一欧姆电极，而漏极连接部134可为一导电层，然而本发明不以此为限。
在本实施方式中，漏极本体132置于第一栅极汇流排170与第二栅极汇流排180之间，因此漏极本体132的长度可略小于400微米。在一些实施方式中，漏极本体132可与源极汇流排150以及漏极汇流排160重叠(如图1所示)，亦即源极汇流排150与漏极汇流排160置于漏极本体132上方，而漏极本体132与源极汇流排150之间存在一绝缘层以隔离漏极与源极，因此漏极本体132、源极汇流排150与漏极汇流排160皆置于元件层110的主动区114上。然而在其他的实施方式中，漏极本体132可选择不与源极汇流排150(和/或漏极汇流排160)重叠，例如漏极本体132与源极汇流排150(和/或漏极汇流排160)由同一层导电材料层所图案化而成。因此漏极本体132置于元件层110的主动区114上，而源极汇流排150和/或漏极汇流排160则置于元件层110的隔离区112上。
请回到图1。在本实施方式中，半导体装置还包含栅极垫190，连接第一栅极汇流排170与第二栅极汇流排180。栅极垫190可具有较大的焊接面积以供外部线路固定。在一些实施方式中，第一栅极汇流排170、第二栅极汇流排180、栅极电极140与栅极垫190可一体成型或者为不同层的结构。或者，其中一些元件位于同一层，而另一些元件位于另外一层，本发明不以此为限。
接着请参照图3，其为本发明另一实施方式的半导体装置的上视图。本实施方式与图1的实施方式的不同处在于第一栅极汇流排170的数量。在本实施方式中，第一栅极汇流排170的数量为两个，分别位于源极电极120(、漏极电极130和/或栅极电极140)的相对两端，而第二栅极汇流排180置于第一栅极汇流排170之间。如此的结构能够更进一步地降低栅极电阻。至于本实施方式的其他细节因与图1的实施方式相同，因此便不再赘述。
接着请参照图4，其为本发明再一实施方式的半导体装置的上视图。本实施方式与图3的实施方式的不同处在于栅极垫190的数量。在本实施方式中，栅极垫190的数量为两个，分别位于第一栅极汇流排170与第二栅极汇流排180的相对两侧，因此可将第一栅极汇流排170与第二栅极汇流排180的电流路径缩短一半，借此进一步降低栅极电阻。在其他的实施方式中，栅极垫190的数量可大于两个，以更进一步地降低栅极电阻。另外，第一栅极汇流排170的数量亦可为一个。至于本实施方式的其他细节因与图3的实施方式相同，因此便不再赘述。
接着请参照图5，其为本发明又一实施方式的半导体装置的上视图。本实施方式与图3的实施方式的不同处在于第二栅极汇流排180的数量。在本实施方式中，第二栅极汇流排180的数量为多个，例如两个，置于第一栅极汇流排170之间。如此一来，便能更进一步地缩短栅极电极140的电流传输路径，以降低栅极电阻。
如图4所示，当第二栅极汇流排180的数量为两个时，每一源极电极120便包含三个源极本体122与两个源极连接部124，源极本体122分别置于第一栅极汇流排170与第二栅极汇流排180之间以及二第二栅极汇流排180之间，而源极连接部124则置于第二栅极汇流排180上方以连接相邻的源极本体122。另外，每一漏极电极130包含三个漏极本体132与两个漏极连接部134，漏极本体132分别置于第一栅极汇流排170与第二栅极汇流排180之间以及二第二栅极汇流排180之间，而漏极连接部134则置于第二栅极汇流排180上方以连接相邻的漏极本体132。在一些实施方式中，栅极垫190的数量可为多个。另外，第一栅极汇流排170的数量亦可为一个。至于本实施方式的其他细节因与图3的实施方式相同，因此便不再赘述。
接着请一并参照图6与图7A，其中图6为本发明又一实施方式的半导体装置的上视图，图7A为沿图6的线段7A-7A的剖面图。本实施方式与图3的实施方式的不同处在于源极电极120与漏极电极130的结构。在本实方式中，源极电极120包含多个源极本体122、源极连接部124与多个源极贯穿结构126。源极本体122置于元件层110上并置于第二栅极汇流排180的相对两侧，而绝缘层185覆盖源极本体122与第二栅极汇流排180。源极连接部124置于绝缘层185上与源极本体122上方，并横跨第二栅极汇流排180。源极贯穿结构126分别位于绝缘层185中并连接源极连接部124与源极本体122。在本实施方式中，源极连接部124不但可连接源极本体122，更可进一步降低源极的整体电阻。具体而言，源极本体122例如为欧姆电极，其单位长度电阻值较大，而源极连接部124的单位长度电阻值较源极本体122的单位长度电阻值低，因此源极连接部124与源极本体122可通过源极贯穿结构126而具有充份的电性连接，借此降低源极整体的电阻。
另外，请一并参照图6与图7B，其中图7B为沿图6的线段7B-7B的剖面图。漏极电极130包含多个漏极本体132、漏极连接部134与多个漏极贯穿结构136。漏极本体132置于元件层110上并置于第二栅极汇流排180的相对两侧，且绝缘层185更覆盖漏极本体132。漏极连接部134置于绝缘层185上与漏极本体132上方，并横跨第二栅极汇流排180。漏极贯穿结构136分别置于绝缘层185中并连接漏极连接部134与漏极本体132。在本实施方式中，漏极连接部134不但可连接漏极本体132，更可进一步降低漏极的整体电阻。具体而言，漏极本体132例如为欧姆电极，其单位长度电阻值较大，而漏极连接部134的单位长度电阻值较漏极本体132的单位长度电阻值低，因此漏极连接部134与漏极本体132可通过漏极贯穿结构136而具有充份的电性连接，借此降低漏极整体的电阻。
请回到图6。在一些实施方式中，源极连接部124可与源极汇流排150一体成型，例如由同一制程同一材料制作而成。然而在其他的实施方式中，源极连接部124与源极汇流排150亦可于不同制程和/或由不同材料形成。源极本体122可与源极汇流排150以及漏极汇流排160重叠(如图6所示)，只要另一绝缘层设置于源极本体122与漏极汇流排160之间即可。然而源极本体122亦可不与源极汇流排150(和/或漏极汇流排160)重叠。另外，漏极连接部134可与漏极汇流排160一体成型，例如由同一制程同一材料制作而成，然而在其他的实施方式中，漏极连接部134与漏极汇流排160亦可于不同制程和/或由不同材料形成。漏极本体132可与源极汇流排150以及漏极汇流排160重叠(如图6所示)，只要另一绝缘层设置于漏极本体132与源极汇流排150之间即可。然而漏极本体132亦可不与源极汇流排150(和/或漏极汇流排160)重叠。本实施方式的半导体装置亦可包含多个栅极垫190和/或多个第二栅极汇流排180。另外，第一栅极汇流排170的数量亦可为一个。至于本实施方式的其他细节因与图3的实施方式相同，因此便不再赘述。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的范围为准。

Claims (13)

1.一种半导体装置，包含：
一元件层；
多个源极电极与多个漏极电极，分别置于该元件层上，该多个源极电极与该多个漏极电极交替排列，且分别沿一第一方向延伸；
多个栅极电极，分别置于该元件层上以及该多个源极电极与该多个漏极电极之间，且沿该第一方向延伸；
一源极汇流排，置于该元件层上，电性连接该多个源极电极，且沿一第二方向延伸，其中该第二方向与该第一方向交错；
一漏极汇流排，置于该元件层上，电性连接该多个漏极电极，且沿该第二方向延伸，其中该源极汇流排与该漏极汇流排分别置于至少一该源极电极的相对两端；
至少一第一栅极汇流排，连接该多个栅极电极且沿该第二方向延伸，其中该第一栅极汇流排置于至少一该源极电极的一端；以及
至少一第二栅极汇流排，连接该多个栅极电极且沿该第二方向延伸，其中该多个源极电极横跨该第二栅极汇流排。
2.如权利要求1所述的半导体装置，其中该源极汇流排与该漏极汇流排相距一第一距离，且该第二栅极汇流排与该第一栅极汇流排相距一第二距离，该第一距离大于该第二距离。
3.如权利要求1所述的半导体装置，其中该源极电极中之一包含：
多个源极本体，置于该元件层上并置于该第二栅极汇流排的相对两侧；以及
一源极连接部，横跨该第二栅极汇流排并连接该多个源极本体，其中该源极连接部与该第二栅极汇流排电性绝缘。
4.如权利要求3所述的半导体装置，其中该多个漏极电极中之一包含：
多个漏极本体，置于该元件层上并置于该第二栅极汇流排的相对两侧；以及
一漏极连接部，横跨该第二栅极汇流排并连接该多个本体，其中该漏极连接部与该第二栅极汇流排电性绝缘。
5.如权利要求1所述的半导体装置，还包含一绝缘层，覆盖该第二栅极汇流排，其中该多个源极电极中之一包含：
多个源极本体，置于该元件层上并置于该第二栅极汇流排的相对两侧，且该绝缘层覆盖该多个源极本体；
一源极连接部，置于该绝缘层上与该多个源极本体上方，并横跨该第二栅极汇流排；以及
多个源极贯穿结构，分别置于该绝缘层中并连接该源极连接部与该多个源极本体。
6.如权利要求5所述的半导体装置，其中该多个漏极电极中之一包含：
多个漏极本体，置于该元件层上并置于该第二栅极汇流排的相对两侧，且该绝缘层覆盖该多个漏极本体；
一漏极连接部，置于该绝缘层上与该多个漏极本体上方，并横跨该第二栅极汇流排；以及
多个漏极贯穿结构，分别置于该绝缘层中并连接该漏极连接部与该多个漏极本体。
7.如权利要求3或5所述的半导体装置，其中该多个源极本体中至少一源极本体置于该第一栅极汇流排与该第二栅极汇流排之间。
8.如权利要求4或6所述的半导体装置，其中该多个漏极本体中至少一漏极本体置于该第一栅极汇流排与该第二栅极汇流排之间。
9.如权利要求4或6所述的半导体装置，其中该元件层包含一主动区与一隔离区，该多个源极主体与该多个漏极主体位于该主动区上，且该第二栅极汇流排位于该隔离区上。
10.如权利要求1所述的半导体装置，其中该第一栅极汇流排的数量为多个，该多个第一栅极汇流排位于该多个源极电极中至少一源极电极的相对两端，且该第二栅极汇流排置于该多个第一栅极汇流排之间。
11.如权利要求1所述的半导体装置，其中该第二栅极汇流排的数量为多个。
12.如权利要求1所述的半导体装置，还包含：
一栅极垫，连接该第一栅极汇流排与该第二栅极汇流排。
13.如权利要求12所述的半导体装置，其中该栅极垫的数量为两个，分别位于该第一栅极汇流排与该第二栅极汇流排的相对两端。
CN201510616049.4A 2015-09-24 2015-09-24 半导体装置 Active CN106558579B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510616049.4A CN106558579B (zh) 2015-09-24 2015-09-24 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510616049.4A CN106558579B (zh) 2015-09-24 2015-09-24 半导体装置

Publications (2)

Publication Number Publication Date
CN106558579A true CN106558579A (zh) 2017-04-05
CN106558579B CN106558579B (zh) 2020-04-14

Family

ID=58415205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510616049.4A Active CN106558579B (zh) 2015-09-24 2015-09-24 半导体装置

Country Status (1)

Country Link
CN (1) CN106558579B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110204418A1 (en) * 2010-02-24 2011-08-25 Panasonic Corporation Terahertz wave radiating element
CN104425617A (zh) * 2013-08-28 2015-03-18 瑞萨电子株式会社 半导体器件
CN104882478A (zh) * 2014-02-27 2015-09-02 台达电子工业股份有限公司 半导体装置与应用其的半导体装置封装体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110204418A1 (en) * 2010-02-24 2011-08-25 Panasonic Corporation Terahertz wave radiating element
CN104425617A (zh) * 2013-08-28 2015-03-18 瑞萨电子株式会社 半导体器件
CN104882478A (zh) * 2014-02-27 2015-09-02 台达电子工业股份有限公司 半导体装置与应用其的半导体装置封装体

Also Published As

Publication number Publication date
CN106558579B (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
US10573736B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
US10950524B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
JP5678119B2 (ja) 横型ｈｅｍｔ
JP5300238B2 (ja) 窒化物半導体装置
CN100495738C (zh) 集成ⅲ族氮化物功率器件
US10672878B2 (en) Silicon carbide semiconductor device
JP6769400B2 (ja) 半導体装置
US10032736B2 (en) Semiconductor device
JP2012190980A (ja) 半導体装置
CN108155233A (zh) 具有埋藏式互连件的高电子迁移率晶体管
JPWO2014073295A1 (ja) 電界効果トランジスタ
JP2012064899A (ja) 半導体装置およびその製造方法
CN106033750B (zh) 半导体装置
JP5919521B2 (ja) 窒化物半導体装置
CN104882478A (zh) 半导体装置与应用其的半导体装置封装体
TWI584467B (zh) 半導體裝置
CN106558579A (zh) 半导体装置
CN106373996A (zh) 半导体装置
JPWO2018159018A1 (ja) 半導体装置
CN104517962B (zh) 半导体装置
CN106486553A (zh) 高压氮化镓肖特基二极管
CN104425571A (zh) 半导体装置
CN109411535A (zh) 半导体装置
CN116230712A (zh) 共源共栅结构的多层氮化镓开关器件及芯片
TWI653760B (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221108

Address after: No. 252, Shanying Road, Guishan District, Taoyuan City, Taiwan, China, China (6/F)

Patentee after: Anchorage Semiconductor Co.,Ltd.

Address before: Taoyuan City, Taiwan, China

Patentee before: DELTA ELECTRONICS, Inc.