CN116230712A - 共源共栅结构的多层氮化镓开关器件及芯片 - Google Patents

共源共栅结构的多层氮化镓开关器件及芯片 Download PDF

Info

Publication number
CN116230712A
CN116230712A CN202211659393.8A CN202211659393A CN116230712A CN 116230712 A CN116230712 A CN 116230712A CN 202211659393 A CN202211659393 A CN 202211659393A CN 116230712 A CN116230712 A CN 116230712A
Authority
CN
China
Prior art keywords
layer
gallium nitride
type drift
drift layer
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211659393.8A
Other languages
English (en)
Inventor
吴龙江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sirius Semiconductor Co ltd
Original Assignee
Shenzhen Sirius Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sirius Semiconductor Co ltd filed Critical Shenzhen Sirius Semiconductor Co ltd
Priority to CN202211659393.8A priority Critical patent/CN116230712A/zh
Publication of CN116230712A publication Critical patent/CN116230712A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请涉及一种共源共栅结构的多层氮化镓开关器件及芯片。共源共栅结构的多层氮化镓开关器件包括第一N型漂移层、第一缓冲层、第一氮化镓通道层、多层第二氮化镓通道层、开关漏极、连接金属层、HEMT栅极、P型漂移层、第二N型漂移层、开关栅极和开关源极，从而构造出一个常开型高电子迁移率晶体管和一个常闭型金属‑氧化物半导体场效应晶体管并组成共源共栅结构，具有多层氮化镓通道层的D‑HEMT可以承受高电压并具有较高的电流密度，而MOSFET则承担了开关功能，使得开关漏极和开关源极之间可以彻底关断，实现具有多层氮化镓通道层的D‑HEMT和MOSFET的互补。

Description

共源共栅结构的多层氮化镓开关器件及芯片
技术领域
本申请属于半导体器件技术领域，尤其涉及一种共源共栅结构的多层氮化镓开关器件及芯片。
背景技术
目前，由氮化镓材料构造的开关器件具备许多优异特性，而其耐电压能力一直是应用的痛点之一，如果为了提升耐压性提高了沟道层(N型氮化镓)的厚度，最终得到的开关器件也只有一层二维电子气(2DEG)，单层的二维电子气的电流密度太低。
现有技术中，提出了一种多层GaN通道的器件结构，同时满足了耐压性与电流密度的需求，但是多层GaN通道的器件结构的问题在于多层GaN通道的器件结构无法完全关断。通常只能控制最上层的二维电子气，无法利用电压完全打断二维电子气的通道，需要施加负电压才能关闭器件，同时该器件在关闭时也会产生较大损耗。
发明内容
本申请的目的在于提供一种共源共栅结构的多层氮化镓开关器件及芯片，旨在解决传统的氮化镓构造的开关器件存在的无法兼顾耐压性和电流密度的需求的问题。
本申请实施例的第一方面提供了一种共源共栅结构的多层氮化镓开关器件，包括：第一N型漂移层和设于所述第一N型漂移层正面的第一缓冲层；第一氮化镓通道层，设于所述第一缓冲层的正面；多个第二氮化镓通道层，依次层叠设于所述第一氮化镓通道层的正面；开关漏极，设于所述第一氮化镓通道层和所述第二氮化镓通道层的第一侧，并与所述第一氮化镓通道层、所述第二氮化镓通道层接触；连接金属层，设于所述第一N型漂移层的正面，并与所述第一缓冲层、所述第一氮化镓通道层、所述第二氮化镓通道层的第二侧接触；HEMT栅极，设于所述开关漏极和所述连接金属层之间；势垒层，设于所述HEMT栅极与所述第二氮化镓通道层之间；P型漂移层，设于所述第一N型漂移层的背面；第二N型漂移层，设于所述P型漂移层的背面；开关栅极；钝化层，设于所述开关栅极与所述第一N型漂移层之间，设于所述开关栅极与所述P型漂移层之间，以及设于所述开关栅极与所述第二N型漂移层之间；开关源极，设于所述第二N型漂移层的背面并与所述HEMT栅极连接。
其中一实施例中，所述钝化层覆盖在所述第一N型漂移层、所述P型漂移层和所述第二N型漂移层的第一侧。
其中一实施例中，所述第一N型漂移层、所述P型漂移层和所述第二N型漂移层内设有开口向下的栅极凹槽，所述栅极凹槽深入至所述第一N型漂移层内，且所述钝化层设于所述栅极凹槽内壁。
其中一实施例中，所述连接金属层深入至所述第一N型漂移层内。
其中一实施例中，所述开关源极的图案呈环形或多边环状，所述栅极凹槽位于在所述开关源极内侧的所述第一N型漂移层、所述P型漂移层和所述第二N型漂移层内。
其中一实施例中，所述开关漏极设于所述第一缓冲层上，并与所述第一氮化镓通道层的第一侧和每个所述第二氮化镓通道层的第一侧接触。
其中一实施例中，所述开关漏极和所述HEMT栅极均呈环形或多边环状且互不接触，所述连接金属层呈柱状且位于所述HEMT栅极的内侧，所述第一侧为所述HEMT栅极的外侧，所述第二侧为所述HEMT栅极的内侧。
其中一实施例中，所述第一氮化镓通道层包括第一沟道层和设于所述第一沟道层正面的第一势垒层，所述第二氮化镓通道层包括第二沟道层和设于所述第二沟道层正面的第二势垒层；所述第一沟道层和所述第二沟道层的材料均为N型氮化镓，所述势垒层、所述第一势垒层和所述第二势垒层的材料均为氮化铝镓；所述第一N型漂移层和所述第二N型漂移层的材料均为N型氮化镓，所述P型漂移层的材料为P型氮化镓。
其中一实施例中，所述开关漏极设于所述第一沟道层上，并与每层所述第二氮化镓通道层的第一侧接触。
本申请实施例的第二方面提供了一种芯片，包括如上述的共源共栅结构的多层氮化镓开关器件。
本申请实施例与现有技术相比存在的有益效果是：第一N型漂移层、第一缓冲层、第一氮化镓通道层、多层第二氮化镓通道层、开关漏极、连接金属层和HEMT栅极可以组成一个常开型高电子迁移率晶体管(D-High Electron Mobility Transistor；D-HEMT)，其中，连接金属层可作为D-HEMT的源极。连接金属层、第一N型漂移层、P型漂移层、第二N型漂移层、开关栅极和开关源极可以组成一个常闭型金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor；MOSFET)，其中，连接金属层可作为MOSFET的漏极。D-HEMT和MOSFET组成了共源共栅结构(cascode structure，CSCG)，具有多层氮化镓通道层的D-HEMT可以承受高电压并具有较高的电流密度，而MOSFET则承担了开关功能，使得开关漏极和开关源极之间可以彻底关断，实现具有多层氮化镓通道层的D-HEMT和MOSFET的互补。
附图说明
图1为本申请第一实施例提供的共源共栅结构的多层氮化镓开关器件的截面示意图一；
图2为本申请一实施例提供的共源共栅结构的多层氮化镓开关器件的电路等效示意图；
图3为本申请一实施例提供的共源共栅结构的多层氮化镓开关器件的截面示意图二；
图4为本申请一实施例提供的共源共栅结构的多层氮化镓开关器件的顶部示意图；
图5为本申请一实施例提供的共源共栅结构的多层氮化镓开关器件的底部示意图；
图6为本申请一实施例提供的共源共栅结构的多层氮化镓开关器件的截面示意图三；
图7为本申请一实施例提供的共源共栅结构的多层氮化镓开关器件的另一底部示意图；
图8为本申请第二实施例提供的芯片的示意图。
上述附图说明：10、芯片；20、共源共栅结构的多层氮化镓开关器件；100、第一N型漂移层；200、第一缓冲层；310、第一氮化镓通道层；311、第一沟道层；312、第一势垒层；320、第二氮化镓通道层；321、第二沟道层；322、第二势垒层；330、势垒层；400、开关漏极；500、连接金属层；600、HEMT栅极；610、P型盖帽层；620、栅极金属层；710、P型漂移层；720、第二N型漂移层；730、支撑层；731、衬底；732、第二缓冲层；810、开关栅极；820、钝化层；900、开关源极。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
图1示出了本申请第一实施例提供的共源共栅结构的多层氮化镓开关器件的截面示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
共源共栅结构的多层氮化镓开关器件包括：第一N型漂移层100、第一缓冲层200、第一氮化镓通道层310、多个第二氮化镓通道层320、开关漏极400、连接金属层500、HEMT栅极600和势垒层330。
如图1所示，第一缓冲层200设于第一N型漂移层100的正面，本实施例中，第一N型漂移层100的正面即为第一N型漂移层100的顶面，第一N型漂移层100的背面即为第一N型漂移层100的底面。第一氮化镓通道层310设于第一缓冲层200正面，多个第二氮化镓通道层320依次层叠设于第一氮化镓通道层310的正面。开关漏极400设于第一氮化镓通道层310和第二氮化镓通道层320的第一侧，并与第一氮化镓通道层310、第二氮化镓通道层320接触。连接金属层500设于第一N型漂移层100的正面，并与第一氮化镓通道层310、第二氮化镓通道层320的第二侧接触。HEMT栅极600设于位于顶部的第二氮化镓通道层320的正面，且位于开关漏极400和连接金属层500之间。势垒层设于HEMT栅极600与顶部的第二氮化镓通道层320之间。
第一氮化镓通道层310和第二氮化镓通道层320均可以传输电能。第一N型漂移层100、第一缓冲层200、第一氮化镓通道层310、第二氮化镓通道层320、开关漏极400、连接金属层500和HEMT栅极600可以组成一个常开型高电子迁移率晶体管(D-Mode High ElectronMobility Transistor；D-HEMT)，其中，连接金属层500可以作为为D-HEMT的源极，开关漏极400为D-HEMT的漏极，HEMT栅极600为D-HEMT的栅极。由于具有第一氮化镓通道层310和多层第二氮化镓通道层320，该D-HEMT具有较高的耐高电压的能力同时还具有较高的可通过的电流密度。
共源共栅结构的多层氮化镓开关器件还包括：P型漂移层710、第二N型漂移层720、开关栅极810、钝化层820和开关源极900。
如图1所示，P型漂移层710设置在第一N型漂移层100的背面，第二N型漂移层720设置在P型漂移层710的背面。钝化层820设于开关栅极810与第一N型漂移层100之间，设于开关栅极810与P型漂移层710之间，以及设于开关栅极810与第二N型漂移层720之间，具体地，钝化层820同时与第一N型漂移层100、P型漂移层710和第二N型漂移层720接触，开关栅极810覆盖在钝化层820上。开关源极900设于第二N型漂移层720的背面并与HEMT栅极600连接。
其中，连接金属层500、第一N型漂移层100、P型漂移层710、第二N型漂移层720、开关栅极810、钝化层820和开关源极900可以组成一个常闭型金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)，连接金属层500可作为MOSFET的漏极。如图1、图2所示，连接金属层500既是D-HEMT的源极，也是MOSFET的漏极，通过将MOSFET的源极(开关源极900)与D-HEMT的栅极(HEMT栅极600)连接，组成了共源共栅结构(cascode structure，CSCG)。开关漏极400和开关源极900可以与外部电路连接，开关漏极400、连接金属层500和开关源极900用于传输电能，MOSFET可以承担开关功能，控制开关漏极400与开关源极900之间的通断，解决具有多层氮化镓通道层的D-HEMT难以彻底关断的问题，同时多层氮化镓开关器件还具有较高的耐高压能力以及较高的可通过的电流密度。
需要说明的是，在多层氮化镓开关器件关断(开关栅极810接收到低电压或零电压使得MOSFET关断)的情况下，其两端电极(开关漏极400和开关源极900)接收到电压时(开关漏极400为高电位，开关源极900为低电位)，若电压较小使得D-HEMT仍导通，此时由MOSFET承受所有电压；若电压较大使D-HEMT关断，此时则由D-HEMT和MOSFET共同承受电压，且由D-HEMT大部分电压。
在一实施例中，如图1所示，开关栅极810和钝化层820覆盖在第一N型漂移层100、P型漂移层710和第二N型漂移层720的第一侧。本实施例中，第一侧对应右侧，第二侧对应左侧。即开关漏极400设置在第一氮化镓通道层310和第二氮化镓通道层320的右侧，连接金属层500设于第一N型漂移层100的正面，并与第一氮化镓通道层310、第二氮化镓通道层320的左侧接触。由于第一N型漂移层100和P型漂移层710以及第二N型漂移层720与P型漂移层710构成了PN结，第一N型漂移层100无法通过P型漂移层710与第二N型漂移层720连通。开关栅极810和钝化层820覆盖在第一N型漂移层100、P型漂移层710和第二N型漂移层720的侧面，可以通过控制向开关栅极810施加的电压以控制钝化层820的通断，从而控制第一N型漂移层100和第二N型漂移层720的连接。
在一实施例中，开关栅极810与开关漏极400之间的距离和开关栅极810与连接金属层500之间的距离相等。
在一实施例中，第一氮化镓通道层310和第二氮化镓通道层320的厚度相等。
在一实施例中，开关漏极400的厚度等于第一氮化镓通道层310、多个第二氮化镓通道层320和势垒层330的厚度之和。
在一实施例中，连接金属层500的厚度等于第一氮化镓通道层310、多个第二氮化镓通道层320、势垒层330和第一N型漂移层100的厚度之和。
在一实施例中，连接金属层500的厚度大于第一氮化镓通道层310、多个第二氮化镓通道层320、势垒层330和第一N型漂移层100的厚度之和。即连接金属层500深入至第一N型漂移层100内。
在一实施例中，第一N型漂移层100、P型漂移层710和第二N型漂移层720内设有开口向下的栅极凹槽，栅极凹槽深入至第一N型漂移层100内，即栅极凹槽的深度不小于P型漂移层710和第二N型漂移层720的厚度，且钝化层820覆盖在栅极凹槽内，开关栅极810覆盖在钝化层820上。覆盖在栅极凹槽的内壁的开关栅极810和钝化层820的导电能力较强，可以提升器件可通过的电流密度。栅极凹槽的内壁既可以垂直于第一N型漂移层100也可以与第一N型漂移层100之间呈一定角度，本实施例不对其进行限制。
在一示例中，栅极凹槽的深度等于P型漂移层710和第二N型漂移层720的厚度，P型漂移层710和第二N型漂移层720的侧面即为栅极凹槽的侧壁，第一N型漂移层100的底面即为栅极凹槽的底面。由于开关栅极810覆盖在栅极凹槽内，开关栅极810的具体形状由栅极凹槽决定。栅极凹槽的开口边缘处的第二N型漂移层720的背面也覆盖有开关栅极810，开关栅极810与开关源极900互不接触。开关栅极810可以与外部电路连接，通过向开关栅极810施加高电压即可使钝化层820形成导电通道，连通第一N型漂移层100和第二N型漂移层720。
在一实施例中，如图3、图5所示，开关源极900呈环形或多边环状，栅极凹槽位于开关源极900内侧的第一N型漂移层100、P型漂移层710和第二N型漂移层720内。
在一示例中，如图5所示，开关源极900呈回字形，且四条边的长度相等。栅极凹槽的开口的形状也为方形。
在一示例中，开关源极900呈环形，与回字形开关源极900相比，当开关源极900呈环形时，在占用面积相等的情况下，可以使MOSFET能够承受更高的击穿电压。
在一示例中，开关源极900呈六边环状，与回字形开关源极900相比，在占用面积相等的情况下，可以使MOSFET的电流密度增大。
在一实施例中，如图3所示，开关漏极400设于位于第一缓冲层200上，并与第一氮化镓通道层310和第二氮化镓通道层320的第一侧接触。开关漏极400可以与每层第一氮化镓通道层310和第二氮化镓通道层320的第一侧充分接触，提高导电效率。
在一实施例中，如图3所示，共源共栅结构的多层氮化镓开关器件共有两层第二氮化镓通道层320，第二氮化镓通道层320的数量可以根据实际需求进行设置，共源共栅结构的多层氮化镓开关器件的耐高压的性能和电流密度与第二氮化镓通道层320的数量呈正比例关系。多层第二氮化镓通道层320可以增加共源共栅结构的多层氮化镓开关器件的耐高压的能力，同时多个第二氮化镓通道层320可增大共源共栅结构的多层氮化镓开关器件中的电流密度。
在一实施例中，如图4所示，开关漏极400和HEMT栅极600均呈环形或多边环状且互不接触，HEMT栅极600位于开关漏极400的内侧，连接金属层500呈柱状且位于HEMT栅极600内侧的第一缓冲层200和第一氮化镓通道层310和第二氮化镓通道层320内部，第一侧为HEMT栅极600的外侧，第二侧为HEMT栅极600的内侧。通过采用环状的开关漏极400和HEMT栅极600可以增大D-HEMT可通过的电流密度。
在一示例中，如图4所示，开关漏极400和HEMT栅极600呈同心结构，连接金属层500则位于开关漏极400和HEMT栅极600的几何中心。开关漏极400和HEMT栅极600均呈回字形，连接金属层500为方形柱。
在一示例中，开关漏极400和HEMT栅极600还可以呈六边环形。
在一实施例中，如图3所示，第一氮化镓通道层310包括第一沟道层311和设于第一沟道层311正面的第一势垒层312，第二氮化镓通道层320包括第二沟道层321和设于第二沟道层321正面的第二势垒层322。
如图3所示，在一实施例中，HEMT栅极600包括P型盖帽层610和栅极金属层620，P型盖帽层610设于势垒层上，栅极金属层620设于P型盖帽层610上，栅极金属层620可以与P型盖帽层610形成肖特基接触，栅极金属层620用于与外部电路以及开关源极900连接。其中，P型盖帽层610的材料可以为P型氮化镓(P-GaN)，栅极金属层620可以为肖特基金属(例如金(Au)、钯(Pd)中的任意一种)。
需要说明的是，P型盖帽层610的厚度越厚，D-HEMT可以承受的击穿电压越大，但产生的寄生电容越大，开关速度变慢。P型盖帽层610的长度(与势垒层接触的面积)越大，D-HEMT可以承受的击穿电压越大，但导通电阻也会增大。因此需要根据实际情况设置P型盖帽层610。
在一实施例中，开关漏极400、连接金属层500和开关源极900的材料可以是欧姆金属(例如钛(Ti)、铝(Al)中的任意一种)，用于传输电能。
需要说明的是，D-HEMT可以承受的击穿电压与第一沟道层311、第二沟道层321的厚度和长度呈正比例关系，其中，第一沟道层311、第二沟道层321的长度是指开关漏极400和连接金属层500之间的第一沟道层311、第二沟道层321的长度。第一沟道层311、第二沟道层321的厚度和长度需要根据实际需求进行配置。
在一实施例中，第一沟道层311和第二沟道层321的材料均为N型氮化镓(N-GaN)，势垒层330、第一势垒层312和第二势垒层322的材料均为氮化铝镓(AlGaN)。N型氮化镓和氮化铝镓接触时会在接触位置产生可以导电的二维电子气。
在一实施例中，第一N型漂移层100和第二N型漂移层720的材料均为N型氮化镓(N-GaN)，P型漂移层710的材料为P型氮化镓(P-GaN)。
在一实施例中，第一缓冲层200的材料为氮化铝(AlN)。
需要说明的是，在具体制备过程中，可以通过向氮化镓内注入N型离子以形成N型氮化镓，可以向氮化镓内注入P型离子以形成P型氮化镓。N型材料可以与P型材料形成PN结，以隔断电流的传输。
在一实施例中，势垒层330和顶部的第二势垒层322可以合并为同一层。
在一实施例中，如图6所示，开关漏极400设于第一沟道层311上，并与每个第二氮化镓通道层320的第一侧接触。
在一示例中，如图6所示，共源共栅结构的多层氮化镓开关器件共有两层第二氮化镓通道层320，开关漏极400则设置在第一沟道层311上，且与上面的两层第二氮化镓通道层320的外侧的侧面接触，开关漏极400从而可以与第一氮化镓通道层310和第二氮化镓通道层320内的二维电子气连接，实现电能传输。
在一实施例中，共源共栅结构的多层氮化镓开关器件还包括支撑层730，支撑层730包括设于第二N型漂移层720的背面的第二缓冲层732和设于第二缓冲层732背面的衬底731。支撑层730的厚度大于开关源极900的厚度。本实施例不对支撑层730的形状进行限制。衬底731的材料为N型氮化镓，第二缓冲层732的材料为氮化铝(AlN)。
支撑层730用于在构造上述任一项实施例的共源共栅结构的多层氮化镓开关器件之前，通过先构造支撑层730以作为初始支撑结构，以便于在支撑层730的基础上构造共源共栅结构的多层氮化镓开关器件，在完成共源共栅结构的多层氮化镓开关器件之后，可以去掉支撑层730以增加第二N型漂移层720的背面的可用面积，可以构造面积更大的开关源极900，提高器件的电流密度。
图2示出了本申请第二实施例提供的芯片的示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
一种芯片10，包括如上述任一项实施例的共源共栅结构的多层氮化镓开关器件20。具体地，芯片10可以包括由多个共源共栅结构的多层氮化镓开关器件20组成的开关电路或逻辑电路，共源共栅结构的多层氮化镓开关器件20作为其中的开关元件。本实施例不对电路的类型进行限定，具体电路可以是现有的电路，共源共栅结构的多层氮化镓开关器件20的数量和连接关系可根据具体需求进行设置。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种共源共栅结构的多层氮化镓开关器件，其特征在于，包括：
第一N型漂移层和设于所述第一N型漂移层正面的第一缓冲层；
第一氮化镓通道层，设于所述第一缓冲层的正面；
多个第二氮化镓通道层，依次层叠设于所述第一氮化镓通道层的正面；
开关漏极，设于所述第一氮化镓通道层和所述第二氮化镓通道层的第一侧，并与所述第一氮化镓通道层、所述第二氮化镓通道层接触；
连接金属层，设于所述第一N型漂移层的正面，并与所述第一缓冲层、所述第一氮化镓通道层、所述第二氮化镓通道层的第二侧接触；
HEMT栅极，设于所述开关漏极和所述连接金属层之间；
势垒层，设于所述HEMT栅极与所述第二氮化镓通道层之间；
P型漂移层，设于所述第一N型漂移层的背面；
第二N型漂移层，设于所述P型漂移层的背面；
开关栅极；
钝化层，设于所述开关栅极与所述第一N型漂移层之间，设于所述开关栅极与所述P型漂移层之间，以及设于所述开关栅极与所述第二N型漂移层之间；
开关源极，设于所述第二N型漂移层的背面并与所述HEMT栅极连接。
2.如权利要求1所述的共源共栅结构的多层氮化镓开关器件，其特征在于，所述钝化层覆盖在所述第一N型漂移层、所述P型漂移层和所述第二N型漂移层的第一侧。
3.如权利要求1所述的共源共栅结构的多层氮化镓开关器件，其特征在于，所述第一N型漂移层、所述P型漂移层和所述第二N型漂移层内设有开口向下的栅极凹槽，所述栅极凹槽深入至所述第一N型漂移层内，且所述钝化层设于所述栅极凹槽内壁。
4.如权利要求2或3所述的共源共栅结构的多层氮化镓开关器件，其特征在于，所述连接金属层深入至所述第一N型漂移层内。
5.如权利要求3所述的共源共栅结构的多层氮化镓开关器件，其特征在于，所述开关源极的图案呈环形或多边环状，所述栅极凹槽位于在所述开关源极内侧的所述第一N型漂移层、所述P型漂移层和所述第二N型漂移层内。
6.如权利要求1所述的共源共栅结构的多层氮化镓开关器件，其特征在于，所述开关漏极设于所述第一缓冲层上，并与所述第一氮化镓通道层的第一侧和每个所述第二氮化镓通道层的第一侧接触。
7.如权利要求6所述的共源共栅结构的多层氮化镓开关器件，其特征在于，所述开关漏极和所述HEMT栅极均呈环形或多边环状且互不接触，所述连接金属层呈柱状且位于所述HEMT栅极的内侧，所述第一侧为所述HEMT栅极的外侧，所述第二侧为所述HEMT栅极的内侧。
8.如权利要求1所述的共源共栅结构的多层氮化镓开关器件，其特征在于，所述第一氮化镓通道层包括第一沟道层和设于所述第一沟道层正面的第一势垒层，所述第二氮化镓通道层包括第二沟道层和设于所述第二沟道层正面的第二势垒层；所述第一沟道层和所述第二沟道层的材料均为N型氮化镓，所述势垒层、所述第一势垒层和所述第二势垒层的材料均为氮化铝镓；所述第一N型漂移层和所述第二N型漂移层的材料均为N型氮化镓，所述P型漂移层的材料为P型氮化镓。
9.如权利要求8所述的共源共栅结构的多层氮化镓开关器件，其特征在于，所述开关漏极设于所述第一沟道层上，并与每层所述第二氮化镓通道层的第一侧接触。
10.一种芯片，其特征在于，包括如权利要求1-9任一项所述的共源共栅结构的多层氮化镓开关器件。
CN202211659393.8A 2022-12-22 2022-12-22 共源共栅结构的多层氮化镓开关器件及芯片 Pending CN116230712A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211659393.8A CN116230712A (zh) 2022-12-22 2022-12-22 共源共栅结构的多层氮化镓开关器件及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211659393.8A CN116230712A (zh) 2022-12-22 2022-12-22 共源共栅结构的多层氮化镓开关器件及芯片

Publications (1)

Publication Number Publication Date
CN116230712A true CN116230712A (zh) 2023-06-06

Family

ID=86583387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211659393.8A Pending CN116230712A (zh) 2022-12-22 2022-12-22 共源共栅结构的多层氮化镓开关器件及芯片

Country Status (1)

Country Link
CN (1) CN116230712A (zh)

Similar Documents

Publication Publication Date Title
US10950524B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
TWI481038B (zh) 帶有整合肖特基能障二極體的溝槽mosfet器件
CN102893392B (zh) 采用孤岛拓扑结构的高密度氮化镓器件
US20090072269A1 (en) Gallium nitride diodes and integrated components
CN107910267B (zh) 功率半导体器件及其制造方法
US8264015B2 (en) Semiconductor device wherein a first insulated gate field effect transistor is connected in series with a second field effect transistor
CN110649096B (zh) 一种高压n沟道HEMT器件
US11063143B2 (en) Insulated-gate semiconductor device and method of manufacturing the same
US7821034B2 (en) Integrated III-nitride devices
CN105720053A (zh) 半导体器件和方法
CN107910266B (zh) 功率半导体器件及其制造方法
JPWO2014073295A1 (ja) 電界効果トランジスタ
JP2018056506A (ja) 半導体装置
US20130313634A1 (en) Power semiconductor device and edge terminal structure thereof
CN113594248B (zh) 一种具有集成续流二极管的双异质结GaN HEMT器件
US6765262B2 (en) Vertical high-voltage semiconductor component
CN107910269B (zh) 功率半导体器件及其制造方法
CN107910268B (zh) 功率半导体器件及其制造方法
TW201639180A (zh) 二極體元件及其製造方法
CN106373996B (zh) 半导体装置
US20230080636A1 (en) Device structure for power semiconductor transistor
CN107910270B (zh) 功率半导体器件及其制造方法
CN107910271B (zh) 功率半导体器件及其制造方法
CN116230712A (zh) 共源共栅结构的多层氮化镓开关器件及芯片
US9786776B2 (en) Vertical semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination