CN109411535A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109411535A
CN109411535A CN201810011510.7A CN201810011510A CN109411535A CN 109411535 A CN109411535 A CN 109411535A CN 201810011510 A CN201810011510 A CN 201810011510A CN 109411535 A CN109411535 A CN 109411535A
Authority
CN
China
Prior art keywords
source
pad
drain
semiconductor device
body part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810011510.7A
Other languages
English (en)
Other versions
CN109411535B (zh
Inventor
廖文甲
刘滢溱
江承庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anchorage Semiconductor Co ltd
Original Assignee
Delta Optoelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/678,102 external-priority patent/US10833185B2/en
Application filed by Delta Optoelectronics Inc filed Critical Delta Optoelectronics Inc
Publication of CN109411535A publication Critical patent/CN109411535A/zh
Application granted granted Critical
Publication of CN109411535B publication Critical patent/CN109411535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种半导体装置包含主动层、源极电极、漏极电极、栅极电极、源极垫、漏极垫与至少一源极外部连接元件。源极电极、漏极电极与栅极电极置于主动层的主动区上。源极垫电性连接至源极电极，并包含本体部、多个分支部与至少一电流分散部。本体部至少部分置于主动区并沿着第一方向延伸。分支部沿着第二方向延伸，第二方向不同于第一方向。电流分散部连接本体部与分支部，并沿着第一方向延伸。电流分散部的宽度大于任一分支部的宽度且小于本体部的一半宽度。漏极垫电性连接至漏极电极。源极外部连接元件置于本体部上且与电流分散部分开。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
氮基半导体具有高电子崩溃电场与高电子饱和速度，因此，氮基半导体被期望作为具有高崩溃电压与低开启电阻的半导体装置的半导体材料。许多使用氮基相关材料的半导体装置具有异质结构(heterojunctions)。异质结构是利用两种具有不同带隙能量的氮基半导体组成，且可于接合平面附近形成二维电子气(two-dimensional electron gas,2DEG)层。具有异质结构的半导体装置可达成低开启电阻。此类的半导体装置称为高电子迁移率晶体管(high electron mobility transistors,HEMT)。
发明内容
本发明的主要目的在于提供一种半导体装置，以解决上述问题。
本公开实施例提供一种半导体装置，其包含主动层、源极电极、漏极电极、栅极电极、源极垫、漏极垫与至少一源极外部连接元件。主动层具有主动区。源极电极、漏极电极与栅极电极置于主动层的主动区上。源极垫电性连接至源极电极。源极垫包含本体部、多个分支部与至少一电流分散部。本体部至少部分置于主动层的主动区。源极垫的本体部沿着第一方向延伸。分支部沿着第二方向延伸。第二方向不同于第一方向。电流分散部连接源极垫的本体部与源极垫的分支部，并沿着第一方向延伸。源极垫的电流分散部的宽度大于源极垫的任一分支部的宽度且小于源极垫的本体部的一半宽度。漏极垫电性连接至漏极电极。源极外部连接元件置于源极垫的本体部上且与源极垫的电流分散部分开。
在一或多个实施方式中，源极垫的电流分散部分开源极垫的本体部与源极垫的分支部。
在一或多个实施方式中，源极垫的本体部与源极垫的分支部置于源极垫的电流分散部的相对两侧。
在一或多个实施方式中，源极外部连接元件毗邻源极垫的电流分散部的边缘对齐源极垫的本体部与源极垫的电流分散部之间的界面。
在一或多个实施方式中，源极垫的电流分散部与源极垫的本体部具有实质相同的长度。
在一或多个实施方式中，源极垫满足：1≤L2/((W1+W3)/2)≤3，其中W1为源极垫的电流分散部的宽度，W3为源极垫的本体部的宽度，且L2为源极垫的分支部的长度。
在一或多个实施方式中，源极垫的本体部重叠至少部分的源极电极。
在一或多个实施方式中，半导体装置还包含至少一下源极金属层，置于源极电极与源极垫之间。
在一或多个实施方式中，下源极金属层的数量为多个，且下源极金属层互相分开。
在一或多个实施方式中，半导体装置还包含至少一上源极金属层，置于下源极金属层与源极垫之间。
在一或多个实施方式中，上源极金属层的数量为多个，且上源极金属层互相分开。
在一或多个实施方式中，下源极金属层的厚度小于上源极金属层与源极垫的总厚度。
在一或多个实施方式中，上源极金属层的宽度大于源极垫的至少任一分支部的宽度。
在一或多个实施方式中，漏极垫包含本体部、多个分支部与电流分散部。本体部至少部分置于主动层的主动区。漏极垫的本体部沿着第一方向延伸。分支部沿着第二方向延伸，且源极垫的分支部与漏极垫的分支部交替排列。电流分散部连接漏极垫的本体部与漏极垫的分支部，并沿着第一方向延伸。
在一或多个实施方式中，漏极垫的电流分散部的宽度大于漏极垫的任一分支部的宽度且小于漏极垫的本体部的一半宽度。
在一或多个实施方式中，半导体装置还包含至少一下漏极金属层，置于漏极电极与漏极垫之间。
在一或多个实施方式中，下漏极金属层的数量为多个，且下漏极金属层互相分开。
在一或多个实施方式中，半导体装置还包含至少一上漏极金属层，置于下漏极金属层与漏极垫之间。
在一或多个实施方式中，上漏极金属层的数量为多个，且上漏极金属层互相分开。
在一或多个实施方式中，源极垫的电流分散部与漏极垫的电流分散部之间定义一容置空间，且源极垫的分支部与漏极垫的分支部于容置空间的密度为50％至90％。
在上述实施方式中，电流分散部可改善源极垫的电流集聚(current crowding)问题。当电流分散部的宽度大于任一分支部的宽度且小于本体部的宽度的一半时，电流集聚效应与半导体装置的布线面积将一并获得改善。
附图说明
图1为本公开一些实施方式的半导体装置的俯视图。
图2A为沿着图1的线段2A-2A的剖面图。
图2B为沿着图1的线段2B-2B的剖面图。
图3为图1与图2A中的半导体装置的下源极金属层、下漏极金属层、源极电极、漏极电极、栅极电极与主动层的俯视图。
图4为图1与图2A中的半导体装置的下源极金属层、下漏极金属层、上源极金属层、上漏极金属层与主动层的俯视图。
图5为本公开一些实施方式的半导体装置的俯视图。
附图标记如下：
105：基板
110：主动层
112：主动区
114：绝缘区
116：通道层
117：二维电子气通道
118：阻障层
120：源极电极
130：漏极电极
140：栅极电极
145：P型层
150：源极垫
152、162：本体部
154、164：分支部
156、166：电流分散部
158、168、215、225、235、245：贯穿结构
160：漏极垫
170：源极外部连接元件
172、182：边缘
180：漏极外部连接元件
210：下源极金属层
220：下漏极金属层
230：上源极金属层
240：上漏极金属层
255、260、270、280：介电层
256、257、258：开口
2A-2A、2B-2B：线段
A：容置空间
D1：第一方向
D2：第二方向
G：间隙
Is、Id：界面
L2、L5：长度
T1、T2、T3、T4、T5、T6：厚度
W1、W2、W3、W4、W5、W6：宽度
具体实施方式
以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些现有惯用的结构与元件在附图中将以简单示意的方式绘示。
图1为本公开实施例一些实施方式的半导体装置的俯视图，图2A为沿着图1的线段2A-2A的剖面图，而图2B为沿着图1的线段2B-2B的剖面图。请参照图1、图2A与图2B。半导体装置包含主动层110、源极电极120、漏极电极130、栅极电极140、源极垫150、漏极垫160与至少一源极外部连接元件170。主动层110具有主动区112。源极电极120、漏极电极130与栅极电极140置于主动层110的主动区112上。源极垫150电性连接至源极电极120，且源极垫150包含本体部152、多个分支部154与一电流分散部156。本体部152至少部分置于主动层110的主动区112。举例而言，本体部152于主动层110的投影位于主动区112中，或者与主动区112重叠。也就是说，本体部152重叠至少部分的源极电极120，至少部分的漏极电极130与/或至少部分的栅极电极140。本体部152沿着第一方向D1延伸。分支部154沿着第二方向D2延伸。第二方向D2不同于第一方向D1。举例而言，如图1所示，第一方向D1实质垂直于第二方向D2。电流分散部156连接本体部152与分支部154，并沿着第一方向D1延伸。电流分散部156的宽度W1大于任一分支部154的宽度W2且小于本体部152的宽度W3的一半。源极外部连接元件170置于本体部152上，接触本体部152，且与电流分散部156分开。也就是说，源极外部连接元件170非接触电流分散部156。“实质”是用以修饰任何可些微变化的关系，但这种些微变化并不会改变其本质。
另外，漏极垫160电性连接漏极电极130，且漏极垫160包含本体部162、多个分支部164与一电流分散部166。本体部162至少部分置于主动层110的主动区112。举例而言，本体部162于主动层110的投影位于主动区112中，或者与主动区112重叠。也就是说，本体部162重叠至少部分的源极电极120、至少部分的漏极电极130与/或至少部分的栅极电极140。本体部162沿着第一方向D1延伸。也就是说，本体部152与162实质平行。分支部164沿着第二方向D2延伸。也就是说，分支部154与164实质平行。分支部154与164沿着第一方向D1交替排列。电流分散部166连接本体部162与分支部164，并沿着第一方向D1延伸。电流分散部166的宽度W4大于任一分支部164的宽度W5且小于本体部162的宽度W6的一半。
在本实施方式中，电流分散部156可改善源极垫150的电流集聚(currentcrowding)问题。具体而言，电流自源极外部连接元件170经由源极垫150而流至源极电极120。电流依序流经本体部152、电流分散部156与分支部154而到达源极电极120。若源极外部连接元件170太过于靠近分支部154，亦即电流分散部156的宽度W1过小，则会产生电流集聚效应而恶化半导体装置的性能。若源极外部连接元件170太过于远离分支部154，亦即电流分散部156的宽度W1过大，则半导体装置的布线面积(layout area)便会增加。因此，当电流分散部156的宽度W1大于任一分支部154的宽度W2且小于本体部152的宽度W3的一半时，电流集聚效应与半导体装置的布线面积将一并获得改善。类似的，当电流分散部166的宽度W4大于任一分支部164的宽度W5且小于本体部162的宽度W6的一半时，电流集聚效应与半导体装置的布线面积将一并获得改善。
在图1中，对于源极垫150，电流分散部156分开本体部152与分支部154。换言之，电流分散部156置于本体部152与分支部154之间。或者，本体部152与分支部154置于电流分散部156的相对两侧。在一些实施方式中，源极垫150为一体成型。也就是说，本体部152、分支部154与电流分散部156为一体成型。分支部154突出于电流分散部156，因此源极垫150为指叉形。另外，在图1中，电流分散部156与本体部152具有实质相同的长度。
另外，对于漏极垫160，电流分散部166分开本体部162与分支部164。换言之，电流分散部166置于本体部162与分支部164之间。或者，本体部162与分支部164置于电流分散部166的相对两侧。在一些实施方式中，漏极垫160为一体成型。也就是说，本体部162、分支部164与电流分散部166为一体成型。分支部164突出于电流分散部166，因此漏极垫160为指叉形。另外，在图1中，电流分散部166与本体部162具有实质相同的长度。
源极外部连接元件170毗邻电流分散部156的边缘172对齐本体部152与电流分散部156之间的界面Is。在一些实施方式中，源极外部连接元件170可为凸块(bump)或者连接线(wire)以将源极垫150连接至外部元件或电路。
在一些实施方式中，源极垫150满足：1≤L2/((W1+W3)/2)≤3，其中L2为分支部154的长度。电流分散部156的宽度W1与本体部152的宽度W3的总和与源极的电流分散部156和分支部154之间的交接处的电流集聚效应有关。在一些实施方式中，当宽度W1与宽度W3的总和增加时，交接处的电流密度会降低。另外，分支部154的长度L2与源极的总电阻有关。在一些实施方式中，若长度L2增加，则源极的总电阻亦增加。因此，当源极垫150满足上式关系式时，源极的电流集聚效应与总电阻皆会被改善。
类似的，在一些实施方式中，漏极垫160满足：1≤L5/((W4+W6)/2)≤3，其中L5为分支部164的长度。电流分散部166的宽度W4与本体部162的宽度W6的总和与漏极的电流分散部166和分支部164之间的交接处的电流集聚效应有关。在一些实施方式中，当宽度W4与宽度W6的总和增加时，交接处的电流密度会降低。另外，分支部164的长度L5与漏极的总电阻有关。在一些实施方式中，若长度L5增加，则漏极的总电阻亦增加。因此，当漏极垫160满足上式关系式时，漏极的电流集聚效应与总电阻皆会被改善。
在图1中，半导体装置还包含至少一漏极外部连接元件180，置于本体部162上，接触本体部162，且与电流分散部166分开。也就是说，漏极外部连接元件180非接触电流分散部166。漏极外部连接元件180毗邻电流分散部166的边缘182对齐本体部162与电流分散部166之间的界面Id。在一些实施方式中，漏极外部连接元件180可为凸块(bump)或者连接线(wire)以将漏极垫160连接至外部元件或电路。在一些实施方式中，源极外部连接元件170与漏极外部连接元件180可为相同型式的连接元件(例如皆为凸块或皆为连接线)。或者，源极外部连接元件170与漏极外部连接元件180可为不同型式的连接元件。例如源极外部连接元件170可为凸块，而漏极外部连接元件180可为连接线，或者相反。
请参照图2A与图2B。在一些实施方式中，主动层110包含通道层116与阻障层118，阻障层118置于通道层116上。二维电子气(two-dimensional electron gas,2DEG)通道117形成于通道层116与阻障层118之间且位于主动区112中。阻障层118可为于通道层116中引发二维电子气通道117的层。二维电子气通道117形成于通道层116中，且毗邻于通道层116与阻障层118之间的界面。在一些实施方式中，通道层116的材质可为氮化镓，而阻障层118的材质可为氮化镓铝。主动层110还包含绝缘区114，包围主动区112。绝缘区114可利用布植离子，如氧、氮、碳等，于主动层110中。在一些其他的实施方式中，绝缘区114可为浅沟槽绝缘(Shallow Trench Isolation,STI)。主动层110可选择性地置于一基板105上。基板105的材质例如为硅(silicon)基板或蓝宝石(sapphire)基板，本公开不以此为限。在一实施方式中，半导体装置可还包含一缓冲层(未绘示)，置于主动层110与基板105之间。
图3为图1与图2A中的半导体装置的下源极金属层210、下漏极金属层220、源极电极120、漏极电极130、栅极电极140与主动层110的俯视图。请一并参照图2A、图2B与图3。半导体装置还包含P型层145、介电层255、260、下源极金属层210与下漏极金属层220。为了清楚起见，介电层255与260绘示于图2A与图2B，且未绘示于图3。P型层145置于栅极电极140与主动层110之间。因此，半导体装置为增强型(enhancement mode)晶体管。然而，在其他的实施方式中，半导体装置可为空乏型(depletion mode)晶体管，本公开不以此为限。介电层255置于主动层110上且具有多个开口256、257与258。源极电极120置于开口256中，漏极电极130置于开口257中，且P型层145置于开口258中。
介电层260置于介电层255上且覆盖源极电极120、漏极电极130与栅极电极140。换言之，源极电极120、漏极电极130与栅极电极140置于介电层260与主动层110之间。在一些实施方式中，源极电极120与漏极电极130为欧姆电极。下源极金属层210置于介电层260上且覆盖源极电极120与栅极电极140，而下漏极金属层220置于介电层260上且覆盖漏极电极130。下源极金属层210与下漏极金属层220沿着第一方向D1延伸，且沿着第二方向D2交替排列。下漏极金属层220，例如通过置于介电层260中的贯穿结构215，电性连接至源极电极120，且与栅极电极140电性绝缘。下漏极金属层220，例如通过置于介电层260中的贯穿结构225，电性连接至漏极电极130。下源极金属层210彼此分开，且下漏极金属层220彼此分开。
图4为图1与图2A中的半导体装置的下源极金属层210、下漏极金属层220、上源极金属层230、上漏极金属层240与主动层110的俯视图。请一并参照图2A、图2B与图4。半导体装置还包含介电层270、上源极金属层230与上漏极金属层240。为了清楚起见，介电层270绘示于图2A与图2B，且未绘示于图4。介电层270覆盖下源极金属层210与下漏极金属层220。换言之，下源极金属层210与下漏极金属层220置于介电层260与270之间。上源极金属层230置于介电层270上且，例如通过置于介电层270中的贯穿结构235，电性连接下源极金属层210。上漏极金属层240置于介电层270上且，例如通过置于介电层270中的贯穿结构245，电性连接下漏极金属层220。上源极金属层230与上漏极金属层240沿着第二方向D2延伸且沿着第一方向D1交替排列。也就是说，上源极金属层230与下源极金属层210沿着不同方向延伸，且上漏极金属层240与下漏极金属层220沿着不同方向延伸。上源极金属层230彼此分开，且上漏极金属层240彼此分开。
请一并参照图1、图2A与图2B。半导体装置还包含介电层280。为了清楚起见，介电层280绘示于图2A与图2B，且未绘示于图1。介电层280覆盖上源极金属层230与上漏极金属层240。也就是说，上源极金属层230与上漏极金属层240置于介电层270与280之间。源极垫150与漏极垫160置于介电层280上。源极垫150，例如通过置于介电层280中的贯穿结构158，电性连接上源极金属层230。漏极垫160，例如通过置于介电层280中的贯穿结构168，电性连接上漏极金属层240。
请一并参照图2A与图2B。下源极金属层210的厚度T1小于上源极金属层230的厚度T2与源极垫150的厚度T3的总和。通过如此的结构，源极的电阻可降低。类似的，下漏极金属层220的厚度T4小于上漏极金属层240的厚度T5与漏极垫160的厚度T6的总和。通过如此的结构，漏极的电阻可降低。
请参照图1。源极垫150的电流分散部156与漏极垫160的电流分散部166之间定义一容置空间A。源极垫150的分支部154与漏极垫160的分支部164于容置空间A的(布线)密度为50％至90％。从另一角度来看，源极垫150与漏极垫160之间形成一间隙G。具体而言，间隙G由源极垫150的分支部154的边缘与漏极垫160的分支部164的边缘所定义而成。间隙G的面积占容置空间A的10％至50％的面积。
图5为本公开一些实施方式的半导体装置的俯视图。图5与图1的差异处在于源极垫150与漏极垫160的结构。在图5中，半导体装置包含两个源极垫150与一个漏极垫160。源极垫150为实质镜像对称，且漏极垫160置于两个源极垫150之间。源极垫150为具有与图1的源极垫150为相似的结构。另外，漏极垫160包含一个本体部162、两个电流分散部166与多个分支部164。两个电流分散部166置于本体部162的相对两侧，且电流分散部166置于本体部162与分支部164之间。至于图5的半导体装置的相关结构细节与图1的半导体装置相似，因此便不再赘述。
另外，虽然在图5中，半导体装置包含两个源极垫150与一个漏极垫160，然而在其他的实施方式中，半导体装置可包含一个源极垫150与两个漏极垫160，或者包含交替排列的多个源极垫150与多个漏极垫160。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求书所界定者为准。

Claims (20)

1.一种半导体装置，包含：
一主动层，具有一主动区；
一源极电极、一漏极电极与一栅极电极，置于该主动层的该主动区上；
一源极垫，电性连接至该源极电极，其中该源极垫包含：
一本体部，至少部分置于该主动层的该主动区，其中该源极垫的该本体部沿着一第一方向延伸；
多个分支部，沿着一第二方向延伸，其中该第二方向不同于该第一方向；以及
至少一电流分散部，连接该源极垫的该本体部与该源极垫的多个所述分支部，并沿着该第一方向延伸，其中该源极垫的该电流分散部的宽度大于该源极垫的任一多个所述分支部的宽度且小于该源极垫的该本体部的一半宽度；
一漏极垫，电性连接至该漏极电极；以及
至少一源极外部连接元件，置于该源极垫的该本体部上且与该源极垫的该电流分散部分开。
2.如权利要求1所述的半导体装置，其中该源极垫的该电流分散部分开该源极垫的该本体部与该源极垫的多个所述分支部。
3.如权利要求1所述的半导体装置，其中该源极垫的该本体部与该源极垫的多个所述分支部置于该源极垫的该电流分散部的相对两侧。
4.如权利要求1所述的半导体装置，其中该源极外部连接元件毗邻该源极垫的该电流分散部的一边缘对齐该源极垫的该本体部与该源极垫的该电流分散部之间的界面。
5.如权利要求1所述的半导体装置，其中该源极垫的该电流分散部与该源极垫的该本体部具有实质相同的长度。
6.如权利要求1所述的半导体装置，其中该源极垫满足：1≤L2/((W1+W3)/2)≤3，其中W1为该源极垫的该电流分散部的宽度，W3为该源极垫的该本体部的宽度，且L2为该源极垫的多个所述分支部的长度。
7.如权利要求1所述的半导体装置，其中该源极垫的该本体部重叠至少部分的该源极电极。
8.如权利要求1所述的半导体装置，还包含至少一下源极金属层，置于该源极电极与该源极垫之间。
9.如权利要求8所述的半导体装置，其中该下源极金属层的数量为多个，且多个所述下源极金属层互相分开。
10.如权利要求8所述的半导体装置，还包含至少一上源极金属层，置于该下源极金属层与该源极垫之间。
11.如权利要求10所述的半导体装置，其中该上源极金属层的数量为多个，且多个所述上源极金属层互相分开。
12.如权利要求10所述的半导体装置，其中该下源极金属层的厚度小于该上源极金属层与该源极垫的总厚度。
13.如权利要求10所述的半导体装置，其中该上源极金属层的宽度大于该源极垫的至少任一多个所述分支部的宽度。
14.如权利要求1所述的半导体装置，其中该漏极垫包含：
一本体部，至少部分置于该主动层的该主动区，其中该漏极垫的该本体部沿着该第一方向延伸；
多个分支部，沿着该第二方向延伸，且该源极垫的多个所述分支部与该漏极垫的多个所述分支部交替排列；以及
一电流分散部，连接该漏极垫的该本体部与该漏极垫的多个所述分支部，并沿着该第一方向延伸。
15.如权利要求14所述的半导体装置，其中该漏极垫的该电流分散部的宽度大于该漏极垫的任一多个所述分支部的宽度且小于该漏极垫的该本体部的一半宽度。
16.如权利要求14所述的半导体装置，还包含至少一下漏极金属层，置于该漏极电极与该漏极垫之间。
17.如权利要求16所述的半导体装置，其中该下漏极金属层的数量为多个，且多个所述下漏极金属层互相分开。
18.如权利要求16所述的半导体装置，还包含至少一上漏极金属层，置于该下漏极金属层与该漏极垫之间。
19.如权利要求18所述的半导体装置，其中该上漏极金属层的数量为多个，且多个所述上漏极金属层互相分开。
20.如权利要求1所述的半导体装置，其中该源极垫的该电流分散部与该漏极垫的该电流分散部之间定义一容置空间，且该源极垫的多个所述分支部与该漏极垫的多个所述分支部于该容置空间的密度为50％至90％。
CN201810011510.7A 2017-08-15 2018-01-05 半导体装置 Active CN109411535B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/678,102 2017-08-15
US15/678,102 US10833185B2 (en) 2013-09-10 2017-08-15 Heterojunction semiconductor device having source and drain pads with improved current crowding

Publications (2)

Publication Number Publication Date
CN109411535A true CN109411535A (zh) 2019-03-01
CN109411535B CN109411535B (zh) 2022-03-18

Family

ID=65463935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810011510.7A Active CN109411535B (zh) 2017-08-15 2018-01-05 半导体装置

Country Status (2)

Country Link
CN (1) CN109411535B (zh)
TW (1) TWI660506B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767546A (en) * 1994-12-30 1998-06-16 Siliconix Incorporated Laternal power mosfet having metal strap layer to reduce distributed resistance
US20070007545A1 (en) * 2005-07-07 2007-01-11 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
US20070108617A1 (en) * 2005-09-30 2007-05-17 Infineon Technologies Ag Semiconductor component comprising interconnected cell strips
US20090166811A1 (en) * 2007-12-27 2009-07-02 Shinko Electric Industries Co., Ltd Semiconductor device and manufacturing method thereof
CN103311289A (zh) * 2012-03-06 2013-09-18 三星电子株式会社 高电子迁移率晶体管及其制造方法
US8957493B1 (en) * 2013-09-10 2015-02-17 Delta Electronics, Inc. Semiconductor device
TW201533906A (zh) * 2014-02-27 2015-09-01 Delta Electronics Inc 半導體裝置與應用其之半導體裝置封裝體
US20170154839A1 (en) * 2013-09-10 2017-06-01 Delta Electronics, Inc. Semiconductor device
JP2017120905A (ja) * 2015-12-29 2017-07-06 株式会社半導体エネルギー研究所 トランジスタおよび半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767546A (en) * 1994-12-30 1998-06-16 Siliconix Incorporated Laternal power mosfet having metal strap layer to reduce distributed resistance
US20070007545A1 (en) * 2005-07-07 2007-01-11 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
US20070108617A1 (en) * 2005-09-30 2007-05-17 Infineon Technologies Ag Semiconductor component comprising interconnected cell strips
US20090166811A1 (en) * 2007-12-27 2009-07-02 Shinko Electric Industries Co., Ltd Semiconductor device and manufacturing method thereof
CN103311289A (zh) * 2012-03-06 2013-09-18 三星电子株式会社 高电子迁移率晶体管及其制造方法
US8957493B1 (en) * 2013-09-10 2015-02-17 Delta Electronics, Inc. Semiconductor device
US20170154839A1 (en) * 2013-09-10 2017-06-01 Delta Electronics, Inc. Semiconductor device
TW201533906A (zh) * 2014-02-27 2015-09-01 Delta Electronics Inc 半導體裝置與應用其之半導體裝置封裝體
JP2017120905A (ja) * 2015-12-29 2017-07-06 株式会社半導体エネルギー研究所 トランジスタおよび半導体装置

Also Published As

Publication number Publication date
TWI660506B (zh) 2019-05-21
CN109411535B (zh) 2022-03-18
TW201911572A (zh) 2019-03-16

Similar Documents

Publication Publication Date Title
US10950524B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
US10573736B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
US10510882B2 (en) Embedded JFETs for high voltage applications
US10833185B2 (en) Heterojunction semiconductor device having source and drain pads with improved current crowding
CN102549754B (zh) 屏蔽栅极mosfet中的屏蔽接触
US9502548B1 (en) Semiconductor device
US8816348B2 (en) Shielded gate MOSFET-Schottky rectifier-diode integrated circuits with trenched contact structures
US10312359B2 (en) Guard rings for cascode gallium nitride devices
GB1254302A (en) Improvements in insulated gate field effect transistors
US9793390B2 (en) Low miller factor semiconductor device
TWI717713B (zh) 寬頻隙半導體裝置
CN106033750A (zh) 半导体装置
US20210202470A1 (en) Mosfet with integrated esd protection diode having anode electrode connection to trenched gates for increasing switch speed
CN104882478A (zh) 半导体装置与应用其的半导体装置封装体
US9865723B2 (en) Switching device
CN109411535A (zh) 半导体装置
US11088073B2 (en) Semiconductor device
JP7147510B2 (ja) スイッチング素子
US20160268421A1 (en) Semiconductor device
US20230068932A1 (en) Semiconductor device
CN108417626B (zh) 半导体装置
US10916635B2 (en) Semiconductor device
CN106328703B (zh) 半导体装置
CN109671766B (zh) 功率金属氧化物半导体场效晶体管
CN106558579A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221115

Address after: No. 252, Shanying Road, Guishan District, Taoyuan City, Taiwan, China, China (6/F)

Patentee after: Anchorage Semiconductor Co.,Ltd.

Address before: Taoyuan City, Taiwan, China

Patentee before: DELTA ELECTRONICS, Inc.