CN106328703B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN106328703B CN106328703B CN201510341383.3A CN201510341383A CN106328703B CN 106328703 B CN106328703 B CN 106328703B CN 201510341383 A CN201510341383 A CN 201510341383A CN 106328703 B CN106328703 B CN 106328703B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- grid
- layer
- drain electrode
- extension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 131
- 239000002184 metal Substances 0.000 claims abstract description 131
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000013517 stratification Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 167
- 229910002601 GaN Inorganic materials 0.000 description 13
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 230000005533 two-dimensional electron gas Effects 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体装置包含基板、有源层、源极、漏极、栅极、第一金属层与第二金属层。有源层置于基板上。源极与漏极分别电性连接有源层。栅极置于有源层上并置于源极与漏极之间。栅极具有第一延伸部,往漏极延伸。第一金属层部分置于栅极的第一延伸部与有源层之间,并往漏极延伸,使得另一部分的第一金属层突出于第一延伸部。第一金属层与源极电性连接。第二金属层置于栅极的第一延伸部上方,并往漏极延伸,使得另一部分的第二金属层突出于第一延伸部。第二金属层与源极电性连接。本发明的半导体装置通过增加栅极与源极之间的电容值,以降低半导体装置的米勒因子。
Description
技术领域
本发明是有关于一种半导体装置。
背景技术
高电子迁移率晶体管(high electron mobility transistor,HEMT)为场效晶体管(field effect transistor,FET)的一类,因其具有高电子迁移率与低电阻,因此被广泛应用。高电子迁移率晶体管的重要元件为异质结构层,其由二种具不同能隙的材料所组成,以取代传统场效晶体管的PN界面。一般利用的材料组合为氮化镓铝(AlGaN)与氮化镓(GaN)。因由氮化镓铝与氮化镓组成的异质结构层于氮化镓侧的形成量子井的导电带,因此氮化镓铝与氮化镓之间的界面即产生二维电子气(two-dimensional electron gas,2DEG)。
发明内容
本发明的一实施方式提供一种半导体装置,包含基板、有源层、源极、漏极、栅极、第一金属层与第二金属层。有源层置于基板上。源极与漏极分别电性连接有源层。栅极置于有源层上并置于源极与漏极之间。栅极具有第一延伸部,往漏极延伸。第一金属层部分置于栅极的第一延伸部与有源层之间,并往漏极延伸,使得另一部分的第一金属层突出于第一延伸部。第一金属层与源极电性连接。第二金属层置于栅极的第一延伸部上方,并往漏极延伸,使得另一部分的第二金属层突出于第一延伸部。第二金属层与源极电性连接。
在一或多个实施方式中,第一金属层与漏极之间的水平距离较第一延伸部与漏极之间的水平距离近。
在一或多个实施方式中,第二金属层与漏极之间的水平距离较第一延伸部与漏极之间的水平距离近。
在一或多个实施方式中,第二金属层更延伸至源极上方。
在一或多个实施方式中,半导体装置还包含贯穿结构,置于第二金属层与源极之间,并连接第二金属层与源极。
在一或多个实施方式中,半导体装置还包含连接元件,置于栅极与漏极之间,并连接第一金属层与第二金属层。
在一或多个实施方式中,第二金属层面向源极的一侧位于栅极的上方。
在一或多个实施方式中,半导体装置还包含第三金属层,置于第一金属层与第二金属层之间,并置于栅极的第一延伸部与漏极之间。第三金属层电性连接源极。
在一或多个实施方式中,半导体装置还包含第一介电层与第二介电层。第一介电层置于栅极的第一延伸部与第一金属层之间。第二介电层置于栅极的第一延伸部与第二金属层之间,且第三金属层置于第一介电层与第二介电层之间。
在一或多个实施方式中,半导体装置还包含连接元件,置于栅极与漏极之间,并连接第一金属层与第二金属层。
在一或多个实施方式中,栅极更具有第二延伸部,往源极延伸。
在一或多个实施方式中,半导体装置还包含P型掺杂层,置于栅极与有源层之间。
上述实施方式的半导体装置通过增加栅极与源极之间的电容值,以降低半导体装置的米勒因子(Miller Factor)。
附图说明
图1为本发明一实施方式的半导体装置的剖面图。
图2为本发明另一实施方式的半导体装置的剖面图。
图3为本发明再一实施方式的半导体装置的剖面图。
图4为本发明又一实施方式的半导体装置的剖面图。
其中,附图标记说明如下:
110:基板 170:第二金属层
120:有源层 172:侧
122:氮化镓层 175:金属层
124:氮化镓铝层 180:P型掺杂层
126:二维电子气 190:连接元件
130:源极 210:第一介电层
140:漏极 220:第二介电层
150:栅极 230:缓冲层
152:第一延伸部 240:绝缘区
154:第二延伸部 250、255:贯穿结构
160:第一金属层 260:第三金属层
d1、d2、d3、d4、d5:水平距离
具体实施方式
以下将以附图揭露本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化附图起见,一些公知惯用的结构与元件在附图中将以简单示意的方式绘示之。
图1为本发明一实施方式的半导体装置的剖面图。半导体装置包含基板110、有源层120、源极130、漏极140、栅极150、第一金属层160与第二金属层170。有源层120置于基板110上。源极130与漏极140分别电性连接有源层120。举例而言,在图1中,至少部分的源极130与漏极140置于有源层120中。栅极150置于有源层120上并置于源极130与漏极140之间。栅极150具有第一延伸部152,往漏极140延伸。第一金属层160部分置于栅极150的第一延伸部152与有源层120之间,并往漏极140延伸,使得另一部分的第一金属层160突出于第一延伸部152。第一金属层160与源极130电性连接。第二金属层170置于栅极150的第一延伸部152上方,并往漏极140延伸,使得另一部分的第二金属层170突出于第一延伸部152。第二金属层170与源极130电性连接。在一些实施方式中,第一金属层160与第二金属层170可利用层间贯穿结构或外部电路(未绘示),例如电线,而与源极130连接,然而本发明不以此为限。
简言之,本实施方式的半导体装置通过增加栅极150与源极130之间的电容值,以降低半导体装置的米勒因子(Miller Factor)。具体而言,在本实施方式中,部分的第一金属层160置于第一延伸部152与有源层120之间,亦即第一金属层160与第一延伸部152部分重叠。因第一金属层160与源极130电性连接,且第一延伸部152为栅极150的一部分,因此重叠部分的第一金属层160与第一延伸部152之间便会产生栅极-源极电容(Cgs)。另一方面,部分的第二金属层170置于第一延伸部152上方,亦即第二金属层170与第一延伸部152部分重叠。又第二金属层170亦与源极130电性连接,因此重叠部分的第二金属层170与第一延伸部152之间便会产生另一栅极-源极电容。如此的设置使得半导体装置的栅极-源极电容增加,因此半导体装置的米勒比例(Miller Ratio)(其与栅极-源极电容成反比)便可相对降低。米勒比例越低,则半导体装置的操作状态便越佳。
在本实施方式中,第一金属层160与第二金属层170皆突出于栅极150的第一延伸部152,换句话说,第一金属层160与漏极140之间的水平距离d1较第一延伸部152与漏极140之间的水平距离d2近,且第二金属层170与漏极140之间的水平距离d3亦较第一延伸部152与漏极140之间的水平距离d2近。如此的结构使得第一金属层160与第二金属层170可作为栅极150与漏极140之间的电性屏障,以降低栅极150与漏极140之间的电性影响。
在本实施方式中,栅极150还包含第二延伸部154,往源极130延伸。如此一来,栅极150与源极130之间的距离变近,则栅极-源极电容可进一步地增加,因此半导体装置的米勒比例便可进一步地降低。
在本实施方式中,第二金属层170面向源极130的一侧172位于栅极150的上方。换句话说,第二金属层170与源极130之间的水平距离d4较栅极150的第二延伸部154与源极130之间的水平距离d5远。如此一来,第二金属层170与有源层120之间被栅极150所隔开,可避免第二金属层170与有源层120之间增加额外的寄生电容,亦可避免第二金属层170干扰有源层120附近的电场分布。然而在其他的实施方式中,水平距离d4亦可大于或等于水平距离d5,本发明不以此为限。
在本实施方式中,半导体装置还包含第一介电层210与第二介电层220。第一介电层210置于有源层120上且覆盖第一金属层160。部分的第一介电层210置于栅极150的第一延伸部152与第一金属层160之间。另外,第二介电层220置于第一介电层210上且覆盖栅极150。部分的第二介电层220置于第二金属层170与栅极150的第一延伸部152以及第二延伸部154之间。
在一或多个实施方式中,有源层120包含多个不同的氮基(nitride-based)半导体层,以于异质接合(heterojunction)处产生二维电子气(2DEG)126,做为导电通道。例如可使用相互迭合的氮化镓(GaN)层122与氮化镓铝(AlGaN)层124,其中氮化镓铝层124位于氮化镓层122上。此种结构下,二维电子气126可存在于氮化镓层122与氮化镓铝层124之间的界面。因此在半导体装置处于开启状态下,源极130与漏极140之间的导通电流可沿着氮化镓层122与氮化镓铝层124之间的界面而流动。另一方面,基板110的材质例如为硅(silicon)基板或蓝宝石(sapphire)基板,本发明不以此为限。在本实施方式中,半导体装置可还包含缓冲层230,设置于有源层120与基板110之间。另外,半导体装置可还包含绝缘区240,围绕于有源层120外侧。绝缘区240可用以避免漏电流的产生,并提高击穿电压。
在本实施方式中,半导体装置还包含P型掺杂层180,置于栅极150与有源层120之间。P型掺杂层180可为抑制栅极150下方的有源层120的二维电子气126的层,因此P型掺杂层180下方的二维电子气126被截断,此效果即使在没有外加电压时仍存在。因此,本实施方式的半导体装置为常关型(增强型)装置。
接着请参照图2,其为本发明另一实施方式的半导体装置的剖面图。本实施方式与第一实施方式的不同处在于第二金属层170的结构。在本实施方式中,第二金属层170更延伸至源极130上方。另外,半导体装置还包含贯穿结构250,置于第二金属层170与源极130之间,并连接第二金属层170与源极130,藉此,第二金属层170可与源极130电性连接。
具体而言,在本实施方式中,源极130可为一欧姆电极,为了改善其电阻,源极130可与第二金属层170连接,其中第二金属层170具有较源极130佳的电导,因此第二金属层170可改善源极130的电阻值,而外部电路可连接至第二金属层170。
另外,半导体装置可还包含连接元件190,置于栅极150与漏极140之间,并连接第一金属层160与第二金属层170。通过连接元件190、第二金属层170与贯穿结构250,第一金属层160可与源极130电性连接。如此一来,第一金属层160、连接元件190与第二金属层170共同包覆栅极150与漏极140之间的空间,可达到增加栅极-源极电容的效果。
另一方面,半导体装置可还包含另一金属层175与贯穿结构255。金属层175置于第二介电层220上与漏极140上方,而贯穿结构255则置于金属层175与漏极140之间以连接金属层175与漏极140。在本实施方式中,漏极140亦可为一欧姆电极,为了改善其电阻,漏极140可与金属层175连接,其中金属层175具有较漏极140佳的电导,因此金属层175可改善漏极140的电阻值,而外部电路可连接至金属层175。另外,在一些实施方式中,栅极150可不具有第二延伸部154,本发明不以此为限。至于本实施方式的其他细节因与图1的实施方式相同,因此便不再赘述。
接着请参照图3,其为本发明再一实施方式的半导体装置的剖面图。本实施方式与第一实施方式的不同处在于第三金属层260的存在。在本实施方式中,第三金属层260置于第一金属层160与第二金属层170之间,并置于栅极150的第一延伸部152与漏极140之间。第三金属层260电性连接源极130。举例而言,在一些实施方式中,第一金属层160、第二金属层170与第三金属层260皆可通过,但不限于,外部电路而与源极130电性连接。
具体而言,在本实施方式中,部分的第一介电层210置于栅极150的第一延伸部152与第一金属层160之间。第二介电层220置于栅极150的第一延伸部152与第二金属层170之间,而第三金属层260与第一延伸部152共同置于第一介电层210与第二介电层220之间。换言之,栅极150可与第三金属层260以同一材料、同一工艺所形成,然而本发明不以此为限。
通过上述的结构,第一金属层160、第二金属层170与第三金属层260共同包覆栅极150与漏极140之间的空间,因此可达到增加栅极-源极电容的效果。另外,在一些实施方式中,栅极150可不具有第二延伸部154,本发明不以此为限。至于本实施方式的其他细节因与图1的实施方式相同,因此便不再赘述。
接着请参照图4,其为本发明又一实施方式的半导体装置的剖面图。本实施方式与第一实施方式的不同处在于连接元件190的存在。在本实施方式中,连接元件190置于栅极150与漏极140之间,并连接第一金属层160与第二金属层170。连接元件190可隔离栅极150与漏极140,以降低栅极150与漏极140之间的电性影响。另外,因第一金属层160、连接元件190与第二金属层170共同包覆栅极150与漏极140之间的空间,因此可达到增加栅极-源极电容的效果。
在一些实施方式中,第一金属层160与/或第二金属层170可利用层间贯穿结构或外部电路(未绘示),例如电线,而与源极130连接,本发明不以此为限。在一些实施方式中,栅极150可不具有第二延伸部154,本发明不以此为限。至于本实施方式的其他细节因与图1的实施方式相同,因此便不再赘述。
虽然本发明已以实施方式揭露如上,然其并非用以限定本发明,任何本领域普通技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视后附的权利要求所界定者为准。
Claims (12)
1.一种半导体装置,包含:
一基板;
一有源层,置于该基板上;
一源极与一漏极,分别电性连接该有源层;
一栅极,置于该有源层上并置于该源极与该漏极之间,其中该栅极具有一第一延伸部,往该漏极延伸;
一第一金属层,部分置于该栅极的该第一延伸部与该有源层之间,并往该漏极延伸,使得另一部分的该第一金属层突出于该第一延伸部,其中该第一金属层与该源极电性连接;以及
一第二金属层,置于该栅极的该第一延伸部上方,并往该漏极延伸,使得另一部分的该第二金属层突出于该第一延伸部,其中该第二金属层与该源极电性连接。
2.如权利要求1所述的半导体装置,其中该第一金属层与该漏极之间的水平距离较该第一延伸部与该漏极之间的水平距离近。
3.如权利要求1所述的半导体装置,其中该第二金属层与该漏极之间的水平距离较该第一延伸部与该漏极之间的水平距离近。
4.如权利要求1所述的半导体装置,其中该第二金属层更延伸至该源极上方。
5.如权利要求4所述的半导体装置,还包含:
一贯穿结构,置于该第二金属层与该源极之间,并连接该第二金属层与该源极。
6.如权利要求5所述的半导体装置,还包含:
一连接元件,置于该栅极与该漏极之间,并连接该第一金属层与该第二金属层。
7.如权利要求1所述的半导体装置,其中该第二金属层面向该源极的一侧位于该栅极的上方。
8.如权利要求7所述的半导体装置,还包含:
一第三金属层,置于该第一金属层与该第二金属层之间,并置于该栅极的该第一延伸部与该漏极之间,其中该第三金属层电性连接该源极。
9.如权利要求8所述的半导体装置,还包含:
一第一介电层,置于该栅极的该第一延伸部与该第一金属层之间;以及
一第二介电层,置于该栅极的该第一延伸部与该第二金属层之间,且该第三金属层置于该第一介电层与该第二介电层之间。
10.如权利要求7所述的半导体装置,还包含:
一连接元件,置于该栅极与该漏极之间,并连接该第一金属层与该第二金属层。
11.如权利要求1所述的半导体装置,其中该栅极更具有一第二延伸部,往该源极延伸。
12.如权利要求1所述的半导体装置,还包含:
一P型掺杂层,置于该栅极与该有源层之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510341383.3A CN106328703B (zh) | 2015-06-18 | 2015-06-18 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510341383.3A CN106328703B (zh) | 2015-06-18 | 2015-06-18 | 半导体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106328703A CN106328703A (zh) | 2017-01-11 |
CN106328703B true CN106328703B (zh) | 2019-07-19 |
Family
ID=57732709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510341383.3A Active CN106328703B (zh) | 2015-06-18 | 2015-06-18 | 半导体装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106328703B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4041075B2 (ja) * | 2004-02-27 | 2008-01-30 | 株式会社東芝 | 半導体装置 |
US8283699B2 (en) * | 2006-11-13 | 2012-10-09 | Cree, Inc. | GaN based HEMTs with buried field plates |
US7800132B2 (en) * | 2007-10-25 | 2010-09-21 | Northrop Grumman Systems Corporation | High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof |
JP5649347B2 (ja) * | 2010-07-20 | 2015-01-07 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
JP2012109492A (ja) * | 2010-11-19 | 2012-06-07 | Sanken Electric Co Ltd | 化合物半導体装置 |
KR101736277B1 (ko) * | 2012-12-12 | 2017-05-17 | 한국전자통신연구원 | 전계 효과 트랜지스터 및 그 제조 방법 |
-
2015
- 2015-06-18 CN CN201510341383.3A patent/CN106328703B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN106328703A (zh) | 2017-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10950524B2 (en) | Heterojunction semiconductor device for reducing parasitic capacitance | |
CN104319238B (zh) | 形成高电子迁移率半导体器件的方法及其结构 | |
US9754932B2 (en) | Semiconductor device | |
TWI626742B (zh) | 半導體裝置 | |
JP5789967B2 (ja) | 半導体装置及びその製造方法、電源装置 | |
US20170352753A1 (en) | Field-effect transistor | |
WO2014041731A1 (ja) | 半導体装置 | |
US20160380091A1 (en) | Nitride semiconductor device | |
US9502548B1 (en) | Semiconductor device | |
US20180026125A1 (en) | Semiconductor device | |
US8629455B2 (en) | Power semiconductor device | |
JP7021038B2 (ja) | 半導体装置 | |
CN106033750A (zh) | 半导体装置 | |
TWI675474B (zh) | 半導體結構 | |
CN106373996B (zh) | 半导体装置 | |
CN104882478A (zh) | 半导体装置与应用其的半导体装置封装体 | |
CN106328703B (zh) | 半导体装置 | |
US20150262997A1 (en) | Switching power supply | |
CN106328699B (zh) | 半导体装置 | |
CN104425571A (zh) | 半导体装置 | |
WO2016151905A1 (ja) | 窒化物半導体装置 | |
TWI653760B (zh) | 半導體裝置 | |
CN106981508B (zh) | 具有垂直型跨接结构电极的水平式半导体元件 | |
Kuei et al. | Improvement of ESD robustness in gallium nitride-based flip-chip HEMT by introducing metal-insulator-metal capacitor | |
CN109411535A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20221125 Address after: No. 252, Shanying Road, Guishan District, Taoyuan City, Taiwan, China, China (6/F) Patentee after: Anchorage Semiconductor Co.,Ltd. Address before: Taoyuan County, Taiwan, China Patentee before: DELTA ELECTRONICS, Inc. |