CN106033750A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106033750A
CN106033750A CN201510116651.1A CN201510116651A CN106033750A CN 106033750 A CN106033750 A CN 106033750A CN 201510116651 A CN201510116651 A CN 201510116651A CN 106033750 A CN106033750 A CN 106033750A
Authority
CN
China
Prior art keywords
source
drain
drain electrode
electrode
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510116651.1A
Other languages
English (en)
Other versions
CN106033750B (zh
Inventor
林立凡
陈世鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anchorage Semiconductor Co ltd
Original Assignee
Delta Optoelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Optoelectronics Inc filed Critical Delta Optoelectronics Inc
Publication of CN106033750A publication Critical patent/CN106033750A/zh
Application granted granted Critical
Publication of CN106033750B publication Critical patent/CN106033750B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体装置包含主动层、源极、漏极、栅极、第一介电层、源极导线、第一源极贯穿结构、第二介电层、源极垫与第二源极贯穿结构。源极置于主动层上且沿第一方向延伸。漏极置于主动层上，且与源极交替排列。栅极分别置于源极与漏极之间。第一介电层覆盖源极、漏极与栅极。源极导线置于第一介电层上。第二介电层覆盖源极导线。源极垫置于第二介电层上，且包含第一源极主干、第一源极分支与源极次分支。第一源极主干沿第一方向延伸。第一源极分支突出于第一源极主干，且置于源极导线上。源极次分支突出于第一源极分支，且置于源极上。在不增加源极漏极之间电容值的情况下，源极垫可降低源极本身的电阻，且漏极垫可降低漏极本身的电阻。

Description

半导体装置
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体装置。
背景技术
场效晶体管(Field Effect Transistor)是一种利用材料中的电场效应以控制电流的开关元件，其被广泛应用于半导体元件的电路中。具体而言，场效晶体管包含栅极、源极、漏极与主动层。通过控制栅极的电压而影响通道的开关，源极与漏极之间因此可导通电流以处于开启状态。
一般而言，场效晶体管可还包含源极垫与漏极垫，其分别电性连接至源极与漏极，使得场效晶体管可电性连接至其他装置。源极垫与漏极垫一般具有较大的焊线区域以助于外部电路的焊线工艺，其有助于半导体工艺中场效晶体管的微型化。如何提供具有足够焊线区域与较少场效晶体管的电干扰的设置良好的源极垫与漏极垫是很重要的。
发明内容
本发明的一实施方式提供一种半导体装置，包含主动层、多个源极、多个漏极、多个栅极、第一介电层、多个源极导线、多个第一源极贯穿结构、第二介电层、源极垫与多个第二源极贯穿结构。源极置于主动层上且沿第一方向延伸。漏极置于主动层上，且与源极交替排列。栅极分别置于源极与漏极之间。第一介电层覆盖源极、漏极与栅极。源极导线置于第一介电层上。第一源极贯穿结构置于第一介电层中，且连接源极与源极导线。第二介电层覆盖源极导线。源极垫置于第二介电层上。源极垫包含第一源极主干、第一源极分支与源极次分支。第一源极主干沿着第一方向延伸。第一源极分支突出于第一源极主干，且置于任一的源极导线上。源极次分支突出于第一源极分支，且置于任一的源极上。第二源极贯穿结构置于第二介电层中，且连接源极垫与源极导线。
在一或多个实施方式中，半导体装置还包含多个漏极导线、多个第一漏极贯穿结构、漏极垫与多个第二漏极贯穿结构。漏极导线置于第一介电层上，且与源极导线交替排列，且第二介电层还覆盖漏极导线。第一漏极贯穿结构置于第一介电层中，且连接漏极与漏极导线。漏极垫置于第二介电层上。漏极垫包含第一漏极主干、第一漏极分支与漏极次分支。漏极与第一漏极主干皆沿着第一方向延伸。第一漏极分支突出于第一漏极主干，且置于任一的漏极导线上方。漏极次分支突出于第一漏极分支，且置于任一的漏极上。第二漏极贯穿结构置于第二介电层中，且连接漏极垫与漏极导线。
在一或多个实施方式中，半导体装置还包含多个第三漏极贯穿结构，置于第一介电层与第二介电层中，且连接漏极垫与漏极。
在一或多个实施方式中，第一源极分支与第一漏极分支交替排列。
在一或多个实施方式中，源极次分支与漏极次分支交替排列。
在一或多个实施方式中，至少一漏极导线包含第二漏极主干与第二漏极分支。第二漏极主干沿第二方向沿伸，其中第二方向实质上垂直于第一方向。第二漏极分支突出于第二漏极主干，且置于任一的漏极上方。
在一或多个实施方式中，至少一漏极导线包含多个漏极带，置于漏极垫的第一漏极主干以及漏极之间，漏极带互相分离。
在一或多个实施方式中，第一介电层包含上部分与下部分，下部分置于上部分与主动层之间。至少一第一漏极贯穿结构包含上漏极贯穿结构与下漏极贯穿结构。半导体装置还包含金属层，置于任一的漏极导线与任一的漏极之间，且置于上部分与下部分之间。上漏极贯穿结构置于上部分且连接漏极导线与金属层，下漏极贯穿结构置于下部分且连接金属层与漏极。
在一或多个实施方式中，半导体装置还包含绝缘层，覆盖一部分的漏极垫且暴露出第一漏极主干。
在一或多个实施方式中，绝缘层还暴露一部分的第一漏极分支。
在一或多个实施方式中，半导体装置还包含多个第三源极贯穿结构，置于第一介电层与第二介电层中，且连接源极垫与源极。
在一或多个实施方式中，至少一源极导线包含第二源极主干与第二源极分支。第二源极主干沿第二方向沿伸，其中第二方向实质上垂直于第一方向。第二源极分支突出于第二源极主干，且置于任一的源极上。
在一或多个实施方式中，至少一源极导线包含多个源极带，置于源极垫的第一源极主干以及源极之间，源极带互相分离。
在一或多个实施方式中，第一介电层包含上部分与下部分，下部分置于上部分与主动层之间。至少一第一源极贯穿结构包含上源极贯穿结构与下源极贯穿结构。半导体装置还包含金属层，置于任一的源极导线与任一的源极之间，且置于上部分与下部分之间。上源极贯穿结构置于上部分且连接源极导线与金属层，下源极贯穿结构置于下部分且连接金属层与源极。
在一或多个实施方式中，金属层还置于任一的栅极上。
在一或多个实施方式中，半导体装置还包含场板，置于上部分与下部分之间，且置于任一的栅极上。场板电性连接至栅极。
在一或多个实施方式中，半导体装置还包含场板，置于上部分与下部分之间，且置于任一栅极上。场板与栅极、源极与漏极皆电性绝缘。
在一或多个实施方式中，半导体装置还包含绝缘层，覆盖一部分的源极垫且暴露出第一源极主干。
在一或多个实施方式中，绝缘层还暴露一部分的第一源极分支。
在一或多个实施方式中，半导体装置还包含基板与导线架，导线架包含第一部分、第二部分、第三部分与第四部分。第一部分与源极、漏极与栅极电性绝缘，基板置于第一部分与主动层之间，第二部分电性连接源极，第三部分电性连接漏极。第四部分电性连接栅极。
在一或多个实施方式中，半导体装置还包含基板与导线架。导线架包含第一部分、第二部分与第三部分，第一部分电性连接栅极，基板置于第一部分与主动层之间，第二部分电性连接源极，第三部分电性连接漏极。
本发明的另一实施方式提供一种半导体装置，包含主动层、多个源极、多个漏极、多个栅极、第一介电层、多个漏极导线、多个第一漏极贯穿结构、第二介电层、漏极垫与多个第二漏极贯穿结构。源极置于主动层上。漏极置于主动层上，与源极交替排列，且沿第一方向延伸。栅极分别置于源极与漏极之间。第一介电层覆盖源极、漏极与栅极。漏极导线置于第一介电层上。第一漏极贯穿结构置于第一介电层中，且连接漏极与漏极导线。第二介电层覆盖漏极导线。漏极垫置于第二介电层上。漏极垫包含第一漏极主干、第一漏极分支与漏极次分支。第一漏极主干沿着第一方向延伸。第一漏极分支突出于第一漏极主干，且置于任一的漏极导线上方。漏极次分支突出于第一漏极分支，且置于任一漏极上。第二漏极贯穿结构置于第二介电层中，且连接漏极垫与漏极导线。
上述实施方式的半导体装置在不增加源极-漏极之间电容值的情况下，源极垫可降低源极本身的电阻，且漏极垫可降低漏极本身的电阻。
附图说明
图1为本发明一实施方式的半导体装置的上视图。
图2A为沿图1的线段2A-2A的剖面图。
图2B为沿图1的线段2B-2B的剖面图。
图2C为沿图1的线段2C-2C的剖面图。
图3为本发明另一实施方式的半导体装置的上视图。
图4为沿图3的线段4-4的剖面图。
图5为本发明又一实施方式的半导体装置的上视图。
图6为本发明再一实施方式的半导体装置的剖面图。
图7A与图7B为本发明另二实施方式的半导体装置的剖面图。
图8为本发明又一实施方式的半导体装置的剖面图。
图9为本发明再一实施方式的半导体装置的上视图。
图10为本发明另一实施方式的半导体装置的上视图。
图11为本发明又一实施方式的半导体装置的上视图。
图12为本发明再一实施方式的半导体装置的上视图。
附图标记说明：
105：基板
110：主动层
112：氮化镓层
114：氮化镓铝层
120：源极
130：漏极
140：栅极
145：栅极垫
150：第一介电层
152：上部分
154：下部分
160：第二介电层
170：保护层
172：源极开口
174：漏极开口
176：栅极开口
180：栅极介电层
192、196：金属层
194：场板
195：贯穿结构
210：源极导线
212：第二源极主干
214a、214b、214c：第二源极分支
216：源极带
220：第一源极贯穿结构
222、246：上源极贯穿结构
224、248：下源极贯穿结构
230：源极垫
232：第一源极主干
234：第一源极分支
236：源极次分支
240：第二源极贯穿结构
245：第三源极贯穿结构
260：漏极导线
262：第二漏极主干
264a、264b、264c：第二漏极分支
266：漏极带
270：第一漏极贯穿结构
272、296：上漏极贯穿结构
274、298：下漏极贯穿结构
280：漏极垫
282：第一漏极主干
284：第一漏极分支
286：漏极次分支
290：第二漏极贯穿结构
295：第三漏极贯穿结构
310：绝缘层
400：导线架
410：第一部分
420：第二部分
430：第三部分
440：第四部分
510、520、530：导电元件
2A-2A、2B-2B、2C-2C、4-4：线段
D1：第一方向
D2：第二方向
具体实施方式
以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些现有惯用的结构与元件在附图中将以简单示意的方式示出。
图1为本发明一实施方式的半导体装置的上视图，图2A为沿图1的线段2A-2A的剖面图，且图2B为沿图1的线段2B-2B的剖面图。半导体装置包含主动层110、多个源极120、多个漏极130、多个栅极140、第一介电层150、多个源极导线210、多个第一源极贯穿结构220、第二介电层160、源极垫230、多个第二源极贯穿结构240与多个第三源极贯穿结构245。为了清楚起见，第一源极贯穿结构220仅绘示于图2A与图2B而未绘示于图1中。源极120置于主动层110上。漏极130置于主动层110上，且与源极120交替排列。栅极140分别置于源极120与漏极130之间。所有的源极120、漏极130与栅极140皆沿第一方向D1延伸。第一介电层150覆盖源极120、漏极130与栅极140。源极导线210置于第一介电层150上。第一源极贯穿结构220置于第一介电层150中，且连接源极120与源极导线210。第二介电层160覆盖源极导线210。源极垫230置于第二介电层160上，且包含第一源极主干232、第一源极分支234与源极次分支236。第一源极主干232沿着第一方向D1延伸。第一源极分支234突出于第一源极主干232，且置于任一的源极导线210上。源极次分支236突出于第一源极分支234，且置于任一的源极120上。第二源极贯穿结构240置于第二介电层160中，且连接源极垫230与源极导线210。第三源极贯穿结构245置于第一介电层150与第二介电层160中，且连接源极垫230与源极120。举例而言，在本实施方式中，部分的第三源极贯穿结构245连接第一源极主干232与源极120，而另一部分则连接源极次分支236与源极120。
请一并参照图1、2B、2C，其中图2C为沿图1的线段2C-2C的剖面图。更进一步而言，半导体装置可还包含多个漏极导线260、多个第一漏极贯穿结构270、漏极垫280、多个第二漏极贯穿结构290与多个第三漏极贯穿结构295。为了清楚起见，第一漏极贯穿结构270仅绘示于图2B与图2C而未绘示于图1中。漏极导线260置于第一介电层150上，且与源极导线210交替排列。第二介电层160还覆盖漏极导线260。第一漏极贯穿结构270置于第一介电层150中，且连接漏极130与漏极导线260。漏极垫280置于第二介电层160上。漏极垫280包含第一漏极主干282、第一漏极分支284与漏极次分支286。第一漏极主干282沿着第一方向D1延伸。第一漏极分支284突出于第一漏极主干282，且置于任一的漏极导线260上方。漏极次分支286突出于第一漏极分支284，且置于任一的漏极130上。第二漏极贯穿结构290置于第二介电层160中，且连接漏极垫280与漏极导线260。第三漏极贯穿结构295置于第一介电层150与第二介电层160中，且连接漏极垫280与漏极130。举例而言，在本实施方式中，部分的第三漏极贯穿结构295连接第一漏极主干282与漏极130，而另一部分则连接漏极次分支286与漏极130。半导体装置可再包含栅极垫(未绘示)，电性连接栅极140。
在本实施方式中，因源极120经由第一源极贯穿结构220而电性连接源极导线210，且经由第三源极贯穿结构245而电性连接源极垫230，再加上源极导线210经由第二源极贯穿结构240而电性连接源极垫230，因此源极120本身的电阻可有效降低。再加上，因第一源极分支234置于任一的源极导线210上，且未与漏极导线260重叠，因此第一源极分支234与漏极导线260之间并不会产生电容。相同的，因源极次分支236置于任一的源极120上，且未与漏极130重叠，因此源极次分支236并不会增加电容值。如此一来，在不增加半导体装置的源极-漏极之间电容值的情况下，源极垫230可降低源极120本身的电阻。
另一方面，因漏极130经由第一漏极贯穿结构270而电性连接漏极导线260，且经由第三漏极贯穿结构295而电性连接漏极垫280，再加上漏极导线260经由第二漏极贯穿结构290而电性连接漏极垫280，因此漏极130本身的电阻可有效降低。再加上，因第一漏极分支284置于任一的漏极导线260上，且未与源极导线210重叠，因此第一漏极分支284与源极导线210之间并不会产生电容。相同的，因漏极次分支286置于任一漏极130上，且未与源极120重叠，因此漏极次分支286并不会增加电容值。如此一来，在不增加半导体装置的源极-漏极之间电容值的情况下，漏极垫280可降低漏极130本身的电阻。
请回到图1。在本实施方式中，源极导线210与漏极导线260皆沿第二方向D2延伸，其中第二方向D2实质上垂直于第一方向D1。同样的，第一源极分支234与第一漏极分支284皆沿第二方向D2延伸，而源极次分支236与漏极次分支286皆沿第一方向D1延伸。另外，第一源极分支234与第一漏极分支284的数量皆可为多个，且第一源极分支234与第一漏极分支284交替排列。因此第一源极主干232与第一源极分支234可形成一指叉形元件，而第一漏极主干282与第一漏极分支284可形成另一指叉形元件。同样的，源极次分支236与漏极次分支286的数量皆可为多个，且源极次分支236与漏极次分支286交替排列。因此第一源极分支234与源极次分支236可形成一指叉形元件，而第一漏极分支284与漏极次分支286可形成另一指叉形元件。如此一来，第一源极主干232与第一漏极主干282之间的空间可尽量填满第一源极分支234、第一漏极分支284、源极次分支236与漏极次分支286，以形成低电阻兼低电容的半导体装置。
在一些实施方式中，根据实际需求，第一源极贯穿结构220、第二源极贯穿结构240、第三源极贯穿结构245、第一漏极贯穿结构270、第二漏极贯穿结构290与第三漏极贯穿结构295的形状可为圆形、矩形、多边形、弧形、或其组合。在本发明其他的实施方式中，除了长条状，第一源极分支234、第一漏极分支284、源极次分支236与漏极次分支286可为波浪状、锯齿状、不规则状或其组合。
请参照图2A。在本实施方式中，半导体装置可还包含保护层170，以覆盖主动层110。保护层170具有一源极开口172与一漏极开口174。源极120与漏极130分别置于源极开口172与漏极开口174中，以电性连接主动层110。
在一或多个实施方式中，半导体装置可还包含栅极介电层180，至少置于任一的栅极140与主动层110之间。第一介电层150覆盖栅极介电层180。
在一或多个实施方式中，保护层170具有至少一栅极开口176。栅极介电层180与栅极140覆盖栅极开口176。栅极开口176的存在可调整栅极140的电性。举例而言，本实施方式的半导体装置可为空乏型晶体管。然而在其他的实施方式中，保护层170亦不具有栅极开口176，本发明不以此为限。
在一或多个实施方式中，主动层110包含多个不同的氮基半导体层，因此二维电子气(2DEG)可存在于氮基半导体层的异质结构层(heterojunction)中以形成导通路径。举例而言，可由氮化镓层112与氮化镓铝层114形成一叠层结构，其中氮化镓铝层114置于氮化镓层112上。如此的结构使得二维电子气能够存在于氮化镓层112与氮化镓铝层114之间的界面。因此，当半导体装置处于开启状态，源极120与漏极130之间的电流便能够沿着氮化镓层112与氮化镓铝层114之间的界面而传导。主动层110可选择置于一基板105上。基板105可为硅基板或蓝宝石基板，然而本发明不以此为限。在一实施方式中，半导体装置可还包含一缓冲层，置于主动层110与基板105之间。
图3为本发明另一实施方式的半导体装置的上视图，图4为沿图3的线段4-4的剖面图。图3、4与图1的半导体装置的不同处在于源极导线210与漏极导线260的结构。在本实施方式中，至少一源极导线210包含第二源极主干212与多个第二源极分支214a、214b与214c。第二源极分支214a、214b与214c皆突出于第二源极主干212且置于源极120上。第二源极主干212实质上沿着第二方向D2延伸，而第二源极分支214a、214b与214c皆实质上沿着第一方向D1延伸。第二源极分支214a置于任一的源极次分支236与任一的源极120之间。至少任一的第三源极贯穿结构245包含上源极贯穿结构246与下源极贯穿结构248。上源极贯穿结构246置于第二介电层160中，而下源极贯穿结构248置于第一介电层150中。源极次分支236通过第三源极贯穿结构245的上源极贯穿结构246而电性连接第二源极分支214a，且进一步通过第三源极贯穿结构245的下源极贯穿结构248而电性连接源极120。第二源极分支214b置于第一源极主干232与任一的源极120之间。第二源极分支214b电性连接第一源极主干232与源极120。第二源极分支214c置于第一漏极主干282与任一的源极120之间。第二源极分支214c电性连接源极120但与第一漏极主干282电性分离。因第二源极分支214a、214b与214c皆置于源极120上，且皆未与漏极130重叠，因此在不增加半导体装置的电容值的情况下，第二源极分支214a、214b与214c可更进一步的减少源极120的电阻。在一些实施方式中，第二源极主干212与第二源极分支214a、214b与214c可形成一指叉形元件。
另外，至少一漏极导线260包含第二漏极主干262与多个第二漏极分支264a、264b与264c。第二漏极分支264a、264b与264c皆突出于第二漏极主干262且置于漏极130上。第二漏极主干262实质上沿着第二方向D2延伸，而第二漏极分支264a、264b与264c皆实质上沿着第一方向D1延伸。第二漏极分支264a置于任一的漏极次分支286与任一的漏极130之间。至少任一的第三漏极贯穿结构295包含上漏极贯穿结构296与下漏极贯穿结构298。上漏极贯穿结构296置于第二介电层160中，而下漏极贯穿结构298置于第一介电层150中。漏极次分支286通过第三漏极贯穿结构295上漏极贯穿结构296而电性连接第二漏极分支264a，且进一步通过第三漏极贯穿结构295下漏极贯穿结构298而电性连接漏极130。第二漏极分支264b置于第一漏极主干282与任一的漏极130之间。第二漏极分支264b电性连接第一漏极主干282与漏极130。第二漏极分支264c置于第一源极主干232与任一的漏极130之间。第二漏极分支264c电性连接漏极130但与第一源极主干232电性分离。因第二漏极分支264a、264b与264c皆置于漏极130上，且皆未与源极120重叠，因此在不增加半导体装置的电容值的情况下，第二漏极分支264a、264b与264c可更进一步的减少漏极130的电阻。在一些实施方式中，第二漏极主干262与第二漏极分支264a、264b与264c可形成一指叉形元件。至于本实施方式的其他细节因与图1的实施方式相同，因此便不再赘述。
图5为本发明又一实施方式的半导体装置的上视图。图5与图3的半导体装置的不同处在于源极导线210与漏极导线260的结构。在本实施方式中，至少任一的源极导线210还包含多个源极带216，置于源极垫230的第一源极主干232以及源极120之间。源极带216互相分离。详细而言，来自第一源极主干232的电流可依序沿着第二源极贯穿结构240(或图4的第三源极贯穿结构245的上源极贯穿结构246)、源极带216与第一源极贯穿结构220(如图2A所绘示)(或图4的第三源极贯穿结构245的下源极贯穿结构248)而直接流至源极120。因此第一源极主干232下方的连接结构(如第二源极主干212)可被省略。更进一步的，因源极带216与漏极130并不重叠，因此半导体装置的电容值可进一步降低。然而，在第一漏极主干282与第一源极分支234下方的部分源极导线210则仍包含第二源极主干212以连接第二源极分支214a与214c。
另外，至少任一的漏极导线260还包含多个漏极带266，置于漏极垫280的第一漏极主干282以及漏极130之间。漏极带266互相分离。详细而言，来自漏极130的电流可依序沿着第一漏极贯穿结构270(如图2C所绘示)(或图4的第三漏极贯穿结构295的下漏极贯穿结构298)、漏极带266与第二漏极贯穿结构290(或图4的第三漏极贯穿结构295的上漏极贯穿结构296)而直接流至第一漏极主干282。因此第一漏极主干282下方的连接结构(如第二漏极主干262)可被省略。更进一步的，因漏极带266与源极120并不重叠，因此半导体装置的电容值可进一步降低。然而，在第一源极主干232与第一漏极分支284下方的部分漏极导线260则仍包含第二漏极主干262以连接第二漏极分支264a与264c。至于本实施方式的其他细节因与图3的实施方式相同，因此便不再赘述。
图6为本发明再一实施方式的半导体装置的剖面图，其剖面位置与图2A相同。图6与图2A的不同处在于第一介电层150与第一源极贯穿结构220的结构以及金属层192的存在。在本实施方式中，第一介电层150包含上部分152与下部分154，下部分154置于上部分152与主动层110之间。至少任一的第一源极贯穿结构220包含上源极贯穿结构222与下源极贯穿结构224，且半导体装置还包含金属层192，置于任一的源极导线210与任一的源极120之间且置于上部分152与下部分154之间。上源极贯穿结构222置于上部分152且连接源极导线210与金属层192，而下源极贯穿结构224置于下部分154且连接金属层192与源极120。金属层192可更减少源极120的电阻。再加上，因金属层192与漏极130并不重叠，因此半导体装置的电容并不会增加。
另外，在一或多个实施方式中，金属层192还置于栅极140上。金属层192可作为场板，以分散主动层110的电场。至于本实施方式的其他细节因与图2A的实施方式相同，因此便不再赘述。
图7A与图7B为本发明另二实施方式的半导体装置的剖面图，其剖面位置与图6相同。图7A、图7B与图6的半导体装置的不同处在于金属层192的结构与场板194的存在。在本二实施方式中，金属层192未延伸至栅极140上，且半导体装置还包含场板194，置于上部分152与下部分154之间，且置于任一的栅极140上。如图7A所示，场板194电性连接至栅极140，或者如图7B所示，场板194与栅极140、源极120与漏极130皆电性绝缘。在图7A中，场板194可通过贯穿结构195或外部线路(未绘示)而电性连接至栅极140。场板194可在不增加电容值(Cds)的情况下分散主动层110的电场。另外，若场板194与金属层192一并形成的话，便不会额外增加工艺步骤。至于本实施方式的其他细节因与图6的实施方式相同，因此便不再赘述。
图8为本发明又一实施方式的半导体装置的剖面图，其剖面位置与图2C相同。图8与图2C的不同处在于第一介电层150与第一漏极贯穿结构270的结构以及金属层196的存在。在本实施方式中，至少任一的第一漏极贯穿结构270包含上漏极贯穿结构272与下漏极贯穿结构274，且半导体装置还包含金属层196，置于任一的漏极导线260与任一的漏极130之间且置于上部分152与下部分154之间。上漏极贯穿结构272置于上部分152且连接漏极导线260与金属层196，而下漏极贯穿结构274置于下部分154且连接金属层196与漏极130。金属层196可更减少漏极130的电阻。再加上，因金属层196与源极120并不重叠，因此半导体装置的电容并不会增加。至于本实施方式的其他细节因与图2C的实施方式相同，因此便不再赘述。
图9为本发明再一实施方式的半导体装置的上视图。图9与图1的不同处在于绝缘层310的存在。在本实施方式中，半导体装置还包含绝缘层310，覆盖一部分的源极垫230与漏极垫280且暴露出第一源极主干232与第一漏极主干282。绝缘层310可防止源极垫230与漏极垫280受到损害。外部电路或线路则可经由暴露出的第一源极主干232与第一漏极主干282而与半导体装置电性连接。更进一步的，在一些实施方式中，绝缘层310可还暴露一部分的第一源极分支234与一部分的第一漏极分支284，以改善其散热与提供更大的焊接面积。另外，在本实施方式中，源极导线与漏极导线(皆未绘示)可具有如图1、3或5的结构，然而本发明不以此为限。至于本实施方式的其他细节因与图1的实施方式相同，因此便不再赘述。
图10为本发明另一实施方式的半导体装置的上视图。图10与图1的不同处在于导线架400的存在。在本实施方式中，半导体装置还包含导线架400。导线架400包含第一部分410、第二部分420、第三部分430与第四部分440。其中置于第一部分410上的半导体装置的结构细节如图1所示。请一并参照图1与图10。第一部分410与源极120、漏极130与栅极140电性绝缘。基板105(如图2A所示)置于第一部分410与主动层110(如图2A所示)之间。第二部分420电性连接源极120，例如第二部分420依序经由导电元件510、源极垫230与源极导线210而电性连接至源极120。第三部分430电性连接漏极130，例如第三部分430依序经由导电元件520、漏极垫280与漏极导线260而电性连接至漏极130。第四部分440电性连接栅极140，例如第四部分440依序经由导电元件530与栅极垫145而电性连接至栅极140。因导线架400的第一部分410与源极120、漏极130与栅极140皆电性绝缘，因此第一部分410与主动层110之间的寄生电容(尤其是电容Cds)并不会增加。在本文中的导电元件510、520与530可为上述的焊线(bonding wire)、导电带(ribbon)、夹片(clip)等。至于本实施方式的其他细节因与图1的实施方式相同，因此便不再赘述。
图11为本发明又一实施方式的半导体装置的上视图。图11与图10的不同处在于导线架400的结构。在本实施方式中，第一部分410电性连接至栅极140，而第四部分440(如图10所绘示)则省略。举例而言，第一部分410可通过导电元件530连接至栅极垫145。因导线架400的第一部分410电性连接至栅极垫145，因此第一部分410与主动层110之间的寄生电容(尤其是电容Cds)并不会增加。至于本实施方式的其他细节因与图10的实施方式相同，因此便不再赘述。
图12为本发明再一实施方式的半导体装置的上视图。图12与图10的不同处在于源极垫230与漏极垫280的结构。在本实施方式中，源极垫230与漏极垫280皆为多个且交替排列。如此的设置下，导电元件510可电性连接至源极垫230，且源极垫230为指叉状。同样的，导电元件520可电性连接至漏极垫280，且漏极垫280为指叉状。至于本实施方式的其他细节因与图10的实施方式相同，因此便不再赘述。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的变动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims (22)

1.一种半导体装置，其特征在于，包含：
一主动层；
多个源极，置于所述主动层上且沿一第一方向延伸；
多个漏极，置于所述主动层上，且与所述多个源极交替排列；
多个栅极，分别置于所述多个源极与所述多个漏极之间；
一第一介电层，覆盖所述多个源极、所述多个漏极与所述多个栅极；
多个源极导线，置于所述第一介电层上；
多个第一源极贯穿结构，置于所述第一介电层中，且连接所述多个源极与所述多个源极导线；
一第二介电层，覆盖所述多个源极导线；
一源极垫，置于所述第二介电层上，其中所述源极垫包含：
一第一源极主干，沿着所述第一方向延伸；
一第一源极分支，突出于所述第一源极主干，且置于任一的所述多个源极导线上；以及
一源极次分支，突出于所述第一源极分支，且置于任一的所述多个源极上；以及
多个第二源极贯穿结构，置于所述第二介电层中，且连接所述源极垫与所述多个源极导线。
2.如权利要求1所述的半导体装置，其特征在于，还包含：
多个漏极导线，置于所述第一介电层上，且与所述多个源极导线交替排列，且所述第二介电层还覆盖所述漏极导线；
多个第一漏极贯穿结构，置于所述第一介电层中，且连接所述多个漏极与所述多个漏极导线；
一漏极垫，置于所述第二介电层上，其中所述漏极垫包含：
一第一漏极主干，所述多个漏极与所述多个第一漏极主干皆沿着所述第一方向延伸；
一第一漏极分支，突出于所述第一漏极主干，且置于任一的所述多个漏极导线上方；以及
一漏极次分支，突出于所述第一漏极分支，且置于任一的所述多个漏极上；以及
多个第二漏极贯穿结构，置于所述第二介电层中，且连接所述漏极垫与所述多个漏极导线。
3.如权利要求2所述的半导体装置，其特征在于，还包含：
多个第三漏极贯穿结构，置于所述第一介电层与所述第二介电层中，且连接所述漏极垫与所述多个漏极。
4.如权利要求2所述的半导体装置，其特征在于，所述第一源极分支与所述第一漏极分支交替排列。
5.如权利要求2所述的半导体装置，其特征在于，所述源极次分支与所述漏极次分支交替排列。
6.如权利要求2所述的半导体装置，其特征在于，至少任一的所述多个漏极导线包含：
一第二漏极主干，沿一第二方向沿伸，其中所述第二方向实质上垂直于所述第一方向；以及
一第二漏极分支，突出于所述第二漏极主干，且置于任一的所述多个漏极上方。
7.如权利要求2所述的半导体装置，其特征在于，至少任一的所述多个漏极导线包含：
多个漏极带，置于所述漏极垫的所述第一漏极主干以及所述多个漏极之间，其中所述多个漏极带互相分离。
8.如权利要求2所述的半导体装置，其特征在于，所述第一介电层包含一上部分与一下部分，所述下部分置于所述上部分与所述主动层之间，至少任一的所述多个第一漏极贯穿结构包含一上漏极贯穿结构与一下漏极贯穿结构，且所述半导体装置还包含：
一金属层，置于任一的所述多个漏极导线与任一的所述多个漏极之间，且置于所述上部分与所述下部分之间，其中所述上漏极贯穿结构置于所述上部分且连接所述漏极导线与所述金属层，所述下漏极贯穿结构置于所述下部分且连接所述金属层与所述漏极。
9.如权利要求2所述的半导体装置，其特征在于，还包含：
一绝缘层，覆盖一部分的所述漏极垫且暴露出所述第一漏极主干。
10.如权利要求9所述的半导体装置，其特征在于，所述绝缘层还暴露一部分的所述第一漏极分支。
11.如权利要求1所述的半导体装置，其特征在于，还包含：
多个第三源极贯穿结构，置于所述第一介电层与所述第二介电层中，且连接所述源极垫与所述多个源极。
12.如权利要求1所述的半导体装置，其特征在于，至少任一的所述多个源极导线包含：
一第二源极主干，沿一第二方向沿伸，其中所述第二方向实质上垂直于所述第一方向；以及
一第二源极分支，突出于所述第二源极主干，且置于任一的所述多个源极上。
13.如权利要求1所述的半导体装置，其特征在于，至少任一的所述多个源极导线包含：
多个源极带，置于所述源极垫的所述第一源极主干以及所述多个源极之间，其中所述多个源极带互相分离。
14.如权利要求1所述的半导体装置，其特征在于，所述第一介电层包含一上部分与一下部分，所述下部分置于所述上部分与所述主动层之间，至少任一的所述多个第一源极贯穿结构包含一上源极贯穿结构与一下源极贯穿结构，且所述半导体装置还包含：
一金属层，置于任一的所述多个源极导线与任一的所述多个源极之间，且置于所述上部分与所述下部分之间，其中所述上源极贯穿结构置于所述上部分且连接所述源极导线与所述金属层，所述下源极贯穿结构置于所述下部分且连接所述金属层与所述源极。
15.如权利要求14所述的半导体装置，其特征在于，所述金属层还置于任一的所述多个栅极上。
16.如权利要求14所述的半导体装置，其特征在于，还包含：
一场板，置于所述上部分与所述下部分之间，且置于任一的所述多个栅极上，其中所述场板电性连接至所述多个栅极。
17.如权利要求14所述的半导体装置，其特征在于，还包含：
一场板，置于所述上部分与所述下部分之间，且置于任一的所述多个栅极上，其中所述场板与所述多个栅极、所述多个源极与所述多个漏极皆电性绝缘。
18.如权利要求1所述的半导体装置，其特征在于，还包含：
一绝缘层，覆盖一部分的所述源极垫且暴露出所述第一源极主干。
19.如权利要求18所述的半导体装置，其特征在于，所述绝缘层还暴露一部分的所述第一源极分支。
20.如权利要求1所述的半导体装置，其特征在于，还包含：
一基板；
一导线架，包含：
一第一部分，与所述多个源极、所述多个漏极与所述多个栅极电性绝缘，其中所述基板置于所述第一部分与所述主动层之间；
一第二部分，电性连接所述多个源极；
一第三部分，电性连接所述多个漏极；以及
一第四部分，电性连接所述多个栅极。
21.如权利要求1所述的半导体装置，其特征在于，还包含：
一基板；
一导线架，包含：
一第一部分，电性连接所述多个栅极，其中所述基板置于所述第一部分与所述主动层之间；
一第二部分，电性连接所述多个源极；以及
一第三部分，电性连接所述多个漏极。
22.一种半导体装置，其特征在于，包含：
一主动层；
多个源极，置于所述主动层上；
多个漏极，置于所述主动层上，与所述多个源极交替排列，且沿一第一方向延伸；
多个栅极，分别置于所述多个源极与所述多个漏极之间；
一第一介电层，覆盖所述多个源极、所述多个漏极与所述多个栅极；
多个漏极导线，置于所述第一介电层上；
多个第一漏极贯穿结构，置于所述第一介电层中，且连接所述多个漏极与所述多个漏极导线；
一第二介电层，覆盖所述多个漏极导线；
一漏极垫，置于所述第二介电层上，其中所述漏极垫包含：
一第一漏极主干，沿着所述第一方向延伸；
一第一漏极分支，突出于所述第一漏极主干，且置于任一的所述多个漏极导线上方；以及
一漏极次分支，突出于所述第一漏极分支，且置于任一的所述多个漏极上；以及
多个第二漏极贯穿结构，置于所述第二介电层中，且连接所述漏极垫与所述多个漏极导线。
CN201510116651.1A 2014-11-26 2015-03-17 半导体装置 Active CN106033750B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/555,056 2014-11-26
US14/555,056 US9324819B1 (en) 2014-11-26 2014-11-26 Semiconductor device

Publications (2)

Publication Number Publication Date
CN106033750A true CN106033750A (zh) 2016-10-19
CN106033750B CN106033750B (zh) 2018-10-16

Family

ID=55754760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510116651.1A Active CN106033750B (zh) 2014-11-26 2015-03-17 半导体装置

Country Status (3)

Country Link
US (1) US9324819B1 (zh)
CN (1) CN106033750B (zh)
TW (1) TWI560850B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417626A (zh) * 2017-02-10 2018-08-17 台达电子工业股份有限公司 半导体装置
CN113451279A (zh) * 2020-03-26 2021-09-28 群创光电股份有限公司 电容器及电子装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529802B2 (en) * 2017-09-14 2020-01-07 Gan Systems Inc. Scalable circuit-under-pad device topologies for lateral GaN power transistors
US10218346B1 (en) * 2017-09-14 2019-02-26 Gan Systems Inc. High current lateral GaN transistors with scalable topology and gate drive phase equalization
TWI748233B (zh) 2018-08-29 2021-12-01 美商高效電源轉換公司 具有降低導通電阻之橫向功率元件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020190330A1 (en) * 2001-05-24 2002-12-19 Junichi Karasawa Semiconductor device, memory system and electronic apparatus
CN101211916A (zh) * 2006-12-27 2008-07-02 联发科技股份有限公司 射频集成电路装置
CN101540322A (zh) * 2008-03-21 2009-09-23 原景科技股份有限公司 半导体元件及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972464B2 (en) 2002-10-08 2005-12-06 Great Wall Semiconductor Corporation Power MOSFET
US6969909B2 (en) 2002-12-20 2005-11-29 Vlt, Inc. Flip chip FET device
TWI229936B (en) 2003-04-18 2005-03-21 Samsung Electronics Co Ltd MOS transistor having a mesh-type gate electrode
WO2006031886A2 (en) 2004-09-13 2006-03-23 International Rectifier Corporation Power semiconductor package
US20060202320A1 (en) 2005-03-10 2006-09-14 Schaffer Christopher P Power semiconductor package
US7375424B2 (en) 2005-05-03 2008-05-20 International Rectifier Corporation Wirebonded device packages for semiconductor devices having elongated electrodes
US7956384B2 (en) 2006-06-23 2011-06-07 Alpha & Omega Semiconductor Ltd. Closed cell configuration to increase channel density for sub-micron planar semiconductor power device
JP2009130167A (ja) * 2007-11-26 2009-06-11 Renesas Technology Corp 半導体装置およびその製造方法
JP5684230B2 (ja) 2009-04-08 2015-03-11 エフィシエント パワー コンヴァーション コーポレーション 電気的に絶縁された裏面を有するバンプ付き自己分離型ＧａＮトランジスタチップ
CN102034823B (zh) 2009-09-30 2013-01-02 意法半导体研发(深圳)有限公司 用于spu和stog良好性能的功率晶体管的布局和焊盘布图规划
US8399912B2 (en) 2010-02-16 2013-03-19 International Rectifier Corporation III-nitride power device with solderable front metal
US8519916B2 (en) 2010-08-11 2013-08-27 Sarda Technologies, Inc. Low interconnect resistance integrated switches
US9006099B2 (en) 2011-06-08 2015-04-14 Great Wall Semiconductor Corporation Semiconductor device and method of forming a power MOSFET with interconnect structure silicide layer and low profile bump
JP5787784B2 (ja) 2012-02-15 2015-09-30 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020190330A1 (en) * 2001-05-24 2002-12-19 Junichi Karasawa Semiconductor device, memory system and electronic apparatus
CN101211916A (zh) * 2006-12-27 2008-07-02 联发科技股份有限公司 射频集成电路装置
CN101540322A (zh) * 2008-03-21 2009-09-23 原景科技股份有限公司 半导体元件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417626A (zh) * 2017-02-10 2018-08-17 台达电子工业股份有限公司 半导体装置
CN108417626B (zh) * 2017-02-10 2021-07-30 台达电子工业股份有限公司 半导体装置
CN113451279A (zh) * 2020-03-26 2021-09-28 群创光电股份有限公司 电容器及电子装置
CN113451279B (zh) * 2020-03-26 2023-09-12 群创光电股份有限公司 电容器及电子装置

Also Published As

Publication number Publication date
TW201620116A (zh) 2016-06-01
TWI560850B (en) 2016-12-01
CN106033750B (zh) 2018-10-16
US9324819B1 (en) 2016-04-26

Similar Documents

Publication Publication Date Title
US10573736B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
US10950524B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
CN106033750A (zh) 半导体装置
JP5728258B2 (ja) 半導体装置
US8957493B1 (en) Semiconductor device
US9190393B1 (en) Low parasitic capacitance semiconductor device package
US9455253B2 (en) Bidirectional switch
TW201842639A (zh) 用於使串擾減至最小之積體電路連接配置
CN207458947U (zh) 半导体器件
US9722061B2 (en) Bidirectional switch
CN104882478B (zh) 半导体装置与应用其的半导体装置封装体
US11508844B2 (en) Semiconductor device
JP2009540620A (ja) 高性能分路キャパシタを有するｒｆパワートランジスタデバイスとその使用方法
CN104425571B (zh) 半导体装置
CN105023898B (zh) 半导体装置封装体
CN109671766B (zh) 功率金属氧化物半导体场效晶体管
CN208173586U (zh) 半导体装置
CN106328703B (zh) 半导体装置
CN105702722A (zh) 低导通电阻功率半导体组件
TWI567988B (zh) 半導體裝置封裝體
CN112420681A (zh) 一种芯片封装结构
CN109411535A (zh) 半导体装置
CN109148606A (zh) 高压元件
CN106558579A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221107

Address after: No. 252, Shanying Road, Guishan District, Taoyuan City, Taiwan, China, China (6/F)

Patentee after: Anchorage Semiconductor Co.,Ltd.

Address before: Taoyuan County, Taiwan, China

Patentee before: DELTA ELECTRONICS, Inc.