TW201620116A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201620116A
TW201620116A TW104108411A TW104108411A TW201620116A TW 201620116 A TW201620116 A TW 201620116A TW 104108411 A TW104108411 A TW 104108411A TW 104108411 A TW104108411 A TW 104108411A TW 201620116 A TW201620116 A TW 201620116A
Authority
TW
Taiwan
Prior art keywords
source
drain
disposed
semiconductor device
branch
Prior art date
Application number
TW104108411A
Other languages
English (en)
Other versions
TWI560850B (en
Inventor
林立凡
陳世鵬
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Publication of TW201620116A publication Critical patent/TW201620116A/zh
Application granted granted Critical
Publication of TWI560850B publication Critical patent/TWI560850B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種半導體裝置包含主動層、源極、汲極、閘極、第一介電層、源極導線、第一源極貫穿結構、第二介電層、源極墊與第二源極貫穿結構。源極置於主動層上且沿第一方向延伸。汲極置於主動層上，且與源極交替排列。閘極分別置於源極與汲極之間。第一介電層覆蓋源極、汲極與閘極。源極導線置於第一介電層上。第二介電層覆蓋源極導線。源極墊置於第二介電層上，且包含第一源極主幹、第一源極分支與源極次分支。第一源極主幹沿第一方向延伸。第一源極分支突出於第一源極主幹，且置於源極導線上。源極次分支突出於第一源極分支，且置於源極上。

Description

半導體裝置
本發明是有關於一種半導體裝置。
場效電晶體(Field Effect Transistor)是一種利用材料中的電場效應以控制電流的開關元件，其被廣泛應用於半導體元件的電路中。具體而言，場效電晶體包含閘極、源極、汲極與主動層。藉由控制閘極的電壓而影響通道的開關，源極與汲極之間因此可導通電流以處於開啟狀態。
一般而言，場效電晶體可更包含源極墊與汲極墊，其分別電性連接至源極與汲極，使得場效電晶體可電性連接至其他裝置。源極墊與汲極墊一般具有較大的焊線區域以助於外部電路的焊線製程，其有助於半導體製程中場效電晶體的微型化。如何提供具有足夠焊線區域與較少場效電晶體之電干擾的設置良好之源極墊與汲極墊是很重要的。
本發明之一態樣提供一種半導體裝置，包含主動層、複數個源極、複數個汲極、複數個閘極、第一介電層、複數個源極導線、複數個第一源極貫穿結構、第二介電層、源極墊與複數個第二源極貫穿結構。源極置於主動層上且沿第一方向延伸。汲極置於主動層上，且與源極交替排列。閘極分別置於源極與汲極之間。第一介電層覆蓋源極、汲極與閘極。源極導線置於第一介電層上。第一源極貫穿結構置於第一介電層中，且連接源極與源極導線。第二介電層覆蓋源極導線。源極墊置於第二介電層上。源極墊包含第一源極主幹、第一源極分支與源極次分支。第一源極主幹沿著第一方向延伸。第一源極分支突出於第一源極主幹，且置於任一之源極導線上。源極次分支突出於第一源極分支，且置於任一之源極上。第二源極貫穿結構置於第二介電層中，且連接源極墊與源極導線。
在一或多個實施方式中，半導體裝置更包含複數個汲極導線、複數個第一汲極貫穿結構、汲極墊與複數個第二汲極貫穿結構。汲極導線置於第一介電層上，且與源極導線交替排列，且第二介電層更覆蓋汲極導線。第一汲極貫穿結構置於第一介電層中，且連接汲極與汲極導線。汲極墊置於第二介電層上。汲極墊包含第一汲極主幹、第一汲極分支與汲極次分支。汲極與第一汲極主幹皆沿著第一方向延伸。第一汲極分支突出於第一汲極主幹，且置於任一之汲極導線上方。汲極次分支突出於第一汲極分支，且置於任一之汲極上。第二汲極貫穿結構置於第二介電層中，且連接汲極墊與汲極導線。
在一或多個實施方式中，半導體裝置更包含複數個第三汲極貫穿結構，置於第一介電層與第二介電層中，且連接汲極墊與汲極。
在一或多個實施方式中，第一源極分支與第一汲極分支交替排列。
在一或多個實施方式中，源極次分支與汲極次分支交替排列。
在一或多個實施方式中，至少一汲極導線包含第二汲極主幹與第二汲極分支。第二汲極主幹沿第二方向沿伸，其中第二方向實質上垂直於第一方向。第二汲極分支突出於第二汲極主幹，且置於任一之汲極上方。
在一或多個實施方式中，至少一汲極導線包含複數個汲極帶，置於汲極墊之第一汲極主幹以及汲極之間。汲極帶互相分離。
在一或多個實施方式中，第一介電層包含上部分與下部分，下部分置於上部分與主動層之間。至少一第一汲極貫穿結構包含上汲極貫穿結構與下汲極貫穿結構。半導體裝置更包含金屬層，置於任一之汲極導線與任一之汲極之間，且置於上部分與下部分之間。上汲極貫穿結構置於上部分且連接汲極導線與金屬層，下汲極貫穿結構置於下部分且連接金屬層與汲極。
在一或多個實施方式中，半導體裝置更包含絕緣層，覆蓋一部分之汲極墊且暴露出第一汲極主幹。
在一或多個實施方式中，絕緣層更暴露一部分之第一汲極分支。
在一或多個實施方式中，半導體裝置更包含複數個第三源極貫穿結構，置於第一介電層與第二介電層中，且連接源極墊與源極。
在一或多個實施方式中，至少一源極導線包含第二源極主幹與第二源極分支。第二源極主幹沿第二方向沿伸，其中第二方向實質上垂直於第一方向。第二源極分支突出於第二源極主幹，且置於任一之源極上。
在一或多個實施方式中，至少一源極導線包含複數個源極帶，置於源極墊之第一源極主幹以及源極之間。源極帶互相分離。
在一或多個實施方式中，第一介電層包含上部分與下部分，下部分置於上部分與主動層之間。至少一第一源極貫穿結構包含上源極貫穿結構與下源極貫穿結構。半導體裝置更包含金屬層，置於任一之源極導線與任一之源極之間，且置於上部分與下部分之間。上源極貫穿結構置於上部分且連接源極導線與金屬層，下源極貫穿結構置於下部分且連接金屬層與源極。
在一或多個實施方式中，金屬層更置於任一之閘極上。
在一或多個實施方式中，半導體裝置更包含場板，置於上部分與下部分之間，且置於任一之閘極上。場板電性連接至閘極。
在一或多個實施方式中，半導體裝置更包含場板，置於上部分與下部分之間，且置於任一之閘極上。場板與閘極、源極與汲極皆電性絕緣。
在一或多個實施方式中，半導體裝置更包含絕緣層，覆蓋一部分之源極墊且暴露出第一源極主幹。
在一或多個實施方式中，絕緣層更暴露一部分之第一源極分支。
在一或多個實施方式中，半導體裝置更包含基板與導線架。導線架包含第一部分、第二部分、第三部分與第四部分。第一部分與源極、汲極與閘極電性絕緣。基板置於第一部分與主動層之間。第二部分電性連接源極。第三部分電性連接汲極。第四部分電性連接閘極。
在一或多個實施方式中，半導體裝置更包含基板與導線架。導線架包含第一部分、第二部分與第三部分。第一部分電性連接閘極。基板置於第一部分與主動層之間。第二部分電性連接源極。第三部分電性連接汲極。
本發明之另一態樣提供一種半導體裝置，包含主動層、複數個源極、複數個汲極、複數個閘極、第一介電層、複數個汲極導線、複數個第一汲極貫穿結構、第二介電層、汲極墊與複數個第二汲極貫穿結構。源極置於主動層上。汲極置於主動層上，與源極交替排列，且沿第一方向延伸。閘極分別置於源極與汲極之間。第一介電層覆蓋源極、汲極與閘極。汲極導線置於第一介電層上。第一汲極貫穿結構置於第一介電層中，且連接汲極與汲極導線。第二介電層覆蓋汲極導線。汲極墊置於第二介電層上。汲極墊包含第一汲極主幹、第一汲極分支與汲極次分支。第一汲極主幹沿著第一方向延伸。第一汲極分支突出於第一汲極主幹，且置於任一之汲極導線上方。汲極次分支突出於第一汲極分支，且置於任一之汲極上。第二汲極貫穿結構置於第二介電層中，且連接汲極墊與汲極導線。
上述實施方式之半導體裝置在不增加源極-汲極之間電容值的情況下，源極墊可降低源極本身的電阻，且汲極墊可降低汲極本身的電阻。
以下將以圖式揭露本發明的複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖為本發明一實施方式之半導體裝置的上視圖，第2A圖為沿第1圖之線段2A-2A的剖面圖，且第2B圖為沿第1圖之線段2B-2B的剖面圖。半導體裝置包含主動層110、複數個源極120、複數個汲極130、複數個閘極140、第一介電層150、複數個源極導線210、複數個第一源極貫穿結構220、第二介電層160、源極墊230、複數個第二源極貫穿結構240與複數個第三源極貫穿結構245。為了清楚起見，第一源極貫穿結構220僅繪示於第2A圖與第2B圖而未繪示於第1圖中。源極120置於主動層110上。汲極130置於主動層110上，且與源極120交替排列。閘極140分別置於源極120與汲極130之間。所有的源極120、汲極130與閘極140皆沿第一方向D1延伸。第一介電層150覆蓋源極120、汲極130與閘極140。源極導線210置於第一介電層150上。第一源極貫穿結構220置於第一介電層150中，且連接源極120與源極導線210。第二介電層160覆蓋源極導線210。源極墊230置於第二介電層160上，且包含第一源極主幹232、第一源極分支234與源極次分支236。第一源極主幹232沿著第一方向D1延伸。第一源極分支234突出於第一源極主幹232，且置於任一之源極導線210上。源極次分支236突出於第一源極分支234，且置於任一之源極120上。第二源極貫穿結構240置於第二介電層160中，且連接源極墊230與源極導線210。第三源極貫穿結構245置於第一介電層150與第二介電層160中，且連接源極墊230與源極120。舉例而言，在本實施方式中，部分之第三源極貫穿結構245連接第一源極主幹232與源極120，而另一部分則連接源極次分支236與源極120。
請一併參照第1、2B、2C圖，其中第2C圖為沿第1圖之線段2C-2C的剖面圖。更進一步而言，半導體裝置可更包含複數個汲極導線260、複數個第一汲極貫穿結構270、汲極墊280、複數個第二汲極貫穿結構290與複數個第三汲極貫穿結構295。為了清楚起見，第一汲極貫穿結構270僅繪示於第2B圖與第2C圖而未繪示於第1圖中。汲極導線260置於第一介電層150上，且與源極導線210交替排列。第二介電層160更覆蓋汲極導線260。第一汲極貫穿結構270置於第一介電層150中，且連接汲極130與汲極導線260。汲極墊280置於第二介電層160上。汲極墊280包含第一汲極主幹282、第一汲極分支284與汲極次分支286。第一汲極主幹282沿著第一方向D1延伸。第一汲極分支284突出於第一汲極主幹282，且置於任一之汲極導線260上方。汲極次分支286突出於第一汲極分支284，且置於任一之汲極130上。第二汲極貫穿結構290置於第二介電層160中，且連接汲極墊280與汲極導線260。第三汲極貫穿結構295置於第一介電層150與第二介電層160中，且連接汲極墊280與汲極130。舉例而言，在本實施方式中，部分之第三汲極貫穿結構295連接第一汲極主幹282與汲極130，而另一部分則連接汲極次分支286與汲極130。半導體裝置可再包含閘極墊(未繪示)，電性連接閘極140。
在本實施方式中，因源極120經由第一源極貫穿結構220而電性連接源極導線210，且經由第三源極貫穿結構245而電性連接源極墊230，再加上源極導線210經由第二源極貫穿結構240而電性連接源極墊230，因此源極120本身的電阻可有效降低。再加上，因第一源極分支234係置於任一之源極導線210上，且未與汲極導線260重疊，因此第一源極分支234與汲極導線260之間並不會產生電容。相同的，因源極次分支236置於任一之源極120上，且未與汲極130重疊，因此源極次分支236並不會增加電容值。如此一來，在不增加半導體裝置之源極-汲極之間電容值的情況下，源極墊230可降低源極120本身的電阻。
另一方面，因汲極130經由第一汲極貫穿結構270而電性連接汲極導線260，且經由第三汲極貫穿結構295而電性連接汲極墊280，再加上汲極導線260經由第二汲極貫穿結構290而電性連接汲極墊280，因此汲極130本身的電阻可有效降低。再加上，因第一汲極分支284係置於任一之汲極導線260上，且未與源極導線210重疊，因此第一汲極分支284與源極導線210之間並不會產生電容。相同的，因汲極次分支286置於任一之汲極130上，且未與源極120重疊，因此汲極次分支286並不會增加電容值。如此一來，在不增加半導體裝置之源極-汲極之間電容值的情況下，汲極墊280可降低汲極130本身的電阻。
請回到第1圖。在本實施方式中，源極導線210與汲極導線260皆沿第二方向D2延伸，其中第二方向D2實質上垂直於第一方向D1。同樣的，第一源極分支234與第一汲極分支284皆沿第二方向D2延伸，而源極次分支236與汲極次分支286皆沿第一方向D1延伸。另外，第一源極分支234與第一汲極分支284之數量皆可為複數個，且第一源極分支234與第一汲極分支284交替排列。因此第一源極主幹232與第一源極分支234可形成一指叉形元件，而第一汲極主幹282與第一汲極分支284可形成另一指叉形元件。同樣的，源極次分支236與汲極次分支286之數量皆可為複數個，且源極次分支236與汲極次分支286交替排列。因此第一源極分支234與源極次分支236可形成一指叉形元件，而第一汲極分支284與汲極次分支286可形成另一指叉形元件。如此一來，第一源極主幹232與第一汲極主幹282之間的空間可盡量填滿第一源極分支234、第一汲極分支284、源極次分支236與汲極次分支286，以形成低電阻兼低電容之半導體裝置。
在一些實施方式中，根據實際需求，第一源極貫穿結構220、第二源極貫穿結構240、第三源極貫穿結構245、第一汲極貫穿結構270、第二汲極貫穿結構290與第三汲極貫穿結構295之形狀可為圓形、矩形、多邊形、弧形、或其組合。在本發明其他的實施方式中，除了長條狀，第一源極分支234、第一汲極分支284、源極次分支236與汲極次分支286可為波浪狀、鋸齒狀、不規則狀或其組合。
請參照第2A圖。在本實施方式中，半導體裝置可更包含保護層170，以覆蓋主動層110。保護層170具有一源極開口172與一汲極開口174。源極120與汲極130分別置於源極開口172與汲極開口174中，以電性連接主動層110。
在一或多個實施方式中，半導體裝置可更包含閘極介電層180，至少置於任一之閘極140與主動層110之間。第一介電層150覆蓋閘極介電層180。
在一或多個實施方式中，保護層170具有至少一閘極開口176。閘極介電層180與閘極140覆蓋閘極開口176。閘極開口176的存在可調整閘極140的電性。舉例而言，本實施方式之半導體裝置可為空乏型電晶體。然而在其他的實施方式中，保護層170亦不具有閘極開口176，本發明不以此為限。
在一或多個實施方式中，主動層110包含複數個不同之氮基半導體層，因此二維電子氣(2DEG)可存在於氮基半導體層之異質結構層(heterojunction)中以形成導通路徑。舉例而言，可由氮化鎵層112與氮化鎵鋁層114形成一疊層結構，其中氮化鎵鋁層114置於氮化鎵層112上。如此的結構使得二維電子氣能夠存在於氮化鎵層112與氮化鎵鋁層114之間的界面。因此，當半導體裝置處於開啟狀態，源極120與汲極130之間的電流便能夠沿著氮化鎵層112與氮化鎵鋁層114之間的界面而傳導。主動層110可選擇置於一基板105上。基板105可為矽基板或藍寶石基板，然而本發明不以此為限。在一實施方式中，半導體裝置可更包含一緩衝層，置於主動層110與基板105之間。
第3圖為本發明另一實施方式之半導體裝置之上視圖，第4圖為沿第3圖之線段4-4的剖面圖。第3、4圖與第1圖之半導體裝置的不同處在於源極導線210與汲極導線260之結構。在本實施方式中，至少一源極導線210包含第二源極主幹212與複數個第二源極分支214a、214b與214c。第二源極分支214a、214b與214c皆突出於第二源極主幹212且置於源極120上。第二源極主幹212實質上沿著第二方向D2延伸，而第二源極分支214a、214b與214c皆實質上沿著第一方向D1延伸。第二源極分支214a置於任一之源極次分支236與任一之源極120之間。至少任一之第三源極貫穿結構245包含上源極貫穿結構246與下源極貫穿結構248。上源極貫穿結構246置於第二介電層160中，而下源極貫穿結構248置於第一介電層150中。源極次分支236藉由第三源極貫穿結構245之上源極貫穿結構246而電性連接第二源極分支214a，且進一步藉由第三源極貫穿結構245之下源極貫穿結構248而電性連接源極120。第二源極分支214b置於第一源極主幹232與任一之源極120之間。第二源極分支214b電性連接第一源極主幹232與源極120。第二源極分支214c置於第一汲極主幹282與第任一之源極120之間。第二源極分支214c電性連接源極120但與第一汲極主幹282電性分離。因第二源極分支214a、214b與214c皆置於源極120上，且皆未與汲極130重疊，因此在不增加半導體裝置之電容值的情況下，第二源極分支214a、214b與214c可更進一步的減少源極120之電阻。在一些實施方式中，第二源極主幹212與第二源極分支214a、214b與214c可形成一指叉形元件。
另外，至少一汲極導線260包含第二汲極主幹262與複數個第二汲極分支264a、264b與264c。第二汲極分支264a、264b與264c皆突出於第二汲極主幹262且置於汲極130上。第二汲極主幹262實質上沿著第二方向D2延伸，而第二汲極分支264a、264b與264c皆實質上沿著第一方向D1延伸。第二汲極分支264a置於任一之汲極次分支286與任一之汲極130之間。至少任一之第三汲極貫穿結構295包含上汲極貫穿結構296與下汲極貫穿結構298。上汲極貫穿結構296置於第二介電層160中，而下汲極貫穿結構298置於第一介電層150中。汲極次分支286藉由第三汲極貫穿結構295之上汲極貫穿結構296而電性連接第二汲極分支264a，且進一步藉由第三汲極貫穿結構295之下汲極貫穿結構298而電性連接汲極130。第二汲極分支264b置於第一汲極主幹282與任一之汲極130之間。第二汲極分支264b電性連接第一汲極主幹282與汲極130。第二汲極分支264c置於第一源極主幹232與任一之汲極130之間。第二汲極分支264c電性連接汲極130但與第一源極主幹232電性分離。因第二汲極分支264a、264b與264c皆置於汲極130上，且皆未與源極120重疊，因此在不增加半導體裝置之電容值的情況下，第二汲極分支264a、264b與264c可更進一步的減少汲極130之電阻。在一些實施方式中，第二汲極主幹262與第二汲極分支264a、264b與264c可形成一指叉形元件。至於本實施方式之其他細節因與第1圖之實施方式相同，因此便不再贅述。
第5圖為本發明又一實施方式之半導體裝置的上視圖。第5圖與第3圖之半導體裝置的不同處在於源極導線210與汲極導線260之結構。在本實施方式中，至少任一之源極導線210更包含複數個源極帶216，置於源極墊230之第一源極主幹232以及源極120之間。源極帶216互相分離。詳細而言，來自第一源極主幹232之電流可依序沿著第二源極貫穿結構240(或第4圖之第三源極貫穿結構245之上源極貫穿結構246)、源極帶216與第一源極貫穿結構220(如第2A圖所繪示)(或第4圖之第三源極貫穿結構245之下源極貫穿結構248)而直接流至源極120。因此第一源極主幹232下方之連接結構(如第二源極主幹212)可被省略。更進一步的，因源極帶216與汲極130並不重疊，因此半導體裝置之電容值可進一步降低。然而，在第一汲極主幹282與第一源極分支234下方之部分源極導線210則仍包含第二源極主幹212以連接第二源極分支214a與214c。
另外，至少任一之汲極導線260更包含複數個汲極帶266，置於汲極墊280之第一汲極主幹282以及汲極130之間。汲極帶266互相分離。詳細而言，來自汲極130之電流可依序沿著第一汲極貫穿結構270(如第2C圖所繪示)(或第4圖之第三汲極貫穿結構295之下汲極貫穿結構298)、汲極帶266與第二汲極貫穿結構290(或第4圖之第三汲極貫穿結構295之上汲極貫穿結構296)而直接流至第一汲極主幹282。因此第一汲極主幹282下方之連接結構(如第二汲極主幹262)可被省略。更進一步的，因汲極帶266與源極120並不重疊，因此半導體裝置之電容值可進一步降低。然而，在第一源極主幹232與第一汲極分支284下方之部分汲極導線260則仍包含第二汲極主幹262以連接第二汲極分支264a與264c。至於本實施方式之其他細節因與第3圖之實施方式相同，因此便不再贅述。
第6圖為本發明再一實施方式之半導體裝置的剖面圖，其剖面位置與第2A圖相同。第6圖與第2A圖之不同處在於第一介電層150與第一源極貫穿結構220的結構以及金屬層192的存在。在本實施方式中，第一介電層150包含上部分152與下部分154，下部分154置於上部分152與主動層110之間。至少任一之第一源極貫穿結構220包含上源極貫穿結構222與下源極貫穿結構224，且半導體裝置更包含金屬層192，置於任一之源極導線210與任一之源極120之間且置於上部分152與下部分154之間。上源極貫穿結構222置於上部分152且連接源極導線210與金屬層192，而下源極貫穿結構224置於下部分154且連接金屬層192與源極120。金屬層192可更減少源極120之電阻。再加上，因金屬層192與汲極130並不重疊，因此半導體裝置之電容並不會增加。
另外，在一或多個實施方式中，金屬層192更置於閘極140上。金屬層192可作為場板，以分散主動層110之電場。至於本實施方式之其他細節因與第2A圖之實施方式相同，因此便不再贅述。
第7A圖與第7B圖為本發明另二實施方式之半導體裝置的剖面圖，其剖面位置與第6圖相同。第7A圖、第7B圖與第6圖之半導體裝置的不同處在於金屬層192的結構與場板194的存在。在本二實施方式中，金屬層192未延伸至閘極140上，且半導體裝置更包含場板194，置於上部分152與下部分154之間，且置於任一之閘極140上。如第7A圖所示，場板194電性連接至閘極140，或者如第7B圖所示，場板194與閘極140、源極120與汲極130皆電性絕緣。在第7A圖中，場板194可藉由貫穿結構195或外部線路(未繪示)而電性連接至閘極140。場板194可在不增加電容值(Cds)的情況下分散主動層110的電場。另外，若場板194與金屬層192一併形成的話，便不會額外增加製程步驟。至於本實施方式之其他細節因與第6圖之實施方式相同，因此便不再贅述。
第8圖為本發明又一實施方式之半導體裝置的剖面圖，其剖面位置與第2C圖相同。第8圖與第2C圖之不同處在於第一介電層150與第一汲極貫穿結構270的結構以及金屬層196的存在。在本實施方式中，至少任一之第一汲極貫穿結構270包含上汲極貫穿結構272與下汲極貫穿結構274，且半導體裝置更包含金屬層196，置於任一之汲極導線260與任一之汲極130之間且置於上部分152與下部分154之間。上汲極貫穿結構272置於上部分152且連接汲極導線260與金屬層196，而下汲極貫穿結構274置於下部分154且連接金屬層196與汲極130。金屬層196可更減少汲極130之電阻。再加上，因金屬層196與源極120並不重疊，因此半導體裝置之電容並不會增加。至於本實施方式之其他細節因與第2C圖之實施方式相同，因此便不再贅述。
第9圖為本發明再一實施方式之半導體裝置的上視圖。第9圖與第1圖之不同處在於絕緣層310的存在。在本實施方式中，半導體裝置更包含絕緣層310，覆蓋一部分之源極墊230與汲極墊280且暴露出第一源極主幹232與第一汲極主幹282。絕緣層310可防止源極墊230與汲極墊280受到損害。外部電路或線路則可經由暴露出的第一源極主幹232與第一汲極主幹282而與半導體裝置電性連接。更進一步的，在一些實施方式中，絕緣層310可更暴露一部分之第一源極分支234與一部分之第一汲極分支284，以改善其散熱與提供更大的焊接面積。另外，在本實施方式中，源極導線與汲極導線(皆未繪示)可具有如第1、3或5圖之結構，然而本發明不以此為限。至於本實施方式之其他細節因與第1圖之實施方式相同，因此便不再贅述。
第10圖為本發明另一實施方式之半導體裝置的上視圖。第10圖與第1圖之不同處在於導線架400的存在。在本實施方式中，半導體裝置更包含導線架400。導線架400包含第一部分410、第二部分420、第三部分430與第四部分440。其中置於第一部分410上之半導體裝置的結構細節如第1圖所示。請一併參照第1圖與第10圖。第一部分410與源極120、汲極130與閘極140電性絕緣。基板105(如第2A圖所示)置於第一部分410與主動層110(如第2A圖所示)之間。第二部分420電性連接源極120，例如第二部分420依序經由導電元件510、源極墊230與源極導線210而電性連接至源極120。第三部分430電性連接汲極130，例如第三部分430依序經由導電元件520、汲極墊280與汲極導線260而電性連接至汲極130。第四部分440電性連接閘極140，例如第四部分440依序經由導電元件530與閘極墊145而電性連接至閘極140。因導線架400之第一部分410與源極120、汲極130與閘極140皆電性絕緣，因此第一部分410與主動層110之間的寄生電容(尤其是電容Cds)並不會增加。在本文中之導電元件510、520與530可為上述之焊線(bonding wire)、導電帶(ribbon)、夾片(clip)等。至於本實施方式之其他細節因與第1圖之實施方式相同，因此便不再贅述。
第11圖為本發明又一實施方式之半導體裝置的上視圖。第11圖與第10圖之不同處在於導線架400的結構。在本實施方式中，第一部分410電性連接至閘極140，而第四部分440(如第10圖所繪示)則省略。舉例而言，第一部分410可藉由導電元件530連接至閘極墊145。因導線架400之第一部分410電性連接至閘極墊145，因此第一部分410與主動層110之間的寄生電容(尤其是電容Cds)並不會增加。至於本實施方式之其他細節因與第10圖之實施方式相同，因此便不再贅述。
第12圖為本發明再一實施方式之半導體裝置的上視圖。第12圖與第10圖之不同處在於源極墊230與汲極墊280的結構。在本實施方式中，源極墊230與汲極墊280皆為複數個且交替排列。如此的設置下，導電元件510可電性連接至源極墊230，且源極墊230為指叉狀。同樣的，導電元件520可電性連接至汲極墊280，且汲極墊280為指叉狀。至於本實施方式之其他細節因與第10圖之實施方式相同，因此便不再贅述。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
105‧‧‧基板 110‧‧‧主動層 112‧‧‧氮化鎵層 114‧‧‧氮化鎵鋁層 120‧‧‧源極 130‧‧‧汲極 140‧‧‧閘極 145‧‧‧閘極墊 150‧‧‧第一介電層 152‧‧‧上部分 154‧‧‧下部分 160‧‧‧第二介電層 170‧‧‧保護層 172‧‧‧源極開口 174‧‧‧汲極開口 176‧‧‧閘極開口 180‧‧‧閘極介電層 192、196‧‧‧金屬層 194‧‧‧場板 195‧‧‧貫穿結構 210‧‧‧源極導線 212‧‧‧第二源極主幹 214a、214b、214c‧‧‧第二源極分支 216‧‧‧源極帶 220‧‧‧第一源極貫穿結構 222、246‧‧‧上源極貫穿結構 224、248‧‧‧下源極貫穿結構 230‧‧‧源極墊 232‧‧‧第一源極主幹 234‧‧‧第一源極分支 236‧‧‧源極次分支 240‧‧‧第二源極貫穿結構 245‧‧‧第三源極貫穿結構 260‧‧‧汲極導線 262‧‧‧第二汲極主幹 264a、264b、264c‧‧‧第二汲極分支 266‧‧‧汲極帶 270‧‧‧第一汲極貫穿結構 272、296‧‧‧上汲極貫穿結構 274、298‧‧‧下汲極貫穿結構 280‧‧‧汲極墊 282‧‧‧第一汲極主幹 284‧‧‧第一汲極分支 286‧‧‧汲極次分支 290‧‧‧第二汲極貫穿結構 295‧‧‧第三汲極貫穿結構 310‧‧‧絕緣層 400‧‧‧導線架 410‧‧‧第一部分 420‧‧‧第二部分 430‧‧‧第三部分 440‧‧‧第四部分 510、520、530‧‧‧導電元件 2A-2A、2B-2B、2C-2C、4-4‧‧‧線段 D1‧‧‧第一方向 D2‧‧‧第二方向
第1圖為本發明一實施方式之半導體裝置的上視圖。 第2A圖為沿第1圖之線段2A-2A的剖面圖。 第2B圖為沿第1圖之線段2B-2B的剖面圖。 第2C圖為沿第1圖之線段2C-2C的剖面圖。 第3圖為本發明另一實施方式之半導體裝置之上視圖。 第4圖為沿第3圖之線段4-4的剖面圖。 第5圖為本發明又一實施方式之半導體裝置的上視圖。 第6圖為本發明再一實施方式之半導體裝置的剖面圖。 第7A圖與第7B圖為本發明另二實施方式之半導體裝置的剖面圖。 第8圖為本發明又一實施方式之半導體裝置的剖面圖。 第9圖為本發明再一實施方式之半導體裝置的上視圖。 第10圖為本發明另一實施方式之半導體裝置的上視圖。 第11圖為本發明又一實施方式之半導體裝置的上視圖。 第12圖為本發明再一實施方式之半導體裝置的上視圖。
120‧‧‧源極
130‧‧‧汲極
140‧‧‧閘極
210‧‧‧源極導線
230‧‧‧源極墊
232‧‧‧第一源極主幹
234‧‧‧第一源極分支
236‧‧‧源極次分支
240‧‧‧第二源極貫穿結構
245‧‧‧第三源極貫穿結構
260‧‧‧汲極導線
280‧‧‧汲極墊
282‧‧‧第一汲極主幹
284‧‧‧第一汲極分支
286‧‧‧汲極次分支
290‧‧‧第二汲極貫穿結構
295‧‧‧第三汲極貫穿結構
2A-2A、2B-2B、2C-2C‧‧‧線段
D1‧‧‧第一方向
D2‧‧‧第二方向

Claims (22)

  1. 一種半導體裝置，包含： 一主動層； 複數個源極，置於該主動層上且沿一第一方向延伸； 複數個汲極，置於該主動層上，且與該些源極交替排列； 複數個閘極，分別置於該些源極與該些汲極之間； 一第一介電層，覆蓋該些源極、該些汲極與該些閘極； 複數個源極導線，置於該第一介電層上； 複數個第一源極貫穿結構，置於該第一介電層中，且連接該些源極與該些源極導線； 一第二介電層，覆蓋該些源極導線； 一源極墊，置於該第二介電層上，其中該源極墊包含： 一第一源極主幹，沿著該第一方向延伸； 一第一源極分支，突出於該第一源極主幹，且置於任一之該些源極導線上；以及 一源極次分支，突出於該第一源極分支，且置於任一之該些源極上；以及 複數個第二源極貫穿結構，置於該第二介電層中，且連接該源極墊與該些源極導線。
  2. 如請求項1所述之半導體裝置，更包含： 複數個汲極導線，置於該第一介電層上，且與該些源極導線交替排列，且該第二介電層更覆蓋該汲極導線； 複數個汲極貫穿結構，置於該第一介電層中，且連接該些汲極與該些汲極導線； 一汲極墊，置於該第二介電層上，其中該汲極墊包含： 一第一汲極主幹，該些汲極與該些第一汲極主幹皆沿著該第一方向延伸； 一第一汲極分支，突出於該第一汲極主幹，且置於任一之該些汲極導線上方；以及 一汲極次分支，突出於該第一汲極分支，且置於任一之該些汲極上；以及 複數個第二汲極貫穿結構，置於該第二介電層中，且連接該汲極墊與該些汲極導線。
  3. 如請求項2所述之半導體裝置，更包含： 複數個第三汲極貫穿結構，置於該第一介電層與該第二介電層中，且連接該汲極墊與該些汲極。
  4. 如請求項2所述之半導體裝置，其中該第一源極分支與該第一汲極分支交替排列。
  5. 如請求項2所述之半導體裝置，其中該源極次分支與該汲極次分支交替排列。
  6. 如請求項2所述之半導體裝置，其中至少任一之該些汲極導線包含： 一第二汲極主幹，沿一第二方向沿伸，其中該第二方向實質上垂直於該第一方向；以及 一第二汲極分支，突出於該第二汲極主幹，且置於任一之該些汲極上方。
  7. 如請求項2所述之半導體裝置，其中至少任一之該些汲極導線包含： 複數個汲極帶，置於該汲極墊之該第一汲極主幹以及該些汲極之間，其中該些汲極帶互相分離。
  8. 如請求項2所述之半導體裝置，其中該第一介電層包含一上部分與一下部分，該下部分置於該上部分與該主動層之間，至少任一之該些第一汲極貫穿結構包含一上汲極貫穿結構與一下汲極貫穿結構，且該半導體裝置更包含： 一金屬層，置於任一之該些汲極導線與任一之該些汲極之間，且置於該上部分與該下部分之間，其中該上汲極貫穿結構置於該上部分且連接該汲極導線與該金屬層，該下汲極貫穿結構置於該下部分且連接該金屬層與該汲極。
  9. 如請求項2所述之半導體裝置，更包含： 一絕緣層，覆蓋一部分之該汲極墊且暴露出該第一汲極主幹。
  10. 如請求項9所述之半導體裝置，其中該絕緣層更暴露一部分之該第一汲極分支。
  11. 如請求項1所述之半導體裝置，更包含： 複數個第三源極貫穿結構，置於該第一介電層與該第二介電層中，且連接該源極墊與該些源極。
  12. 如請求項1所述之半導體裝置，其中至少任一之該些源極導線包含： 一第二源極主幹，沿一第二方向沿伸，其中該第二方向實質上垂直於該第一方向；以及 一第二源極分支，突出於該第二源極主幹，且置於任一之該些源極上。
  13. 如請求項1所述之半導體裝置，其中至少任一之該些源極導線包含： 複數個源極帶，置於該源極墊之該第一源極主幹以及該些源極之間，其中該些源極帶互相分離。
  14. 如請求項1所述之半導體裝置，其中該第一介電層包含一上部分與一下部分，該下部分置於該上部分與該主動層之間，至少任一之該些第一源極貫穿結構包含一上源極貫穿結構與一下源極貫穿結構，且該半導體裝置更包含： 一金屬層，置於任一之該些源極導線與任一之該些源極之間，且置於該上部分與該下部分之間，其中該上源極貫穿結構置於該上部分且連接該源極導線與該金屬層，該下源極貫穿結構置於該下部分且連接該金屬層與該源極。
  15. 如請求項14所述之半導體裝置，其中該金屬層更置於任一之該些閘極上。
  16. 如請求項14所述之半導體裝置，更包含： 一場板，置於該上部分與該下部分之間，且置於任一之該些閘極上，其中該場板電性連接至該些閘極。
  17. 如請求項14所述之半導體裝置，更包含： 一場板，置於該上部分與該下部分之間，且置於任一之該些閘極上，其中該場板與該些閘極、該些源極與該些汲極皆電性絕緣。
  18. 如請求項1所述之半導體裝置，更包含： 一絕緣層，覆蓋一部分之該源極墊且暴露出該第一源極主幹。
  19. 如請求項18所述之半導體裝置，其中該絕緣層更暴露一部分之該第一源極分支。
  20. 如請求項1所述之半導體裝置，更包含： 一基板； 一導線架，包含： 一第一部分，與該些源極、該些汲極與該些閘極電性絕緣，其中該基板置於該第一部分與該主動層之間； 一第二部分，電性連接該些源極； 一第三部分，電性連接該些汲極；以及 一第四部分，電性連接該些閘極。
  21. 如請求項1所述之半導體裝置，更包含： 一基板； 一導線架，包含： 一第一部分，電性連接該些閘極，其中該基板置於該第一部分與該主動層之間； 一第二部分，電性連接該些源極；以及 一第三部分，電性連接該些汲極。
  22. 一種半導體裝置，包含： 一主動層； 複數個源極，置於該主動層上； 複數個汲極，置於該主動層上，與該些源極交替排列，且沿一第一方向延伸； 複數個閘極，分別置於該些源極與該些汲極之間； 一第一介電層，覆蓋該些源極、該些汲極與該些閘極； 複數個汲極導線，置於該第一介電層上； 複數個第一汲極貫穿結構，置於該第一介電層中，且連接該些汲極與該些汲極導線； 一第二介電層，覆蓋該些汲極導線； 一汲極墊，置於該第二介電層上，其中該汲極墊包含： 一第一汲極主幹，沿著該第一方向延伸； 一第一汲極分支，突出於該第一汲極主幹，且置於任一之該些汲極導線上方；以及 一汲極次分支，突出於該第一汲極分支，且置於任一之該些汲極上；以及 複數個第二汲極貫穿結構，置於該第二介電層中，且連接該汲極墊與該些汲極導線。
TW104108411A 2014-11-26 2015-03-17 Semiconductor device TWI560850B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/555,056 US9324819B1 (en) 2014-11-26 2014-11-26 Semiconductor device

Publications (2)

Publication Number Publication Date
TW201620116A true TW201620116A (zh) 2016-06-01
TWI560850B TWI560850B (en) 2016-12-01

Family

ID=55754760

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104108411A TWI560850B (en) 2014-11-26 2015-03-17 Semiconductor device

Country Status (3)

Country Link
US (1) US9324819B1 (zh)
CN (1) CN106033750B (zh)
TW (1) TWI560850B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI653760B (zh) * 2017-02-10 2019-03-11 台達電子工業股份有限公司 半導體裝置
US10218346B1 (en) * 2017-09-14 2019-02-26 Gan Systems Inc. High current lateral GaN transistors with scalable topology and gate drive phase equalization
US10529802B2 (en) * 2017-09-14 2020-01-07 Gan Systems Inc. Scalable circuit-under-pad device topologies for lateral GaN power transistors
TWI748233B (zh) 2018-08-29 2021-12-01 美商高效電源轉換公司 具有降低導通電阻之橫向功率元件
CN113451279B (zh) * 2020-03-26 2023-09-12 群创光电股份有限公司 电容器及电子装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3467569B2 (ja) * 2001-05-24 2003-11-17 セイコーエプソン株式会社 半導体装置、メモリシステムおよび電子機器
US6972464B2 (en) 2002-10-08 2005-12-06 Great Wall Semiconductor Corporation Power MOSFET
US6969909B2 (en) 2002-12-20 2005-11-29 Vlt, Inc. Flip chip FET device
TWI229936B (en) 2003-04-18 2005-03-21 Samsung Electronics Co Ltd MOS transistor having a mesh-type gate electrode
US7466012B2 (en) 2004-09-13 2008-12-16 International Rectifier Corporation Power semiconductor package
US20060202320A1 (en) 2005-03-10 2006-09-14 Schaffer Christopher P Power semiconductor package
US7375424B2 (en) 2005-05-03 2008-05-20 International Rectifier Corporation Wirebonded device packages for semiconductor devices having elongated electrodes
US7956384B2 (en) 2006-06-23 2011-06-07 Alpha & Omega Semiconductor Ltd. Closed cell configuration to increase channel density for sub-micron planar semiconductor power device
US20080157222A1 (en) * 2006-12-27 2008-07-03 Mediatek Inc. Rf integrated circuit device
JP2009130167A (ja) * 2007-11-26 2009-06-11 Renesas Technology Corp 半導体装置およびその製造方法
CN101540322A (zh) * 2008-03-21 2009-09-23 原景科技股份有限公司 半导体元件及其制造方法
DE112010001560B4 (de) 2009-04-08 2020-08-13 Efficient Power Conversion Corporation GaN-FLIP-CHIP-Leistungstransistor mit elektrisch isolierter Rückseite
CN102034823B (zh) 2009-09-30 2013-01-02 意法半导体研发(深圳)有限公司 用于spu和stog良好性能的功率晶体管的布局和焊盘布图规划
US8399912B2 (en) 2010-02-16 2013-03-19 International Rectifier Corporation III-nitride power device with solderable front metal
US8519916B2 (en) 2010-08-11 2013-08-27 Sarda Technologies, Inc. Low interconnect resistance integrated switches
US9006099B2 (en) 2011-06-08 2015-04-14 Great Wall Semiconductor Corporation Semiconductor device and method of forming a power MOSFET with interconnect structure silicide layer and low profile bump
JP5787784B2 (ja) 2012-02-15 2015-09-30 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US9324819B1 (en) 2016-04-26
CN106033750A (zh) 2016-10-19
TWI560850B (en) 2016-12-01
CN106033750B (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
US10573736B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
US10950524B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
JP5728258B2 (ja) 半導体装置
CN101136430B (zh) 半导体装置
US8957493B1 (en) Semiconductor device
US9190393B1 (en) Low parasitic capacitance semiconductor device package
CN104319238A (zh) 形成高电子迁移率半导体器件的方法及其结构
TW201620116A (zh) 半導體裝置
TWI626742B (zh) 半導體裝置
US9373566B2 (en) High power electronic component with multiple leadframes
CN104882478B (zh) 半导体装置与应用其的半导体装置封装体
JP7055534B2 (ja) 半導体装置の製造方法
JPWO2014192348A1 (ja) 半導体装置
US9893015B2 (en) Semiconductor device
CN104425571B (zh) 半导体装置
CN105023898B (zh) 半导体装置封装体
TWI660506B (zh) 半導體裝置
KR101921492B1 (ko) 반도체 소자 및 반도체 소자를 이용한 장치
TWI567988B (zh) 半導體裝置封裝體
TWI540703B (zh) 半導體元件及其製作方法
JP2021040055A (ja) 半導体装置