WO2024079780A1 - 半導体ウエハ、半導体装置、電力変換装置、および冷却システム - Google Patents
半導体ウエハ、半導体装置、電力変換装置、および冷却システム Download PDFInfo
- Publication number
- WO2024079780A1 WO2024079780A1 PCT/JP2022/037823 JP2022037823W WO2024079780A1 WO 2024079780 A1 WO2024079780 A1 WO 2024079780A1 JP 2022037823 W JP2022037823 W JP 2022037823W WO 2024079780 A1 WO2024079780 A1 WO 2024079780A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- interlayer insulating
- insulating film
- semiconductor
- semiconductor substrate
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 188
- 238000006243 chemical reaction Methods 0.000 title claims description 39
- 238000001816 cooling Methods 0.000 title claims description 26
- 239000011229 interlayer Substances 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 230000001681 protective effect Effects 0.000 claims abstract description 33
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 239000003507 refrigerant Substances 0.000 claims description 9
- 239000002826 coolant Substances 0.000 claims 2
- 230000006355 external stress Effects 0.000 abstract description 18
- 230000035882 stress Effects 0.000 abstract description 14
- 238000005516 engineering process Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 29
- 230000008602 contraction Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001902 propagating effect Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Definitions
- This disclosure relates to semiconductor wafers, semiconductor devices, power conversion devices, and cooling systems.
- Patent Document 1 discloses a structure in which an interlayer insulating film is formed on a semiconductor wafer and a surface protective film is formed on top of the interlayer film so as to overlap and cover the interlayer film.
- the length from the edge of the semiconductor element to the surface protective film is short, at around 15 ⁇ m, so external stress due to thermal contraction stress is applied to the edge of the semiconductor element, which causes a problem in that cracks are likely to form from the surface protective film to the underside of the interlayer insulating film. If the crack extends to the underside of the interlayer insulating film, the breakdown voltage of the semiconductor element decreases, so the length of the crack is important. At the four corners of the edge of the semiconductor element, the external stress due to thermal contraction stress is large, so the breakdown voltage of the semiconductor element is likely to decrease if the crack extends to the underside of the interlayer insulating film.
- Such semiconductor elements are also mounted in power modules.
- the power modules of power conversion devices mounted on vehicles have a wider range of operating temperatures (for example, a range of -40°C to 150°C) than power modules used indoors, and are used in harsh heat cycle environments.
- torque is applied to the motor at start-up, causing the temperature of the entire drive equipment to rise rapidly. This causes problems such as peeling between the sealing resin in the power module and the semiconductor element, resulting in insulation breakdown of the semiconductor element.
- the present disclosure therefore aims to provide a technology that can prevent cracks from extending below the interlayer insulating film when external stress caused by thermal contraction stress is applied to the corners of a semiconductor element.
- the semiconductor wafer according to the present disclosure is a semiconductor wafer comprising a semiconductor substrate having an interlayer insulating film and a surface protective film covering the interlayer insulating film laminated on the upper surface thereof, and a plurality of semiconductor elements formed on the semiconductor substrate, which are diced into small pieces by dicing along openings formed in the surface protective film, the end of the interlayer insulating film is recessed from the end of the surface protective film relative to the end of the semiconductor substrate to be formed by dicing, and the shape of the end of the interlayer insulating film is set so that in each of the semiconductor elements after dicing, the distance Lx from the corner of the semiconductor substrate to be formed by dicing to the end of the interlayer insulating film and the thickness d of the semiconductor substrate satisfy the relationship of mathematical formula 1.
- the distance Lx from the corner of the semiconductor substrate to the end of the interlayer insulating film is increased, so that when external stress due to thermal contraction stress is applied to the corner of the semiconductor element, it is possible to prevent cracks from extending to the underside of the interlayer insulating film.
- 1 is a top view of a semiconductor wafer according to a first embodiment
- 2A and 2B are a top view and a cross-sectional view of a corner of a semiconductor element to be formed by dicing in a semiconductor wafer according to a first embodiment
- 11 is a graph showing the relationship between the length of a crack from a corner of a semiconductor element and the thickness of the semiconductor element when an external stress due to thermal contraction stress is applied to the corner of the semiconductor element.
- 13 is a cross-sectional view of a corner of a semiconductor element to be formed by dicing in a semiconductor wafer according to a third embodiment.
- FIG. 13 is a cross-sectional view of a corner of a semiconductor element to be formed by dicing in a semiconductor wafer according to a fourth embodiment.
- FIG. 13 is a block diagram showing a configuration of a power conversion system to which a power conversion device according to a fifth embodiment is applied.
- FIG. 13 is a block diagram showing the configuration of a cooling system according to a sixth embodiment.
- Fig. 1 is a top view of a semiconductor wafer 1 according to the first embodiment.
- Fig. 2(a) is a top view of a corner of a semiconductor element 3 to be formed by dicing in the semiconductor wafer 1 according to the first embodiment.
- Fig. 2(b) is a cross-sectional view of a corner of a semiconductor element 3 to be formed by dicing in the semiconductor wafer 1 according to the first embodiment.
- the semiconductor wafer 1 is formed in a disk shape.
- a plurality of semiconductor elements 3 are formed to be cut into small pieces by dicing.
- a plurality of dicing lines 2 for dividing the semiconductor wafer 1 into a plurality of semiconductor elements 3 are formed in mutually intersecting directions.
- Each semiconductor element 3 obtained from the semiconductor wafer 1 is mounted on a semiconductor device (power module) after undergoing known processing.
- the semiconductor wafer 1 includes a semiconductor substrate 10, an interlayer insulating film 9, and a surface protective film 8.
- the semiconductor substrate 10 is formed in a disk shape.
- the base material of the semiconductor substrate 10 is SiC.
- the base material of the semiconductor substrate 10 may be Si or GaN.
- An interlayer insulating film 9 and a surface protective film 8 are laminated on the upper surface of the semiconductor substrate 10.
- the interlayer insulating film 9 is, for example, a TEOS film, and covers the upper surface of the semiconductor substrate 10. Specifically, the interlayer insulating film 9 is provided in the area excluding the peripheral portion of the semiconductor element 3 to be formed by dicing, and the portions of the interlayer insulating film 9 that correspond to the four corners of the semiconductor element 3 are formed in a curved shape with rounded corners when viewed from above.
- the surface protective film 8 is, for example, polyimide, and is provided so as to cover the interlayer insulating film 9 from above.
- the dicing lines 2 are formed by openings 2a that open to the upper side.
- the ends of the interlayer insulating film 9 are set back from the ends of the surface protective film 8 relative to the ends of the semiconductor substrate 10 that are to be formed by dicing.
- the surface protective film 8 covers the entire interlayer insulating film 9.
- the arrows in FIG. 2(b) indicate the direction in which the cracks extend.
- the shape of the end of the interlayer insulating film 9 is set so that the distance Lx from the corner of the semiconductor substrate 10 to be formed by dicing to the end of the interlayer insulating film 9 and the thickness d of the semiconductor substrate 10 in each semiconductor element 3 after dicing satisfy the relationship in mathematical expression 1.
- Figure 3 is a graph showing the relationship between the length D of a crack from a corner of the semiconductor element 3 and the thickness d of the semiconductor element 3 when external stress due to thermal contraction stress is applied to the corner of the semiconductor element 3.
- the thickness d of the semiconductor element 3 When the thickness d of the semiconductor element 3 is large, the thermal contraction stress on the semiconductor element 3 increases, so that external stress is more likely to be applied. The corners of the semiconductor element 3 are the places where the external stress is highest, and cracks are more likely to occur there. Therefore, the larger the thickness d of the semiconductor substrate 10 (hereinafter also referred to as "thickness d"), the more measures are required to prevent cracks from occurring.
- distance Lx the distance from the corners of the semiconductor substrate 10 to the ends of the interlayer insulating film 9, even if cracks occur, it is difficult for them to extend to the ends of the interlayer insulating film 9, so when the thickness d increases, the distance Lx must be increased.
- the inventors of the present application conducted experiments using semiconductor elements 3 with different thicknesses d and found that the relationship between the distance Lx and the thickness d can be expressed by the linear relational expression of equation 1.
- Figure 3 shows the relationship between the thickness d and the length D of the crack from the corner of the semiconductor element 3, using data obtained by evaluating semiconductor elements 3 with different thicknesses d.
- the thickness d is, for example, about 100 ⁇ m
- the distance Lx is, for example, about 300 ⁇ m.
- the interlayer insulating film 9 is completely covered up to its ends by the surface protective film 8, and the width of the interlayer insulating film 9 that is covered by the surface protective film 8 is, for example, about 1/3 of the distance Lx.
- the semiconductor wafer 1 is a semiconductor wafer 1 including a semiconductor substrate 10 having an interlayer insulating film 9 and a surface protective film 8 covering the interlayer insulating film 9 laminated on the upper surface thereof, and a plurality of semiconductor elements 3 formed on the semiconductor substrate 10, which are diced into small pieces by dicing along openings 2a formed in the surface protective film 8.
- the end of the interlayer insulating film 9 is recessed from the end of the surface protective film 8 relative to the end of the semiconductor substrate 10 to be formed by dicing, and the shape of the end of the interlayer insulating film 9 is set so that the distance Lx from the corner of the semiconductor substrate 10 to be formed by dicing to the end of the interlayer insulating film 9 and the thickness d of the semiconductor substrate 10 in each semiconductor element 3 after dicing satisfy the relationship of Mathematical formula 1.
- the distance Lx from the corner of the semiconductor substrate 10 to the end of the interlayer insulating film 9 is increased, so that when external stress due to thermal contraction stress is applied to the corner of the semiconductor element 3, it is possible to prevent cracks from extending to the underside of the interlayer insulating film 9. As a result, the durability of the semiconductor device including the semiconductor element 3 obtained from the semiconductor wafer 1 is improved.
- the distance Lx is affected by the finish of the dicing line 2, which is the degree to which the dicing line width W and kerf width C are removed. Therefore, in order to set the shape of the end of the interlayer insulating film 9 with high precision, it is necessary to take into account the finish of the dicing line 2. Therefore, in the second embodiment, in order to take into account the finish of the dicing line 2, the shape of the end of the interlayer insulating film 9 is set so as to satisfy the relationship of the following equation 2 in addition to the equation 1.
- the shape of the end of the interlayer insulating film 9 is set so that the width W of the dicing line 2, the kerf width C which is the width of the dicing line 2 that is removed by dicing, the width L from the end of the surface protective film 8 to the end of the interlayer insulating film 9 in each semiconductor element 3, the curvature R of the interlayer insulating film 9 at the corner of the semiconductor element 3, and the distance Lx satisfy the relationship in equation 2.
- Equation 2 can be obtained from this formula.
- the width W of the dicing line 2 is, for example, about 150 ⁇ m
- the kerf width C is, for example, about 50 ⁇ m.
- the width L from the end of the surface protective film 8 to the end of the interlayer insulating film 9 is, for example, about 80 ⁇ m
- the curvature R of the interlayer insulating film 9 is, for example, about 500 ⁇ m.
- the distance Lx is, for example, 391 ⁇ m.
- the shape of the end of the interlayer insulating film 9 is set so as to satisfy the relationship of the formula 2 in addition to the relationship of the formula 1, so that the shape of the end of the interlayer insulating film 9 can be set with high precision by taking into account the finish of the dicing line 2. This can further improve the effect of suppressing the propagation of cracks to the underside of the interlayer insulating film 9 when external stress due to thermal contraction stress is applied to the corners of the semiconductor element 3.
- Fig. 4 is a cross-sectional view of a corner of a semiconductor element 3A to be formed by dicing in a semiconductor wafer 1A according to the third embodiment. Note that in the third embodiment, the same components as those described in the first and second embodiments are given the same reference numerals and the description thereof will be omitted.
- an AlSi film 14 is disposed on the outer peripheral surface of the end of the interlayer insulating film 9 in each semiconductor element 3A so as to cover the end of the interlayer insulating film 9.
- the AlSi film 14 is disposed so as to cover the entire outer peripheral surface of the end of the interlayer insulating film 9, and functions as a buffer against cracks propagating from the corners of the semiconductor element 3A.
- the AlSi film 14 may not only be disposed on the outer peripheral surface of the end of the interlayer insulating film 9, but may also extend from the end of the interlayer insulating film 9 onto the upper surface of the interlayer insulating film 9.
- the AlSi film 14 is disposed on the outer peripheral surface of the end of the interlayer insulating film 9 so as to cover the end of the interlayer insulating film 9 in each semiconductor element 3A. Therefore, the AlSi film 14 functions as a buffer against cracks propagating from the corners of the semiconductor element 3A, and therefore can further improve the effect of suppressing cracks from propagating to the underside of the interlayer insulating film 9 when external stress associated with thermal contraction stress is applied to the corners of the semiconductor element 3.
- FIG. 5 is a cross-sectional view of a corner of a semiconductor element 3B to be formed by dicing in a semiconductor wafer 1B according to the fourth embodiment. Note that in the fourth embodiment, the same components as those described in the first to third embodiments are given the same reference numerals and the description thereof will be omitted.
- the AlSi film 14 is formed thicker than the interlayer insulating film 9, and is disposed in each semiconductor element 3B from the outer peripheral surface of the end of the interlayer insulating film 9 to the end of the semiconductor substrate 10 to be formed by dicing.
- the AlSi film 14 is disposed so as to cover the entire outer peripheral surface of the end of the interlayer insulating film 9 and the upper surface portion around it, and functions as a buffer against cracks propagating from the corners of the semiconductor element 3A.
- the AlSi film 14 is disposed in each semiconductor element 3B from the end of the interlayer insulating film 9 to the end of the semiconductor substrate 10 to be formed by dicing.
- the AlSi film 14 is disposed in each semiconductor element 3B from the end of the interlayer insulating film 9 to the end of the semiconductor substrate 10 to be formed by dicing.
- the effect of suppressing the propagation of cracks to the underside of the interlayer insulating film 9 can be further improved compared to the third embodiment.
- the semiconductor device according to the above-mentioned embodiments 1 to 4 is applied to a power conversion device.
- the application of the semiconductor device according to the embodiments 1 to 4 is not limited to a specific power conversion device, the case where the semiconductor device according to the embodiments 1 to 4 is applied to a three-phase inverter will be described below as embodiment 5.
- FIG. 6 is a block diagram showing the configuration of a power conversion system that uses a power conversion device 16 according to embodiment 5.
- the power conversion system shown in FIG. 6 is composed of a power source 15, a power conversion device 16, and a load 18.
- the power source 15 is a DC power source, and supplies DC power to the power conversion device 16.
- the power source 15 can be composed of various things, for example, a DC system, a solar cell, or a storage battery, or it may be composed of a rectifier circuit connected to an AC system or an AC/DC converter.
- the power source 15 may also be composed of a DC/DC converter that converts the DC power output from the DC system into a specified power.
- the power conversion device 16 is a three-phase inverter connected between the power source 15 and the load 18, which converts the DC power supplied from the power source 15 into AC power and supplies the AC power to the load 18. As shown in FIG. 6, the power conversion device 16 includes a main conversion circuit 17 that converts the DC power into AC power and outputs it, a drive circuit 19 that outputs drive signals that drive each switching element of the main conversion circuit 17, and a control circuit 20 that outputs a control signal to the drive circuit 19 to control the drive circuit 19.
- the load 18 is a three-phase motor that is driven by AC power supplied from the power conversion device 16. Note that the load 18 is not limited to a specific use, but is a motor mounted on various electrical devices, and is used, for example, as a motor for hybrid cars, electric cars, railway cars, elevators, or air conditioning equipment.
- the power conversion device 16 will be described in detail below.
- the main conversion circuit 17 includes switching elements (not shown) and free wheel diodes (not shown), and converts DC power supplied from the power source 15 into AC power by switching the switching elements, and supplies the AC power to the load 18.
- the main conversion circuit 17 according to this embodiment is a two-level three-phase full bridge circuit, and can be configured with six switching elements and six free wheel diodes connected in reverse parallel to each switching element.
- a semiconductor device according to any of the above-mentioned embodiments 1 to 4 is applied to at least one of the switching elements and free wheel diodes of the main conversion circuit 17.
- each upper and lower arm forms each phase (U phase, V phase, W phase) of the full bridge circuit.
- the output terminals of each upper and lower arm, i.e., the three output terminals of the main conversion circuit 17, are connected to the load 18.
- the drive circuit 19 generates drive signals that drive the switching elements of the main conversion circuit 17 and supplies them to the control electrodes of the switching elements of the main conversion circuit 17. Specifically, in accordance with a control signal from the control circuit 20 described below, it outputs to the control electrodes of each switching element a drive signal that turns the switching element on and a drive signal that turns the switching element off.
- the drive signal is a voltage signal (on signal) that is equal to or higher than the threshold voltage of the switching element
- the drive signal is a voltage signal (off signal) that is equal to or lower than the threshold voltage of the switching element.
- the control circuit 20 controls the switching elements of the main conversion circuit 17 so that the desired power is supplied to the load 18. Specifically, it calculates the time (on time) that each switching element of the main conversion circuit 17 should be in the on state based on the power to be supplied to the load 18.
- the main conversion circuit 17 can be controlled by PWM control, which modulates the on time of the switching elements according to the voltage to be output. It then outputs a control command (control signal) to the drive circuit 19 so that an on signal is output to the switching elements that should be in the on state at each point in time, and an off signal is output to the switching elements that should be in the off state.
- the drive circuit 19 outputs an on signal or an off signal as a drive signal to the control electrode of each switching element in accordance with this control signal.
- the semiconductor device according to embodiments 1 to 4 is used as the switching element of the main conversion circuit 17, which makes it possible to achieve improved durability.
- the semiconductor device according to the first to fourth embodiments is applied to a two-level three-phase inverter, but the application of the semiconductor device according to the first to fourth embodiments is not limited to this, and the semiconductor device can be applied to various power conversion devices.
- a two-level power conversion device is used, but a three-level or multi-level power conversion device may also be used, and when supplying power to a single-phase load, the semiconductor device according to the first to fourth embodiments may be applied to a single-phase inverter.
- the semiconductor device according to the first to fourth embodiments can also be applied to a DC/DC converter or an AC/DC converter.
- the power conversion device to which the semiconductor device according to the first to fourth embodiments is applied is not limited to the case where the load described above is an electric motor, but can also be used, for example, as a power supply device for an electric discharge machine, a laser processing machine, an induction heating cooker, or a non-contact power supply system, and can also be used as a power conditioner for a solar power generation system, a power storage system, etc.
- FIG. 7 is a block diagram showing the configuration of the cooling system 26 according to embodiment 6.
- the power modules (semiconductor devices) of power conversion devices mounted on vehicles have a wider range of operating temperatures (e.g., a range of -40°C to 150°C) than power modules used indoors, and are used in harsh heat cycle environments.
- the cooling system 26 includes a radiator 21, a pump 22, a battery cooling device 23, a flow rate control device 24, a refrigerant flow path 25, and a PCU cooling device 27.
- a device for cooling a PCU (not shown) and a battery (not shown) is connected in parallel to a radiator (heat exchanger) 21 via a refrigerant flow path 25.
- the refrigerant flowing through the refrigerant flow path 25 flows in the direction of F as shown in the figure when a pump 22 is operated.
- the refrigerant that has passed through the radiator 21 may have a flow rate adjustment device 24 at the branching point where it branches into the battery cooling device 23 and the PCU.
- the battery cooling device 23 and the PCU cooling device 27 may be connected in series to the radiator 21.
- each embodiment can be freely combined, modified, or omitted as appropriate.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
熱収縮ストレスに伴う外部応力が半導体素子の角部にかかった場合に、層間絶縁膜の下側までクラックが伸展することを抑制可能な技術を提供することを目的とする。半導体ウエハ（１）は、層間絶縁膜（９）と層間絶縁膜（９）を覆う表面保護膜（８）とが上面に積層される半導体基板（１０）を備える。表面保護膜（８）に形成された開口部（２ａ）に沿ったダイシングにより小片化される複数の半導体素子（３）が半導体基板（１０）に形成される。ダイシングにより形成されるべき半導体基板（１０）の端部に対し、層間絶縁膜（９）の端部は表面保護膜（８）の端部よりも退避しており、ダイシング後の各半導体素子（３）において、ダイシングにより形成されるべき半導体基板（１０）の角部から層間絶縁膜（９）の端部までの距離Ｌｘと半導体基板（１０）の厚みｄは、数１の関係を満たすように、層間絶縁膜（９）の端部の形状が設定される。
Description
本開示は、半導体ウエハ、半導体装置、電力変換装置、および冷却システムに関するものである。
特許文献１には、半導体ウエハ上に層間絶縁膜とその上に層間膜をオーバーラップして覆うように表面保護膜が形成された構造が開示されている。例えばこの構造では、表面保護膜の開口部の幅８０μｍとスクライブラインの溝５０μｍを除いた半導体素子の端部から表面保護膜までの長さは３０μｍ／２＝１５μｍであり、製品の厚さは１８０μｍである。
特許文献１に記載の技術では、半導体素子の端部から表面保護膜までの長さが１５μｍ程度と短いため、熱収縮ストレスに伴う外部応力が半導体素子の端部にかかることにより、表面保護膜から層間絶縁膜の下側に渡ってクラックが入りやすいという問題があった。クラックが層間絶縁膜の下側まで伸展すると半導体素子の耐圧が低下するため、クラックの長さが重要となる。半導体素子の端部の中でも４つの角部においては、熱収縮ストレスに伴う外部応力が大きくなるため、クラックが層間絶絶縁膜の下側まで伸展することで半導体素子の耐圧が低下しやすかった。
また、このような半導体素子はパワーモジュールに搭載される。例えば、車両に搭載される電力変換装置のパワーモジュールは屋内で使用されるパワーモジュールと比較して動作温度の幅が広く（例えば、－４０℃以上１５０℃以下の範囲）、過酷なヒートサイクル環境で使用される。また、低温環境下において、始動時はモーターにトルクがかかるため駆動機器全体の温度が急激に上昇する。このため、パワーモジュールにおける封止樹脂と半導体素子との剥離が発生し半導体素子の絶縁破壊が発生するという問題があった。
そこで、本開示は、熱収縮ストレスに伴う外部応力が半導体素子の角部にかかった場合に、層間絶縁膜の下側までクラックが伸展することを抑制可能な技術を提供することを目的とする。
本開示に係る半導体ウエハは、層間絶縁膜と前記層間絶縁膜を覆う表面保護膜とが上面に積層される半導体基板を備え、前記表面保護膜に形成された開口部に沿ったダイシングにより小片化される複数の半導体素子が前記半導体基板に形成された半導体ウエハであって、ダイシングにより形成されるべき前記半導体基板の端部に対し、前記層間絶縁膜の端部は前記表面保護膜の端部よりも退避しており、ダイシング後の各前記半導体素子において、ダイシングにより形成されるべき前記半導体基板の角部から前記層間絶縁膜の端部までの距離Ｌｘと前記半導体基板の厚みｄは、数１の関係を満たすように、前記層間絶縁膜の端部の形状が設定されている。
本開示によれば、半導体基板の角部から層間絶縁膜の端部までの距離Ｌｘが長くなるため、熱収縮ストレスに伴う外部応力が半導体素子の角部にかかった場合に、層間絶縁膜の下側までクラックが伸展することを抑制することができる。
この開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
＜実施の形態１＞
実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体ウエハ１の上面図である。図２（ａ）は、実施の形態１に係る半導体ウエハ１において、ダイシングにより形成されるべき半導体素子３の角部の上面図である。図２（ｂ）は、実施の形態１に係る半導体ウエハ１において、ダイシングにより形成されるべき半導体素子３の角部の断面図である。
実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体ウエハ１の上面図である。図２（ａ）は、実施の形態１に係る半導体ウエハ１において、ダイシングにより形成されるべき半導体素子３の角部の上面図である。図２（ｂ）は、実施の形態１に係る半導体ウエハ１において、ダイシングにより形成されるべき半導体素子３の角部の断面図である。
図１に示すように、半導体ウエハ１は、円板状に形成されている。半導体ウエハ１における周縁部を除く領域には、ダイシングにより小片化される複数の半導体素子３が形成されている。さらに半導体ウエハ１における周縁部を除く領域には、複数の半導体素子３に分割するための複数のダイシングライン２が互いに交差する方向に形成されている。半導体ウエハ１から得られた各半導体素子３は、公知の処理を経て半導体装置（パワーモジュール）に搭載される。
図２（ａ），（ｂ）に示すように、半導体ウエハ１は、半導体基板１０と、層間絶縁膜９と、表面保護膜８とを備えている。
半導体基板１０は、円板状に形成されている。半導体基板１０の基材は、ＳｉＣである。なお、半導体基板１０の基材は、ＳｉまたはＧａＮであってもよい。半導体基板１０の上面には、層間絶縁膜９と表面保護膜８とが積層されている。
層間絶縁膜９は、例えばＴＥＯＳ膜であり、半導体基板１０の上面を覆っている。具体的には、層間絶縁膜９はダイシングにより形成されるべき半導体素子３の周縁部を除く領域に設けられ、層間絶縁膜９における半導体素子３の４つの角部に対応する部分は上面視にて角部を丸めた曲線状に形成されている。
表面保護膜８は、例えばポリイミドであり、層間絶縁膜９を上側から覆うように設けられている。ダイシングライン２は上側に開口する開口部２ａにより形成されている。ダイシングにより形成されるべき半導体基板１０の端部に対し、層間絶縁膜９の端部は表面保護膜８の端部よりも退避している。つまり、表面保護膜８は、層間絶縁膜９全体を覆っている。なお、図２（ｂ）の矢印はクラックが伸展する方向である。
実施の形態１では、熱収縮ストレスに伴う外部応力が半導体素子３の角部にかかった場合に、層間絶縁膜９の下側までクラックが伸展することを抑制するために、ダイシング後の各半導体素子３において、ダイシングにより形成されるべき半導体基板１０の角部から層間絶縁膜９の端部までの距離Ｌｘと半導体基板１０の厚みｄは、数１の関係を満たすように、層間絶縁膜９の端部の形状が設定されている。
以下、層間絶縁膜９の端部の形状が数１の関係を満たすように設定されることで、熱収縮ストレスに伴う外部応力が半導体素子３の角部にかかった場合に、層間絶縁膜９の下側までクラックが伸展することを抑制できるという効果が得られる理由について説明する。図３は、熱収縮ストレスに伴う外部応力が半導体素子３の角部にかかった場合の半導体素子３の角部からのクラックの長さＤと半導体素子３の厚みｄとの関係を示すグラフである。
半導体素子３の厚みｄが厚くなると、半導体素子３に対する熱収縮ストレスが大きくなるため外部応力がかかりやすくなる。外部応力が最も高い箇所は、半導体素子３の角部であり、その箇所にクラックが入りやすくなる。そのため、半導体基板１０の厚みｄ（以下、「厚みｄ」ともいう）が大きくなるほど、クラックが入ることへの対策が必要となる。具体的には、半導体基板１０の角部から層間絶縁膜９の端部までの距離Ｌｘ（以下、「距離Ｌｘ」ともいう）の長さを長くすることで、クラックが入っても層間絶縁膜９の端部まで伸展しにくくなるため、厚みｄが大きくなると、距離Ｌｘを大きくする必要がある。本願の発明者は、厚みｄの異なる半導体素子３を用いて実験したところ、距離Ｌｘと厚みｄとの関係性は、数１の１次関係式で表されることが分かった。
図３は、厚みｄが異なる半導体素子３を評価したデータを用いて、半導体素子３の角部からのクラックの長さＤと厚みｄとの関係を示したものである。図３に示すように、ｄ＝１００μｍの半導体素子３と、ｄ＝３００μｍの半導体素子３とでは、ｄ＝３００μｍの方がクラックの長さＤが長くなっており、その関係性は数１の１次関係式で表される。距離Ｌｘがクラックの長さＤよりも長い場合、層間絶縁膜９の端部までクラックが伸展しないため、数１を満たすことで上記の効果が得られる。
ここで、厚みｄは例えば１００μｍ程度であり、距離Ｌｘは例えば３００μｍ程度である。層間絶縁膜９は、表面保護膜８により端部まで完全に覆われており、層間絶縁膜９が表面保護膜８により覆われている幅は例えば距離Ｌｘの１／３程度である。
以上のように、実施の形態１に係る半導体ウエハ１は、層間絶縁膜９と層間絶縁膜９を覆う表面保護膜８とが上面に積層される半導体基板１０を備え、表面保護膜８に形成された開口部２ａに沿ったダイシングにより小片化される複数の半導体素子３が半導体基板１０に形成された半導体ウエハ１である。ダイシングにより形成されるべき半導体基板１０の端部に対し、層間絶縁膜９の端部は表面保護膜８の端部よりも退避しており、ダイシング後の各半導体素子３において、ダイシングにより形成されるべき半導体基板１０の角部から層間絶縁膜９の端部までの距離Ｌｘと半導体基板１０の厚みｄは、数１の関係を満たすように、層間絶縁膜９の端部の形状が設定されている。
したがって、半導体基板１０の角部から層間絶縁膜９の端部までの距離Ｌｘが長くなるため、熱収縮ストレスに伴う外部応力が半導体素子３の角部にかかった場合に、層間絶縁膜９の下側までクラックが伸展することを抑制することができる。以上より、半導体ウエハ１から得られた半導体素子３を備える半導体装置の耐久性が向上する。
＜実施の形態２＞
次に、実施の形態２に係る半導体ウエハ１について説明する。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
次に、実施の形態２に係る半導体ウエハ１について説明する。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
距離Ｌｘは、ダイシングラインの幅Ｗおよびカーフ幅Ｃの削られ具合であるダイシングライン２の仕上がりに影響を受ける。そのため、層間絶縁膜９の端部の形状を高精度に設定するためには、ダイシングライン２の仕上がりを考慮する必要がある。そこで、実施の形態２では、ダイシングライン２の仕上がりを考慮するために、数１に加えて、以下に示す数２の関係を満たすように、層間絶縁膜９の端部の形状が設定されている。
ダイシングライン２の幅Ｗと、ダイシングライン２のうちダイシングにより除去される幅であるカーフ幅Ｃと、各半導体素子３において表面保護膜８の端部から層間絶縁膜９の端部までの幅Ｌと、半導体素子３の角部において層間絶縁膜９の曲率Ｒと、距離Ｌｘは、数２の関係を満たすように、層間絶縁膜９の端部の形状が設定されている。
図２を用いて、数２の導出方法について説明する。図２に示すように、一辺の長さがＲ＋Ｌ＋（Ｗ－Ｃ）／２）である正方形の対角長さはＬｘ＋Ｒである。この正方形の対角長さは、Ｌｘ＋Ｒ＝Ｒ＋Ｌ＋（Ｗ－Ｃ）／２）×√２という式で表される。この式から数２が得られる。
ここで、ダイシングライン２の幅Ｗは例えば１５０μｍ程度であり、カーフ幅Ｃは例えば５０μｍ程度である。また、各半導体素子３において表面保護膜８の端部から層間絶縁膜９の端部までの幅Lは、例えば８０μｍ程度であり、層間絶縁膜９の曲率Ｒは例えば５００μｍ程度である。その結果、距離Ｌｘは例えば３９１μｍとなる。なお、数１の関係に加えて、数２の関係を満たすように、層間絶縁膜９の端部の形状を設定することについては、以下の実施の形態３，４の場合にも採用可能である。
以上のように、実施の形態２に係る半導体ウエハ１では、数１の関係に加えて、数２の関係を満たすように、層間絶縁膜９の端部の形状が設定されているため、ダイシングライン２の仕上がりを考慮することで、層間絶縁膜９の端部の形状を高精度に設定することができる。これにより、熱収縮ストレスに伴う外部応力が半導体素子３の角部にかかった場合に、層間絶縁膜９の下側までクラックが伸展することの抑制効果を一層向上させることができる。
＜実施の形態３＞
次に、実施の形態３に係る半導体ウエハ１Ａについて説明する。図４は、実施の形態３に係る半導体ウエハ１Ａにおいて、ダイシングにより形成されるべき半導体素子３Ａの角部の断面図である。なお、実施の形態３において、実施の形態１，２で説明したものと同一の構成要素については同一符号を付して説明は省略する。
次に、実施の形態３に係る半導体ウエハ１Ａについて説明する。図４は、実施の形態３に係る半導体ウエハ１Ａにおいて、ダイシングにより形成されるべき半導体素子３Ａの角部の断面図である。なお、実施の形態３において、実施の形態１，２で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図４に示すように、実施の形態３では、各半導体素子３Ａにおいて層間絶縁膜９の端部を覆うように、層間絶縁膜９の端部の外周面にＡｌＳｉ膜１４が配置されている。ＡｌＳｉ膜１４は、層間絶縁膜９の端部の外周面全体を覆うように配置され、半導体素子３Ａの角部から伸展するクラックに対する緩衝材として機能する。なお、ＡｌＳｉ膜１４は、層間絶縁膜９の端部の外周面のみに配置されるのではなく、層間絶縁膜９の端部から層間絶縁膜９の上面に乗り上げていてもよい。
以上のように、実施の形態３に係る半導体ウエハ１Ａでは、各半導体素子３Ａにおいて層間絶縁膜９の端部を覆うように、層間絶縁膜９の端部の外周面にＡｌＳｉ膜１４が配置されている。したがって、ＡｌＳｉ膜１４は、半導体素子３Ａの角部から伸展するクラックに対する緩衝材として機能するため、熱収縮ストレスに伴う外部応力が半導体素子３の角部にかかった場合に、層間絶縁膜９の下側までクラックが伸展することの抑制効果を一層向上させることができる。
＜実施の形態４＞
次に、実施の形態４に係る半導体ウエハ１Ｂについて説明する。図５は、実施の形態４に係る半導体ウエハ１Ｂにおいて、ダイシングにより形成されるべき半導体素子３Ｂの角部の断面図である。なお、実施の形態４において、実施の形態１～３で説明したものと同一の構成要素については同一符号を付して説明は省略する。
次に、実施の形態４に係る半導体ウエハ１Ｂについて説明する。図５は、実施の形態４に係る半導体ウエハ１Ｂにおいて、ダイシングにより形成されるべき半導体素子３Ｂの角部の断面図である。なお、実施の形態４において、実施の形態１～３で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図５に示すように、実施の形態４では、ＡｌＳｉ膜１４は、層間絶縁膜９よりも厚く形成され、各半導体素子３Ｂにおいて層間絶縁膜９の端部の外周面からダイシングにより形成されるべき半導体基板１０の端部に渡って配置されている。ＡｌＳｉ膜１４は、層間絶縁膜９の端部の外周面全体とその周辺の上面部分とを覆うように配置され、半導体素子３Ａの角部から伸展するクラックに対する緩衝材として機能する。
半導体基板１０と表面保護膜８との間にＡｌＳｉ膜１４が配置されていない場合、半導体基板１０と表面保護膜８との接点に外部応力が加わる。これに対して、実施の形態４では、各半導体素子３Ｂにおいて層間絶縁膜９の端部からダイシングにより形成されるべき半導体基板１０の端部までＡｌＳｉ膜１４が配置される。つまり、ＡｌＳｉ膜１４が層間絶縁膜９の端部から半導体素子３Ｂの端部まで配置されることで、層間絶縁膜９を覆うように積層された表面保護膜８の端部と、層間絶縁膜９の端部から半導体素子３Ａの端部まで配置されたＡｌＳｉ膜１４との接点に外部応力が加わることになる。半導体基板１０と比較してＡｌＳｉ膜１４の線膨張係数が大きいため、この接点にかかる外部応力が緩和しやすくなる。
以上のように、実施の形態４に係る半導体ウエハ１Ｂでは、熱収縮ストレスに伴う外部応力が半導体素子３の角部にかかった場合に、実施の形態３の場合よりも、層間絶縁膜９の下側までクラックが伸展することの抑制効果を一層向上させることができる。
＜実施の形態５＞
本実施の形態は、上述した実施の形態１～４に係る半導体装置を電力変換装置に適用したものである。実施の形態１～４に係る半導体装置の適用は特定の電力変換装置に限定されるものではないが、以下、実施の形態５として、三相のインバータに実施の形態１～４に係る半導体装置を適用した場合について説明する。
本実施の形態は、上述した実施の形態１～４に係る半導体装置を電力変換装置に適用したものである。実施の形態１～４に係る半導体装置の適用は特定の電力変換装置に限定されるものではないが、以下、実施の形態５として、三相のインバータに実施の形態１～４に係る半導体装置を適用した場合について説明する。
図６は、実施の形態５に係る電力変換装置１６を適用した電力変換システムの構成を示すブロック図である。
図６に示す電力変換システムは、電源１５、電力変換装置１６、負荷１８から構成される。電源１５は、直流電源であり、電力変換装置１６に直流電力を供給する。電源１５は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１５を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置１６は、電源１５と負荷１８の間に接続された三相のインバータであり、電源１５から供給された直流電力を交流電力に変換し、負荷１８に交流電力を供給する。電力変換装置１６は、図６に示すように、直流電力を交流電力に変換して出力する主変換回路１７と、主変換回路１７の各スイッチング素子を駆動する駆動信号を出力する駆動回路１９と、駆動回路１９を制御する制御信号を駆動回路１９に出力する制御回路２０とを備えている。
負荷１８は、電力変換装置１６から供給された交流電力によって駆動される三相の電動機である。なお、負荷１８は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置１６の詳細を説明する。主変換回路１７は、スイッチング素子（図示せず）と還流ダイオード（図示せず）を備えており、スイッチング素子がスイッチングすることによって、電源１５から供給される直流電力を交流電力に変換し、負荷１８に供給する。主変換回路１７の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路１７は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路１７の各スイッチング素子と各還流ダイオードの少なくともいずれかに、上述した実施の形態１～４のいずれかに係る半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路１７の３つの出力端子は、負荷１８に接続される。
駆動回路１９は、主変換回路１７のスイッチング素子を駆動する駆動信号を生成し、主変換回路１７のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０は、負荷１８に所望の電力が供給されるよう主変換回路１７のスイッチング素子を制御する。具体的には、負荷１８に供給すべき電力に基づいて主変換回路１７の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路１７を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路１９に制御指令（制御信号）を出力する。駆動回路１９は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路１７のスイッチング素子として実施の形態１～４に係る半導体装置を適用するため、耐久性の向上を実現することができる。
本実施の形態では、２レベルの三相インバータに実施の形態１～４に係る半導体装置を適用する例を説明したが、実施の形態１～４に係る半導体装置の適用は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに実施の形態１～４に係る半導体装置を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに実施の形態１～４に係る半導体装置を適用することも可能である。
また、実施の形態１～４に係る半導体装置を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
＜実施の形態６＞
次に、実施の形態６に係る冷却システム２６について説明する。図７は、実施の形態６に係る冷却システム２６の構成を示すブロック図である。
次に、実施の形態６に係る冷却システム２６について説明する。図７は、実施の形態６に係る冷却システム２６の構成を示すブロック図である。
例えば、車両に搭載される電力変換装置のパワーモジュール（半導体装置）は屋内で使用するパワーモジュールと比較して動作温度の幅が広く（例えば、－４０℃以上１５０℃以下の範囲）、過酷なヒートサイクル環境で使用される。
また、低温環境下において、始動時はモーターにトルクがかかるため駆動機器全体の温度が急激に上昇する。例えば、冬季に雪が積もっている場合では、高トルクが必要なため駆動機器により高い負荷がかかる。このため、パワーモジュールにおける封止樹脂と半導体素子との剥離が発生し半導体素子の絶縁破壊が発生するという問題があった。実施の形態６では、このような問題を解決するためになされたものであり、以下に詳細に説明する。
図７に示すように、冷却システム２６は、ラジエータ２１と、ポンプ２２と、バッテリー冷却装置２３と、流量調節装置２４と、冷媒流路２５と、ＰＣＵ冷却装置２７とを備えている。
冷却システム２６は、ラジエータ（熱交換器）２１にＰＣＵ（図示せず）とバッテリー（図示せず）とを冷却する装置が冷媒流路２５を介して並列に接続されている。冷媒流路２５を流れる冷媒はポンプ２２が動作することにより図示したＦの方向へ流れる。ラジエータ２１を通過した冷媒はバッテリー冷却装置２３およびＰＣＵに分岐する分岐点に流量調節装置２４を有していてもよい。なお、バッテリー冷却装置２３とＰＣＵ冷却装置２７とはラジエータ２１に対して直列接続であってもよい。
これにより、半導体装置における封止樹脂（図示せず）と半導体素子３（図１参照）とのクラックを抑制することができるため、ＰＣＵ冷却装置２７の冷却負荷が従来よりも低下しバッテリーへ冷却能力を分配することができる。バッテリーの冷却性能を向上させることにより車両の航続距離を従来よりもさらに伸ばすことができる。さらに、半導体装置を備えたＰＣＵを冷却するためのＰＣＵ冷却装置２７の大きさを小型化できる。従って、車両内のスペースを有効活用できる。
この開示は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、限定的なものではない。例示されていない無数の変形例が、想定され得るものと解される。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 半導体ウエハ、２ａ 開口部、３，３Ａ，３Ｂ 半導体素子、８ 表面保護膜、９ 層間絶縁膜、１０ 半導体基板、１４ ＡｌＳｉ膜、１６ 電力変換装置、１７ 主変換回路、１９ 駆動回路、２０ 制御回路、２１ ラジエータ、２３ バッテリー冷却装置、２５ 冷媒流路、２６ 冷却システム、２７ ＰＣＵ冷却装置。
Claims (10)
- 層間絶縁膜と前記層間絶縁膜を覆う表面保護膜とが上面に積層される半導体基板を備え、前記表面保護膜に形成された開口部に沿ったダイシングにより小片化される複数の半導体素子が前記半導体基板に形成された半導体ウエハであって、
ダイシングにより形成されるべき前記半導体基板の端部に対し、前記層間絶縁膜の端部は前記表面保護膜の端部よりも退避しており、
ダイシング後の各前記半導体素子において、ダイシングにより形成されるべき前記半導体基板の角部から前記層間絶縁膜の端部までの距離Ｌｘと前記半導体基板の厚みｄは、
- 各前記半導体素子の角部において前記層間絶縁膜は上面視にて曲線状に形成され、
ダイシングラインの幅Ｗと、前記ダイシングラインのうち前記ダイシングにより除去される幅であるカーフ幅Ｃと、各前記半導体素子において前記表面保護膜の端部から前記層間絶縁膜の端部までの幅Ｌと、前記半導体素子の角部において前記層間絶縁膜の曲率Ｒと、前記距離Ｌｘは、
- 各前記半導体素子において前記層間絶縁膜の端部を覆うように、前記層間絶縁膜の端部の外周面にＡｌＳｉ膜が配置されている、請求項１または請求項２に記載の半導体ウエハ。
- 前記ＡｌＳｉ膜は、前記層間絶縁膜よりも厚く形成され、各前記半導体素子において前記層間絶縁膜の端部の外周面からダイシングにより形成されるべき前記半導体基板の端部に渡って配置されている、請求項３に記載の半導体ウエハ。
- 請求項１から請求項４のいずれか１項に記載の半導体ウエハから得られた前記半導体素子を備える、半導体装置。
- 層間絶縁膜と前記層間絶縁膜を覆う表面保護膜とが上面に積層される半導体基板を備える半導体素子を備え、
前記半導体素子の端部である前記半導体基板の端部に対し、前記層間絶縁膜の端部は前記表面保護膜の端部よりも退避しており、
前記半導体素子において、前記半導体基板の角部から前記層間絶縁膜の端部までの距離Ｌｘと前記半導体基板の厚みｄは、
- 前記半導体素子において前記層間絶縁膜の端部を覆うように、前記層間絶縁膜の端部の外周面にＡｌＳｉ膜が配置されている、請求項６に記載の半導体装置。
- 前記ＡｌＳｉ膜は、前記層間絶縁膜よりも厚く形成され、前記半導体素子において前記層間絶縁膜の端部の外周面から前記半導体基板の端部に渡って配置されている、請求項７に記載の半導体装置。
- 請求項５に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
を備えた、電力変換装置。 - 請求項５に記載の半導体装置を含むＰＣＵと、
冷媒を冷却するラジエータと、
前記ＰＣＵに電力を供給するバッテリーと、
前記冷媒により前記バッテリーを冷却するバッテリー冷却装置と、
前記冷媒により前記ＰＣＵを冷却するＰＣＵ冷却装置と、
前記冷媒が流れる冷媒流路と、
を備えた、冷却システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2022/037823 WO2024079780A1 (ja) | 2022-10-11 | 2022-10-11 | 半導体ウエハ、半導体装置、電力変換装置、および冷却システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2022/037823 WO2024079780A1 (ja) | 2022-10-11 | 2022-10-11 | 半導体ウエハ、半導体装置、電力変換装置、および冷却システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2024079780A1 true WO2024079780A1 (ja) | 2024-04-18 |
Family
ID=90668942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2022/037823 WO2024079780A1 (ja) | 2022-10-11 | 2022-10-11 | 半導体ウエハ、半導体装置、電力変換装置、および冷却システム |
Country Status (1)
| Country | Link |
|---|---|
| WO (1) | WO2024079780A1 (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05335300A (ja) * | 1992-05-27 | 1993-12-17 | Canon Inc | 半導体装置 |
| JPH06260554A (ja) * | 1993-03-08 | 1994-09-16 | Seiko Epson Corp | 半導体装置 |
| JPH09298196A (ja) * | 1996-04-30 | 1997-11-18 | Yamaha Corp | 半導体装置とその製造方法 |
| JP2006269837A (ja) * | 2005-03-24 | 2006-10-05 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体素子集合体、半導体素子製造方法、及び半導体素子 |
| WO2011078319A1 (ja) * | 2009-12-24 | 2011-06-30 | 株式会社フジクラ | 半導体装置，半導体ウエハ，及び半導体装置の製造方法 |
| JP2020027858A (ja) * | 2018-08-10 | 2020-02-20 | ローム株式会社 | ＳｉＣ半導体装置 |
| WO2020208706A1 (ja) * | 2019-04-09 | 2020-10-15 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
-
2022
- 2022-10-11 WO PCT/JP2022/037823 patent/WO2024079780A1/ja unknown
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05335300A (ja) * | 1992-05-27 | 1993-12-17 | Canon Inc | 半導体装置 |
| JPH06260554A (ja) * | 1993-03-08 | 1994-09-16 | Seiko Epson Corp | 半導体装置 |
| JPH09298196A (ja) * | 1996-04-30 | 1997-11-18 | Yamaha Corp | 半導体装置とその製造方法 |
| JP2006269837A (ja) * | 2005-03-24 | 2006-10-05 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体素子集合体、半導体素子製造方法、及び半導体素子 |
| WO2011078319A1 (ja) * | 2009-12-24 | 2011-06-30 | 株式会社フジクラ | 半導体装置，半導体ウエハ，及び半導体装置の製造方法 |
| JP2020027858A (ja) * | 2018-08-10 | 2020-02-20 | ローム株式会社 | ＳｉＣ半導体装置 |
| WO2020208706A1 (ja) * | 2019-04-09 | 2020-10-15 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101496169B (zh) | 电力转换装置 | |
| JP5970983B2 (ja) | 電力変換装置 | |
| US11915988B2 (en) | Semiconductor device and power converter | |
| US20130169035A1 (en) | Power semiconductor module, power conversion apparatus, and railroad vehicle | |
| US9117789B2 (en) | Semiconductor device | |
| JP7091878B2 (ja) | パワーモジュール、電力変換装置、及びパワーモジュールの製造方法 | |
| JP7014012B2 (ja) | 半導体装置、半導体装置の製造方法および電力変換装置 | |
| JP5825843B2 (ja) | 半導体ユニット及び電力変換装置 | |
| JP2012105419A (ja) | 電力変換装置 | |
| US20210175144A1 (en) | Arrangement for electronic components | |
| US10468314B2 (en) | Semiconductor power module and power conversion apparatus | |
| US10777499B2 (en) | Semiconductor module, method for manufacturing the same and power conversion apparatus | |
| WO2019239615A1 (ja) | パワー半導体モジュール及び電力変換装置 | |
| Tokuyama et al. | A novel direct water and double-sided cooled power module for HEV/EV inverter | |
| WO2024079780A1 (ja) | 半導体ウエハ、半導体装置、電力変換装置、および冷却システム | |
| US20210391299A1 (en) | Semiconductor device, method for manufacturing semiconductor device, and power conversion device | |
| US11127603B2 (en) | Semiconductor module and power conversion device | |
| US11894789B2 (en) | Power conversion device and electric drive unit | |
| JP2010245158A (ja) | 冷却器 | |
| US20220108969A1 (en) | Power semiconductor module and power conversion apparatus | |
| JP7378379B2 (ja) | パワー半導体モジュール及び電力変換装置 | |
| JP2007059536A (ja) | 半導体装置 | |
| WO2022130523A1 (ja) | 半導体装置、電力変換装置、および移動体 | |
| US11887904B2 (en) | Integrally bonded semiconductor device and power converter including the same | |
| US11777419B2 (en) | Semiconductor device, semiconductor device manufacturing method, and power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 22962001 Country of ref document: EP Kind code of ref document: A1 |