JPH06260554A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06260554A JPH06260554A JP4690793A JP4690793A JPH06260554A JP H06260554 A JPH06260554 A JP H06260554A JP 4690793 A JP4690793 A JP 4690793A JP 4690793 A JP4690793 A JP 4690793A JP H06260554 A JPH06260554 A JP H06260554A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- film
- metal wiring
- semiconductor device
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】耐湿性を維持しながら、製造加工程等の影響の
受けずらい、高信頼性と高歩留りを有する半導体装置を
提供する。 【構成】半導体基板１の一主面上に第１の層間絶縁膜を
なすＢＰＳＧ膜３と、１層目のアルミ配線層４ａと２層
目のアルミ配線層６ａとの層間絶縁膜をなすシリコン酸
化膜５と、前記アルミ２層配線層とを具備し、前記ＢＰ
ＳＧ膜３とシリコン酸化膜５の積層からなる絶縁膜の表
面および側面が、前記２層目のアルミ配線層６および、
前記２層目のアルミ配線層６の直上に配設されたシリコ
ン窒化膜７からなるパッシベ−ション膜で覆われるよう
にしてなるスクライブ・ライン構造を有する。
受けずらい、高信頼性と高歩留りを有する半導体装置を
提供する。 【構成】半導体基板１の一主面上に第１の層間絶縁膜を
なすＢＰＳＧ膜３と、１層目のアルミ配線層４ａと２層
目のアルミ配線層６ａとの層間絶縁膜をなすシリコン酸
化膜５と、前記アルミ２層配線層とを具備し、前記ＢＰ
ＳＧ膜３とシリコン酸化膜５の積層からなる絶縁膜の表
面および側面が、前記２層目のアルミ配線層６および、
前記２層目のアルミ配線層６の直上に配設されたシリコ
ン窒化膜７からなるパッシベ−ション膜で覆われるよう
にしてなるスクライブ・ライン構造を有する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、より
詳しくは半導体基板の一主面上に複数の層間絶縁膜と少
なくとも２層以上の金属配線層とを具備する半導体装置
のスクライブ・ラインの構造に関する。
詳しくは半導体基板の一主面上に複数の層間絶縁膜と少
なくとも２層以上の金属配線層とを具備する半導体装置
のスクライブ・ラインの構造に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置においては、
素子の高集積、高性能化に伴い、表面段差の低減のため
に、半導体基板上に層間絶縁膜として、高濃度リンガラ
ス（ＰＳＧ）膜やボロン・リンガラス（ＢＰＳＧ）膜が
採用されいる。
素子の高集積、高性能化に伴い、表面段差の低減のため
に、半導体基板上に層間絶縁膜として、高濃度リンガラ
ス（ＰＳＧ）膜やボロン・リンガラス（ＢＰＳＧ）膜が
採用されいる。
【０００３】この種の半導体装置においては、スクライ
ブ・ライン溝で前記高濃度ＰＳＧ膜もしくはＢＰＳＧ膜
が露出する。既知のように高濃度ＰＳＧ膜もしくはＢＰ
ＳＧ膜には吸湿性があり、水分を吸うとリン酸が生成さ
れ、これがアルミ配線を侵食し、断線の問題が発生して
いた。
ブ・ライン溝で前記高濃度ＰＳＧ膜もしくはＢＰＳＧ膜
が露出する。既知のように高濃度ＰＳＧ膜もしくはＢＰ
ＳＧ膜には吸湿性があり、水分を吸うとリン酸が生成さ
れ、これがアルミ配線を侵食し、断線の問題が発生して
いた。
【０００４】この問題に対し、シリコン窒化膜の耐湿性
を利用して、前記高濃度ＰＳＧ膜もしくはＢＰＳＧ膜の
少なくとも表面および側面がシリコン窒化膜で覆われる
ようにしてなるスクライブ・ライン溝の構造を有する半
導体装置が開示されている。
を利用して、前記高濃度ＰＳＧ膜もしくはＢＰＳＧ膜の
少なくとも表面および側面がシリコン窒化膜で覆われる
ようにしてなるスクライブ・ライン溝の構造を有する半
導体装置が開示されている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置においては、スクライブ・ライン溝の構造に
起因した以下の問題点がある。
半導体装置においては、スクライブ・ライン溝の構造に
起因した以下の問題点がある。
【０００６】アルミ多層配線において、各層のアルミ配
線層のエッチング時に、スクライブ・ライン溝内の下層
層間絶縁膜の端にアルミ配線層のサイドウオ−ルとシリ
コン基板のエグレが形成される。ここで、このアルミ配
線層のサイドウオ−ルはシリコン基板との接触部が少な
く、また密着性が悪いため、この工程もしくは後工程に
おいて剥離されてしまい、チップ内に飛散し、アルミ配
線層間の断線やショ−ト等を引き起こす。
線層のエッチング時に、スクライブ・ライン溝内の下層
層間絶縁膜の端にアルミ配線層のサイドウオ−ルとシリ
コン基板のエグレが形成される。ここで、このアルミ配
線層のサイドウオ−ルはシリコン基板との接触部が少な
く、また密着性が悪いため、この工程もしくは後工程に
おいて剥離されてしまい、チップ内に飛散し、アルミ配
線層間の断線やショ−ト等を引き起こす。
【０００７】図４は、この種の半導体装置の製造工程を
示す断面図であり、上層配線層をなすアルミ配線層４ａ
のエッチング時に、スクライブ・ライン溝上の下層層間
絶縁膜をなすＢＰＳＧ膜３の端にアルミ配線層のサイド
ウオ−ル１０とシリコン基板１のエグレ１１が形成され
た状態を示す。
示す断面図であり、上層配線層をなすアルミ配線層４ａ
のエッチング時に、スクライブ・ライン溝上の下層層間
絶縁膜をなすＢＰＳＧ膜３の端にアルミ配線層のサイド
ウオ−ル１０とシリコン基板１のエグレ１１が形成され
た状態を示す。
【０００８】なお、図中、２はフィ−ルド酸化膜であ
る。
る。
【０００９】前述のように、このアルミ配線層のサイド
ウオ−ル１０は、この工程もしくは後工程、例えばエッ
チング後のシリコン残査処理エッチングやレジスト膜剥
離工程中において同時に剥離されてしまい、チップ内に
飛散し、アルミ配線層間の断線やショ−ト等を引き起こ
し、半導体装置の信頼性および歩留りの上で問題となっ
ている。
ウオ−ル１０は、この工程もしくは後工程、例えばエッ
チング後のシリコン残査処理エッチングやレジスト膜剥
離工程中において同時に剥離されてしまい、チップ内に
飛散し、アルミ配線層間の断線やショ−ト等を引き起こ
し、半導体装置の信頼性および歩留りの上で問題となっ
ている。
【００１０】なお、同様の問題が、２層目以上のアルミ
配線層のエッチングの際にも発生している。
配線層のエッチングの際にも発生している。
【００１１】そこで、本発明はこのような問題点を解決
するものであり、その目的とするところは、耐湿性を維
持しながら、製造加工程等の影響の受けずらい、高信頼
性と高歩留りを有する半導体装置を提供するところにあ
る。
するものであり、その目的とするところは、耐湿性を維
持しながら、製造加工程等の影響の受けずらい、高信頼
性と高歩留りを有する半導体装置を提供するところにあ
る。
【００１２】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板の一主面上に複数の層間絶縁膜と少なくとも
２層以上の金属配線層とを具備する半導体装置におい
て、前記複数の層間絶縁膜の積層からなる絶縁膜の少な
くとも表面および側面が前記金属配線層の最上層の金属
配線層および前記金属配線層直上のパッシベ−ション膜
で覆われるようにしてなるスクライブ・ライン構造を有
することを特徴とする。
半導体基板の一主面上に複数の層間絶縁膜と少なくとも
２層以上の金属配線層とを具備する半導体装置におい
て、前記複数の層間絶縁膜の積層からなる絶縁膜の少な
くとも表面および側面が前記金属配線層の最上層の金属
配線層および前記金属配線層直上のパッシベ−ション膜
で覆われるようにしてなるスクライブ・ライン構造を有
することを特徴とする。
【００１３】また、本発明の半導体装置は、半導体基板
の一主面上に複数の層間絶縁膜と少なくとも２層以上の
金属配線層とを具備する半導体装置において、前記第１
層間絶縁膜の少なくとも表面および側面が前記第１金属
配線層および前記第１金属配線層直上の第２層間絶縁膜
で覆われ、さらに、前記第２層間絶縁膜の少なくとも表
面および側面が前記第２金属配線層で覆われる構造が順
次繰り返され、最上層の金属配線層がパッシベ−ション
膜で覆われるようにしてなるスクライブ・ライン構造を
有する手段を取る。
の一主面上に複数の層間絶縁膜と少なくとも２層以上の
金属配線層とを具備する半導体装置において、前記第１
層間絶縁膜の少なくとも表面および側面が前記第１金属
配線層および前記第１金属配線層直上の第２層間絶縁膜
で覆われ、さらに、前記第２層間絶縁膜の少なくとも表
面および側面が前記第２金属配線層で覆われる構造が順
次繰り返され、最上層の金属配線層がパッシベ−ション
膜で覆われるようにしてなるスクライブ・ライン構造を
有する手段を取る。
【００１４】また、本発明の半導体装置は、半導体基板
の一主面上に複数の層間絶縁膜と少なくとも２層以上の
金属配線層とを具備する半導体装置において、前記第１
層間絶縁膜の少なくとも表面および側面が前記第１金属
配線層および前記第１金属配線層より上層のすべての金
属配線層で覆われ、さらに、前記第２層間絶縁膜の少な
くとも表面および側面が前記第２金属配線層および前記
第２金属配線層より上層のすべての金属配線層で覆われ
る構造が順次繰り返され、最上層の金属配線層がパッシ
ベ−ション膜で覆われるようにしてなるスクライブ・ラ
イン構造を有する手段を取る。
の一主面上に複数の層間絶縁膜と少なくとも２層以上の
金属配線層とを具備する半導体装置において、前記第１
層間絶縁膜の少なくとも表面および側面が前記第１金属
配線層および前記第１金属配線層より上層のすべての金
属配線層で覆われ、さらに、前記第２層間絶縁膜の少な
くとも表面および側面が前記第２金属配線層および前記
第２金属配線層より上層のすべての金属配線層で覆われ
る構造が順次繰り返され、最上層の金属配線層がパッシ
ベ−ション膜で覆われるようにしてなるスクライブ・ラ
イン構造を有する手段を取る。
【００１５】また、この場合、前記パッシベ−ション膜
が、シリコン窒化膜もしくは、少なくともシリコン窒化
膜を含む積層膜から選ばれてなることが好ましい。
が、シリコン窒化膜もしくは、少なくともシリコン窒化
膜を含む積層膜から選ばれてなることが好ましい。
【００１６】また、この場合、前記層間絶縁膜膜が、少
なくとも高濃度リンガラス膜もしくは、ボロン・リンガ
ラス膜を含むことが好ましい。
なくとも高濃度リンガラス膜もしくは、ボロン・リンガ
ラス膜を含むことが好ましい。
【００１７】
【実施例】以下、本発明の代表的な実施例を図面を用い
て具体的に説明する。
て具体的に説明する。
【００１８】図１は、本発明の一実施例を示す半導体装
置の断面図である。なお、図中、１〜３、４ａ、１１は
上記図４の従来の半導体装置と全く同一のものである。
置の断面図である。なお、図中、１〜３、４ａ、１１は
上記図４の従来の半導体装置と全く同一のものである。
【００１９】図１において、この半導体装置は、半導体
基板１の一主面上に第１の層間絶縁膜をなすＢＰＳＧ膜
３と、１層目のアルミ配線層４ａと２層目のアルミ配線
層６ａとの層間絶縁膜をなすシリコン酸化膜５と、前記
アルミ２層配線層とを具備し、前記ＢＰＳＧ膜３とシリ
コン酸化膜５の積層からなる絶縁膜の表面および側面
が、前記２層目のアルミ配線層６および、前記２層目の
アルミ配線層６の直上に配設されたシリコン窒化膜７か
らなるパッシベ−ション膜で覆われるようにしてなるス
クライブ・ライン構造を有する。
基板１の一主面上に第１の層間絶縁膜をなすＢＰＳＧ膜
３と、１層目のアルミ配線層４ａと２層目のアルミ配線
層６ａとの層間絶縁膜をなすシリコン酸化膜５と、前記
アルミ２層配線層とを具備し、前記ＢＰＳＧ膜３とシリ
コン酸化膜５の積層からなる絶縁膜の表面および側面
が、前記２層目のアルミ配線層６および、前記２層目の
アルミ配線層６の直上に配設されたシリコン窒化膜７か
らなるパッシベ−ション膜で覆われるようにしてなるス
クライブ・ライン構造を有する。
【００２０】なお、図中、６ａは前記２層目のアルミ配
線層６と同一の層で形成されたチップ内の配線をなす２
層目のアルミ配線層である。
線層６と同一の層で形成されたチップ内の配線をなす２
層目のアルミ配線層である。
【００２１】ここで、ＢＰＳＧ膜３、シリコン酸化膜
５、１層目のアルミ配線層４ａ、２層目のアルミ配線層
６，６ａおよびシリコン窒化膜７の膜厚はそれぞれ４０
００〜１００００Å程度、４０００〜１００００Å程
度、４０００〜１００００Å程度および５０００〜１０
０００Å程度、ＢＰＳＧ膜３中のＢ2Ｏ3およびＰ2Ｏ5濃
度は、それぞれ２〜１０モル％程度および２〜１０モル
％程度に設定される。
５、１層目のアルミ配線層４ａ、２層目のアルミ配線層
６，６ａおよびシリコン窒化膜７の膜厚はそれぞれ４０
００〜１００００Å程度、４０００〜１００００Å程
度、４０００〜１００００Å程度および５０００〜１０
０００Å程度、ＢＰＳＧ膜３中のＢ2Ｏ3およびＰ2Ｏ5濃
度は、それぞれ２〜１０モル％程度および２〜１０モル
％程度に設定される。
【００２２】次に、図１に示す半導体装置の製造方法の
一実施例を図１を用いて説明する。
一実施例を図１を用いて説明する。
【００２３】従来法により、半導体基板１の一主面上に
フィ−ルド酸化膜２と第１の層間絶縁膜をなすＢＰＳＧ
膜３とを形成後、前記ＢＰＳＧ膜３にコンタクトホ−ル
（図１に図示せず。）を形成する。この際、前記ＢＰＳ
Ｇ膜３にスクライブ・ライン溝の開孔はしない。
フィ−ルド酸化膜２と第１の層間絶縁膜をなすＢＰＳＧ
膜３とを形成後、前記ＢＰＳＧ膜３にコンタクトホ−ル
（図１に図示せず。）を形成する。この際、前記ＢＰＳ
Ｇ膜３にスクライブ・ライン溝の開孔はしない。
【００２４】次に、１層目のアルミ配線層４ａとアルミ
配線層間絶縁膜をなすシリコン酸化膜５と前記シリコン
酸化膜５にビアホ−ル（図１に図示せず。）を形成す
る。このビアホ−ルの開孔の際、前記ＢＰＳＧ膜３とシ
リコン酸化膜５の積層からなる絶縁膜にスクライブ・ラ
イン溝の開孔をする。
配線層間絶縁膜をなすシリコン酸化膜５と前記シリコン
酸化膜５にビアホ−ル（図１に図示せず。）を形成す
る。このビアホ−ルの開孔の際、前記ＢＰＳＧ膜３とシ
リコン酸化膜５の積層からなる絶縁膜にスクライブ・ラ
イン溝の開孔をする。
【００２５】さらに、２層目のアルミ配線層６ａ形成と
同時に、前記ＢＰＳＧ膜３とシリコン酸化膜５の積層か
らなる絶縁膜の表面および側面に２層目のアルミ配線層
６を形成後、前記２層目のアルミ配線層６を覆うように
シリコン窒化膜７からなるパッシベ−ション膜を形成す
る。
同時に、前記ＢＰＳＧ膜３とシリコン酸化膜５の積層か
らなる絶縁膜の表面および側面に２層目のアルミ配線層
６を形成後、前記２層目のアルミ配線層６を覆うように
シリコン窒化膜７からなるパッシベ−ション膜を形成す
る。
【００２６】上記実施例の構造および製造方法によれ
ば、スクライブ・ライン上のＢＰＳＧ膜３は、２層目の
アルミ配線層６およびシリコン窒化膜７により外気に直
接接する部分が全くないように被覆されているため、Ｂ
ＰＳＧ膜３の吸湿性がシリコン窒化膜７の耐湿性で阻止
される構造となっている。
ば、スクライブ・ライン上のＢＰＳＧ膜３は、２層目の
アルミ配線層６およびシリコン窒化膜７により外気に直
接接する部分が全くないように被覆されているため、Ｂ
ＰＳＧ膜３の吸湿性がシリコン窒化膜７の耐湿性で阻止
される構造となっている。
【００２７】さらに、スクライブ・ライン上のＢＰＳＧ
膜３は、コンタクトホ−ルの開孔の際に開孔しないた
め、１層目のアルミ配線層４ａのエッチング時に、スク
ライブ・ライン溝上のＢＰＳＧ膜３の端に１層目のアル
ミ配線層のサイドウオ−ルが形成されることがない。ま
た、ＢＰＳＧ膜３とシリコン酸化膜５の積層からなる絶
縁膜の表面および側面が前記２層目のアルミ配線層６で
覆われているため、２層目のアルミ配線層６ａのエッチ
ング時にも、スクライブ・ライン溝上の前記絶縁膜の端
に２層目のアルミ配線層のサイドウオ−ルが形成される
ことがない。よって、前述のようなアルミ配線層のサイ
ドウオ−ルのチップ内への飛散に起因したアルミ配線層
間の断線やショ−ト等の問題は回避できる。
膜３は、コンタクトホ−ルの開孔の際に開孔しないた
め、１層目のアルミ配線層４ａのエッチング時に、スク
ライブ・ライン溝上のＢＰＳＧ膜３の端に１層目のアル
ミ配線層のサイドウオ−ルが形成されることがない。ま
た、ＢＰＳＧ膜３とシリコン酸化膜５の積層からなる絶
縁膜の表面および側面が前記２層目のアルミ配線層６で
覆われているため、２層目のアルミ配線層６ａのエッチ
ング時にも、スクライブ・ライン溝上の前記絶縁膜の端
に２層目のアルミ配線層のサイドウオ−ルが形成される
ことがない。よって、前述のようなアルミ配線層のサイ
ドウオ−ルのチップ内への飛散に起因したアルミ配線層
間の断線やショ−ト等の問題は回避できる。
【００２８】その結果、耐湿性を維持しながら、製造加
工程等の影響の受けずらい、高信頼性と高歩留りを有す
る半導体装置が実現できる。
工程等の影響の受けずらい、高信頼性と高歩留りを有す
る半導体装置が実現できる。
【００２９】例えば、アライメント精度が０．３５μｍ
程度の０．８μｍのデザインルールの半導体装置のスク
ライブ・ラインにおいて、図１に示すように、ＢＰＳＧ
膜３とシリコン酸化膜５の積層からなる絶縁膜の表面お
よび側面を覆うアルミ配線層６の前記絶縁膜側面端から
チップ側およびスクライブ側の距離をそれぞれｘ，ｙと
し、実験したところ、以下のことが確認された。
程度の０．８μｍのデザインルールの半導体装置のスク
ライブ・ラインにおいて、図１に示すように、ＢＰＳＧ
膜３とシリコン酸化膜５の積層からなる絶縁膜の表面お
よび側面を覆うアルミ配線層６の前記絶縁膜側面端から
チップ側およびスクライブ側の距離をそれぞれｘ，ｙと
し、実験したところ、以下のことが確認された。
【００３０】１）ｘおよびｙが、アライメント精度の
０．３５μｍに対し充分余裕がある１μｍ以上の場合に
おいて、２層目のアルミ配線層６ａのエッチング時に
も、前記絶縁膜の端に２層目のアルミ配線層のサイドウ
オ−ルが形成されることがなく、アルミ配線層のサイド
ウオ−ルのチップ内への飛散に起因したアルミ配線層間
の断線やショ−トがない。
０．３５μｍに対し充分余裕がある１μｍ以上の場合に
おいて、２層目のアルミ配線層６ａのエッチング時に
も、前記絶縁膜の端に２層目のアルミ配線層のサイドウ
オ−ルが形成されることがなく、アルミ配線層のサイド
ウオ−ルのチップ内への飛散に起因したアルミ配線層間
の断線やショ−トがない。
【００３１】２）また、そのとき、２０００時間の高湿
度中のバーイン試験やプレッシャークッカー試験におい
ても不良の発生はない。
度中のバーイン試験やプレッシャークッカー試験におい
ても不良の発生はない。
【００３２】以上のことから、ｘおよびｙを、アライメ
ント精度に対し充分余裕のある値に設定すれば、前述の
問題は回避することができることが確認された。
ント精度に対し充分余裕のある値に設定すれば、前述の
問題は回避することができることが確認された。
【００３３】次に、図２は、本発明の他の一実施例を示
す半導体装置の断面図である。なお、図中、１〜３、５
〜７、４ａ、６ａ、１１は上記図１の実施例の半導体装
置と全く同一のものである。
す半導体装置の断面図である。なお、図中、１〜３、５
〜７、４ａ、６ａ、１１は上記図１の実施例の半導体装
置と全く同一のものである。
【００３４】図２において、この半導体装置は、半導体
基板１の一主面上に第１の層間絶縁膜をなすＢＰＳＧ膜
３と、１層目のアルミ配線層４と２層目のアルミ配線層
６ａとの層間絶縁膜をなすシリコン酸化膜５と、前記ア
ルミ２層配線層とを具備し、前記ＢＰＳＧ膜３の少なく
とも表面および側面が前記１層目のアルミ配線層４およ
び前記１層目のアルミ配線層４直上の前記シリコン酸化
膜５で覆われ、さらに、前記シリコン酸化膜５の少なく
とも表面および側面が前記２層目のアルミ配線層６およ
び前記２層目のアルミ配線層６直上のシリコン窒化膜７
からなるパッシベ−ション膜で覆われるようにしてなる
スクライブ・ライン構造を有する。
基板１の一主面上に第１の層間絶縁膜をなすＢＰＳＧ膜
３と、１層目のアルミ配線層４と２層目のアルミ配線層
６ａとの層間絶縁膜をなすシリコン酸化膜５と、前記ア
ルミ２層配線層とを具備し、前記ＢＰＳＧ膜３の少なく
とも表面および側面が前記１層目のアルミ配線層４およ
び前記１層目のアルミ配線層４直上の前記シリコン酸化
膜５で覆われ、さらに、前記シリコン酸化膜５の少なく
とも表面および側面が前記２層目のアルミ配線層６およ
び前記２層目のアルミ配線層６直上のシリコン窒化膜７
からなるパッシベ−ション膜で覆われるようにしてなる
スクライブ・ライン構造を有する。
【００３５】次に、図２に示す半導体装置の製造方法の
一実施例を図２を用いて説明する。
一実施例を図２を用いて説明する。
【００３６】従来法により、半導体基板１の一主面上に
フィ−ルド酸化膜２と第１の層間絶縁膜をなすＢＰＳＧ
膜３とを形成後、前記ＢＰＳＧ膜３にコンタクトホ−ル
（図１に図示せず。）とスクライブ・ライン溝との開孔
を同時に形成する。
フィ−ルド酸化膜２と第１の層間絶縁膜をなすＢＰＳＧ
膜３とを形成後、前記ＢＰＳＧ膜３にコンタクトホ−ル
（図１に図示せず。）とスクライブ・ライン溝との開孔
を同時に形成する。
【００３７】次に、１層目のアルミ配線層４ａ形成と同
時に、前記ＢＰＳＧ膜３の表面および側面に１層目のア
ルミ配線層４を形成後、前記１層目のアルミ配線層４を
覆うようにアルミ配線層間絶縁膜をなすシリコン酸化膜
５を形成し、さらに、前記シリコン酸化膜５にビアホ−
ル（図２に図示せず。）の形成と同時に、前記１層目の
アルミ配線層４端からアライメント精度に対し充分余裕
のある値を取って前述のスクライブ・ライン溝の開孔を
する。
時に、前記ＢＰＳＧ膜３の表面および側面に１層目のア
ルミ配線層４を形成後、前記１層目のアルミ配線層４を
覆うようにアルミ配線層間絶縁膜をなすシリコン酸化膜
５を形成し、さらに、前記シリコン酸化膜５にビアホ−
ル（図２に図示せず。）の形成と同時に、前記１層目の
アルミ配線層４端からアライメント精度に対し充分余裕
のある値を取って前述のスクライブ・ライン溝の開孔を
する。
【００３８】次に、前述の図１の半導体装置と同様に、
２層目のアルミ配線層６ａ形成と同時に、前記シリコン
酸化膜５の表面および側面に２層目のアルミ配線層６を
形成後、前記２層目のアルミ配線層６を覆うようにシリ
コン窒化膜７からなるパッシベ−ション膜を形成する。
２層目のアルミ配線層６ａ形成と同時に、前記シリコン
酸化膜５の表面および側面に２層目のアルミ配線層６を
形成後、前記２層目のアルミ配線層６を覆うようにシリ
コン窒化膜７からなるパッシベ−ション膜を形成する。
【００３９】上記実施例の構造および製造方法によれ
ば、上記図１の実施例の半導体装置と同一の効果を有す
るとともに、スクライブ・ライン溝の段差が低減されて
いるため、パッシベ−ション膜のフォトエッチングの際
に、段差部にレジスト膜が溜り、レジスト膜膜厚が平坦
部に比較して厚くなり、スクライブ・ライン溝にパッシ
ベ−ション膜残りが発生することはない。
ば、上記図１の実施例の半導体装置と同一の効果を有す
るとともに、スクライブ・ライン溝の段差が低減されて
いるため、パッシベ−ション膜のフォトエッチングの際
に、段差部にレジスト膜が溜り、レジスト膜膜厚が平坦
部に比較して厚くなり、スクライブ・ライン溝にパッシ
ベ−ション膜残りが発生することはない。
【００４０】図３は、本発明の他の一実施例を示す半導
体装置の断面図である。なお、図中、１〜３、５〜７、
４ａ、６ａ、１１は上記図１の実施例の半導体装置と全
く同一のものである。
体装置の断面図である。なお、図中、１〜３、５〜７、
４ａ、６ａ、１１は上記図１の実施例の半導体装置と全
く同一のものである。
【００４１】図３において、この半導体装置は、半導体
基板１の一主面上に第１の層間絶縁膜をなすＢＰＳＧ膜
３と、１層目のアルミ配線層４と２層目のアルミ配線層
６ａとの層間絶縁膜をなすシリコン酸化膜５と、前記ア
ルミ２層配線層とを具備し、前記ＢＰＳＧ膜３の少なく
とも表面および側面が前記１層目のアルミ配線層４およ
び前記２層目のアルミ配線層６で覆われ、さらに、前記
シリコン酸化膜５の少なくとも表面および側面が前記２
層目のアルミ配線層６および前記２層目のアルミ配線層
６直上のシリコン窒化膜７からなるパッシベ−ション膜
で覆われるようにしてなるスクライブ・ライン構造を有
する。
基板１の一主面上に第１の層間絶縁膜をなすＢＰＳＧ膜
３と、１層目のアルミ配線層４と２層目のアルミ配線層
６ａとの層間絶縁膜をなすシリコン酸化膜５と、前記ア
ルミ２層配線層とを具備し、前記ＢＰＳＧ膜３の少なく
とも表面および側面が前記１層目のアルミ配線層４およ
び前記２層目のアルミ配線層６で覆われ、さらに、前記
シリコン酸化膜５の少なくとも表面および側面が前記２
層目のアルミ配線層６および前記２層目のアルミ配線層
６直上のシリコン窒化膜７からなるパッシベ−ション膜
で覆われるようにしてなるスクライブ・ライン構造を有
する。
【００４２】なお、図３に示す半導体装置の製造方法
は、図２の実施例においてのスクライブ・ライン溝にお
けるＢＰＳＧ膜３、シリコン酸化膜５、１層目のアルミ
配線層４および２層目のアルミ配線層６の位置関係を変
更することによって実現できる。
は、図２の実施例においてのスクライブ・ライン溝にお
けるＢＰＳＧ膜３、シリコン酸化膜５、１層目のアルミ
配線層４および２層目のアルミ配線層６の位置関係を変
更することによって実現できる。
【００４３】上記実施例の構造および製造方法によれ
ば、上記図１および図２の実施例の半導体装置と同一の
効果を有するとともに、図２の実施例に比較し、スクラ
イブ・ライン溝の占有面積を低減することができ、た
め、半導体装置の縮小化が実現可能となる。
ば、上記図１および図２の実施例の半導体装置と同一の
効果を有するとともに、図２の実施例に比較し、スクラ
イブ・ライン溝の占有面積を低減することができ、た
め、半導体装置の縮小化が実現可能となる。
【００４４】なお、上記実施例は、パッシベ−ション膜
としてシリコン窒化膜を用いた場合について述べたが、
それに代えて少なくともシリコン窒化膜を含む積層膜か
ら選ばれてなるパッシベ−ション膜を用いた場合につい
ても本発明は効果を発揮する。
としてシリコン窒化膜を用いた場合について述べたが、
それに代えて少なくともシリコン窒化膜を含む積層膜か
ら選ばれてなるパッシベ−ション膜を用いた場合につい
ても本発明は効果を発揮する。
【００４５】また、上記実施例は、層間絶縁膜膜が、Ｂ
ＰＳＧ膜を用いた場合について述べたが、それに代えて
少なくとも高濃度ＰＳＧ膜もしくは、ＢＰＳＧ膜を含む
層間絶縁膜を用いた場合についても本発明は効果であ
る。
ＰＳＧ膜を用いた場合について述べたが、それに代えて
少なくとも高濃度ＰＳＧ膜もしくは、ＢＰＳＧ膜を含む
層間絶縁膜を用いた場合についても本発明は効果であ
る。
【００４６】さらに、上記実施例は、アルミ２層配線層
を有する半導体装置の場合について述べたが、それに代
えてアルミ３層配線層以上もしくは２層以上の金属配線
層を有する半導体装置の場合についても本発明は効果を
発揮する。
を有する半導体装置の場合について述べたが、それに代
えてアルミ３層配線層以上もしくは２層以上の金属配線
層を有する半導体装置の場合についても本発明は効果を
発揮する。
【００４７】以上、本発明を実施例に基いて説明した
が、本発明は上記実施例に限定されることなく、その要
旨を逸しない範囲で種々変更が可能であることは言うま
でもない。
が、本発明は上記実施例に限定されることなく、その要
旨を逸しない範囲で種々変更が可能であることは言うま
でもない。
【００４８】
【発明の効果】以上述べたように、本発明の半導体装置
によれば、スクライブ・ライン上の層間絶縁膜は、金属
配線層およびシリコン窒化膜により外気に直接接する部
分が全くないように被覆されているため、耐湿性がある
構造となっている。
によれば、スクライブ・ライン上の層間絶縁膜は、金属
配線層およびシリコン窒化膜により外気に直接接する部
分が全くないように被覆されているため、耐湿性がある
構造となっている。
【００４９】さらに、スクライブ・ライン上の層間絶縁
膜の表面および側面が金属配線層で覆われているため、
金属配線層のエッチング時にも、スクライブ・ライン溝
上の前記層間絶縁膜の端に金属配線層のサイドウオ−ル
が形成されることがないため、金属配線層間の断線やシ
ョ−ト等の問題は回避できる。
膜の表面および側面が金属配線層で覆われているため、
金属配線層のエッチング時にも、スクライブ・ライン溝
上の前記層間絶縁膜の端に金属配線層のサイドウオ−ル
が形成されることがないため、金属配線層間の断線やシ
ョ−ト等の問題は回避できる。
【００５０】その結果、耐湿性を維持しながら、製造加
工程等の影響の受けずらい、高信頼性と高歩留りを有す
る半導体装置が実現できる。
工程等の影響の受けずらい、高信頼性と高歩留りを有す
る半導体装置が実現できる。
【図１】 本発明の半導体装置の一実施例を示す断面図
である。
である。
【図２】 本発明の半導体装置の他の一実施例を示す断
面図である。
面図である。
【図３】 本発明の半導体装置の他の一実施例を示す断
面図である。
面図である。
【図４】 従来の半導体装置の製造工程を示す断面図で
ある。
ある。
１ シリコン基板 ２ フィ−ルド酸化膜 ３ ＢＰＳＧ膜 ４、４ａ １層目のアルミ配線層 ５ 二酸化シリコン膜 ６、６ａ アルミ配線層 ７ シリコン窒化膜 １０ アルミ配線層のサイドウオ−ル １１ シリコン基板のエグレ ｘ 絶縁膜を覆うアルミ配線層６の前記絶縁膜側面端か
らチップ側の距離 ｙ 絶縁膜を覆うアルミ配線層６の前記絶縁膜側面端か
らスクライブ側の距離
らチップ側の距離 ｙ 絶縁膜を覆うアルミ配線層６の前記絶縁膜側面端か
らスクライブ側の距離
Claims (5)
- 【請求項１】 半導体基板の一主面上に複数の層間絶縁
膜と少なくとも２層以上の金属配線層とを具備する半導
体装置において、 前記複数の層間絶縁膜の積層からなる絶縁膜の少なくと
も表面および側面が前記金属配線層の最上層の金属配線
層および前記金属配線層直上のパッシベ−ション膜で覆
われるようにしてなるスクライブ・ライン構造を有する
ことを特徴とする半導体装置。 - 【請求項２】 半導体基板の一主面上に複数の層間絶縁
膜と少なくとも２層以上の金属配線層とを具備する半導
体装置において、 前記第１層間絶縁膜の少なくとも表面および側面が前記
第１金属配線層および前記第１金属配線層直上の第２層
間絶縁膜で覆われ、 さらに、前記第２層間絶縁膜の少なくとも表面および側
面が前記第２金属配線層で覆われる構造が順次繰り返さ
れ、 最上層の金属配線層がパッシベ−ション膜で覆われるよ
うにしてなるスクライブ・ライン構造を有することを特
徴とする半導体装置。 - 【請求項３】 半導体基板の一主面上に複数の層間絶縁
膜と少なくとも２層以上の金属配線層とを具備する半導
体装置において、 前記第１層間絶縁膜の少なくとも表面および側面が前記
第１金属配線層および前記第１金属配線層より上層のす
べての金属配線層で覆われ、 さらに、前記第２層間絶縁膜の少なくとも表面および側
面が前記第２金属配線層および前記第２金属配線層より
上層のすべての金属配線層で覆われる構造が順次繰り返
され、 最上層の金属配線層がパッシベ−ション膜で覆われるよ
うにしてなるスクライブ・ライン構造を有することを特
徴とする半導体装置。 - 【請求項４】 前記パッシベ−ション膜が、シリコン窒
化膜もしくは、少なくともシリコン窒化膜を含む積層膜
から選ばれてなることを特徴とする請求項１、請求項２
および請求項３記載の半導体装置。 - 【請求項５】 前記層間絶縁膜膜が、少なくとも高濃度
リンガラス膜もしくは、ボロン・リンガラス膜を含むこ
とを特徴とする請求項１、請求項２および請求項３記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4690793A JPH06260554A (ja) | 1993-03-08 | 1993-03-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4690793A JPH06260554A (ja) | 1993-03-08 | 1993-03-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260554A true JPH06260554A (ja) | 1994-09-16 |
Family
ID=12760435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4690793A Pending JPH06260554A (ja) | 1993-03-08 | 1993-03-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06260554A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07122558A (ja) * | 1993-10-27 | 1995-05-12 | Nec Corp | 半導体装置 |
| EP0899788A2 (en) * | 1997-08-29 | 1999-03-03 | Nec Corporation | Semiconductor device and method with improved flat surface |
| US5994762A (en) * | 1996-07-26 | 1999-11-30 | Hitachi, Ltd. | Semiconductor integrated circuit device including boron-doped phospho silicate glass layer and manufacturing method thereof |
| JP2007005485A (ja) * | 2005-06-22 | 2007-01-11 | Fujifilm Holdings Corp | 半導体装置およびその製造方法 |
| JP2007005384A (ja) * | 2005-06-21 | 2007-01-11 | Sharp Corp | 半導体装置およびその製造方法、電子情報機器 |
| JP2007043056A (ja) * | 2005-07-06 | 2007-02-15 | Fujifilm Corp | 半導体装置およびその製造方法 |
| WO2024079780A1 (ja) * | 2022-10-11 | 2024-04-18 | 三菱電機株式会社 | 半導体ウエハ、半導体装置、電力変換装置、および冷却システム |
-
1993
- 1993-03-08 JP JP4690793A patent/JPH06260554A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07122558A (ja) * | 1993-10-27 | 1995-05-12 | Nec Corp | 半導体装置 |
| US5994762A (en) * | 1996-07-26 | 1999-11-30 | Hitachi, Ltd. | Semiconductor integrated circuit device including boron-doped phospho silicate glass layer and manufacturing method thereof |
| EP0899788A2 (en) * | 1997-08-29 | 1999-03-03 | Nec Corporation | Semiconductor device and method with improved flat surface |
| EP0899788A3 (en) * | 1997-08-29 | 2000-09-13 | Nec Corporation | Semiconductor device and method with improved flat surface |
| JP2007005384A (ja) * | 2005-06-21 | 2007-01-11 | Sharp Corp | 半導体装置およびその製造方法、電子情報機器 |
| JP2007005485A (ja) * | 2005-06-22 | 2007-01-11 | Fujifilm Holdings Corp | 半導体装置およびその製造方法 |
| JP2007043056A (ja) * | 2005-07-06 | 2007-02-15 | Fujifilm Corp | 半導体装置およびその製造方法 |
| WO2024079780A1 (ja) * | 2022-10-11 | 2024-04-18 | 三菱電機株式会社 | 半導体ウエハ、半導体装置、電力変換装置、および冷却システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101297022B1 (ko) | 반도체 장치 | |
| JPH11135631A (ja) | 半導体装置及びその製造方法 | |
| JPH06260554A (ja) | 半導体装置 | |
| JPH1074838A (ja) | 多層配線半導体装置とその製造方法 | |
| JPH0677315A (ja) | 半導体装置 | |
| JP3270863B2 (ja) | 半導体装置 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| JPH11289012A (ja) | 半導体装置及びその製造方法 | |
| JP3666401B2 (ja) | 半導体装置 | |
| JPH06177240A (ja) | 半導体装置 | |
| JPH0612789B2 (ja) | 半導体装置 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JP2551030B2 (ja) | 半導体装置およびその製造方法 | |
| JP2699454B2 (ja) | メモリ装置の製造方法 | |
| JPH065716A (ja) | 半導体装置の製造方法 | |
| JP2762844B2 (ja) | 半導体装置 | |
| JPH07326668A (ja) | 半導体装置の製造方法 | |
| JPH056939A (ja) | 半導体装置の製造方法 | |
| JPH0521611A (ja) | 半導体装置 | |
| JPH11135730A (ja) | 半導体装置及びその製造方法 | |
| JPH0621229A (ja) | 半導体装置及びその製造方法 | |
| JPH0714835A (ja) | 多層配線構造の形成方法 | |
| JPS6145859B2 (ja) | ||
| JPS59119730A (ja) | 半導体装置の製造方法 | |
| JPH01152649A (ja) | 半導体装置 |