JPH056939A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH056939A JPH056939A JP15667291A JP15667291A JPH056939A JP H056939 A JPH056939 A JP H056939A JP 15667291 A JP15667291 A JP 15667291A JP 15667291 A JP15667291 A JP 15667291A JP H056939 A JPH056939 A JP H056939A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- hole
- film
- wiring layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】多層配線技術において段差の凹部にスルーホー
ルを形成しても信頼性を損うことがなく、半導体装置の
設計の自由度を向上させる。 【構成】ＳＯＧ膜等の第２の絶縁膜がスルーホールに露
出した段階でプラズマガスに晒す。
ルを形成しても信頼性を損うことがなく、半導体装置の
設計の自由度を向上させる。 【構成】ＳＯＧ膜等の第２の絶縁膜がスルーホールに露
出した段階でプラズマガスに晒す。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の多層配線
技術において、互いに異なる層の配線同士を接続する方
法に関する。
技術において、互いに異なる層の配線同士を接続する方
法に関する。
【０００２】
【従来の技術】半導体装置の製造過程において、従来よ
り多層配線技術が用いられている。この多層配線技術で
は、下地の配線による段差を層間絶縁膜でできるだけ減
らすことが重要である。この平坦化には、塗布法（ＳＯ
Ｇ（Spin On Glass)法）を用いてＳＯＧ膜（塗布法を用
いて形成されたＳｉＯ2 の膜）やシリカゾル、ポリイミ
ド等の膜（以下、これらを総称してＳＯＧ膜等と称す
る）を形成する手法が多用されている。しかしこのＳＯ
Ｇ膜等は半導体基板上に液状の膜を形成して加熱処理し
たものであるため膜の緻密さに欠け、吸湿性があり、こ
の水分が配線材に悪影響を及ぼすことが知られている。
このＳＯＧ膜等の吸湿性を改善するために、このＳＯＧ
膜等を例えば酸素、窒素、あるいは０族元素等のプラズ
マガスに晒す方法が提案されている（例えば特開平１−
１８１５３３号公報、特開平１−２０６６３１号公報、
特開平１−２４１１３５号公報参照）が、現状では配線
の信頼性を保持するために、このＳＯＧ膜等の上下に緻
密な膜、例えばＰＳＧ、ＮＳＧ、ＢＰＳＧ、プラズマＳ
ｉＯ2 等の膜を形成することにより吸湿性のあるＳＯＧ
膜を挟み込む「サンドイッチ構造」が採用されている。
り多層配線技術が用いられている。この多層配線技術で
は、下地の配線による段差を層間絶縁膜でできるだけ減
らすことが重要である。この平坦化には、塗布法（ＳＯ
Ｇ（Spin On Glass)法）を用いてＳＯＧ膜（塗布法を用
いて形成されたＳｉＯ2 の膜）やシリカゾル、ポリイミ
ド等の膜（以下、これらを総称してＳＯＧ膜等と称す
る）を形成する手法が多用されている。しかしこのＳＯ
Ｇ膜等は半導体基板上に液状の膜を形成して加熱処理し
たものであるため膜の緻密さに欠け、吸湿性があり、こ
の水分が配線材に悪影響を及ぼすことが知られている。
このＳＯＧ膜等の吸湿性を改善するために、このＳＯＧ
膜等を例えば酸素、窒素、あるいは０族元素等のプラズ
マガスに晒す方法が提案されている（例えば特開平１−
１８１５３３号公報、特開平１−２０６６３１号公報、
特開平１−２４１１３５号公報参照）が、現状では配線
の信頼性を保持するために、このＳＯＧ膜等の上下に緻
密な膜、例えばＰＳＧ、ＮＳＧ、ＢＰＳＧ、プラズマＳ
ｉＯ2 等の膜を形成することにより吸湿性のあるＳＯＧ
膜を挟み込む「サンドイッチ構造」が採用されている。
【０００３】
【発明が解決しようとする課題】ところが上記のような
サンドイッチ構造を備えた絶縁膜を挾んでその上下に配
線層を形成しこれら上下の配線層を接続する場合に以下
の問題点がある。図２は、この問題点を説明するため
に、上下の配線層を接続するプロセスを示した図であ
る。
サンドイッチ構造を備えた絶縁膜を挾んでその上下に配
線層を形成しこれら上下の配線層を接続する場合に以下
の問題点がある。図２は、この問題点を説明するため
に、上下の配線層を接続するプロセスを示した図であ
る。
【０００４】図２（ａ）に示すように、半導体基板１上
に形成された複数のＬＯＣＯＳ酸化膜２に跨がるように
第１の配線層３が形成され、さらにその上に緻密な絶縁
膜である第１の絶縁膜３、段差を減らすための塗布法に
よる第２の絶縁膜（ＳＯＧ膜等）４、及びその上に緻密
な第３の絶縁膜５が形成されている。ここで、第１の配
線層３と接続される第２の配線層をこの第３の絶縁膜６
上に形成するには、図２（ｂ）に示すように選択エッチ
ング用のレジスト膜７を形成し、エッチング法により第
１〜第３の絶縁膜４、５、６にスルーホール８を形成し
て第１の配線層３の表面の一部を露出させる。この状態
で、図２（ｃ）に示すように例えばアルミニウムがスパ
ッタリングされて第２の配線層９が形成されるが、スル
ーホール８内は緻密度の低い第２の絶縁膜５が露出して
おり、このスパッタリングの際はかなりの真空度に保た
れているため、この第２の絶縁膜５の露出した部分から
水分等が放出され、このためこのスルーホール８内にス
パッタリングされたアルミニウム等の配線材が入り込み
にくくなる場合があり、またこのスルーホール８内に配
線材が十分に入り込んだとしてもこのスルーホール８内
ではこの配線材が緻密度の低い第２の絶縁膜５と直接接
触することとなり、このためこの配線材が第２の絶縁膜
から染み出てきた水分により錆びる場合があり、スルー
ホール８の内部の配線の信頼性が低下するという問題が
ある。このため従来は、スルーホール内部に第２の絶縁
膜５が露出しないように、平坦部もしくは図３に示すよ
うな段差の凸部にスルーホール８を形成する必要があ
り、これが半導体を設計する際の大きな制約となってい
た。
に形成された複数のＬＯＣＯＳ酸化膜２に跨がるように
第１の配線層３が形成され、さらにその上に緻密な絶縁
膜である第１の絶縁膜３、段差を減らすための塗布法に
よる第２の絶縁膜（ＳＯＧ膜等）４、及びその上に緻密
な第３の絶縁膜５が形成されている。ここで、第１の配
線層３と接続される第２の配線層をこの第３の絶縁膜６
上に形成するには、図２（ｂ）に示すように選択エッチ
ング用のレジスト膜７を形成し、エッチング法により第
１〜第３の絶縁膜４、５、６にスルーホール８を形成し
て第１の配線層３の表面の一部を露出させる。この状態
で、図２（ｃ）に示すように例えばアルミニウムがスパ
ッタリングされて第２の配線層９が形成されるが、スル
ーホール８内は緻密度の低い第２の絶縁膜５が露出して
おり、このスパッタリングの際はかなりの真空度に保た
れているため、この第２の絶縁膜５の露出した部分から
水分等が放出され、このためこのスルーホール８内にス
パッタリングされたアルミニウム等の配線材が入り込み
にくくなる場合があり、またこのスルーホール８内に配
線材が十分に入り込んだとしてもこのスルーホール８内
ではこの配線材が緻密度の低い第２の絶縁膜５と直接接
触することとなり、このためこの配線材が第２の絶縁膜
から染み出てきた水分により錆びる場合があり、スルー
ホール８の内部の配線の信頼性が低下するという問題が
ある。このため従来は、スルーホール内部に第２の絶縁
膜５が露出しないように、平坦部もしくは図３に示すよ
うな段差の凸部にスルーホール８を形成する必要があ
り、これが半導体を設計する際の大きな制約となってい
た。
【０００５】本発明は、上記事情に鑑み、段差の凹部に
スルーホールを形成しても信頼性を損うことのない、半
導体装置の設計の自由度を向上させた多層配線技術を提
供することを目的とする。
スルーホールを形成しても信頼性を損うことのない、半
導体装置の設計の自由度を向上させた多層配線技術を提
供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明の半導体装置の第１の製造方法は、半導体基板
上に第１の配線層を形成し、該第１の配線層上に第１の
絶縁膜を形成し、該第１の絶縁膜上に塗布法により第２
の絶縁膜を形成し、該第２の絶縁膜上に第３の絶縁膜を
形成し、これら第１、第２及び第３の絶縁膜に穴を形成
して前記第１の配線層の表面の一部を露出させ、この半
導体基板をプラズマガスに晒し、前記穴内に配線材が入
り込むように第２の配線層を形成することを特徴とする
ものである。
の本発明の半導体装置の第１の製造方法は、半導体基板
上に第１の配線層を形成し、該第１の配線層上に第１の
絶縁膜を形成し、該第１の絶縁膜上に塗布法により第２
の絶縁膜を形成し、該第２の絶縁膜上に第３の絶縁膜を
形成し、これら第１、第２及び第３の絶縁膜に穴を形成
して前記第１の配線層の表面の一部を露出させ、この半
導体基板をプラズマガスに晒し、前記穴内に配線材が入
り込むように第２の配線層を形成することを特徴とする
ものである。
【０００７】また上記目的を達成するための本発明の第
２の製造方法は半導体基板上に第１の配線層を形成し、
該第１の配線層上に第１の絶縁膜を形成し、該第１の絶
縁膜上に塗布法により第２の絶縁膜を形成し、該第２の
絶縁膜上に第３の絶縁膜を形成し、前記第１及び第２の
絶縁膜の、下部に前記第１の配線層が形成された位置に
穴を形成し、この半導体基板をプラズマガスに晒し、前
記第３の絶縁膜に前記穴が延長された穴を形成して前記
第１の配線層の表面の一部を露出させ、この穴内に配線
材が入り込むように第２の配線層を形成することを特徴
とするものである。
２の製造方法は半導体基板上に第１の配線層を形成し、
該第１の配線層上に第１の絶縁膜を形成し、該第１の絶
縁膜上に塗布法により第２の絶縁膜を形成し、該第２の
絶縁膜上に第３の絶縁膜を形成し、前記第１及び第２の
絶縁膜の、下部に前記第１の配線層が形成された位置に
穴を形成し、この半導体基板をプラズマガスに晒し、前
記第３の絶縁膜に前記穴が延長された穴を形成して前記
第１の配線層の表面の一部を露出させ、この穴内に配線
材が入り込むように第２の配線層を形成することを特徴
とするものである。
【０００８】ここで上記第１及び第２の製造方法におい
て、前記プラズマガスとして酸素、窒素、又は０族元素
のいずれかを含む圧力０．１〜２．０Ｔｏｒｒのプラズ
マガスを用いることが好ましい。
て、前記プラズマガスとして酸素、窒素、又は０族元素
のいずれかを含む圧力０．１〜２．０Ｔｏｒｒのプラズ
マガスを用いることが好ましい。
【０００９】
【作用】前述したＳＯＧ膜等をプラズマガスに晒す方法
はＳＯＧ膜の表面付近の緻密性を向上させるには有効で
あり、本発明はこの方法をスルーホール内に露出したＳ
ＯＧ膜の緻密性を向上させることに適用したものであ
る。即ち、上記第２の絶縁膜（ＳＯＧ膜等）が露出され
た穴（スルーホール）を形成した後、この半導体基板を
プラズマガスに晒すようにしたため、この露出したＳＯ
Ｇ膜等の表面の緻密性が向上しＳＯＧ膜等の内部とスル
ーホールとの間で水分の出入りが防止され、したがって
第２の配線層を形成する際に配線材が穴に十分に入り込
み、またこのスルーホール内の配線材が水分により錆び
てしまうことも防止され、信頼性の高い多層配線が実現
される。
はＳＯＧ膜の表面付近の緻密性を向上させるには有効で
あり、本発明はこの方法をスルーホール内に露出したＳ
ＯＧ膜の緻密性を向上させることに適用したものであ
る。即ち、上記第２の絶縁膜（ＳＯＧ膜等）が露出され
た穴（スルーホール）を形成した後、この半導体基板を
プラズマガスに晒すようにしたため、この露出したＳＯ
Ｇ膜等の表面の緻密性が向上しＳＯＧ膜等の内部とスル
ーホールとの間で水分の出入りが防止され、したがって
第２の配線層を形成する際に配線材が穴に十分に入り込
み、またこのスルーホール内の配線材が水分により錆び
てしまうことも防止され、信頼性の高い多層配線が実現
される。
【００１０】このプラズマガスとしては酸素、窒素又は
０族元素のいずれかを含むことが有効であり、また圧力
を０．１〜４．０Ｔｏｒｒに設定すると平均自由工程が
短くなってこのプラズマガスが穴内にも十分入り込み、
しかも穴内のＳＯＧ膜の表面付近の緻密性を十分向上さ
せることとなる。
０族元素のいずれかを含むことが有効であり、また圧力
を０．１〜４．０Ｔｏｒｒに設定すると平均自由工程が
短くなってこのプラズマガスが穴内にも十分入り込み、
しかも穴内のＳＯＧ膜の表面付近の緻密性を十分向上さ
せることとなる。
【００１１】
【実施例】以下本発明の実施例について説明する。図１
は、本発明による半導体装置の製造プロセスの一例を示
した図である。この図において、図２、図３における要
素と対応する要素には図２、図３に付した番号と同一の
番号を付して示す。
は、本発明による半導体装置の製造プロセスの一例を示
した図である。この図において、図２、図３における要
素と対応する要素には図２、図３に付した番号と同一の
番号を付して示す。
【００１２】図１（ａ）、（ｂ）は、図２（ａ）（ｂ）
と同一の図であり、半導体基板１上に形成された複数の
ＬＯＣＯＳ酸化膜２に跨がるように第１の配線層３が形
成され、さらにその上に緻密な絶縁膜である第１の絶縁
膜４、段差を減らすための塗布法による第２の絶縁膜
５、及びその上に緻密な第３の絶縁膜６が形成されてお
り（図１（ａ））、この上に選択エッチング用のレジス
ト膜７が形成され、エッチング法により第１〜第３の絶
縁膜４、５、６にスルーホール８が形成されて第１の配
線層３の表面の一部が露出される。
と同一の図であり、半導体基板１上に形成された複数の
ＬＯＣＯＳ酸化膜２に跨がるように第１の配線層３が形
成され、さらにその上に緻密な絶縁膜である第１の絶縁
膜４、段差を減らすための塗布法による第２の絶縁膜
５、及びその上に緻密な第３の絶縁膜６が形成されてお
り（図１（ａ））、この上に選択エッチング用のレジス
ト膜７が形成され、エッチング法により第１〜第３の絶
縁膜４、５、６にスルーホール８が形成されて第１の配
線層３の表面の一部が露出される。
【００１３】この状態で、図１（ｃ）に示すように、こ
の半導体基板が例えば圧力０．１〜２．０Ｔｏｒｒ程度
の酸素プラズマに晒される。ここでは真空度が低いた
め、酸素プラズマはその平均自由工程が短く、したがっ
てスルーホール８内にもこの酸素プラズマが十分に入り
込み、これにより第２の絶縁膜（ＳＯＧ膜等）５のスル
ーホール８に露出した部分が緻密化され、これによりこ
の第２の絶縁膜５への水分の出入りが阻止されることと
なる。
の半導体基板が例えば圧力０．１〜２．０Ｔｏｒｒ程度
の酸素プラズマに晒される。ここでは真空度が低いた
め、酸素プラズマはその平均自由工程が短く、したがっ
てスルーホール８内にもこの酸素プラズマが十分に入り
込み、これにより第２の絶縁膜（ＳＯＧ膜等）５のスル
ーホール８に露出した部分が緻密化され、これによりこ
の第２の絶縁膜５への水分の出入りが阻止されることと
なる。
【００１４】その後、図１（ｄ）に示すようにアルミニ
ウム等の配線材がスパッタリングされる。この際は、第
２の絶縁層５からの水分の放出もなく、したがって配線
材がスルーホール８内に十分入り込むこととなる。また
その後も第２の絶縁膜５から水分が染み出てきて配線材
を侵すことも防止される。これにより信頼性の高い多層
配線が実現され、半導体装置設計の自由度が大幅に向上
する。
ウム等の配線材がスパッタリングされる。この際は、第
２の絶縁層５からの水分の放出もなく、したがって配線
材がスルーホール８内に十分入り込むこととなる。また
その後も第２の絶縁膜５から水分が染み出てきて配線材
を侵すことも防止される。これにより信頼性の高い多層
配線が実現され、半導体装置設計の自由度が大幅に向上
する。
【００１５】なお、上記実施例では第１、第２及び第３
のの絶縁層４、５、６、に連通するスルーホール８を形
成した後半導体基板をプラズマガスに晒したが、第１の
配線層３をプラズマガスに晒したくない場合等には、第
２及び第３の絶縁膜にスルーホールを形成してプラズマ
ガスに晒し、その後第１の絶縁膜にスルーホールを形成
してもよい。
のの絶縁層４、５、６、に連通するスルーホール８を形
成した後半導体基板をプラズマガスに晒したが、第１の
配線層３をプラズマガスに晒したくない場合等には、第
２及び第３の絶縁膜にスルーホールを形成してプラズマ
ガスに晒し、その後第１の絶縁膜にスルーホールを形成
してもよい。
【００１６】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法は、ＳＯＧ膜等の第２の絶縁膜がスルーホ
ールに露出した段階でプラズマガスに晒すようにしたた
め、この第２の絶縁膜のスルーホールに面した部分に緻
密な膜が形成され、したがって第２の配線層を形成する
際に配線材がこのスルーホール内に入り込み易くなり、
またそのスルーホール内の配線材が侵されることも防止
され、信頼性の高い多層配線が実現され、半導体装置設
計の自由度も向上する。
置の製造方法は、ＳＯＧ膜等の第２の絶縁膜がスルーホ
ールに露出した段階でプラズマガスに晒すようにしたた
め、この第２の絶縁膜のスルーホールに面した部分に緻
密な膜が形成され、したがって第２の配線層を形成する
際に配線材がこのスルーホール内に入り込み易くなり、
またそのスルーホール内の配線材が侵されることも防止
され、信頼性の高い多層配線が実現され、半導体装置設
計の自由度も向上する。
【図１】本発明による半導体装置の製造プロセスの一例
を示した図である。
を示した図である。
【図２】従来の多層配線技術における上下の配線層を接
続するプロセスを示した図である。
続するプロセスを示した図である。
【図３】従来の多層配線技術における、上下の配線層を
接続する他の例を示した図である。
接続する他の例を示した図である。
１ 半導体基板
２ ＬＯＣＯＳ酸化膜
３ 第１の配線層
４ 第１の絶縁膜
５ 第２の絶縁膜
６ 第３の絶縁膜
８ スルーホール
９ 第２の配線層
Claims (3)
- 【請求項１】 半導体基板上に第１の配線層を形成し、
該第１の配線層上に第１の絶縁膜を形成し、該第１の絶
縁膜上に塗布法により第２の絶縁膜を形成し、該第２の
絶縁膜上に第３の絶縁膜を形成し、これら第１、第２及
び第３の絶縁膜に穴を形成して前記第１の配線層の表面
の一部を露出させ、この半導体基板をプラズマガスに晒
し、前記穴内に配線材が入り込むように第２の配線層を
形成することを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板上に第１の配線層を形成し、
該第１の配線層上に第１の絶縁膜を形成し、該第１の絶
縁膜上に塗布法により第２の絶縁膜を形成し、該第２の
絶縁膜上に第３の絶縁膜を形成し、前記第１及び第２の
絶縁膜の、下部に前記第１の配線層が形成された位置に
穴を形成し、この半導体基板をプラズマガスに晒し、前
記第３の絶縁膜に前記穴が延長された穴を形成して前記
第１の配線層の表面の一部を露出させ、この穴内に配線
材が入り込むように第２の配線層を形成することを特徴
とする半導体装置の製造方法。 - 【請求項３】 前記プラズマガスが、酸素、窒素、又は
０族元素のいずれかを含む圧力０．１〜２．０Ｔｏｒｒ
のプラズマガスであることを特徴とする請求項１又は２
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15667291A JPH056939A (ja) | 1991-06-27 | 1991-06-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15667291A JPH056939A (ja) | 1991-06-27 | 1991-06-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH056939A true JPH056939A (ja) | 1993-01-14 |
Family
ID=15632789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15667291A Withdrawn JPH056939A (ja) | 1991-06-27 | 1991-06-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056939A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5643407A (en) * | 1994-09-30 | 1997-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Solving the poison via problem by adding N2 plasma treatment after via etching |
| US6633082B1 (en) | 1997-05-30 | 2003-10-14 | Nec Corporation | Semiconductor device and method for manufacturing the semiconductor device |
-
1991
- 1991-06-27 JP JP15667291A patent/JPH056939A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5643407A (en) * | 1994-09-30 | 1997-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Solving the poison via problem by adding N2 plasma treatment after via etching |
| US6633082B1 (en) | 1997-05-30 | 2003-10-14 | Nec Corporation | Semiconductor device and method for manufacturing the semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100308101B1 (ko) | 반도체장치와그의제조방법 | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US6153542A (en) | Method of manufacturing semiconductor devices | |
| JPH05235184A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH05243402A (ja) | 半導体装置の製造方法 | |
| US5716888A (en) | Stress released VLSI structure by void formation | |
| JPH056939A (ja) | 半導体装置の製造方法 | |
| JPH05218015A (ja) | 半導体装置 | |
| JPH04348032A (ja) | 半導体装置およびその製造方法 | |
| US5091340A (en) | Method for forming multilayer wirings on a semiconductor device | |
| JPH06260554A (ja) | 半導体装置 | |
| KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JP2820281B2 (ja) | 半導体素子のＡ▲ｌ▼多層配線構造 | |
| JP2982475B2 (ja) | 半導体装置の製造方法 | |
| JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
| JPS62247549A (ja) | 半導体装置の製造方法 | |
| JPH0332214B2 (ja) | ||
| JPH06204345A (ja) | 半導体装置 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JPH0234928A (ja) | 半導体装置の製造方法 | |
| JPH05304218A (ja) | 半導体装置の製造方法 | |
| JPH06310506A (ja) | 半導体装置及びその製造方法 | |
| JPH08139185A (ja) | 半導体装置の製造方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |