CN108475665B - 功率半导体器件 - Google Patents

功率半导体器件 Download PDF

Info

Publication number
CN108475665B
CN108475665B CN201680078059.XA CN201680078059A CN108475665B CN 108475665 B CN108475665 B CN 108475665B CN 201680078059 A CN201680078059 A CN 201680078059A CN 108475665 B CN108475665 B CN 108475665B
Authority
CN
China
Prior art keywords
power semiconductor
coating
semiconductor device
passivation
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680078059.XA
Other languages
English (en)
Other versions
CN108475665A (zh
Inventor
L.董策尔
J.舒德雷尔
J.多布青斯卡
J.沃贝基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of CN108475665A publication Critical patent/CN108475665A/zh
Application granted granted Critical
Publication of CN108475665B publication Critical patent/CN108475665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及一种功率半导体器件，该功率半导体器件包含衬底（12），该衬底具有第一侧（14）和第二侧（16），第一侧（14）和第二侧（16）定位成与彼此相对，其中，第一侧（14）包含阴极（18），且其中，第二侧（14）包含阳极（20），其中，p/n‑结的结端提供在衬底的至少一个表面处，优选地，提供在第一侧（14）和第二侧中的至少一个处，其特征在于，结端被钝化涂层（26）涂覆，钝化涂层（26）包含从由无机‑有机复合材料、聚对二甲苯以及包含聚合物颗粒的酚醛树脂组成的组选择的至少一个材料。如上所述的器件（10）因而解决结端的钝化的问题，且因而防止或至少降低重大缺陷（诸如，由膜性质的变化、不稳定性、渗水性、可移动的离子（诸如，钠）的渗透性、针孔和裂纹以及由于退化和应力而导致的铝金属断开或腐蚀所引起的不稳定的器件运行）的危害。

Description

功率半导体器件
技术领域
本发明涉及功率半导体器件，且涉及生产功率半导体器件的方法。这样的功率半导体器件提供结端的改进的涂层。
背景技术
功率半导体器件(诸如，双极功率半导体(例如，二极管、晶闸管、栅极关断晶闸管(GTO)以及栅极控制晶闸管(GCT)))可以由硅晶圆生产。在生产步骤(其中，硅晶圆经受不同过程(诸如，注入过程、扩散过程、光刻过程以及金属化过程))之后，硅晶圆形成(诸如，切割)为圆盘，并且，第一或上斜面和第二或下斜面基于阻断p/n-结的高电压。这些斜面通常要求借助于电钝化的保护。
钝化的问题通常表示重大缺陷(诸如，膜性质的变化、不稳定性、渗水性、可移动的离子(诸如，钠)的渗透性、针孔和裂纹以及由于退化和应力而导致的铝金属断开或腐蚀所引起的不稳定的器件运行)，且因而与这些重大缺陷相违背。例如，在2011年的东芝半导体可靠性手册中，对此进行了描述，并且，表明相应的钝化涂层的重要性。
例如，关于BiMOS芯片，第一，典型的用于高电压BiMOS半导体器件的钝化堆叠可以基于适配成使悬挂键饱和且使捕获电荷损耗的材料层。相应的涂层可以例如由半绝缘多晶硅(SIPOS)掺杂型非晶硅(α-Si)和氮化硅(SiN)形成。第二，典型的钝化基于离子屏障材料层(其可以是氮化硅(Si3N4))，且第三，典型的钝化基于作为机械保护的一层聚酰亚胺。典型地，在625℃的温度下，使用SiH4和带有N2载体的N2O的混合物来通过LPCVD而使SIPOS沉积，随后，在900℃下进行长达30分钟的退火。典型的关于SIPOS的薄膜电阻为大约1E12 Ohm/Sq。
关于双极分立元件，已知的钝化材料之一是非晶含氢碳(a-C:H，其也被称为类金刚石碳(DLC))，其在PECVD过程中能够沉积于平行板等离子体反应器的内侧。
关于基于碳化硅(SiC)的器件，关于这样的器件的钝化涂层的重要的设计特征是，找到能够提供无缺陷的与碳化硅基材料的界面的钝化。通过SiO2和Si3N4材料而设法解决。对于低电压设计，典型地，不存在电荷损耗层。由David W.Tong等人发布于1986年的关于电子器件IEEE学报第33卷的“SIPOS钝化的界面效应”描述了带有半绝缘多晶硅(SIPOS)的钝化硅晶圆的效应。
文献US 8541317 B2描述了用于将作为a-C:H-层的非晶含氢碳的双面沉积施加到硅晶圆上的方法。晶圆包括：第一主侧，具有第一主侧的边界上的第一斜面；和第二主侧，具有中心区和位于环绕中心区的第二主侧的边界上的第二斜面。方法包括同时地使第一和第二斜面暴露于等离子体，以便造成沉积，其中，非晶含氢碳作为等离子体而施加。
文献EP 0 751 574 A2进一步描述了压缩型功率半导体器件(且具体地，高阻断电压双极功率半导体器件)。功率半导体器件的端面成形为正斜面，以便于减轻电场强度。以硅酮橡胶的钝化橡胶覆盖硅端面。
文献US 5831291描述了一种半导体器件，该半导体器件包含多个IGBT类的单元，这些单元成组地布置于单硅晶圆上。该文献描述了可以使用带有负斜面和正斜面的双斜面(随后，对倾斜表面进行蚀刻，且施加硅塑料或树脂的介电涂层)。可以采用备选的剖面(例如，双正斜面)。
由G.Mitic等人发布于2001年在芝加哥举行的第36届IAS会议的会议记录的第3卷第1899-1904页的“利用高的局部放电电阻的IGBT模块技术”描述了IGBT模块，这些IGBT模块具有涂层，该涂层由以下物质制成：一层掺杂型非晶硅(即，a-Si:H)，或者进一步，非晶碳(a-C:H)或非晶锗(a-Ge:H)(在衬底的陶瓷材料处)。
文献EP 2 337 070 A1进一步描述了一种电子器件，该电子器件包含:衬底；金属层，形成于衬底上；以及场分级部件，沿着金属层的边缘定位。场分级部件具有非线性的电阻率，并且，沿着在至少一个金属层与绝缘衬底之间形成的至少一个边缘，定位于衬底上。提出申请的分级部件可以包含带有填料(诸如，微压敏电阻器填料(诸如，ZnO))的基体。
文献US 3628106描述了一种半导体器件，该半导体器件具有半导体晶体，该半导体晶体以某种方式与结钝化剂相关联以改进半导体器件的电性质和钝化的半导体晶体的机械性质。具体而言，玻璃钝化剂层与上弯曲边缘和下弯曲边缘相关联，以保护相应的结。
前述的用于晶圆或相应地功率半导体器件的结端的涂层区域的材料仍有空间用于改进。
已知新型涂层材料，然而，出于如下的完全不同的目的而使用这样的涂层材料：不能与倾斜区域的涂层相比，且实际上仅仅用于机械保护。
文献US 2015/0001700 A1描述了一种功率模块，该功率模块包含基板和衬底，衬底是具有金属化的相对两侧的隔离材料，例如，是DBC衬底。管芯(die)附接到衬底的金属化顶侧，并且，顶侧金属化部通过电连接件而连接到一个或多个端子。进一步描述了，聚对二甲苯涂层施加到模块。实际上，在已形成整个模块结构之后，涂层被施加，且因而涂覆模块内的对腐蚀敏感的构件(诸如，管芯、电连接件以及衬底的金属化顶侧)。因此，聚对二甲苯不用于涂覆包含p/n-结的结端。
文献US 2008/0173988 A1描述了用于生产半导体芯片的方法。根据该方法，特别是，芯片的背面(即，将被指向衬底的一侧)涂覆有聚对二甲苯。再次，聚对二甲苯不用于涂覆包含p/n-结的结端。
文献US 2009/0045511 A1描述了集成电路。集成电路包括：衬底，包括接触垫；再分配线，耦合到接触垫；以及介电材料层，位于衬底与再分配线之间。集成电路包括：焊球，耦合到再分配线；和聚对二甲苯材料层，将介电材料层和再分配线进行密封。再次，聚对二甲苯不用于涂覆包含p/n-结的结端。
在文献US 4126931中，且同样地在US 3684592中，公开了一种功率半导体器件，该功率半导体器件包含衬底，该衬底具有第一侧和第二侧，由此，第一侧和第二侧定位成与彼此相对。
特别是关于生产功率半导体模块，且特别是关于将钝化涂层提供在具有p/n-结的结端上或相应地特别是关于电气钝化的结端上，仍有空间用于改进。
发明内容
因此，本发明的目标是，至少部分地防止在本领域中已知的缺点中的至少一个。
尤其，本发明的目标是，提供如下的功率半导体器件：生产容易且节约成本，并且，具有可靠的用于结端的钝化涂层。
至少部分地通过根据本发明的实施例的功率半导体器件而达到这些目标。进一步至少部分地通过根据本发明的实施例的功率半导体模块和通过根据本发明的实施例的方法而达到这些目标。在本发明的其他实施例中，定义本发明的优选的实施例。
本发明涉及一种功率半导体器件，该功率半导体器件包含衬底，该衬底具有第一侧和第二侧，第一侧和第二侧定位成与彼此相对，其中，第一侧包含阴极，且其中，第二侧包含阳极，其中，p/n-结的结端提供在衬底的至少一个表面处，优选地提供在第一侧和第二侧中的至少一个处，其中，结端被钝化涂层涂覆，钝化涂层包含从由无机-有机复合材料、聚对二甲苯以及包含聚合物颗粒的酚醛树脂组成的组选择的至少一个材料。
这样的功率半导体器件可以提供优于如在现有技术中已知的功率半导体器件的显著的优点。
如上所述的功率半导体器件大体上可以是任何功率半导体器件。关于功率半导体器件的示例尤其包含双极器件、晶闸管、BiMOS器件。
功率半导体器件包含衬底，该衬底具有第一侧和第二侧，其中，第一侧和第二侧定位成与彼此相对。例如，具体地在功率半导体器件布置于功率半导体模块中的情况下，第一侧可以布置为上侧，而第二侧可以布置为下侧。
取决于衬底的布置，后者可以由硅或任何其它合适的材料(特别是，任何其它半导体)形成。例如，功率半导体器件可以包含硅或砷化镓，或可以由其组成，或功率半导体器件可以形成为所谓的宽带隙半导体(WBG)，并且，于是，后者可以包含碳化硅、氮化铝、氮化镓以及氮化硼，或可以由其形成。
关于第一侧和第二侧，后者一侧可以形成为包含相应的电极。在这方面，可以提供，第一侧(例如，上侧)包含阴极，并且，第二侧(例如，底侧)包含阳极。相应的电极可以包含金属接触件，以便电连接相应的电极。如在本领域中大体上已知的，可以例如通过半导体的相应的掺杂过程而在衬底内形成电极。大体上，如对于本领域技术人员已知的，且如将不会在本文中对此详细地进行描述，衬底可以经受过各种不同过程(诸如，注入过程、扩散过程、光刻过程以及金属化过程)。
在这方面，通常，衬底或相应地其至少一个表面包含p区域和n区域，其中，相应的p/n-结或相应地结端存在于至少一个表面(诸如在功率半导体器件的一个或多个边缘处)处。结端或相应地边缘端子的作用是，要降低接近半导体的表面的电场的强度，因为，半导体外侧的电气强度比块状半导体(诸如，块状硅)具有大约十分之一更低的电气强度。
特别是关于其中电场达到峰值的表面(诸如，具有p/n-结的边缘区域)，提供了，结端被钝化涂层涂覆，钝化涂层包含从由无机-有机复合材料、聚对二甲苯以及包含聚合物颗粒的酚醛树脂组成的组选择的至少一个材料。这意味着相应的结端或结端区域至少部分地优选地被钝化涂层完全地覆盖。
这样的钝化涂层大体上针对功率半导体器件具有重要影响。实际上，功率半导体的结端布局(诸如，边缘端子布局)及其钝化是用于保护器件且允许器件的稳健且可靠的运行的关键的设计特征。钝化的作用能够广泛地划分为硅或其它半导体表面的稳定化，即，将以其它方式吸引不需要的原子的表面悬挂键的终止(termination)、通过将表面电荷传导至邻近的电极而实现的表面电荷的去除、朝向芯片外部的充分绝缘的生成(且因而降低电场)以及免受环境因素(诸如，污染、湿度、划痕等)侵害的保护。不同钝化技术可以为有利的，并且，可以由如前所述的相应的涂层而实现。
因此，钝化涂层实现电气保护或钝化和机械保护两者。
关于钝化涂层，提供了，后者包含从由无机-有机复合材料、聚对二甲苯以及包含聚合物颗粒的酚醛树脂组成的组选择的至少一个材料。尤其是，这些涂层具有优于从现有技术获知的涂层的显著的优点。
大体上，包括功率半导体器件的(诸如，具有以前文列举的构件中的至少一个的钝化涂层涂覆的结端的晶闸管的)泄漏电流的量级的阻断特性至少与现有的钝化材料是可比较的。这允许功率半导体器件或装备有功率半导体器件的相应的功率半导体模块的良好的电气性质。
而且，与如从现有技术获知的材料相比，关于生产成本的显著的优点可以表现为，前文列举的材料至少部分地更容易且更低价地制造且施加到相应的区域。
关于包含无机-有机复合材料的涂层，后者描述了形成为包含有机结构以及无机结构两者的复合材料。相应的有机和无机结构(或相应地构建块)主要地通过稳定连接(诸如，共价键)而结合。这样的材料进一步在杂化聚合物的表达之下而获知。
例如，已知的针对所列举的材料的应用包含光学聚合物、洗碗机式稳定涂层、牙科材料或微光学和微电子学以及针对金属、针对食品包装应用的抗划痕涂层、抗腐蚀涂层和抗反射涂层。尤其在由K.H.Haas、K.Rose发布于Rev、Ad.Mater.Sci.5(2003)47-52的带有纳米级构建块的杂化无机/有机聚合物以及由K.H.Haas、S.Amberg-Schwab、K.Rose发布于固态薄膜351(1999)198-203S的基于无机-有机聚合物的功能化涂层材料中，描述了这样的应用。
这样的无机-有机复合材料的优点可以尤其在如下的这一事实中看到：这样的杂化聚合物显示出无机相与有机相之间的协同效应，这表明仅仅通过相应的无机相或有机相或通过传统的复合材料而不可实现的性质。而且，相应的结构单元可以在纳米范围内形成，这允许使用处于纳米级的这样的涂层，且因而提供具有相应的厚度的涂层。
这样的材料能够被调谐，以取决于所选取的前体而配合大范围的性质和应用。这样的材料的主要优点可以进一步在如下的这一事实中看到：在高效且低成本的湿化学涂层方法(诸如，浸涂、喷涂、辊涂、喷墨、丝网印刷)中，在低温下施加这样的材料。因而有可能排除真空过程。
取决于在这样的材料中提供的精确的组别(group)，能够可能地通过使用硬化剂而利用UV光或在中等温度(诸如，甚至低于170℃或甚至低于80℃)下使钝化涂层交叉链接。无机-有机复合材料具有对硅和可以用于形成衬底的另外材料的优异的粘附，并且，它们典型地热稳定高达300℃。此外，无机-有机复合材料可以抗酸，并且，可以具有高介电强度(诸如，处于100至400V/μm的范围内)。电阻率能够从绝缘(1016Ohm*cm)向下调整到传导(103Ohm*cm)。
关于无机-有机复合材料，可以是有利的是，使用无机-有机聚合物，或者，备选地或额外地，有机-无机聚合物。
根据本发明的无机有机聚合物应当具体地被理解为如下的聚合物材料：其包含主链或网络中的无机元素，并且，其包含有机侧基团，这些有机侧基团连接到相应的无机主链或网络。可以使聚合物材料交叉链接。从而，特别低在有机侧基团使其分子结构中的相应的可交叉链接的功能性基团裸露，则可以通过使用有机侧基团而实现交叉链接和/或聚合。此外，通过首先形成无机主链(backbone)(例如，经由溶胶凝胶加工，随后可以接着进行有机聚合，并且，可以使相应的有机聚合物交叉链接)，从而可以形成这样的材料。
而且，有机-无机聚合物可以用于钝化涂层。这样的聚合物包含有机主链或相应地网络或主链，并且，可以含有作为侧基团或侧基团中的无机元素。此外，这些化合物的交叉链接可以为有利的，其中，可以通过例如使用无机侧基团而实现交叉链接。关于有机-无机聚合物的有利的示例尤其包含可按陶瓷的名称在市场上可得到的化合物。这样的材料例如基于硅烷化有机低聚物或聚合物(其随后发生水解反应和缩聚反应)。这样的材料可以通过硅烷化低聚物/聚合物的溶胶凝胶加工而制备，其中，可以在前体分子中预先形成有机网络。
除了上述的无机-有机复合材料之外或作为对其的备选，钝化涂层可以包含聚对二甲苯，或可以由其组成。聚对二甲苯是聚(p-苯二甲基)聚合物(包括该材料的多种变体)的通用名称。可以使聚对二甲苯进行化学蒸汽沉积得超薄(诸如，处于50nm至超过100μm的范围内)，以便提供共形涂层。除此之外，由聚对二甲苯形成的涂层可以完全地均匀，且无针孔。这些聚合物涂层由于处于≥0.1至≤0.6(mm x g)/(m2x天数)的范围内的湿气渗透而提供优异的耐湿性。除此之外，耐化学性可以非常好，因为，这样的涂层可以至少在室温下完全地耐受所有的溶剂、酸以及碱。关于介电屏障性质，可以达到处于≥210至≤280kV/mm的范围内的介电强度。而且，提供良好的热和UV稳定性。因此，聚对二甲苯的性质非常适合于为根据本发明的功率半导体器件提供钝化涂层。
关于聚对二甲苯聚合物的具体布置，不同类型的聚对二甲苯提供略微不同的涂层性质。在这方面，原则上，在本领域中已知N、C、D以及F变体。尤其，氟化聚对二甲苯(F-变体)可以为优选的，因为，它们尤其耐高温(诸如，在短期冲击中，高达450℃)。而且，通过提供氟化聚对二甲苯，从而可以达到所有的聚对二甲苯的诸如大约2.25的最低介电常数。
大体上，聚对二甲苯的沉积可以由固态二聚体粉末实现，该固态二聚体粉末在低真空下被加热，直到其升华。气态二聚体然后经过热解区，其中，气态二聚体分解成三个反应单体。在沉积室中，在室温下，单体被吸附于所有的暴露表面上，且聚合以形成均匀的聚对二甲苯膜。该聚对二甲苯膜甚至与最复杂的形状以恒定的厚度和完美的共形性完美地共形，导致特别是聚对二甲苯F成为用于根据本发明的功率半导体器件的结端的钝化涂层的极好的材料。
因而，具体地，聚对二甲苯(且特别是聚对二甲苯F)的以下特征具有优于用于在结端处使结端钝化的其它材料的巨大的优点：在无需允许温和条件的溶剂或其它添加剂的情况下，可以在室温下发生沉积过程。沉积室进一步成批可兼容，这允许多件的涂层，且因而允许高度经济节约的生产过程。此外，有可能从蒸汽相沉积，这允许甚至更复杂的形状的共形涂层，其中，有可能毫无问题地实现将不会被涂覆的区的阴影掩蔽。此外，将不期望与衬底材料的交叉污染，这表明与半导体工艺的高兼容性。
因而，包含聚对二甲苯的涂层非常适合于具有功率半导体器件的结端的涂层表面。而且，与现有技术相比，钝化涂层(且因而，聚对二甲苯)具有如上所述的现有技术中的完全不同的功能。具体而言，即使如此，现有技术也公开了机械保护。未描述表面钝化的电气功能，并且，并未致使该功能对于结端(诸如，尤其地，边缘端子表面钝化)而显而易见。
关于包含聚合物颗粒(诸如，橡胶颗粒)的酚醛树脂，后者可以例如是可在市场上从厂商JSR Micro,Inc以WPR的名称买到的颗粒。这样的材料是具有橡胶颗粒的一系列的酚醛树脂。这样的材料大体上是具有低热缩、低残余应力以及耐化学性的可靠的绝缘材料。而且，这样的材料提供优异的耐热性(诸如，高达350℃)，且进一步提供高介电强度(诸如，380kV/mm)。这些材料能够具有光敏性。此外，且关于施加技术，可以通过旋涂、浸涂或喷涂而施加这样的材料，这提供容易且经济节约的制造过程。能够利用UV光或通过施加升高的温度而使这样的酚醛树脂的钝化涂层交叉链接，其中，然而，中等温度(诸如，低于200℃的范围内)可能足够。
因而，这样的树脂的主要优点是其低固化温度，这尤其是在与类似的种类且具有关于介电常数、介电强度以及耐热性的可比较的性质的材料相比(诸如，与如在现有技术中已知的聚酰亚胺相比)时，允许温和条件，且易于加工并降低过程成本。
对用于施加具有如上所述的结端功率半导体器件的表面的钝化涂层的材料进行概述，且关于该材料，可以达到以下优点。
尤其，关于基于硅的衬底(且因而，基于硅的功率半导体器件)，有可能实现由于温度驱动式传导机制而导致的用于实现高温运行(诸如，远高于125°)的强泄漏电流增大。此外，在某些条件下，可以避免具有受限的过程稳定性的相当复杂且昂贵的PECVD沉积过程。此外，有可能实现针对钝化涂层的甚至较大的厚度。这可以防止(诸如，通过针对根据现有技术的材料的PECVD过程)仅薄的亚微米钝化层厚度有可能导致阶梯覆盖的问题。
因此，成为可能的是可以不要求另外的涂层或相应地层，但其取决于涂层的相应特性(诸如，厚度和电性质)，钝化涂层可以是形成于结端上的唯一涂层。换句话说，用于结端的涂层或涂层堆叠可以被本钝化涂层替代。
尤其是关于BIMOS器件，在器件定位于模块中的情况下，能够避免陶瓷层(诸如，氮化硅(SiN))中的裂纹。而且，可以避免聚酰亚胺顶层(诸如，对于BiMOS器件)或与DLC的硅酮橡胶界面(诸如，对于双极器件)中的层离和缺陷(诸如，气泡)。关于宽带隙(WBG)器件，主要地为所有的这样的器件所共有的显著问题是由于更高的器件内部电场而导致的，钝化堆叠中和芯片表面处的场应力同样地更高。采用颗粒和移动离子的形式的任何污染和如钝化层中的针孔或裂纹那样的任何材料缺陷、由于湿度而导致的任何可能的电化学驱动式腐蚀过程、以及之前的钝化涂层材料的任何层离、气泡或不充分的粘附对这样的高的表面场强度变得极其关键。除了需要直接地在器件上进行的优异的钝化之外，还需要场分级成器件的包覆，以便避免器件/包覆界面处的表面放电和发火花。可以通过形成如前所述的功率半导体器件，从而解决这些问题。
尤其是关于衬底钝化，在功率模块中使用的陶瓷衬底的问题是电化学迁移，电化学迁移可能导致将处于不同电势的金属化区桥接的枝晶的形成。典型地，迁移种类是银离子，其可能例如起源于AMB金属化陶瓷衬底的钎焊层。另外，当考虑到具有超高的阻断电压(诸如，超过10kV)的新型碳化硅功率半导体时，由高电压电势下的金属零件的场增强所触发的局部放电、绝缘击穿、一定湿度下的枝晶生长等的影响变得对功率半导体器件的钝化涂层非常关键。然而，提供如上所述的器件可以解决这些问题。
因而，本发明的优点是，施加用于功率半导体钝化和衬底结端绝缘(诸如，衬底边缘绝缘)的上文列举的材料。具体地，可以设想以下应用:第一，针对双极低成本段的低压器件钝化尤其替代用于在电气上需求较少的边缘末端设计的DLC。第二，已经存在的边缘末端堆叠的顶部上的较厚的离子保护层和电荷损耗涂层通过额外涂层或聚酰亚胺的替代而导致稳健钝化。这允许避免结端附近的外部离子迁移和电荷积聚。而且，钝化涂层能够直接地放置于结端的顶部上。因此，有可能不仅替代聚酰亚胺层，而且还替代整个堆叠的SIPOS-SiN-聚酰亚胺(其已知例如在BiMOS器件的情况下将被施加)。在双极的情况下，我们仅使用一堆叠DLC-硅酮橡胶。
此外，可以针对处于HV电势的封装件零件的场分级而实现次要涂层。
尤其，可以实现进一步包含金属化涂层的结端(诸如，衬底边缘)的涂层，以便避免表面放电和枝晶生长。对于这些应用，要求涂层具有如下：高达300℃的稳定性；抵抗移动离子&湿度的良好的屏障性质，针对电阻性的场分级的高介电强度和可调谐的电阻率；对于待保护的半导体和封装件零件的优异的粘附和热机械循环寿命；以高效成本且可再生产的方式实现的可制造性；关于特别显著地超过125℃的高-T运行的稳定的电性质以及使钝化/包覆界面朝向下部电场移位的超过10μm的大的厚度。
可以通过如前所述的功率半导体器件而解决这些问题。
关于具有结端的表面，可以提供，第一侧和第二侧中的至少一个包含边缘区域，该边缘区域以倾斜的方式或相应地成角的方式成形，其中，倾斜边缘包含结端。该成形增长遍及其而分布电势的距离，由此降低表面电场，且因而可以是改进的实施例。
换句话说，器件的主阻断结可以在其外部周围终止于衬底的倾斜或成角度的表面(诸如，硅盘)处。
关于倾斜边缘，可以提供，至少一个倾斜边缘区域至少部分地被钝化涂层涂覆(具体地，直接地在衬底材料上)，其中，钝化涂层由先前列举的材料之一形成，或相应地包含该材料。
作为对一个或多个倾斜边缘的备选，如大体上在本领域中已知的，可以提供，具有结端的表面包含(或作为)护环(GR)的一部分，包含横向掺杂(VLD)或形成有沟部。
关于护环，这样的环可以属于p型，并且，可以主要地防止相应的耗尽层与反向偏置的p-n-结的耗尽层融合。护环防止耗尽层边界的曲率半径变得太窄，这提高击穿强度。在护环的表面处以如前所述的材料涂覆相应的结端同样地可以导致前述的优点中的至少一个。
提到横向掺杂(或相应地，横向掺杂中的变化(VLD))，可以提供，使具有结端的表面横向地掺杂。这同样地是可以显著地降低功率半导体器件在结端处的损坏的危害的一项措施。横向掺杂变化可以例如意味着，p-掺杂型区域例如已朝向p/n-结逐渐减少掺杂。此外，在横向地掺杂的表面的表面处以如前所述的材料涂覆相应的结端同样地可以导致前述的优点中的至少一个。
沟部结构(诸如，沟部蚀刻结端)可以导致如下的优点：可以与倾斜边缘可比较地降低结端处的电场。此外，在沟部结构的表面处以如前所述的材料涂覆相应的结端同样地可以导致前述的优点中的至少一个。
根据另外实施例，涂层至少部分地嵌入包覆材料中。换句话说，倾斜边缘不仅被包含先前列举的材料中的一个或多个或由其组成的钝化涂层涂覆，而且还以包覆材料的形式提供另外保护。包覆材料因而提供于涂层上，且因而至少部分地包覆它。优选地，包覆材料完全地覆盖钝化涂层，使得钝化涂层不暴露于环绕功率半导体器件的自由容积。这样的另外包覆材料可以允许如上文中关于钝化涂层而描述的效果中的一个或多个尤其有效。此外，包覆材料可以照此保护钝化涂层，以便防止例如在包含这样的功率半导体器件的功率半导体模块的生产过程的期间，对钝化涂层造成损坏。因而，继良好的电性质(且因而，功率半导体器件的良好的工作行为)之后，功率半导体器件(且因而，包含这样的功率半导体器件的功率半导体模块)的长期稳定性和可靠性可以进一步得到增强。
关于包覆材料，可以优选，后者包含橡胶材料。尤其是，橡胶材料可以进一步改进功率半导体器件的电性质。此外，提供橡胶材料是节约成本的，并且，橡胶材料可以进一步以尤其容易的方式提供于钝化涂层的顶部上。更进一步，橡胶材料是非常高效的机械保护，以便可以尤其有效地降低钝化材料的损坏的危害，且因而，功率半导体器件(且因而，包含这样的功率半导体器件的功率半导体模块)的可靠性可以尤其高。
根据另外实施例，钝化涂层定位于另外涂层上。换句话说，钝化涂层可以是第二涂层，第二涂层提供于第一涂层上，其中，第一涂层特别直接地施加于衬底上。此外，该实施例提供尤其可靠且有效的措施，以便机械地保护结端区域。而且，可以尤其有效地使电性质适应。例如，第一涂层可以由聚酰亚胺形成。
根据另外实施例，衬底以盘状或矩形成形。该实施例允许在常规的应用中使用功率半导体器件且尤其地替代这样的器件，其具有由聚酰亚胺或类金刚石碳形成的钝化涂层，例如，由于这样的器件通常具有呈现盘状形状或矩形或大体上任何另外的合适的形式的衬底。
根据另外实施例，第一侧和第二侧两者都包含边缘区域，边缘区域以倾斜方式成形，其中，倾斜边缘区域包含p/n-结。在这方面，上文列举的优点适用于第一侧和第二侧两者，且因而适用于整个器件，这使得上文列举的优点尤其有效。
关于包含正斜面和负斜面的可能的解决方案，这也同样如前关于第一侧所述地适用。实际上，可以提供，第一侧和第二侧中的至少一个包含正斜面、负斜面或正斜面和负斜面两者。因而，多个可能的解决方案可以适用，本领域技术人员可以根据具体要求而从中选取。具体而言，以下解决方案可以优选地适用:单侧单负斜面、单侧单正斜面、单侧双负斜面、单侧双正斜面、双侧单负斜面、双侧单正斜面、双侧双负斜面、双侧双正斜面以及单侧或双侧组合式负斜面和正斜面。
根据另外实施例，功率半导体器件是从由以下器件组成的组选择的器件：金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)、双模式绝缘栅晶体管(BIGT)或反向传导IGBT(RC IGBT)、二极管、晶闸管、栅极关断晶闸管(GTO)以及栅极控制晶闸管(GCT)和BIMOS器件。已经发现，在先前列举的器件之一中提供结端的情况下，则结端的涂层可以尤其有效地提供先前列举的优点。
根据另外实施例，钝化涂层具有≥0.3μm至≤1000μm的范围内(诸如，≥1μm至≤500μm的范围内)的厚度。通过已知的过程而较容易地制备这样的厚度，且因而允许钝化涂层的节约成本的施加。此外，具有如上所述的材料的涂层的这样的厚度可以提供安全的机械以及电气保护。然而，至少采用关于从现有技术获知用于保护涂层的一些材料，上文列举的厚度(尤其是达到上界)是不可能的。因此，如果涂层具有≥250μm的(具体地，≥350μm的)厚度，则可以同样地为有利的，其中，上文列举的上边界可以同样地适用。这允许避免总体钝化堆叠的太低的厚度，且因而防止钝化界面处的高E-场。
如上所述的器件因而解决钝化中的至少一个的问题，且因而防止或至少降低重大缺陷(诸如，膜性质的变化、不稳定性、渗水性、可移动的离子(诸如，钠)的渗透性、针孔和裂纹以及由于退化和应力而导致的铝金属断开或腐蚀所引起的不稳定的器件运行)的危害。可以防止或至少显著地降低这些负面影响。
关于前述的功率半导体器件的另外的有利的和技术上的特征，涉及功率半导体模块的描述、方法、附图以及附图的描述。
本发明还涉及一种功率半导体模块，该功率半导体模块包含如先前详细地描述的至少一个功率半导体器件。
功率半导体模块可以因而包含前述的功率半导体器件中的一个或多个，其中，这样的器件定位于衬底或相应地衬底金属化部上。如在本领域中大体上已知的，可以实现功率半导体模块的通用设置。
例如，功率半导体模块可以包含壳体，在该壳体中，布置至少一个功率半导体器件。在优选的示例中，功率半导体器件可以是金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)、双模式绝缘栅晶体管(BIGT)或反向传导IGBT(RC IGBT)等，并且，功率半导体器件可以如在上文中详细地描述那样形成。在实施例中，二极管和IGBT作为功率半导体器件而提供。功率半导体器件或多个半导体器件经由接触件端子或相应地接触件元件(且优选地，经由辅助端子)而可连接。具体而言，接触件元件可以充当发射极端子，且充当集电极端子，而辅助端子可以充当栅极。功率半导体器件或多个半导体器件优选地通过铝接合线而接合。
功率半导体器件可以进一步布置于衬底或相应地晶圆上，衬底或相应地晶圆可以由陶瓷绝缘体(具体地，氮化铝陶瓷绝缘体)形成。具体而言，接触件元件以及辅助端子连接到提供在衬底(尤其地，铜金属化部)上的导体(诸如，金属化部)。导体或金属化部可以形成为适于期望的应用的结构。例如，功率半导体器件转而经由焊料而电连接到导体。另外，衬底在其底侧处经由另外导体(尤其地，铜金属化部)且经由焊料而连接到底板。壳体内侧的剩余容积例如以硅酮凝胶填充。
为了将功率半导体布置连接到电路，接触件元件能够被引导至功率半导体布置的壳体的外侧。在备选的实施例中，接触件元件电连接到功率半导体布置的功率端子，以便将功率半导体布置连接到电气电路。
如上所述的模块因而解决半导体器件的结端的钝化的问题，且因而防止或至少降低重大缺陷(诸如，膜性质的变化、不稳定性、渗水性、可移动的离子(诸如，钠)的渗透性、针孔和裂纹以及由于退化和应力而导致的铝金属断开或腐蚀所引起的不稳定的器件运行)中的至少一个的危害。
关于前述的功率半导体模块的另外的有利的和技术上的特征，涉及功率半导体器件的描述、方法、附图以及附图的描述。
本发明还涉及生产功率半导体器件的方法，该方法包含如下的步骤:
a)提供半导体衬底，该半导体衬底具有至少一个表面，该表面具有p/n-结的结端；以及
b)以从由无机-有机复合材料、聚对二甲苯以及包含聚合物颗粒的酚醛树脂组成的组选择的材料涂覆结端。
这样的方法提供功率半导体器件，该功率半导体器件解决半导体模块的结端的钝化中的至少一个的问题，且因而防止或至少降低重大缺陷(诸如，膜性质的变化、不稳定性、渗水性、可移动离子(诸如，钠)的渗透性、针孔和裂纹以及由于退化和应力而导致的铝金属断开或腐蚀所引起的不稳定的器件运行)的危害。
如在本领域中已知的，可以大体上提供半导体衬底，该半导体衬底具有至少一个表面，该表面具有包含p/n-结的结端。实际上，硅晶圆可以经受不同过程(诸如，注入过程、扩散过程、光刻过程以及金属化过程)，在此之后，硅晶圆形成(诸如，切割)为圆盘，并且，第一或上斜面和第二或下斜面可以例如基于高电压阻断p/n-结。
关于步骤b)，边缘区域的至少一部分涂覆有从由无机-有机复合材料、聚对二甲苯以及包含聚合物颗粒的酚醛树脂组成的组选择的材料。如在上文中关于涂层材料的描述而详细地描述的，相应的涂层过程可以取决于具体涂层材料。
关于前述的功率半导体模块的另外的有利的和技术上的特征，涉及功率半导体元件的描述、方法、附图以及附图的描述。
附图说明
在子权利要求、附图以及对相应的附图和示例的以下描述中，公开了本发明的主题的额外特征、特性以及优点，以下以示范性的方式示出根据本发明的实施例。
在附图中：
图1示出根据本发明的功率半导体器件的示意图；以及
图2示出关于本发明的示范性的实施例的反向和正向阻断曲线。
具体实施方式
在图1中，示出根据本发明的实施例的功率半导体器件10的示意图。功率半导体器件10包含盘形衬底12，盘形衬底12具有第一侧14和第二侧16，第一侧14和第二侧16定位成与彼此相对。第一侧14包含阴极18，并且，第二侧16包含阳极20，阴极18和阳极20两者都由金属接触件19、21形成。第一侧14和第二侧16两者都包含边缘区域22、24，边缘区域22、24以倾斜方式成形，其中，倾斜边缘区域22、24包含p-n-结，未照此图示。倾斜边缘区域22、24至少部分地被钝化涂层26涂覆，钝化涂层26包含从由无机-有机复合材料、聚对二甲苯以及包含聚合物颗粒的酚醛树脂组成的组选择的至少一个材料。具体而言，相应的负斜面被相应地涂覆。
能够进一步看到，钝化涂层26至少部分地嵌入由橡胶形成的包覆材料28中。
图1进一步示出，通过掩蔽电极区域以便保护电极区域，而施加钝化涂层26(或相应地，钝化层)，使得钝化涂层26仅以与金属化部(诸如，铝金属化部)的小的重叠被施加到开放硅表面。这可以独立于功率半导体器件的具体实施例而实现。
然后，通过针对其阻断能力而使用相应的晶闸管，从而对如图1中所示的这样的器件10电气地进行测试。具体而言，确定晶闸管的反向和正向阻断曲线电流对比电压，其中，边缘末端涂覆有无机-有机聚合物涂层、聚对二甲苯F以及WPR 5100。在所有的使用过的材料的情况下，如能够在图2中看到的，器件能够阻断高达大约2.6kV，其中，泄漏电流<15μA。
而且，另一侧的电介质被涂覆于边缘区域22、24上(且具体而言，于双极晶闸管器件的负斜面上)。如在图2中能够看到的，同样地对这样的器件电子地进行测试。
具体而言，通过确定相应的晶闸管的反向和正向阻断曲线，从而对以下的器件10进行测试:硅酮橡胶(曲线A)、聚对二甲苯-F(曲线B)、WPR(曲线C)、作为包覆材料而在顶部上具有硅酮橡胶的聚对二甲苯-F(曲线D)、作为包覆材料而在顶部上具有硅酮橡胶的WPR(曲线E)和无机-有机聚合物(曲线F)。
图2示出以如上所述的相应的材料钝化时的器件10的正向和反向阻断曲线。器件能够阻断高达大约2.9kV，其中，在仅以硅酮橡胶钝化的情况下，泄漏电流大约50mA。当以聚对二甲苯或WPR使器件钝化时，泄漏电流减小大约1个数量级。观察到，在聚对二甲苯和WPR的额外橡胶包覆时，泄漏电流则进一步减小大约1个数量级(当与纯硅酮橡胶钝化相比时，减小2个数量级)。能够看到，聚对二甲苯或WPR的薄的聚合物层有效地使晶圆的表面在斜面处钝化，与橡胶相互作用，这进一步抑制呈现为位于该表面附近的高电场。
此外，关于保护涂层，能够看到无机-有机聚合物同样地具有高效的性质。
关于仅(曲线A)作为参考的硅酮橡胶，根据本发明的所有的使用过的材料比仅仅硅酮橡胶要(同等地)好得多。
对本领域技术人员明显的是，相同技术能够用于具有相同或类似的结端的二极管、晶体管以及其它半导体器件的钝化，并且，不限于圆形形状，即，它还能够为矩形形状。
虽然在附图和前文的描述中，详细地图示且描述了本发明，但这样的图示和描述将被认为是说明性的或示范性的且非限制性的；本发明不限于所公开的实施例。在通过研究附图、公开以及所附权利要求而实践要求保护的发明时，本领域技术人员能够理解且实施所公开的实施例的其它变型。在权利要求中，词语“包含”不排除其它元件或步骤，并且，不定冠词“一”或“一个”不排除多个。在互不相同的从属权利要求中叙述某些措施的仅此事实不指示这些措施的组合不能用于受益。权利要求中的任何参考符号都不应当被解释为限制范围。
参考标号列表
10 功率半导体器件
12 衬底
14 第一侧
16 第二侧
18 阴极
19 金属接触件
20 阳极
21 金属接触件
22 边缘区域
24 边缘区域
26 钝化涂层
28 包覆材料

Claims (14)

1.一种功率半导体器件，包含衬底(12)，所述衬底具有第一侧(14)和第二侧(16)，所述第一侧(14)和所述第二侧(16)定位成与彼此相对，其中，所述第一侧(14)包含阴极(18)，且其中，所述第二侧(16)包含阳极(20)，其中，
所述第一侧(14)和所述第二侧(16)中的至少一个包括倾斜的边缘区域(22、24)，p/n-结的结端提供在所述倾斜的边缘区域(22、24)处，并且所述倾斜的边缘区域(22、24)被钝化涂层(26)涂覆，所述钝化涂层(26)包含由无机-有机复合材料组成的材料，其中所述无机-有机复合材料是无机-有机聚合物，所述无机-有机聚合物包括无机主链和有机侧基团，或所述无机-有机复合材料是有机-无机聚合物，所述有机-无机聚合物包括有机主链和无机侧基团。
2.根据权利要求1所述的功率半导体器件，其特征在于，所述钝化涂层(26)至少部分地嵌入包覆材料(28)中。
3.根据权利要求2所述的功率半导体器件，其特征在于，所述包覆材料(28)包含橡胶材料。
4.根据权利要求1所述的功率半导体器件，其特征在于，所述钝化涂层(26)定位于另外的涂层上。
5.一种功率半导体器件，包含衬底(12)，所述衬底具有第一侧(14)和第二侧(16)，所述第一侧(14)和所述第二侧(16)定位成与彼此相对，其中，所述第一侧(14)包含阴极(18)，且其中，所述第二侧(16)包含阳极(20)，其中，
所述第一侧(14)和所述第二侧(16)中的至少一个包含倾斜的边缘区域(22、24)，p/n-结的结端提供在所述倾斜的边缘区域(22、24)处，并且所述倾斜的边缘区域(22、24)被钝化涂层(26)涂覆，所述钝化涂层(26)包含由聚对二甲苯组成的材料。
6.根据权利要求5所述的功率半导体器件，其特征在于，所述聚对二甲苯是聚对二甲苯F。
7.根据权利要求5或6所述的功率半导体器件，其特征在于，所述钝化涂层(26)至少部分地嵌入包覆材料(28)中。
8.根据权利要求7所述的功率半导体器件，其特征在于，所述包覆材料(28)包含橡胶材料。
9.根据权利要求5或6所述的功率半导体器件，其特征在于，所述钝化涂层(26)定位于另外的涂层上。
10.一种功率半导体器件，包含衬底(12)，所述衬底具有第一侧(14)和第二侧(16)，所述第一侧(14)和所述第二侧(16)定位成与彼此相对，其中，所述第一侧(14)包含阴极(18)，且其中，所述第二侧(16)包含阳极(20)，其中，
所述第一侧(14)和所述第二侧(16)中的至少一个包含倾斜的边缘区域(22、24)，p/n-结的结端提供在所述倾斜的边缘区域(22、24)处，并且所述倾斜的边缘区域(22、24)被钝化涂层(26)涂覆，所述钝化涂层(26)包含由包含聚合物颗粒的酚醛树脂组成的材料。
11.根据权利要求10所述的功率半导体器件，其特征在于，所述酚醛树脂包含橡胶颗粒。
12.根据权利要求10或11所述的功率半导体器件，其特征在于，所述钝化涂层(26)至少部分地嵌入包覆材料(28)中。
13.根据权利要求12所述的功率半导体器件，其特征在于，所述包覆材料(28)包含橡胶材料。
14.根据权利要求10或11所述的功率半导体器件，其特征在于，所述钝化涂层(26)定位于另外的涂层上。
CN201680078059.XA 2015-11-05 2016-10-20 功率半导体器件 Active CN108475665B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15193266.2 2015-11-05
EP15193266 2015-11-05
PCT/EP2016/075266 WO2017076659A1 (en) 2015-11-05 2016-10-20 Power semiconductor device and method for producing a power semiconductor device

Publications (2)

Publication Number Publication Date
CN108475665A CN108475665A (zh) 2018-08-31
CN108475665B true CN108475665B (zh) 2022-05-27

Family

ID=54476812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680078059.XA Active CN108475665B (zh) 2015-11-05 2016-10-20 功率半导体器件

Country Status (6)

Country Link
US (1) US10546795B2 (zh)
JP (1) JP6833864B2 (zh)
CN (1) CN108475665B (zh)
DE (1) DE112016005077T5 (zh)
GB (1) GB2558147B (zh)
WO (1) WO2017076659A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607831B2 (en) * 2017-05-04 2020-03-31 International Business Machines Corporation Thiourea organic compound for gallium arsenide based optoelectronics surface passivation
CN112582480B (zh) * 2020-12-15 2024-01-26 扬州杰利半导体有限公司 一种低中压台面tvs产品的pn结钝化工艺
US20230387079A1 (en) * 2022-05-26 2023-11-30 Micron Technology, Inc. Radiation hardened semiconductor devices and packaging

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1394860A2 (en) * 2002-08-28 2004-03-03 Ixys Corporation Power devices with improved breakdown voltages
EP0751574B1 (en) * 1995-06-29 2005-09-28 Mitsubishi Denki Kabushiki Kaisha Method of fabricating a compression-type power semiconductor device
CN103430300A (zh) * 2010-11-02 2013-12-04 Ge能源动力科孚德技术有限公司 边缘钝化的功率电子器件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3628106A (en) 1969-05-05 1971-12-14 Gen Electric Passivated semiconductor device with protective peripheral junction portion
US3684592A (en) 1969-09-30 1972-08-15 Westinghouse Electric Corp Passivated surfaces and protective coatings for semiconductor devices and processes for producing the same
DE2655803C2 (de) * 1975-12-11 1986-04-17 General Electric Co., Schenectady, N.Y. Verfahren zum Behandeln eines ausgewählten Oberflächenbereiches eines Halbleiterelementes
IT1059086B (it) 1976-04-14 1982-05-31 Ates Componenti Elettron Procedimento per la passivazione di dispositivi a semiconduttore di potenza ad alta tensione inversa
US4388635A (en) * 1979-07-02 1983-06-14 Hitachi, Ltd. High breakdown voltage semiconductor device
JPH08222724A (ja) * 1995-02-14 1996-08-30 Hitachi Ltd 高耐圧半導体装置
GB9605672D0 (en) 1996-03-18 1996-05-22 Westinghouse Brake & Signal Insulated gate bipolar transistors
NO314525B1 (no) * 1999-04-22 2003-03-31 Thin Film Electronics Asa Fremgangsmåte ved fremstillingen av organiske halvledende innretninger i tynnfilm
EP1653507A4 (en) * 2003-07-30 2007-09-12 Kansai Electric Power Co HEAT-RESISTANT SEMICONDUCTOR
DE102004047073B3 (de) * 2004-09-28 2006-03-02 Siced Electronics Development Gmbh & Co. Kg Verfahren zur Herstellung einer Randpassivierung bei einem Halbleiterbauelement und zugehöriges Halbleiterbauelement
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
US7923823B2 (en) 2007-01-23 2011-04-12 Infineon Technologies Ag Semiconductor device with parylene coating
US7759792B2 (en) 2007-08-15 2010-07-20 Infineon Technologies Ag Integrated circuit including parylene material layer
US8283655B2 (en) * 2007-12-20 2012-10-09 Palo Alto Research Center Incorporated Producing layered structures with semiconductive regions or subregions
EP2141259B1 (en) 2008-07-04 2018-10-31 ABB Schweiz AG Deposition method for passivation of silicon wafers
EP2337070A1 (en) 2009-12-17 2011-06-22 ABB Technology AG Electronic device with non-linear resistive field grading and method for its manufacturing
JP2011243859A (ja) * 2010-05-20 2011-12-01 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
EP2660865A1 (en) * 2012-04-30 2013-11-06 ABB Technology AG High voltage semiconductor device with non-linear resistively graded edge termination
US20150001700A1 (en) 2013-06-28 2015-01-01 Infineon Technologies Ag Power Modules with Parylene Coating

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0751574B1 (en) * 1995-06-29 2005-09-28 Mitsubishi Denki Kabushiki Kaisha Method of fabricating a compression-type power semiconductor device
EP1394860A2 (en) * 2002-08-28 2004-03-03 Ixys Corporation Power devices with improved breakdown voltages
CN103430300A (zh) * 2010-11-02 2013-12-04 Ge能源动力科孚德技术有限公司 边缘钝化的功率电子器件

Also Published As

Publication number Publication date
GB2558147B (en) 2020-11-11
CN108475665A (zh) 2018-08-31
JP2019502271A (ja) 2019-01-24
GB201807386D0 (en) 2018-06-20
WO2017076659A1 (en) 2017-05-11
JP6833864B2 (ja) 2021-02-24
US20180254233A1 (en) 2018-09-06
US10546795B2 (en) 2020-01-28
DE112016005077T5 (de) 2018-08-30
GB2558147A (en) 2018-07-04

Similar Documents

Publication Publication Date Title
CN107768316B (zh) 功率半导体装置和用于制造这种功率半导体装置的方法
US7554114B2 (en) High-heat-resistant semiconductor device
EP1857488A1 (en) Highly heat-resistant synthetic polymer compound and high withstand voltage semiconductor device
CN102456717B (zh) 半导体器件和用于制造半导体器件的方法
US10043782B2 (en) Electronic device package having a dielectric layer and an encapsulant
CN109494203B (zh) 半导体装置及其制造方法
US10546795B2 (en) Power semiconductor device and method for producing a power semiconductor device
US20130256857A1 (en) Semiconductor Packages and Methods of Formation Thereof
JP6416934B2 (ja) 半導体装置およびその製造方法、並びに半導体モジュール
CN101465382B (zh) 台型半导体装置及其制造方法
JP4020195B2 (ja) 誘電体分離型半導体装置の製造方法
US3002133A (en) Microminiature semiconductor devices
CN113678261A (zh) 半导体装置及半导体模块
US9589926B2 (en) Method of manufacturing semiconductor device
JP2012156153A (ja) 半導体装置
US20240203737A1 (en) Manufacturing method of an element of an electronic device having improved reliability, and related element, electronic device and electronic apparatus
CN101604660A (zh) 台型半导体装置及其制造方法
CA2339523A1 (en) Flat semiconductor device, method for manufacturing the same, and converter comprising the same
JPH09270483A (ja) 半導体装置とその製造方法及び電力変換装置
JPH10294448A (ja) 高耐圧半導体装置の製造方法
EP3065164A1 (en) Power semiconductor arrangement and method of generating a power semiconductor arrangement
Deal Current concepts in the passivation and encapsulation of semiconductor devices
JP2012156152A (ja) 半導体装置
CN116666447A (zh) 芯片装置、芯片封装体以及形成它们的方法
CN115642176A (zh) 车辆、光伏系统、功率变换电路及功率半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200512

Address after: Baden, Switzerland

Applicant after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Applicant before: ABB Switzerland Co.,Ltd.

TA01 Transfer of patent application right
CB02 Change of applicant information

Address after: Swiss Baden

Applicant after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Applicant before: ABB grid Switzerland AG

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240108

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG

TR01 Transfer of patent right