JP6833864B2 - パワー半導体装置およびパワー半導体装置を作製するための方法 - Google Patents

パワー半導体装置およびパワー半導体装置を作製するための方法 Download PDF

Info

Publication number
JP6833864B2
JP6833864B2 JP2018541498A JP2018541498A JP6833864B2 JP 6833864 B2 JP6833864 B2 JP 6833864B2 JP 2018541498 A JP2018541498 A JP 2018541498A JP 2018541498 A JP2018541498 A JP 2018541498A JP 6833864 B2 JP6833864 B2 JP 6833864B2
Authority
JP
Japan
Prior art keywords
power semiconductor
coating
passivation
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018541498A
Other languages
English (en)
Other versions
JP2019502271A (ja
Inventor
ドンツェル，リーゼ
シュダーラー，ユルゲン
ドブルジンスカ，ヤゴダ
ボベキー，ヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Publication of JP2019502271A publication Critical patent/JP2019502271A/ja
Application granted granted Critical
Publication of JP6833864B2 publication Critical patent/JP6833864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Thyristors (AREA)

Description

本発明は、パワー半導体装置およびパワー半導体装置を作製する方法に関する。そのようなパワー半導体装置は接合終端部の改良された被膜を設ける。
たとえばダイオード、サイリスタ、ゲートターンオフサイリスタ（ＧＴＯ）、およびゲートコントロールサイリスタ（ＧＣＴ）であるバイポーラパワー半導体などのパワー半導体装置はシリコンウェハから作製され得る。シリコンウェハに対して注入プロセス、拡散プロセス、フォトリソグラフィプロセス、およびメタライゼーションプロセスなどの異なるプロセスを行なった作製ステップの後、シリコンウェハは、丸い円盤に切断されるなどして形成され、高電圧ブロックｐ／ｎ接合上に、第１のまたは上側の面取り部および第２のまたは下側の面取り部が研削される。これらの面取り部は、通常、電気的不動態化による保護を必要とする。
不動態化の問題はしばしば、膜の性質の変化、不安定性、水透過性、ナトリウムなどの可動イオンの透過性、ピンホールおよび割れ、ならびに劣化および応力によるアルミニウム金属切断または腐食によって生じる不安定な装置動作などの致命的な欠陥を表わし、したがってそれらに抗する。これは、たとえば、東芝半導体信頼性ハンドブック２０１１年版（the Toshiba Semiconductor Reliability Handbook, 2011）に記載され、かつそれぞれの不動態化被膜の重要性を示す。
たとえば、ＢｉＭＯＳチップに関して、高電圧ＢｉＭＯＳ半導体装置のための典型的な不動態化積層体は、まず、ダングリングボンドを飽和させかつトラップされた電荷を排出するように適合される材料層に基づき得る。たとえば、それぞれの被膜は、半絶縁性多結晶シリコン（ＳＩＰＯＳ）、ドープされたアモルファスシリコン（α−Ｓｉ）、および窒化ケイ素（ＳｉＮ）から形成され得る。第２に、典型的な不動態化部は、窒化ケイ素（Ｓｉ3Ｎ4）であり得るイオン障壁材料層に基づき、第３に機械的保護としてのポリイミドの層に基づく。ＳＩＰＯＳは、典型的には、Ｎ2キャリアとともにＳｉＨ4とＮ2Ｏとの混合物を６２５℃の温度で用いるＬＰＣＶＤを行なって、その後９００℃で３０分間アニールを行なうことによって堆積される。ＳＩＰＯＳの典型的なシート抵抗は１Ｅ１２オーム／平方のオーダである。
バイポーラディスクリートについては、公知の不動態化材料のうち１つが水素化非晶質炭素（ａ−Ｃ：Ｈ、ダイヤモンドライクカーボンＤＬＣとしても公知）であり、平行板プラズマ反応器の内部でのＰＥＣＶＤプロセスでこれを堆積することができる。
炭化ケイ素（ＳｉＣ）系の装置に関しては、そのような装置の不動態化被膜のための重要な設計特徴は、炭化ケイ素系の材料に対して欠陥のない界面を設けることができる不動態化を見出すことである。方策は、ＳｉＯ2およびＳｉ3Ｎ4材料によってなされる。低電圧設計には、典型的には電荷排出層は存在しない。デイビッド・ダブリュ・トン（David W. Tong）他、「ＳＩＰＯＳ不動態化の界面効果」（“Interface effects of SIPOS passivation”）、アイイーイーイートランザクションズオンエレクトロンデバイシズ（IEEE transactions on Electron Devices）、第３３巻、１９８６年は、半絶縁性多結晶シリコン（ＳＩＰＯＳ）を用いてシリコンウェハを不動態化する効果を記載する。
文献ＵＳ８，５４１，３１７Ｂ２は、シリコンウェハの上にａ−Ｃ：Ｈの層としての水素化非晶質炭素の両側堆積を適用するための方法を記載する。ウェハは、第１の主側の境界上に第１の面取り部を有する第１の主側と、中央区域を有しかつ中央区域を囲む第２の主側の境界上に第２の面取り部を有する第２の主側とを含む。方法は、第１および第２の面取り部を同時にプラズマに露出して堆積を作り出すことを含む。水素化非晶質炭素がプラズマとして適用される。
文献ＥＰ０７５１５７４Ａ２は、圧接型パワー半導体装置、および特に高ブロック電圧バイポーラパワー半導体装置をさらに記載する。パワー半導体装置の端面は、電界強度を和らげるようにポジティブベベルに形作られる。シリコン端面はシリコーンゴムのパッシベーションゴムで覆われる。
文献ＵＳ５，８３１，２９１は、シリコンの単一のウェハの上にグループで配置される複数のＩＧＢＴ状セルを備える半導体装置を記載する。この文献は、傾斜面が後でエッチングされる負の傾斜と正の傾斜とを有する二重傾斜と、シラストマーまたは樹脂の絶縁コーティングの塗布とを用い得ることを記載する。たとえば二重の正の傾斜などの代替的なプロファイルを用いてもよい。
ジー・ミティック（G. Mitic）他、「高部分放電抵抗を用いたＩＧＢＴモジュール技術」（“IGBT module technology with high partial discharge resistance”）、第３６回アイエイエス会議講演集（Proceedings of the 36th IAS meeting）、シカゴ、２００１年、第３巻、pp.1899-1904は、基板のセラミック材料において、ドープされたアモルファスシリコン、すなわちａ−Ｓｉ：Ｈ、またはさらに非晶質ゲルマニウム（ａ−Ｇｅ：Ｈ）もしくは非晶質炭素（ａ−Ｃ：Ｈ）の層からなる被膜を有するＩＧＢＴモジュールを記載する。
文献ＥＰ２３３７０７０Ａ１は、基板と、基板上に形成されるメタル層と、メタル層のエッジに沿って位置するフィールドグレーディング（field grading）手段とを備える電子デバイスをさらに記載する。フィールドグレーディング手段は、非線形の電気抵抗率を有し、少なくとも１つのメタル層と絶縁基板との間に形成される少なくとも１つのエッジに沿って基板上に位置する。ファイルド（filed）グレーディング手段は、ＺｎＯなどのマイクロバリスタフィラーなどのフィラーを有するマトリックスを備えてもよい。
文献ＵＳ３，６２８，１０６は、半導体装置の電気的性質および不動態化された半導体結晶の機械的性質を向上させるような態様で不動態（passivant）である接合に関連付けられる半導体結晶を有する半導体装置を記載する。詳細には、それぞれの接合を保護するように、ガラス不動態層が上側および下側の曲がった端縁に関連付けられる。
パワー半導体装置またはウェハそれぞれの接合終端部の領域を被覆するための前述の材料には、依然として改良の余地がある。
新たな被覆材料が公知である。しかしながら、そのような被覆材料は、面取りされた領域の被膜とは比べられない全く異なる目的に使用されており、実際には機械的な保護のためにのみ用いられている。
文献ＵＳ２０１５／０００１７００Ａ１は、ベースプレートおよび基板を備える電力モジュールであって、基板は、対向するメタライゼーションされた側を有する分離材料、たとえばＤＢＣ基板、である、電力モジュールを記載する。基板のメタライゼーションされた頂側にダイが装着され、電気的接続部によって頂側メタライゼーションが１つ以上の端子に接続される。モジュールにはパリレン被膜が付与されるとさらに記載される。実際、モジュール構造全体を形成した後に被膜が付与され、したがって、ダイ、電気的接続部、および基板のメタライゼーションされた頂側などのモジュール内の腐食しやすい構成要素を被覆する。したがって、パリレンは、ｐ／ｎ接合を備える接合終端部の被覆には用いられない。
文献ＵＳ２００８／０１７３９８８Ａ１は、半導体チップを作製するための方法を記載する。この方法に従うと、特にチップの裏側、すなわち基板に向いた側、がパリレンで被覆される。ここでも、パリレンは、ｐ／ｎ接合を備える接合終端部の被覆には用いられない。
文献ＵＳ２００９／００４５５１１Ａ１は集積回路を記載する。集積回路は、コンタクトパッドを含む基板と、コンタクトパッドに結合される再分配線と、基板と再分配線との間の誘電材料層とを含む。集積回路は、再分配線に結合されるはんだボールと、誘電材料層および再分配線を封止するパリレン材料層とを含む。ここでも、パリレンは、ｐ／ｎ接合を備える接合終端部の被覆には用いられない。
文献ＵＳ４，１２６，９３１では、またＵＳ３，６８４，５９２でも、第１の側および第２の側を有し、これにより第１の側および第２の側が互いに対して反対に位置する基板を備えるパワー半導体装置が開示される。
特にパワー半導体モジュールの作製に関して、および特に電気的不動態化に関して特にｐ／ｎ接合を有する接合終端部上に不動態化被膜を設けることまたは接合終端部それぞれに関して、依然として改良の余地がある。
発明の概要
したがって、本発明の目的は、当該技術分野で公知の欠点のうち少なくとも１つを少なくとも部分的に防止することである。
特に、本発明の目的は、作製が容易で経費節約になりかつ接合終端部のための信頼性ある不動態化被膜を有するパワー半導体装置を提供することである。
これらの目的は、少なくとも部分的に、請求項１に従うパワー半導体装置によって達成される。これらの目的は、少なくとも部分的に、請求項１４に従うパワー半導体モジュールおよび請求項１５に従う方法によってさらに達成される。本発明の好ましい実施形態は従属請求項に規定される。
発明はパワー半導体装置に関し、パワー半導体装置は、第１の側および第２の側を有する基板を備え、第１の側および第２の側は互いに対して反対に位置し、第１の側はカソードを備え、第２の側はアノードを備え、ｐ／ｎ接合の接合終端部は、基板の少なくとも一方の表面、好ましくは第１の側および第２の側のうち少なくとも一方、に設けられ、接合終端部は不動態化被膜によって被覆され、不動態化被膜は、無機−有機複合材料、パリレン、およびポリマー粒子を備えるフェノール樹脂からなる群から選択される少なくとも１つの材料を備える。
そのようなパワー半導体装置は、先行技術で公知のようなパワー半導体装置に勝る大きな利点を与え得る。
上述のようなパワー半導体装置は、一般的に、任意のパワー半導体装置であってもよい。パワー半導体装置の例は、とりわけ、バイポーラ装置、サイリスタ、ＢｉＭＯＳ装置を備える。
パワー半導体装置は第１の側および第２の側を有する基板を備え、第１の側および第２の側は互いに対して反対に位置する。たとえば、特にパワー半導体装置がパワー半導体装置モジュールの中に配置される場合には、第１の側が上側として配置されてもよい一方で、第２の側が下側として配置されてもよい。
基板の配置に依存して、基板は、ケイ素または任意の他の好適な材料、特に任意の他の半導体から形成されてもよい。たとえば、パワー半導体装置は、ケイ素またはヒ化ガリウムを備えてもよくもしくはそれからなってもよく、またはそれはいわゆるワイドバンドギャップ半導体（ＷＢＧ）として形成されてもよく、その場合、これは、炭化ケイ素、窒化アルミニウム、窒化ガリウム、および窒化ホウ素を備えてもよく、もしくはこれらから形成されてもよい。
第１の側および第２の側に関して、これらの側は、それぞれの電極を備えるように形成され得る。この点について、第１の側、たとえば上側、はカソードを備え、第２の側、たとえば底側、はアノードを備えるようにしてもよい。それぞれの電極は、それぞれの電極を電気的に接続するために、金属コンタクトを備えてもよい。基板内で、電極は、たとえば、当該技術分野で一般的に公知のように半導体のそれぞれのドーピングプロセスによって形成されてもよい。一般的に、当業者には公知のようにかつここでは詳細に説明しないように、基板に対して、注入プロセス、拡散プロセス、フォトリソグラフィプロセス、およびメタライゼーションプロセスなどのさまざまな異なるプロセスを行なってもよい。
この点に関して、基板またはその少なくとも１つの表面がそれぞれｐ領域およびｎ領域を備え、それぞれのｐ／ｎ接合または接合終端部がそれぞれパワー半導体装置の１つ以上の端縁などの少なくとも一方の表面に存在することが通常である。接合終端部または端縁終端部それぞれの役割は、半導体の表面に近づく電界の強度を低減することである。なぜなら、半導体外部の電気的強度は、バルクシリコンなどのバルク半導体よりも約１０倍低いからである。
電界がピークになるｐ／ｎ接合を有する端縁領域などの表面に特に関して、接合終端部が不動態化被膜で被覆され、不動態化被膜が、無機−有機複合材料、パリレン、およびポリマー粒子を備えるフェノール樹脂からなる群から選択される少なくとも１つの材料を備えるようにされる。そのことは、それぞれの接合終端部または接合終端領域が、少なくとも部分的に、好ましくは完全に、不動態化被膜で被覆されることを意味する。
そのような不動態化被膜は一般的に、パワー半導体装置に関して重要な影響を及ぼす。実際に、端縁終端レイアウトなどのパワー半導体の接合終端レイアウトおよびその不動態化は、装置を保護しかつ装置の強固で信頼性ある動作を可能にするための極めて重要な設計特徴である。不動態化の役割は、ケイ素または他の半導体の表面の安定化、すなわちそうしなければ所望されない原子を引き寄せてしまうであろう表面のダングリングボンドの終端と、表面電荷を近隣の電極に導通させることによる表面電荷の除去と、チップ外部に向けて十分な絶縁を作製することによって電界を弱めることと、汚染、水分、傷などの環境要因からの保護と、に大きく分けることができる。異なる不動態化技術が有利であり得、前述のようなそれぞれの被膜によって実現され得る。
したがって、不動態化被膜は電気的保護または不動態化と機械的保護との両方を実現する。
不動態化被膜に関して、これは、無機−有機複合材料、パリレン、およびポリマー粒子を備えるフェノール樹脂からなる群から選択される少なくとも１つの材料を備えるようにされる。特に、これらの被膜は、先行技術から公知の被膜に勝る大きな利点を有する。
一般的に、先に掲記した構成要素のうち少なくとも１つの不動態化被膜で接合終端部が被覆されたサイリスタなどのパワー半導体装置の漏れ電流の大きさを含むブロック特性は、既存の不動態化材料のブロック特性と少なくとも同等である。これにより、パワー半導体装置またはそれを備えるそれぞれのパワー半導体モジュールの良好な電気的性質が得られる。
さらに、先行技術から公知のような材料と比較して、生産コストに関する大きな利点が現われ得る。というのも、先に掲記した材料は、少なくとも部分的に、製造およびそれぞれの領域への適用がより容易かつ安価であるからである。
無機−有機複合材料を備える被膜に関して、これは、形成される複合材料が有機構造と無機構造との両方を備えると記載する。それぞれの有機および無機構造または構築ブロックはそれぞれ、大部分、共有結合などの安定した接続によって結合されている。そのような材料は、ハイブリッドポリマーという表現でさらに公知である。
掲記された材料の公知の適用例は、光学ポリマー、皿洗い機中でも安定した被膜、歯科材料または微小光学、およびマイクロエレクトロニクス、ならびに傷が付きにくい被膜、たとえば金属用、食品パッケージ適用例用の耐食性のある被膜、および反射防止膜を備える。そのような適用例はとりわけ、ケイ・エイチ・ハース（K.H. Haas）、ケイ・ローズ（K. Rose）、「ナノスケール構築ブロックを有するハイブリッド無機／有機ポリマー」（Hybrid inorganic/organic polymer with nanoscale building blocks）、Rev, Ad. Mater. Sci. 5 (2003) 47-52、およびケイ・エイチ・ハース（K.H. Haas）、エス・アムバーグ−シュワブ（S. Amberg-Schwab）、ケイ・ローズ（K. Rose）、「無機−有機ポリマー系機能化被膜材料」（Functionalized coating materials based on inorganic-organic polymers）、シンソリッドフィルムズ（Thin solid films） 351 (1999) 198-203Sに記載されている。
そのような無機−有機複合材料の利点は、とりわけ、そのようなハイブリッドポリマーが、それぞれの無機もしくは有機相のみによってまたは古典的な複合材料によっては達成できない性質を示す無機相と有機相との間の相乗効果を示す点に見られ得る。さらに、それぞれの構造単位はナノメートル範囲で形成され得るため、ナノメートルスケールのそのような被膜を用いてそれぞれの厚みを有する被膜が設けられるようになる。
そのような材料は、選ばれる前駆体に依存して、広範囲の性質および適用例に合うように適合可能である。そのような材料の大きな利点は、それらがディップコーティング、噴霧、ローラコーティング、インクジェット、スクリーン印刷などの効率的かつ低費用の湿式化学被覆法で低温で適用される点にさらに見られ得る。このように、真空プロセスを排除することができる。
そのような材料において設けられる正確な群に依存して、潜在的に硬化剤を用いることによって、ＵＶ光でまたは１７０℃を下回りすらするもしくは８０℃を下回りすらするなどの適度の温度で不動態化被膜を架橋させることができる。無機−有機複合材料は、ケイ素および基板を形成するのに用い得るさらなる材料に対する優れた接着性を有し、それらは典型的に３００℃までは熱的に安定している。さらに、無機−有機複合材料は酸に対して耐性があり得、１００〜４００Ｖ／μｍの範囲などの高い絶縁耐力を有し得る。電気抵抗率は、絶縁（１０16オーム＊ｃｍ）から導通（１０3オーム＊ｃｍ）まで調節可能である。
無機−有機複合材料に関して、無機−有機ポリマーまたは代替的にもしくは付加的に有機−無機ポリマーを用いることが有利であり得る。
本発明に従う無機有機ポリマーは、特にポリマー材料として理解されるものである。これは、主鎖または主網目中に無機元素を備え、それぞれの無機主鎖または主網目に接続される有機側鎖を備える。ポリマー材料は架橋されていてもよい。これにより、特に有機側鎖がその分子構造中でそれぞれの架橋可能な官能基を剥き出しにしている場合には、有機側鎖を用いることによって架橋および／または重合を実現し得る。さらに、まず、たとえばゾルゲル処理によって無機骨格を形成することによってそのような材料を形成してもよく、その後に有機重合化を行なってもよく、それぞれの有機ポリマーを架橋してもよい。
さらに、有機−無機ポリマーを不動態化被膜に用いてもよい。そのようなポリマーは、それぞれ有機主鎖または網目もしくは骨格を備え、側基としてまたは側基の中に無機元素を含有してもよい。ここでも、これらの化合物の架橋が有利であり得る。架橋は、たとえば無機側基を用いることによって実現されてもよい。有機−無機ポリマーの有利な例は、とりわけ、セラマー（登録商標）という名称で市販されている化合物を備える。そのような材料は、たとえば、後で加水分解または重縮合されるシリル化された有機オリゴマーまたはポリマー系である。シリル化されたオリゴマー／ポリマーのゾルゲル処理によってそのような材料を調製してもよく、有機網目を前駆体分子の中に先に形成しておいてもよい。
上述の無機−有機複合材料に加えてまたはこれに代えて、不動態化被膜はパリレンを備えてもよくまたはこれからなってもよい。パリレンは、材料の複数の変形を含むポリ（ｐ−キシレン）ポリマーの総称である。パリレンは、形状に適合した被膜を設けるために、５０ｎｍ〜１００μｍ超までの範囲など、非常に薄く化学蒸着され得る。それとは別に、パリレンから形成される被膜は完全に均一でかつピンホールを含まないものであってもよい。これらのポリマー被膜は、≧０．１〜≦０．６（ｍｍ×ｇ）／（ｍ2×日）の範囲の、水蒸気透過として優れた耐湿性を与える。これとは別に、耐化学性が非常に良好であり得る。というのも、そのような被膜は、少なくとも室温ですべての溶媒、酸、および塩基に対して絶対的に耐性があり得るからである。誘電体バリア性に関しては、≧２１０〜≦２８０ｋＶ／ｍｍの範囲の絶縁耐性に達してもよい。さらに、良好な熱安定性およびＵＶ安定性が付与される。したがって、パリレンの性質は、発明に従うパワー半導体装置のための不動態化被膜を設けるのに非常に適している。
パリレンポリマーの具体的な配置に関して、異なる種類のパリレンが僅かに異なる被覆性を与える。この点に関して、原則的にＮ、Ｃ、Ｄ、およびＦ変形が当該技術分野で公知である。特に、フッ素化パリレン（Ｆ変形）が好ましいかもしれない。というのも、それらは、４５０℃までは、たとえば影響が短期である場合に、特に高温耐性を有するからである。さらに、すべてのパリレンのうち、約２．２５などの最も低い誘電率には、フッ素化パリレンを付与することによって達し得る。
一般的に、パリレンの堆積は、固体の二量体粉末から、昇華するまでそれが低真空で加熱されて、実現され得る。次に気体状の二量体が熱分解区域を通過し、そこで３つの反応性単量体に分かれる。堆積チャンバの中で、室温で、単量体はすべての露出面に吸着されて重合して、均一なパリレン膜を形成する。これは一定の厚みおよび完全な形状適合性をもって最も複雑な形状にすら完全に一致し、特にパリレンＦは、発明に従うパワー半導体装置の接合終端部の不動態化被膜の優れた材料になる。
このように、特に、パリレンおよび特にパリレンＦの以下の特徴は、接合終端部での接合終端部の不動態化のための他の材料に勝る大きな利点を有する。堆積プロセスは、溶媒または他の添加剤なしに室温で行なわれ得る。これにより穏やかな条件が可能になる。堆積チャンバはさらにバッチ対応であり、これにより、複数片からなる被覆、およびしたがって非常に経済的な生産プロセスが可能になる。さらに、気相からの堆積が可能であり、これにより複雑な形状にすら合った被覆が可能になる。被覆すべきでない区域のシャドウマスキングが問題なく可能である。それとは別に、基板材料による二次感染は予期されない。これは半導体プロセスに対する高い適合性を示す。
このように、パリレンを備える被膜は、パワー半導体装置の接合終端部を有する表面を被覆するのに非常に適している。さらに、先行技術と比較すると、不動態化被膜およびしたがってパリレンは、上述のような先行技術において全く異なる機能を有する。詳細には、先行技術は、仮にあるとした場合、機械的保護を開示する。表面不動態化の電気的機能は記載されておらず、また特に端縁終端面不動態化などの接合終端については全く明らかにされていない。
ゴム粒子などのポリマー粒子を備えるフェノール樹脂に関して、これは、たとえば、ＷＰＲという名称でＪＳＲマイクロインク（JSR Micro, Inc.）社から市販されているものであってもよい。そのような材料は、ゴム粒子を有する一連のフェノール樹脂である。そのような材料は一般的に、熱収縮が小さく、残留応力が小さく、化学耐性がある、信頼できる絶縁材料である。さらに、そのような材料は、３５０℃までなどの優れた耐熱性と、さらに３８０ｋＶ／ｍｍなどの高い絶縁耐性とを提供する。これらの材料は光に対する感受性を有することができる。それとは別に、塗布技術に関しては、スピンコーティング、ディップコーティング、またはスプレーコーティングによってそのような材料を塗布してもよく、これにより、容易で経済的な製造プロセスが提供される。ＵＶ光でまたは上昇した温度を適用することによってそのようなフェノール樹脂の不動態化被膜を架橋させることができる。しかしながら、２００℃を下回る範囲などの適度な温度で十分なことがある。
このように、そのような樹脂の大きな利点はそれらの硬化温度が低いことであり、これにより、穏やかな条件および処理の容易さ、ならびに、先行技術で公知のようなポリイミドなどと比較して、特に同様の種類でかつ誘電率、絶縁耐性、および耐熱性に関して同等の性質を有する材料と比較して、より低いプロセスコストが可能になる。
要約すると、上述のような接合終端部パワー半導体装置を有する表面の不動態化被膜を適用するための材料に関して、以下の利点に到達し得る。
特にシリコン系の基板およびしたがってシリコン系のパワー半導体装置に関して、温度駆動導通機構により、１２５°をはるかに上回るなどの高温での動作のための強い漏れ電流の増大が可能になる。それとは別に、ある状況下では、プロセス安定性が限られた、やや複雑でかつ高価なＰＥＣＶＤ堆積プロセスを回避し得る。さらに、不動態化被膜のかなり大きな厚みすらが可能になる。これは、先行技術に従う材料のためのＰＥＣＶＤプロセスなどによってはマイクロメートル以下の薄い不動態化層の厚みしか可能でなく、その結果、段差被覆性の問題が生じてしまうことを防止し得る。
応じて、それ以上の被膜または層それぞれの必要はなくなり得るが、しかし、厚みおよび電気的性質などの被膜のそれぞれの特性に依存して、不動態化被膜が接合終端部上に形成される唯一の被膜であり得ることが可能になる。換言すると、接合終端部のための被膜または被膜の積層を本不動態化被膜によって置換え得る。
特にＢＩＭＯＳ装置に関して、装置がモジュールの中に位置決めされた場合、窒化ケイ素（ＳｉＮ）などのセラミックの層における割れを回避することができる。さらに、剥離、およびＢｉＭＯＳ装置などのためのポリイミド最上層またはバイポーラ装置などのためのＤＬＣとのシリコーンゴム界面中の気泡などの欠陥が回避され得る。ワイドバンドギャップ（ＷＢＧ）装置に関しては、主にすべてのそのような装置が共有する大きな問題は、より高い装置内部電界により、不動態化積層体中およびチップ表面での電界ストレスもより高くなるということである。粒子および移動性イオンの形態の任意の汚染ならびに不動態化層中のピンホールまたは割れのような任意の材料の欠陥、水分による電気化学的に駆動される任意の可能な腐食プロセス、および任意の剥離、気泡、または先の不動態化被膜材料の不十分な接着が、そのような高い表面電界強度において極めて重大になる。表面放電および装置／封入界面での火花発生を回避するために、装置の直上の優れた不動態化の必要性の他に、装置の封入へのフィールドグレーディングの必要性も存在する。
特に基板の不動態化に関して、電力モジュールで用いられるセラミック基板の問題は、異なる電位のメタライゼーション区域同士を橋絡する樹脂状結晶の形成に繋がる可能性のある電気化学的移動である。移動する種は典型的に、たとえば、ＡＭＢメタライゼーションセラミック基板のろう付け層から発生し得る銀イオンである。さらに、１０ｋＶ超などの非常に高いブロック電圧を有する新規の炭化ケイ素パワー半導体を考慮すると、高電圧電位での金属部分の電界増強によってトリガされる部分放電、絶縁破壊、湿度下での樹脂状結晶の成長などの影響がパワー半導体装置の不動態化被膜に対して非常に重大になりつつある。しかしながら、上述のような装置を設けることでこれらの問題に対処し得る。
このように、本発明の利点は、パワー半導体不動態化および基板端縁絶縁などの基板接合終端絶縁のために以上掲記した材料を適用することである。特に、以下の適用例が企図され得る。第１に、とりわけ、電気的により要求の低い端縁終端設計のためのＤＬＣを置換えるバイポーラ低コストセグメントのための低電圧装置不動態化である。第２に、既存の端縁終端積層体の上の比較的厚いイオン保護層および電荷排出被膜が、結果的に、付加的な被膜による強固な不動態化またはポリイミドの置換えになることである。これにより、接合終端部の近傍での外部イオン移動および電荷蓄積を回避することが可能になる。さらに、不動態化被膜を接合終端部のすぐ上に載置することができる。したがって、ポリイミド層を置換えるだけでなく、たとえばＢｉＭＯＳ装置の場合に適用されることが公知であるＳＩＰＯＳ−ＳｉＮ−ポリイミドの積層体全体を置換えることが可能である。バイポーラの場合、我々はＤＬＣ−シリコーンゴムの積層体のみを用いている。
これとは別に、ＨＶ電位上のパッケージ部品のフィールドグレーディングのために塗布可能な被膜を実現してもよい。
特に、表面放電および樹脂状結晶の成長を回避するために、メタライゼーション被膜をさらに備える基板端縁などの接合終端部の被覆を実現し得る。これらの適用例のために、３００℃までの安定性、移動性イオンおよび湿度に対する良好な障壁性、抵抗フィールドグレーディングのための高い絶縁耐性および調整可能な抵抗率、保護すべき半導体およびパッケージ部品に対する優れた接着および熱動力サイクル寿命、費用対効果がよくかつ再現可能なやり方での製造可能性、１２５℃よりも特に大幅に高いＴ動作のための安定した電気的性質、ならびにより低い電界に向けて不動態化／封入界面をシフトさせるために厚みが１０μｍよりも大きな被膜が必要である。
これらの問題には、前述のようなパワー半導体装置によって対処し得る。
接合終端部を有する表面に関して、第１の側および第２の側のうち少なくとも一方は、面取りされた態様または角度付けられた態様にそれぞれ形作られる端縁領域を備え、面取りされた端縁は接合終端部を備えるようにされ得る。この成形により、電位が分散される距離が大きくなり、これにより表面電界が低減され、こうして改良された実施形態になり得る。
換言すると、装置の主なブロック接合は、シリコン円盤などの基板の面取りされたまたは角度付けられた表面のその外周で終端し得る。
面取りされた端縁に関して、少なくとも１つの面取りされた端縁領域は、特に基板材料のすぐ上にある不動態化被膜によって少なくとも部分的に被覆され、不動態化被膜は、先に掲記した材料のうち１つから形成されるかまたはそれを備えるようにされ得る。
１つ以上の面取りされた端縁に代えて、接合終端部を有する表面は、ガードリング（ＧＲ）を備えるかまたはその一部であり、横方向ドーピング（ＶＬＤ）を備えるかまたは当該技術分野で一般的に公知のように濠（moat）を有して形成されるようにされ得る。
ガードリングに関して、そのようなリングはｐ型であってもよく、主に、それぞれの空乏層が逆バイアスされたｐ−ｎ接合の空乏層に合流しないようにし得る。ガードリングは、空乏層境界の曲率半径が狭くなり過ぎて破壊強度が大きくなるのを防止する。ガードリングの表面において前述のような材料でそれぞれの接合終端部を被覆することも、前述の利点のうち少なくとも１つに繋がり得る。
横方向ドーピングまたは横方向ドーピング（ＶＬＤ）の変形をそれぞれ参照して、接合終端部を有する表面が横方向にドープされるようにし得る。これも、接合終端部でのパワー半導体装置の損傷の虞を大幅に低減し得る対策である。横方向ドーピングの変形は、たとえば、ｐドープされた領域がたとえば徐々にｐ／ｎ接合に向けてドープが薄くなっていくことを意味し得る。ここでも、横方向にドープされた表面のうちの表面における、前述のような材料を用いたそれぞれの接合終端部の被覆も、前述の利点のうち少なくとも１つに繋がり得る。
濠エッチ接合終端部などの濠構造は、接合終端部での電界が、面取りされた端縁と同等に低減され得るという利点に繋がり得る。ここでも、濠構造の表面において前述のような材料を用いてそれぞれの接合終端部を被覆することも、前述の利点のうち少なくとも１つに繋がり得る。
さらなる実施形態に従うと、被膜は、少なくとも部分的に封入材に埋込まれる。換言すると、面取りされた端縁は、先に掲記された材料のうち１つ以上を備えるまたは１つ以上からなる不動態化被膜によって被覆されるだけでなく、封入材という形態でのさらなる保護が設けられる。このように、封入材が被膜の上に設けられ、したがって少なくとも部分的にこれを封入する。好ましくは、封入材が不動態化被膜を完全に覆うために、不動態化被膜は、パワー半導体装置を取囲む自由空間に露出しない。そのようなさらなる封入材により、不動態化被膜に関して上述したような効果のうち１つ以上が特に有効になり得る。それとは別に、封入材は、そのような不動態化被膜を保護し得るため、たとえば、そのようなパワー半導体装置を備えるパワー半導体モジュールの生産プロセスの間に不動態化被膜が損傷を受けることが防止される。このように、パワー半導体装置の良好な電気的性質およびしたがって良好な作動挙動の次に、パワー半導体装置およびしたがってそのようなパワー半導体装置を備えるパワー半導体モジュールの長期安定性および信頼性がさらに向上され得る。
封入材に関して、これは、ゴム材料を備えることが好ましいかもしれない。特に、ゴム材料は、パワー半導体装置の電気的性質をさらに向上させ得る。それとは別に、ゴム材料を設けることは経費節約になり、特に容易な態様で不動態化被膜の上にさらにゴム材料を設け得る。またさらに、ゴム材料は非常に効率的な機械的保護であるので、不動態化材料の損傷の虞が特に有効に低減され得、したがってパワー半導体装置およびしたがってそのようなパワー半導体装置を備えるパワー半導体モジュールの信頼性が特に高くなり得る。
さらなる実施形態に従うと、不動態化被膜はさらなる被覆の上に位置する。換言すると、不動態化被膜は、第１の被覆上に設けられる第２の被覆であってもよく、第１の被覆は基板の特にすぐ上に付与される。ここでも、この実施形態は、接合終端領域を機械的に保護するための特に信頼性が高くかつ有効な方策を提供する。さらに、電気的性質が特に有効に適合され得る。たとえばポリイミドから第１の被覆を形成し得る。
さらなる実施形態に従うと、基板は円盤状または矩形に形作られる。この実施形態は、従来の適用例でパワー半導体装置を使用できるようにし、特にたとえばポリイミドまたはダイヤモンドライクカーボンから形成される不動態化被膜を有するそのような装置を置換えられるようにする。というのも、そのような装置はしばしば、円盤形状もしくは矩形のまたは一般的に任意のさらなる好適な形態の基板を有するからである。
さらなる実施形態に従うと、第１の側と第２の側との両方が端縁領域を備え、端縁領域は面取りされた態様に形作られ、面取りされた端縁領域はｐ／ｎ接合を備える。この点について、以上に掲記した利点が、第１および第２の側の両方、およびしたがって装置全体に当てはまり、これは以上掲記した利点を特に有効にする。
正のおよび負の面取り部を備える可能な解決策に関して、第１の側に関して前述したのと同じことが当てはまる。実際に、第１および第２の側のうち少なくとも一方が正の面取り部、負の面取り部、または正の面取り部と負の面取り部との両方を備えるようにされ得る。このように、複数の可能な解決策が適用されてもよく、当業者は、具体的な要件に応じて選択し得る。詳細には、以下の解決策が好ましくは適用され得る。片側の単一の負の面取り部、片側の単一の正の面取り部、片側の二重の負の面取り部、片側の二重の正の面取り部、両側の単一の負の面取り部、両側の単一の正の面取り部、両側の二重の負の面取り部、両側の二重の正の面取り部、および片側または両側の組合せた負と正との面取り部。
さらなる実施形態に従うと、パワー半導体装置は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、インシュレーテッドゲートバイポーラトランジスタ（ＩＧＢＴ）、バイモードインシュレーテッドゲートトランジスタ（ＢＩＧＴ）、または逆導電ＩＧＢＴ（ＲＣ ＩＧＢＴ）、ダイオード、サイリスタ、ゲートターンオフサイリスタ（ＧＴＯ）、およびゲートコントロールサイリスタ（ＧＣＴ）およびＢＩＭＯＳ装置からなる群から選択される装置である。接合終端部の被膜は、それらが先に掲記した装置のうち１つの中に設けられる場合は、特に有効に先に掲記した利点を与え得ることがわかった。
さらなる実施形態に従うと、不動態化被膜は、≧１μｍ〜≦５００μｍの範囲などの≧０．３μｍ〜≦１０００μｍの範囲の厚みを有する。そのような厚みは、公知のプロセスによって作製することが比較的容易であり、およびしたがって不動態化被膜の経費節減適用例を可能にする。それとは別に、上述のような材料の被膜のそのような厚みにより、確実な機械的かつ電気的保護が与えられ得る。しかしながら、特に上側範囲の以上で掲記した厚みは、少なくとも、先行技術からの保護被膜用に公知のいくつかの材料を用いることによっては可能でない。したがって、被覆が≧２５０μｍ、特に≧３５０μｍの厚みを有する場合は有利であり得る。以上掲記した上側境界も当てはまり得る。これは、不動態化積層体全体の厚みが小さくなりすぎるのを回避し、したがって不動態化界面で高電界を防止できるようにする。
上述のような装置は、このように、不動態化の少なくとも１つの課題に対処し、こうして、膜の性質の変化、不安定性、水透過性、ナトリウムなどの可動イオンの透過性、ピンホールおよび割れ、ならびに劣化および応力によるアルミニウム金属切断または腐食によって生じる不安定な装置動作などの致命的な欠陥の虞を防止する、または少なくとも低減する。これらの好ましくない影響は、防止され得る、または少なくとも大幅に低減され得る。
前述のパワー半導体装置のさらなる利点および技術的特徴に関して、パワー半導体モジュールの説明、方法、図、およびその説明を参照する。
本発明は、前に詳細に記載したような少なくとも１つのパワー半導体装置を備えるパワー半導体モジュールにさらに関する。
パワー半導体モジュールはこのように、前述のパワー半導体装置のうち１つ以上を備え得る。そのような装置は、基板または基板メタライゼーションそれぞれの上に位置する。パワー半導体モジュールの一般的な構成は、当該技術分野で一般的に公知のように実現され得る。
たとえば、パワー半導体モジュールは、少なくとも１つのパワー半導体装置が配置される筐体を備え得る。パワー半導体装置は、好ましい例では、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、インシュレーテッドゲートバイポーラトランジスタ（ＩＧＢＴ）、バイモードインシュレーテッドゲートトランジスタ（ＢＩＧＴ）、または逆導電ＩＧＢＴ（ＲＣ ＩＧＢＴ）などであり得、それは詳細に上述したように形成され得る。実施形態では、パワー半導体装置としてダイオードとＩＧＢＴとが設けられる。パワー半導体装置または複数の半導体装置は、コンタクト端子またはコンタクト素子をそれぞれ介しておよび好ましくは補助端子を介して接続可能である。詳細には、コンタクト素子は、エミッタ端子およびコレクタ端子として働き得る一方で、補助端子はゲートとして働き得る。パワー半導体装置または複数の半導体装置は、好ましくは、アルミニウムボンドワイヤで接合される。
パワー半導体装置は、セラミック絶縁体、特に窒化アルミニウムセラミック絶縁体から形成され得る基板またはウェハそれぞれの上にさらに配置され得る。詳細には、コンタクト素子および補助端子は、基板上に設けられるメタライゼーション、特に銅メタライゼーションなどの導体に接続される。導体またはメタライゼーションは、所望の適用例に適切な構造として形成され得る。たとえば、パワー半導体装置は、はんだを介して導体に電気的に接続される。加えて、基板は、その底側で、さらなる導体、特に銅メタライゼーションを介しておよびはんだを介して、ベースプレートに接続される。筐体内部の残余の容積は、たとえば、シリコーンゲルで充填される。
パワー半導体配置を電気回路に接続するために、コンタクト素子をパワー半導体配置の筐体の外側に導くことができる。代替的な実施形態では、コンタクト素子は、パワー半導体配置の電力端子に電気的に接続されてパワー半導体配置を電気回路に接続する。
上述のようなモジュールは、このように、半導体装置の接合終端部の不動態化の問題に対処し、およびしたがって膜の性質の変化、不安定性、水透過性、ナトリウムなどの可動イオンの透過性、ピンホールおよび割れ、ならびに劣化および応力によるアルミニウム金属切断または腐食によって生じる不安定な装置動作などの致命的な欠陥のうち少なくとも１つの虞を防止する、または少なくとも低減する。
前述のパワー半導体モジュールのさらなる利点および技術的特徴に関して、パワー半導体装置の説明、方法、図、および図の説明を参照する。
本発明は、パワー半導体装置を作製する方法にさらに関し、方法は、
ａ）ｐ／ｎ接合の接合終端部を有する少なくとも１つの表面を有する半導体基板を設けるステップと、
ｂ）無機−有機複合材料、パリレン、およびポリマー粒子を備えるフェノール樹脂からなる群から選択される材料で接合終端部を被覆するステップとを備える。
そのような方法は、半導体モジュールの接合終端部の不動態化の少なくとも１つの問題に対処するパワー半導体装置を提供し、およびしたがって膜の性質の変化、不安定性、水透過性、ナトリウムなどの可動イオンの透過性、ピンホールおよび割れ、ならびに劣化および応力によるアルミニウム金属切断または腐食によって生じる不安定な装置動作などの致命的な欠陥の虞を防止する、または少なくとも低減する。
ｐ／ｎ接合を備える接合終端部を有する少なくとも１つの表面を有する半導体基板を、一般的に、当該技術分野で公知のように設けてもよい。実際に、注入プロセス、拡散プロセス、フォトリソグラフィプロセス、およびメタライゼーションプロセスなどの異なるプロセスをシリコンウェハに対して行なってもよい。その後、シリコンウェハは丸い円盤に切断されるなどして形成され、第１のまたは上側の面取り部および第２のまたは下側の面取り部が、たとえば、高電圧ブロックｐ／ｎ接合上に研削され得る。
ステップｂ）に関して、端縁領域の少なくとも一部は、無機−有機複合材料、パリレン、およびポリマー粒子を備えるフェノール樹脂からなる群から選択される材料で被覆される。それぞれの被覆プロセスは、被覆材料の説明に関して詳細に上述したように、特定の被覆材料に依存し得る。
前述のパワー半導体モジュールのさらなる利点および技術的特徴に関して、パワー半導体素子の説明、方法、図、および図の説明を参照する。
発明の主題の付加的な特徴、特性、および利点が、副請求項、図、ならびにそれぞれの図および例の以下の説明に開示され、それは−例示的な態様で−発明に従う実施形態を示す。
発明に従うパワー半導体装置の概略図である。 発明の例示的な実施形態の逆方向および順方向ブロック曲線を示す図である。
実施形態の説明
図１に、本発明の実施形態に従うパワー半導体装置１０の概略図が示される。パワー半導体装置１０は、第１の側１４および第２の側１６を有する円盤形状の基板１２を備える。第１の側１４および第２の側１６は互いに対して反対に位置する。第１の側１４はカソード１８を備え、第２の側１６はアノード２０を備え、カソード１８とアノード２０との両者は金属コンタクト１９，２１から形成される。第１の側１４と第２の側１６との両者は端縁領域２２，２４を備え、端縁領域２２，２４は面取りされた態様に形作られ、面取りされた端縁領域２２，２４はｐ−ｎ接合を備えるが、そのようには示されていない。面取りされた端縁領域２２，２４は、少なくとも部分的に不動態化被膜２６によって被覆され、不動態化被膜２６は、無機−有機複合材料、パリレン、およびポリマー粒子を備えるフェノール樹脂からなる群から選択される少なくとも１つの材料を備える。詳細には、それぞれの負の面取り部がそれぞれ被覆される。
ゴムから形成される封入材２８に不動態化被膜２６が少なくとも部分的に埋込まれていることがさらにわかる。
図１は、電極領域をマスクしてそれらを保護することによって不動態化被膜２６または不動態化層がそれぞれ適用されることにより、アルミニウムメタライゼーションなどのメタライゼーションに少しだけ重なるように、不動態化被膜２６が開放シリコン面のみに適用されることをさらに示す。これは、パワー半導体装置の具体的な実施形態とは独立して実現され得る。
図１に示されるようなそのような装置１０は次に、それぞれのサイリスタを用いて、それらのブロック能力について電気的に試験された。詳細には、サイリスタの逆方向および順方向ブロック曲線電流対電圧が判定される。端縁終端部は、パリレンＦおよびＷＰＲ５１００である無機−有機ポリマー被膜で被覆された。すべての用いられた材料の場合、装置は、図２に見られるように、漏れ電流＜１５μＡで約２．６ｋＶまでブロックすることができる。
さらに、他方側の誘電体は、端縁領域２２，２４上、詳細にはバイポーラサイリスタ装置の負の面取り部の上に被覆される。そのような装置も、図３に見られるように電子的に試験された。
詳細には、それぞれのサイリスタの逆方向および順方向ブロック曲線を判定することによって、以下の装置１０を試験した：シリコーンゴム（曲線Ａ）、パリレンＦ（曲線Ｂ）、ＷＰＲ（曲線Ｃ）、封入材として上にシリコーンゴムを有するパリレンＦ（曲線Ｄ）、封入材として上にシリコーンゴムを有するＷＰＲ（曲線Ｅ）、および無機−有機ポリマー（曲線Ｆ）である。
図２は、上述のようにそれぞれの材料で不動態化された際の装置１０の順方向および逆方向ブロック曲線を示す。装置は、シリコーンゴムのみで不動態化された場合、漏れ電流５０μＡまでで約２．９ｋＶまでブロックすることができる。装置がパリレンまたはＷＰＲで不動態化されると、漏れ電流は約１桁減少する。パリレンおよびＷＰＲの付加的なゴム封入があれば、漏れ電流はさらに約１桁（純粋なシリコーンゴム不動態化と比較して２桁）減少すると観察される。パリレンまたはＷＰＲの薄いポリマー層は、面取り部においてウェハの表面を有効に不動態化し、ゴムとともに働いて、表面近くに現われる高い電界をさらに抑制することがわかる。
さらに、無機−有機ポリマーも保護被膜に関して効率的な性質を有することがわかる。
参照としてのシリコーンゴム単独（曲線Ａ）に関して、本発明に従うすべての用いられた材料は、シリコーンゴム単独よりもはるかに（等しく）より良好である。
同じ技術をダイオード、トランジスタ、および同じまたは同様の接合終端部を有する他の半導体装置の不動態化に用いることができること、円形形状に限定されない、すなわち矩形でもあり得ること、が当業者には明らかである。
発明を図面および以上の説明において詳細に示し説明したが、そのような例示および説明は制限的ではなく、例示的または説明的と考えられるべきである。発明は、開示される実施形態に限定されない。開示される実施形態に対する他の変形を理解することができ、請求される発明を図面、開示、添付の請求項の検討から実践する際に、当業者は当該変形を行なうことができる。請求項では、「備える」という語は他の要素または工程を排除するのではなく、不定冠詞「ａ」または「an」は複数を排除しない。単にある手段が相互に異なる従属請求項に記載されていることは、これらの手段の組合せを有利に用いることができないことを示すわけではない。請求項中の任意の参照符号は範囲を限定すると解釈されるべきではない。
参照符号一覧
１０ パワー半導体装置、１２ 基板、１４ 第１の側、１６ 第２の側、１８ カソード、１９ 金属コンタクト、２０ アノード、２１ 金属コンタクト、２２ 端縁領域、２４ 端縁領域、２６ 不動態化被膜、２８ 封入材

Claims (8)

  1. パワー半導体装置であって、
    第１の側（１４）および第２の側（１６）を有する基板（１２）を備え、前記第１の側（１４）および前記第２の側（１６）は互いに対して反対に位置し、前記第１の側（１４）はカソード（１８）を備え、前記第２の側（１６）はアノード（２０）を備え、ｐ／ｎ接合の接合終端部は、前記基板の少なくとも一方の表面に設けられ、
    前記接合終端部は不動態化被膜（２６）によって被覆され、前記不動態化被膜（２６）はパリレンからなる材料を備えることを特徴とする、パワー半導体装置。
  2. パワー半導体装置であって、
    第１の側（１４）および第２の側（１６）を有する基板（１２）を備え、前記第１の側（１４）および前記第２の側（１６）は互いに対して反対に位置し、前記第１の側（１４）はカソード（１８）を備え、前記第２の側（１６）はアノード（２０）を備え、ｐ／ｎ接合の接合終端部は、前記基板の少なくとも一方の表面に設けられ、
    前記接合終端部は不動態化被膜（２６）によって被覆され、前記不動態化被膜（２６）はポリマー粒子を備えるフェノール樹脂からなる材料を備えることを特徴とする、パワー半導体装置。
  3. 前記パリレンはパリレンＦであることを特徴とする、請求項１に記載のパワー半導体装置。
  4. 前記フェノール樹脂はゴム粒子を備えることを特徴とする、請求項２に記載のパワー半導体装置。
  5. 前記基板の前記少なくとも一方の表面は、前記第１の側（１４）および前記第２の側（１６）のうち少なくとも一方であることを特徴とする、請求項１または請求項２に記載のパワー半導体装置。
  6. 前記不動態化被膜（２６）は封入材（２８）の中に少なくとも部分的に埋込まれることを特徴とする、請求項１から５のいずれか１項に記載のパワー半導体装置。
  7. 前記封入材（２８）はゴム材料を備えることを特徴とする、請求項６に記載のパワー半導体装置。
  8. 前記不動態化被膜（２６）はさらなる被覆の上に位置することを特徴とする、請求項１から７のいずれか１項に記載のパワー半導体装置。
JP2018541498A 2015-11-05 2016-10-20 パワー半導体装置およびパワー半導体装置を作製するための方法 Active JP6833864B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15193266 2015-11-05
EP15193266.2 2015-11-05
PCT/EP2016/075266 WO2017076659A1 (en) 2015-11-05 2016-10-20 Power semiconductor device and method for producing a power semiconductor device

Publications (2)

Publication Number Publication Date
JP2019502271A JP2019502271A (ja) 2019-01-24
JP6833864B2 true JP6833864B2 (ja) 2021-02-24

Family

ID=54476812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018541498A Active JP6833864B2 (ja) 2015-11-05 2016-10-20 パワー半導体装置およびパワー半導体装置を作製するための方法

Country Status (6)

Country Link
US (1) US10546795B2 (ja)
JP (1) JP6833864B2 (ja)
CN (1) CN108475665B (ja)
DE (1) DE112016005077T5 (ja)
GB (1) GB2558147B (ja)
WO (1) WO2017076659A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607831B2 (en) 2017-05-04 2020-03-31 International Business Machines Corporation Thiourea organic compound for gallium arsenide based optoelectronics surface passivation
CN112582480B (zh) * 2020-12-15 2024-01-26 扬州杰利半导体有限公司 一种低中压台面tvs产品的pn结钝化工艺
US20230387079A1 (en) * 2022-05-26 2023-11-30 Micron Technology, Inc. Radiation hardened semiconductor devices and packaging

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3628106A (en) 1969-05-05 1971-12-14 Gen Electric Passivated semiconductor device with protective peripheral junction portion
US3684592A (en) 1969-09-30 1972-08-15 Westinghouse Electric Corp Passivated surfaces and protective coatings for semiconductor devices and processes for producing the same
DE2655803C2 (de) * 1975-12-11 1986-04-17 General Electric Co., Schenectady, N.Y. Verfahren zum Behandeln eines ausgewählten Oberflächenbereiches eines Halbleiterelementes
IT1059086B (it) 1976-04-14 1982-05-31 Ates Componenti Elettron Procedimento per la passivazione di dispositivi a semiconduttore di potenza ad alta tensione inversa
US4388635A (en) * 1979-07-02 1983-06-14 Hitachi, Ltd. High breakdown voltage semiconductor device
JPH08222724A (ja) * 1995-02-14 1996-08-30 Hitachi Ltd 高耐圧半導体装置
JP3319227B2 (ja) 1995-06-29 2002-08-26 三菱電機株式会社 電力用圧接型半導体装置
GB9605672D0 (en) 1996-03-18 1996-05-22 Westinghouse Brake & Signal Insulated gate bipolar transistors
NO314525B1 (no) * 1999-04-22 2003-03-31 Thin Film Electronics Asa Fremgangsmåte ved fremstillingen av organiske halvledende innretninger i tynnfilm
US8093652B2 (en) * 2002-08-28 2012-01-10 Ixys Corporation Breakdown voltage for power devices
US7488973B2 (en) * 2003-07-30 2009-02-10 The Kansai Electric Power Co., Inc. High-heat-resistant semiconductor device
DE102004047073B3 (de) * 2004-09-28 2006-03-02 Siced Electronics Development Gmbh & Co. Kg Verfahren zur Herstellung einer Randpassivierung bei einem Halbleiterbauelement und zugehöriges Halbleiterbauelement
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
US7923823B2 (en) 2007-01-23 2011-04-12 Infineon Technologies Ag Semiconductor device with parylene coating
US7759792B2 (en) 2007-08-15 2010-07-20 Infineon Technologies Ag Integrated circuit including parylene material layer
US8283655B2 (en) * 2007-12-20 2012-10-09 Palo Alto Research Center Incorporated Producing layered structures with semiconductive regions or subregions
EP2141259B1 (en) * 2008-07-04 2018-10-31 ABB Schweiz AG Deposition method for passivation of silicon wafers
EP2337070A1 (en) 2009-12-17 2011-06-22 ABB Technology AG Electronic device with non-linear resistive field grading and method for its manufacturing
JP2011243859A (ja) * 2010-05-20 2011-12-01 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
EP2447988B1 (en) * 2010-11-02 2015-05-06 GE Energy Power Conversion Technology Limited Power electronic device with edge passivation
EP2660865A1 (en) * 2012-04-30 2013-11-06 ABB Technology AG High voltage semiconductor device with non-linear resistively graded edge termination
US20150001700A1 (en) 2013-06-28 2015-01-01 Infineon Technologies Ag Power Modules with Parylene Coating

Also Published As

Publication number Publication date
GB2558147B (en) 2020-11-11
DE112016005077T5 (de) 2018-08-30
CN108475665A (zh) 2018-08-31
US20180254233A1 (en) 2018-09-06
US10546795B2 (en) 2020-01-28
JP2019502271A (ja) 2019-01-24
GB2558147A (en) 2018-07-04
WO2017076659A1 (en) 2017-05-11
CN108475665B (zh) 2022-05-27
GB201807386D0 (en) 2018-06-20

Similar Documents

Publication Publication Date Title
US7554114B2 (en) High-heat-resistant semiconductor device
US10043782B2 (en) Electronic device package having a dielectric layer and an encapsulant
CN107768316B (zh) 功率半导体装置和用于制造这种功率半导体装置的方法
JP2006206721A (ja) 高耐熱合成高分子化合物及びこれで被覆した高耐電圧半導体装置
JP6833864B2 (ja) パワー半導体装置およびパワー半導体装置を作製するための方法
JP6416934B2 (ja) 半導体装置およびその製造方法、並びに半導体モジュール
CN101465382B (zh) 台型半导体装置及其制造方法
JPWO2016162987A1 (ja) 半導体装置および半導体モジュール
US20100148381A1 (en) Semiconductor device
WO2016016970A1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
US8749075B2 (en) Integrated circuits and a method for manufacturing an integrated circuit
US3002133A (en) Microminiature semiconductor devices
WO2018014792A1 (zh) 钝化层制造方法及高压半导体功率器件、正面电极
CN113678261A (zh) 半导体装置及半导体模块
US20180366449A1 (en) Semiconductor device manufacturing method and semiconductor device
EP3975265A1 (en) A semiconductor device and a method of manufacturing of a semiconductor device
EP0661742A1 (en) Integrated circuits with passivation and metallization for hermetic protection
JPH09270483A (ja) 半導体装置とその製造方法及び電力変換装置
US20230170390A1 (en) Sic-based electronic device with enhanced robustness, and method for manufacturing the electronic device
JPS60207340A (ja) 半導体装置及びその製造方法
Deal Current concepts in the passivation and encapsulation of semiconductor devices
JPH10294448A (ja) 高耐圧半導体装置の製造方法
EP0588577A2 (en) Hermetically sealed integrated circuits
JP2012156152A (ja) 半導体装置
CN1163488A (zh) 半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210203

R150 Certificate of patent or registration of utility model

Ref document number: 6833864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350