CN1163488A - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN1163488A CN1163488A CN 97102374 CN97102374A CN1163488A CN 1163488 A CN1163488 A CN 1163488A CN 97102374 CN97102374 CN 97102374 CN 97102374 A CN97102374 A CN 97102374A CN 1163488 A CN1163488 A CN 1163488A
- Authority
- CN
- China
- Prior art keywords
- passivating film
- semiconductor substrate
- semiconductor device
- passivating
- described semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
半导体器件，具有：包括主表面和相对表面的半导体衬底，至少一个部分暴露于衬底侧表面的p-n结，以及具有两个或更多个涂敷于所述半导体衬底侧表面的钝化膜的多层钝化结构，所述半导体衬底表面上提供的第一钝化膜和所述第一钝化膜表面上提供的第二钝化膜之间界面附近感应的界面极化电荷Qr(库/厘米2)满足1.6×10-8≥｜Qr｜，所述第一钝化膜的电导率σ1和所述第二钝化膜的电导率σ2满足0.05≤σ2/σ1≤10。从而避免感应出电荷密度的界面极化以限制半导体器件的漏电源的增加或变化。
Description
本发明一般涉及应用高压的半导体器件，如可控硅(thyristor)、二极管等等。更准确地说，本发明涉及甚至在高压应用中也具有稳定的电压阻挡特性的高压半导体器件。
IEEE Prog.Vol.129 Pt.I No.5 173(1982)中公开了高压半导体器件的一个实例。
为对高压半导体提供高可靠性，常规上提出了了各种不同的技术。在常规高压半导体器件，如可控硅、栅关断可控硅、二极管等等中，将半导体衬底的侧表面制成具有成斜角的轮廓，并在侧表面上形成钝化膜。例如，日本未审查专利出版物(Kokai)No.Heisei 6-53485中公开了一种为提供更高可靠性的半导体器件而提出的现有技术。在该公开的常规技术中，可控硅的侧表面倾斜为在厚度方向上的中间部分为凹入状。
通过提供双正向倾斜轮廓(double positive bevelled contour)，当在半导体衬底侧面p-n-p结构的一个p-n结上施加反向偏置电压时，p-n结表面的耗尽层主要通过正向倾斜轮廓向n层扩展以为半导体器件提供更高的击穿电压。相反，侧面的凹入部分使得扩展耗尽层困难。这有利于阻止穿通。暴露了p-n结的半导体器件的侧表面和暴露了半导体下层的表面用如聚酰亚胺层的绝缘层和形成于前一绝缘膜上的如硅橡胶层(silicon rubberlayer)的绝缘膜保护起来以达到较高的可靠性。
然而，在上述的现有技术中，没有公开如何解决在高温阻挡测试中，因绝缘层间导电性的差异而在钝化膜中产生的电荷阻挡特性的副作用。
当为了获得半导体器件的较高击穿电压而对钝化膜施加一定的电场强度时，钝化膜的可靠性将显著影响半导体器件的可靠性。
钝化膜影响半导体器件的阻挡特性的一个重要因素是半导体的净电荷密度。当净电荷密度变化时，在半导体元件中会产生诸如漏电流增加、击穿电压下降等缺陷，通常，净电荷密度依半导体和钝化膜间界面附近的电荷而变化。
形成钝化膜的钝化工艺中，首先，研磨半导体衬底的周边部分形成双正向倾斜轮廓。为了去除毛刺和沾污，对处理表面进行化学刻蚀。在刻蚀表面，诸如聚酰亚胺等树脂被涂敷，干燥和凝固。通常，在炉子中对所涂敷的树脂进行干燥和凝固。在炉中干燥时，树脂逐渐从表面凝固。同时淀积在双正向倾斜凹处中的树脂逐渐向下流，引起树脂数量的局部改变，使得树脂层在上侧表面薄，在下侧表面厚，并在厚度的偏离状态下凝固(见图11)。评估引起厚度局部偏离的第一钝化膜上形成的第二钝化膜的击穿电压，可知在第一钝化膜的层厚度较薄一侧的击穿电压较低。而且，当对这种半导体元件进行高温阻挡测试时，可知，在第一钝化膜的较薄处，电流-电压特性呈缓变状(graded)。
因此，本发明的一个目的是提供一种半导体器件，在半导体器件的工作过程中，可增加漏电流，并可维持长期稳定特性以获得高可靠性。
净电荷密度受到因钝化膜导电性的差异而在聚酰亚胺和硅橡胶界面附近中引起的图2所示的界面极化(polarization)9、10的影响。即，由界面极化产生的电荷在半导体表面上感应出电荷。因感应电荷引起净电荷密度变化，使得阻挡特性下降，并影响半导体器件的长期稳定性。
根据本发明的半导体器件具有：包括主表面和相对表面的半导体衬底，至少一个部分地暴露于半导体衬底侧表面的p-n结，以及具有两个或更多个涂敷于半导体衬底侧表面的钝化膜的多层钝化结构，其中，所述半导体衬底侧表面上提供的第一钝化膜和所述第一钝化膜表面上提供的第二钝化膜之间界面附近感应的界面极化电荷Qr(库/厘米2)满足：
1.602×10-8≥|Qr| (1).
上述界面极化电荷Qr，依靠各钝化膜的各电容，对应每一电荷，在硅表面上感应出一个电荷，其中，界面极化电荷在硅表面上感应出的感应电荷Qs`和Qr之间的关系由下式(3)表示：
Qs`＝(C1/C1+C2)×Qr (3)，
其中，C1和C2分别为第一和第二钝化膜的静电电容。用膜厚去除介电常数可获得静电电容。例如，1 kHz室温下的介电常数，聚酰亚胺为2.5-3.5，硅橡胶为2.5-3.0。另一方面，第一钝化膜与第二钝化膜的膜厚相比较，由于第一钝化膜比第二钝化膜厚，即，C2≤C1，因此，满足：
1/2≤(C1/C1+C2)＜1.
这里，由模拟获得的净电荷密度的合适值最好为+1×1011[cm-2]至+3×1011[cm-2]，合适的Qs`值的绝对值为|Qr|＜1.6×10-8(库/厘米2)。
根据本发明的半导体器件具有：包括主表面和相对表面的半导体衬底，至少一个部分暴露于半导体衬底侧表面的p-n结，以及具有两个或更多个涂敷于半导体衬底侧表面的钝化膜的多层钝化结构，其中，半导体衬底侧表面上提供的钝化膜(第一钝化膜)的电导率σ1和第一钝化膜表面上提供的钝化膜(第二钝化膜)的电导率σ2满足：
0.05≤σ2/σ1≤10 ……(2)
净电荷密度依钝化膜中存在的电荷而改变，特别受第一和第二钝化膜间的界面上引起的界面极化所影响。界面极化在具有不同介电常数和电导率的材料界面处产生。特别是电导率的影响很重要。当第一钝化膜电导率和第二钝化膜电导率的差别变大时，会产生影响净电荷密度的界面极化。图3中给出了净电荷密度和σ2/σ1的数学上的关系。通过将第一钝化膜电导率σ1和第二钝化膜电导率σ2的比σ2/σ1设置在0.05-10的范围内，可将净电荷密度的变化限制在±50％以内。
而且，依据本发明的半导体器件，鉴于n型基层的厚度为耗尽层扩展的宽度，通过将n型基层的厚度设置为大于等于100μm和小于等于5000μm，可得到从n型基层具有杂质浓度1.0×1014半导体衬底的1kV的击穿电压到n型基层具有杂质浓度2.0×1012半导体衬底的30kV的击穿电压。
另外，依据本发明的半导体器件，当n型层的电阻率为500±50Ωcm时，通过将n型基层的厚度设置为大于等于1000μm和小于等于2000μm，可得到适用于最大额定电压为6-12kV的击穿电压。
此外，通过使用第一钝化膜的玻璃临界温度为大于等于150度和小于等于400度的有机材料，本发明的半导体器件在器件的工作温度为-40度至125度的范围内具有稳定的物理特性。聚酰亚胺、聚酰胺、聚苯并噁唑(polybenzoxyzol)、聚苯并咪唑、聚苯并对二嗪(polybenzo-para-diazine)、聚醚、聚醚乙醚酮(Polyether ether ketone)、多芳基化合物及其混合物可作为这种有机材料。玻璃临界温度设置为小于等于400度是基于半导体元件中载流子的寿命。变换器(inverter)或转换器(converter)中使用的高压半导体控制着流过半导体的载流子寿命以减少功率转换过程中的损失。在寿命控制中，通过对半导体衬底上光辐照形成的晶体缺陷进行退火，可获得合适的寿命。当在大于等于400度的温度下加热半导体衬底以形成钝化层时，被控制为合适值的寿命将改变以至难以获得满意的装置性能。这里，具有玻璃临界温度大于等于400度的有机材料，如部分聚酰亚胺不能被用于半导体器件，因为它需要大于等于400度的热处理温度，以在钝化膜形成时终止亚胺化反应(imidizing reaction)。
并且，在依据本发明的半导体器件中，用加成反应型硅橡胶形成设置在第一钝化层表面上的第二钝化膜的合成橡胶。硅橡胶是在很宽温度范围内具有优良电特性的绝缘材料。根据固化反应机制，硅橡胶可划分为加成反应型和缩合反应型。缩合反应型硅橡胶为用潮气作为辅助催化剂，在室温下进行固化反应，产生与反应有关的低分子量的反应副产品。另一方面，加成反应型硅橡胶为用热进行固化反应，不产生副反应产品。许多功率半导体器件以气密形式密封于陶瓷封装中。在密封状态下，当把缩合反应型硅橡胶置于高温环境时，橡胶通过反固化反应分解。因此，缩合反应型硅橡胶为在密封状态下具有低热阻的材料。图13示出了使用缩合反应型硅橡胶制成的器件经过高温储存测试的结果。从图13可知，使用缩合反应型硅橡胶制成的半导体器件，会引起因上述原因而造成的阻挡特性的下降。
另外，在依据本发明的半导体器件中，当使用无机材料，例如SiO2，SiN，SiC等作为第一钝化膜的材料时，钝化层可含有较少量的杂质。然而，无机材料具有较大的弹性，由于和形成厚层的半导体的热膨胀的差异所引起的应力，可导致钝化膜中发生断裂。因此，当使用无机材料作为第一钝化层时，有必要使用第二钝化膜和第三钝化层。同时，要求使用具有玻璃临界温度大于等于150度-400度的有机材料或硅橡胶作为第二或第三钝化层。
而且，通过适当地将半导体衬底边缘中的侧面形成为正向倾斜，依据本发明的半导体器件可以形成适宜于高击穿电压的二极管和栅关断可控硅(GTO)。
此外，通过将端面磨成∑形以提供∑形状，依据本发明的半导体器件可以形成适宜于高击穿电压和大电流的可控硅。并且，根据本发明的半导体器件具有：包括主表面和相对表面的半导体衬底，至少一个部分暴露于其侧表面的p-n结，以及具有两个或更多个叠层于所述半导体衬底的所述侧表面上的钝化膜的多层钝化结构。半导体衬底侧表面上提供的第一钝化膜形成为在对应于n型基底的表面位置得到第一钝化膜的最大厚度。双倾斜结构的转弯点位于电场集中处。该点也就是n型基层。即，在本发明中，通过形成第一钝化膜，可减小界面极化的影响。由此，有可能获得正反向都具有同样电流电压特性并具有优良长期可靠性的半导体器件。
具有如图7所示的层厚分布的第一钝化膜的制造方法为：涂敷树脂后旋转半导体衬底，甩掉过量的树脂。然后，将形成第一钝化膜的树脂移到于给定温度下加热的热板，来干燥和固化。由此，热均匀地从半导体衬底传给树脂用于干燥并阻止树脂自由流动，另外，干燥和固化周期可显著缩短为现有技术的1/10-1/20。并且，当用热板充分干燥时，树脂的固化可以在模子上进行。
此外，依据本发明的半导体器件具有：包括一个和另一个主要表面的衬底，至少暴露于一个端面的一个p-n结，以及叠层在暴露于所述半导体衬底侧表面上的p-n结表面上的两个或更多个钝化层，其中，作为所述半导体器件的寿命测试方法的高温阻挡测试如下进行：将所述半导体器件设置为具有半导体元件的p-n结温度为100度，连续施加最大额定电压的70％的直流1000小时，所述半导体器件在25度、最大额定电压的情况下，测试前后漏电流的变化小于等于±50％。这样，可制造获得了高可靠性的半导体。关于依据本发明各半导体器件中第一钝化层的厚度，最重要的是其位于低杂质浓度一侧n型基层的侧表面处的厚度，并使其厚度值最好大于5μm，以防止因热周期而产生断裂。低杂质浓度基层侧表面中集中最大电场的区域位于双正向倾斜轮廓的转折点处，即，∑轮廓的中心。因此，该转折点处第一钝化膜的膜厚最好大于10μm，更好为30-100μm。低杂质浓度基层附近之外的其他区域中(即，n型基层或p型发射层的侧表面中)，特别是远离低杂质浓度基层处中的第一钝化膜的厚度可减薄到1μm以下。而且，通过使用高可靠的高击穿电压和大电流的半导体器件，依据本发明的功率转换器可降低直流功率传送系统的成本。具体地说，构成具有1440MW传送能力的直流传送系统时，6kV的情况下需要1440个半导体器件，而960个半导体器件近似为现有技术器件数目的2/3。这允许有关条件的充分减少，并且功率转换站所需要的面积(land)可减少约32％。
另外，依据本发明的半导体器件，通过将段中损耗设置为小于等于4000W，更具体为小于等于3600W，与常规器件相比，可提高百分之几的损耗容量。这里，元件损耗定义为(最大导通电压)×(平均导通电流)/(相数)，损耗容量比率定义为(元件损耗)/最大额定电压。具体地说，将具有8kV额定电压和3.5kA的光激励可控硅、元件，和具有6kV额定电压和2.5kA的可控硅、元件相比，8kV和3.5kA的光激励可控硅的元件损耗为(2.8V×3500A)/(3相)≈3270W，而6kV、2.5kA的光激励可控硅的元件损耗为(2.3V×2500A)/(3相)≈1920W。另一方面，8kV和3.5kA的可控硅的损耗容量比率为3270/(8000V×3500A)＝1.16e-4，6kV和2.5kA的可控硅的损耗容量比率为1920W/(6000V×2500A)＝1.28e-4。由此明显可知，通过使用8kV和3.5kA的光可控硅而不使用6kV和2.5kA的光可控硅，可减少所有元件损耗的约9.4％。
从以下给出的详细说明和本发明最佳实施例的附图，将可更充分地了解本发明，但这只是为了解释和理解，并不是对本发明的限制。
图中：
图1是依据本发明的半导体器件的最佳实施例的截面图；
图2是表示界面极化的解释性的图；
图3是表示第一钝化膜电导率σ1和第二钝化膜电导率σ2的比σ2/σ1和电荷密度之间关系的图；
图4A-4D是表示依据本发明的半导体器件的最佳实施例的制造工艺的解释性的图；
图5是表示依据本发明的半导体器件的最佳实施例和比较例的电流电压特性的图；
图6是表示依据本发明的半导体器件的最佳实施例的截面图；
图7是表示依据本发明的半导体器件的另一个实施例的截面图；
图8是表示依据本发明的半导体器件的又一个实施例的截面图；
图9是解释本发明的实施例的图；
图10是解释本发明的实施例的图；
图11是常规半导体器件的截面图；
图12是表示依据本发明的半导体器件的实施例和比较例的电流电压特性的图；
图13是表示高温储存测试前后半导体器件的比较例的电流电压特性的图；
图14是依据本发明的栅关断可控硅的最佳实施例的截面图；
图15是依据本发明的二极管的最佳实施例的截面图；
图16是表示使用依据本发明的半导体器件的外部整流电路的电路图；
图17是表示使用依据本发明的半导体器件的外部变换器电路的电路图；
图18是表示使用依据本发明的半导体器件的外部循环换流器(cycloconverter)电路的电路图；
图19是表示使用依据本发明的二极管的栅关断可控硅的一个缓冲电路(snubber)的电路图；
图20是表示使用依据本发明的二极管和栅关断可控硅的变换器电路的电路图；
图21为图20的部分放大图。
下面依据本发明的最佳实施例并参照附图详细讨论本发明。在以下说明中，进行了大量的具体描述以对本发明透彻地了解。然而，对本领域熟练人员来讲很明显的是，没有这些具体描述也可实现本发明。换句话说，为避免使本发明产生不必要的含糊不清，公知结构未详细示出。
在预淀积有1μm厚Al层的4英寸硅片(Shinetsu Kagaku Kogyo K.K.制造)上，用旋涂方法涂敷样品树脂。然后，将树脂在预定的条件下进行固化，通过真空淀积在树脂层上制作Al上电极(30-50)以形成测量样品。从测试样品上切下三部分薄膜，用轮廓计profilometer (Dectak 3030，Sloan技术公司)测量树脂的层厚。为消除湿气含量的影响，在真空中将测试样品在190度下干燥16小时。此后，在氮气流中，用超高阻抗计(R8340Advantest)在30度下测量流过树脂的电流。根据测得的电流值，通过下式(4)可得到电导率σ：
σ＝(Ir×d)/(V×S) ……(4)
其中，V：充电电压，S：电极面积，Ir：漏电流，d：层厚
另一方面，用切片计(microtometer)，从半导体器件上切下1μm厚的切片。然后，在真空中淀积Al电极。此后，测量电导率。测量结果示于表1：
表1：固化后树脂的电导率
| KJR652 | KJR9028 | KJR9060 | KJR9063 | KJR9025 | JCR6121 | TSJ3150 | |
| 测量样品 | 1.66e-17 | 5.32e-19 | 1.42e-18 | 3.18e-18 | 2.94e-17 | 8.70e-17 | 4.96e-16 |
| 器件切片 | 1.7e-17 | 5.3e-19 | 1.4e-18 | 3.2e-18 | 2.9e-17 | 8.6e-17 | 4.9e-16 |
(第一实施例)
图1为作为依据本发明的压力接触型功率半导体器件的第一实施例的可控硅的截面图。图1中，标号1表示n型基层，2表示p型基层，3表示p型发射层，4表示n型发射层，5表示第一钝化膜，6表示阴极，7表示阳极，8表示第二钝化膜。
所述可控硅实施例的制造工艺将参照图4A-4D进行描述。首先，在高阻n型硅上，扩散p型基层2，p型发射层3和n型发射层4，形成半导体衬底(图4A)。然后，通过光刻工艺，分别形成主可控硅的n型发射层4a，辅可控硅的n型发射层4b和光敏部分可控硅的n型发射层4c。接着，通过淀积形成阴极6和阳极7(图4B)。用研磨机，喷砂机等将半导体衬底18的端部16加工成基本上具有双正向倾斜的∑轮廓。此后，为了去除半导体衬底侧部分16上的毛刺和/或沾污，对半导体衬底的暴露部分进行化学刻蚀。清洗和干燥后，用旋涂、浸涂、板刷、分配器等在侧部分16上涂敷第一钝化膜树脂。然后，用图9所示的80度热板19干燥树脂层5分钟。接着，在氮气氛中对树脂加热固化形成第一钝化膜5(图4C)。在所示实施例中，第一钝化膜5由聚酰亚胺制成(Shinetsu Kagaku Kogyo K.K.KJR652)，其固化状态为100度，150度，250度下分别为1小时，1小时，4小时。于上述固化状态中固化的第一钝化膜的电导率为1.66×10- 17[S/cm]。树脂的玻璃临界温度为240度(差式扫描量热法：DSC)。使聚酰亚胺制成的第一钝化层5的厚度在n型基层1的侧表面处成为最大，该厚度最好大于5μm以防止因热周期而发生断裂。低杂质浓度基层侧表面中集中最大电场的区域位于双正向倾斜轮廓的转折点处，即，∑轮廓的中心。因此，该转折点处第一钝化膜的膜厚最好大于10μm，更好为30-100μm。依据该实施例的该点处厚度为55-65μm，但该厚度可依据涂敷树脂、涂敷方法和干燥方法的平衡而改变。第一钝化膜5的厚度离开∑轮廓的中心部分而减小，在p型基层2和p型发射层3的侧表面处可薄至1μm。接着，在第一钝化膜5的表面，往模子中倾注用于形成第二钝化膜的树脂，通过加热固化形成第二钝化膜8。这样就制成了半导体器件的第一实施例(图4D)。第二钝化膜8由其固化状态为100度，150度，250度下分别为1小时，1小时，2小时的加成反应型硅橡胶形成(Shinetsu KagakuKogyo K.K.KJR9060)。在上述状态中固化的硅橡胶的电导率为1.42×10-18[S/cm]。最后，这样制成的半导体元件密封于陶瓷封装(未示出)中。陶瓷封装内部制成干氮气氛，然后进行密封以完成半导体器件。半导体器件所示实施例的电流电压特性示于图5。
(第二实施例)
与实施例1相同方式制作半导体衬底。化学刻蚀，清洗和干燥后，用旋涂在端部分16上涂敷第一钝化膜树脂(Shinetsu Kagaku Kogyo K.K.KJR652)。然后，用图8所示的80度热板干燥树脂层5分钟。接着，在干氮气氛中对树脂加热固化形成第一钝化膜5。固化状态为100度，150度，250度下分别为1小时，1小时，4小时。于上述固化状态中固化的第一钝化膜的电导率为1.66×10-17[S/cm]。树脂的玻璃临界温度为240度(差式扫描量热法：DSC)。使第一钝化膜5的厚度在n型基层1的双正向倾斜结处成为最大，该厚度最好为55-65μm。接着，在第一钝化膜5的表面，往模子中倾注用于形成第二钝化膜的树脂，通过加热固化形成第二钝化膜8。这样就制成了半导体器件的第二实施例。第二钝化膜8由其固化状态为100度，150度，200度下分别为1小时，1小时，2小时的加成反应型硅橡胶形成(Shinetsu Kagaku Kogyo K.K.KJR9063)。在上述状态中固化的硅橡胶的电导率为3.18×10-18[S/cm]。最后，这样制成的半导体元件封装于陶瓷封装(未示出)中。陶瓷封装内部制成干氮气氛，然后进行密封以完成半导体器件。半导体器件所示实施例的电流电压特性示于图5。
(第三实施例)
与实施例1相同方式制作半导体衬底。化学刻蚀，清洗和干燥后，用旋涂在端部分16上涂敷第一钝化膜树脂(Shinetsu Kagaku Kogyo K.K.KJR652)。然后，用图8所示的80度热板干燥树脂层5分钟。接着，在干氮气氛中对树脂加热固化形成第一钝化膜5。固化状态为100度，150度，250度下分别为1小时，1小时，4小时。于上述固化状态中固化的第一钝化膜的电导率为1.66×10-17[S/cm]。树脂的玻璃临界温度为240度(差式扫描量热法：DSC)。使第一钝化膜5的厚度在n型基层1的双正向倾斜结处成为最大，该厚度最好为55-65μm。接着，在第一钝化膜5的表面，往模子中倾注用于形成第二钝化膜的树脂，通过加热固化形成第二钝化膜8。这样就制成了半导体器件的第三实施例。第二钝化膜8由其固化状态为80度，150度，200度下分别为2小时，1小时，2小时的加成反应型硅橡胶形成(Shinetsu Kagaku Kogyo K.K.KJR9025)。在上述状态中固化的硅橡胶的电导率为2.94×10-17[S/cm]。最后，这样制成的半导体元件密封于陶瓷封装(未示出)中。陶瓷封装内部制成干氮气氛，然后封装用于完成半导体器件。半导体器件所示实施例的电流电压特性示于图5。
(第四实施例)
与实施例1相同方式制作半导体衬底。化学刻蚀，清洗和干燥后，用旋涂在端部分16上涂敷第一钝化膜树脂(Shinetsu Kagaku Kogyo K.K.KJR652)。然后，用图8所示的80度热板干燥树脂层5分钟。接着，在干氮气氛中对树脂加热固化形成第一钝化膜5。固化状态为100度，150度，250度下分别为1小时，1小时，4小时。于上述固化状态中固化的第一钝化膜的电导率为1.66×10-17[S/cm]。树脂的玻璃临界温度为240度(差式扫描量热法：DSC)。使第一钝化膜5的厚度在n型基层1的双正向倾斜结处成为最大，该厚度最好为55-65μm。接着，在第一钝化膜5的表面，往模子中倾注用于形成第二钝化膜的树脂，通过加热固化形成第二钝化膜8。这样就制成了半导体器件的第四实施例。第二钝化膜8由其固化状态为100度，150度，200度下分别为1小时，1小时，2小时的加成反应型硅橡胶形成(DoW Corning Silicon K.K.JCR6121)。在上述状态中固化的硅橡胶的电导率为8.70×10-18[S/cm]。最后，这样制成的半导体元件封装于陶瓷封装中。陶瓷封装内部制成干氮气氛，然后进行密封以完成半导体器件。半导体器件所示实施例的电流电压特性示于图5。
(第五实施例)
半导体器件的第五实施例示于图6。与实施例1相同方式制作半导体衬底。化学刻蚀，清洗和干燥后，用旋涂在端部分16上涂敷第一钝化膜树脂(Shinetsu Kagaku Kogyo K.K.KJR652)。然后，用图8所示的80度热板干燥树脂层5分钟。接着，在干氮气氛中以100度，150度，250度下分别为1小时，1小时，4小时的固化状态对树脂加热固化形成第一钝化膜5。在第一钝化膜5的表面，以同样方式涂敷同样成分的漆(varnish)形成钝化膜5和11。于上述固化状态中固化的第一钝化膜5和11的电导率为1.66×10-17[S/cm]。树脂的玻璃临界温度为240度(差式扫描量热法：DSC)。使第一钝化膜5的厚度在n型基层1的双正向倾斜结处成为最大，该厚度最好为55-65μm。接着，在第一钝化膜11的表面，往模子中倾注用于形成第二钝化膜的树脂，通过加热固化形成第二钝化膜8。这样就制成了半导体器件的第五实施例。第二钝化膜8由其固化状态为100度，150度，200度下分别为1小时，1小时，2小时的加成反应型硅橡胶形成(Shinetsu Kagaku Kogyo K.K.，KJR9063)。在上述状态中固化的硅橡胶的电导率为3.18×10-18[S/cm]。最后，这样制成的半导体元件封装于陶瓷封装中。陶瓷封装内部制成干氮气氛，然后进行密封以完成半导体器件。半导体器件所示实施例的电流电压特性示于图5。
(第六实施例)
半导体器件的第六实施例示于图7。与实施例1相同方式制作半导体衬底。化学刻蚀，清洗和干燥后，用旋涂在端部分16上涂敷第一钝化膜树脂(Shinetsu Kagaku Kogyo K.K.KJR652)。然后，用图10所示不同温度的热板并把加有第一钝化层的半导体衬底以温度的升序放在各热板上来干燥和固化树脂层。热板的温度和搁置时间分别为80度的5分钟，150度的5分钟，250度的5分钟。于上述固化状态中固化的第一钝化膜5的电导率为1.75×10-17[S/cm]。树脂的玻璃临界温度为240度(差式扫描量热法：DSC)。使第一钝化膜5的厚度在n型基层1的双正向倾斜结处成为最大，该厚度最好为55-65μm。接着，在第一钝化膜11的表面，往模子中倾注用于形成第二钝化膜的树脂，通过加热固化形成第二钝化膜8。这样就制成了半导体器件的第六实施例。第二钝化膜8由其固化状态为100度，150度，200度下分别为1小时，1小时，2小时的加成反应型硅橡胶形成(Shinetsu Kagaku Kogyo K.K.，KJR9063)。在上述状态中固化的硅橡胶的电导率为3.18×10-18[S/cm]。最后，这样制成的半导体元件封装于陶瓷封装中。陶瓷封装内部制成干氮气氛，然后进行密封以完成半导体器件。半导体器件所示实施例的电流电压特性示于图5。
(第七实施例)
半导体器件的第七实施例示于图8。与实施例1相同方式制作半导体衬底。化学刻蚀，清洗和干燥后，用等离子体CVD法形成作为第一钝化膜的SiN膜17。该第一钝化膜17的厚度为1μm，电导率为2.2×10-16(S/cm)。然后，在第一钝化膜17上，用旋涂法涂敷第二钝化膜树脂(ShinetsuKagaku Kogyo K.K.KJR652)。然后，用图9所示的80度热板干燥树脂层5分钟。接着，在干氮气氛中以100度，150度，250度下分别为1小时，1小时，4小时的固化状态对树脂加热固化形成第二钝化膜11。于上述固化状态中固化的第二钝化膜11的电导率为1.66×10-17[S/cm]。树脂的玻璃临界温度为240度(差式扫描量热法：DSC)。使第一钝化膜5的厚度在n型基层1的双正向倾斜结处成为最大，该厚度最好为55-65μm。接着，在第二钝化膜11的表面，往模子中倾注用于形成第三钝化膜的树脂，通过加热固化形成第三钝化膜8。这样就制成了半导体器件的第七实施例。第二钝化膜8由其固化状态为100度，150度，200度下分别为1小时，1小时，2小时的加成反应型硅橡胶形成(Shinetsu Kagaku KogyoK.K.，KJR9063)。在上述状态中固化的硅橡胶的电导率为3.18×10- 18[S/cm]。最后，这样制成的半导体元件封装于陶瓷封装中。陶瓷封装内部制成干氮气氛，然后进行密封以完成半导体器件。半导体器件所示实施例的电流电压特性示于图5。
(第八实施例)
半导体器件的第八实施例示于图14。所示实施例中，第二实施例中的钝化层应用于栅关断可控硅(GTO)。图14中，标号12表示栅电极，13表示n+层。
钝化膜的制造工艺与第二实施例相同，其中，制作、化学刻蚀、清洗和干燥半导体衬底，随后制作第一钝化膜5和第二钝化膜8。最后，封装半导体元件于陶瓷封装(未示出)中，陶瓷封装内部制成干氮气氛，然后进行密封以完成半导体器件。
(第九实施例)
依据本发明的半导体器件的第九实施例示于图15。所示实施例中，第二实施例中的钝化层应用于二极管。图15中，标号14表示p+层，15表示n-层。
钝化膜的制造工艺与第二实施例相同，其中，制作、化学刻蚀、清洗和干燥半导体衬底，随后制作第一钝化膜5和第二钝化膜8。最后，封装半导体元件于陶瓷封装(未示出)中，陶瓷封装内部制成干氮气氛，然后进行密封以完成半导体器件。
关于半导体器件的第八和第九实施例，作为长期可靠性测试进行了DC阻挡测试。测试状态为对各元件连续施加额定电压75％的电压，结温为125度下进行168小时。结果发现，与测试前相比，电流电压特性保持不变。因此证实，第八和第九实施例的元件获得了相当高的可靠性。
(第一比较例)
与实施例1相同方式制作半导体衬底。化学刻蚀，清洗和干燥后，用旋涂在端部分16上涂敷第一钝化膜树脂。然后，用图8所示的80度热板干燥树脂层5分钟。接着，在干氮气氛中对树脂加热固化形成第一钝化膜5。第一钝化膜5由聚酰亚胺制成(Shinetsu Kagaku Kogyo K.K.KJR652)，其固化状态为100度，150度，250度下分别为1小时，1小时，4小时。于上述固化状态中固化的第一钝化膜的电导率为1.66×10-17[S/cm]。树脂的玻璃临界温度为240度(差式扫描量热法：DSC)。接着，在第一钝化膜5的表面，往模子中倾注用于形成第二钝化膜的树脂，通过加热固化形成第二钝化膜8。这样就制成了半导体器件的比较例。第二钝化膜8由其固化状态为100度，150度，200度下分别为1小时，1小时，2小时的加成反应型硅橡胶形成(Shinetsu Kagaku Kogyo K.K.KJR9028)。在上述状态中固化的硅橡胶的电导率为5.32×10-19[S/cm]。最后，这样制成的半导体元件封装于陶瓷封装(未示出)中。陶瓷封装内部制成干氮气氛，然后进行密封以完成半导体器件。半导体器件所示实施例的电流电压特性示于图5。
(第二比较例)
与实施例1相同方式制作半导体衬底。化学刻蚀，清洗和干燥后，用旋涂在端部分16上涂敷第一钝化膜树脂(Shinetsu Kagaku Kogyo K.K.KJR652)。然后，用图8所示的80度热板干燥树脂层5分钟。接着，在干氮气氛中对树脂加热固化形成第一钝化膜5。固化状态为100度，150度，250度下分别为1小时，1小时，4小时。于上述固化状态中固化的第一钝化膜的电导率为1.66×10-17[S/cm]。树脂的玻璃临界温度为240度(差式扫描量热法：DSC)。接着，在第一钝化膜5的表面，往模子中倾注用于形成第二钝化膜的树脂，通过加热固化形成第二钝化膜8。这样就制成了半导体器件的第二比较例。第二钝化膜8由其固化状态为100度，150度，200度下分别为1小时，1小时，2小时的加成反应型硅橡胶形成(Shinetsu Kagaku Kogyo K.K.TSJ3150)。在上述状态中固化的硅橡胶的电导率为4.96×10-16[S/cm]。最后，这样制成的半导体元件封装于陶瓷封装(未示出)中。陶瓷封装内部制成干氮气氛，然后进行密封以完成半导体器件。半导体器件所示实施例的电流电压特性示于图5。
图5中示出了第一、第二、第三、第四和第五实施例以及第一和第二比较例的阳极与阴极间的电流电压特性。从图5中可看出，第一和第二比较例的电流电压特性从电压充电的初始阶段漏电流就有所增加。这是因为施加了反向偏置的p-n结端面的耗尽层扩展变得反常从而引起穿通于其间的漏电流的增大。结果，无法得到期望的击穿电压，导致特性变坏。与此相反，在第一、第二、第三、第四实施例中，从没观察到第一比较例中出现的漏电流的增大，证实得到了优良的特性。
对于半导体器件的第一、第二、第三、第四和第五实施例以及第一和第二比较例，进行了作为长期可靠性测试的DC阻挡测试。测试状态为对各元件连续施加额定电压75％的电压，结温为125度下进行168小时。测试开始后大约5小时，第一和第二比较例已被破坏。与此相反，在第一、第二、第三和第四实施例中，在未引起漏电流的任何变动的情况下成功地完成了测试。结果发现，与测试前相比，测试后的电流电压特性保持不变。因此证实，第一、第二、第三和第四实施例的元件获得了相当高的可靠性。
(第三比较例)
半导体器件的第三比较例示于图11。与实施例1相同方式制作半导体衬底。化学刻蚀，清洗和干燥后，用旋涂在端部分16上涂敷第一钝化膜树脂。接着，在氮气氛中把树脂层放入高温容器中固化形成第一钝化层。第一钝化膜由固化状态为100度，150度，250度下分别为1小时，1小时，4小时的(Shinetsu Kagaku Kogyo K.K.KJR652)制成。于上述固化状态中固化的第一钝化膜5的电导率为1.76×10-17[S/cm]。树脂的玻璃临界温度为240度(差式扫描量热法：DSC)。接着，在第一钝化膜11的表面，往模子中倾注用于形成第二钝化膜的树脂，通过加热固化形成第二钝化膜8。这样就制成了半导体器件的第六实施例。第二钝化膜8由其固化状态为100度，150度，200度下分别为1小时，1小时，2小时的加成反应型硅橡胶形成(Shinetsu Kagaku Kogyo K.K.KJR9063)。在上述状态中固化的硅橡胶的电导率为5.32×10-19[S/cm]。如上所制的半导体第一钝化膜5，因重力已被固化为向下流向底侧的状态。最后，这样制成的半导体元件封装于陶瓷封装中。陶瓷封装内部制成干氮气氛，然后进行密封以完成半导体器件。半导体器件所示实施例的电流电压特性示于图12。
图12中示出了第六实施例和第三比较例中，阳极施加正电压与阴极施加负电压时的电流电压特性。从图12中可明显看出，与第六实施例相比，第三比较例的电流电压特性的漏电流较大。
对于半导体器件的第六实施例和第三比较例，进行了作为长期可靠性测试的DC阻挡测试。测试状态为对各元件连续施加额定电压75％的电压，结温为125度下进行168小时。测试后，第三比较例的电流电压特性下降了。另一方面，第六实施例中，与测试前相比，测试后的电流电压特性保持不变。因此证实，第六实施例的元件获得了相当高的可靠性。
(第四比较例)
与实施例1相同方式制作半导体衬底。化学刻蚀，清洗和干燥后，用旋涂在端部分16上涂敷第一钝化膜树脂。接着，在干氮气氛中把树脂层放入炉中固化形成第一钝化层。第一钝化膜由固化状态为100度，150度，250度下分别为1小时，1小时，4小时的(Shinetsu Kagaku Kogyo K.K.KJR652)制成。于上述固化状态中固化的第一钝化膜5的电导率为1.76×10-17[S/cm]。树脂的玻璃临界温度为240度(差式扫描量热法：DSC)。接着，在第一钝化膜11的表面，往模子中倾注用于形成第二钝化膜的树脂，放入在室温下提供95％湿度的加湿器中固化40小时。从模子上取下后，进行热处理形成第二钝化膜8。这样就制成了半导体器件的第四比较例。第二钝化膜8由其固化状态为100度，150度，200度下分别为1小时，1小时，2小时的缩合反应型硅橡胶形成(Shinetsu KagakuKogyo K.K.KJR4013)。在上述状态中固化的硅橡胶的电导率为2.35×10-17[S/cm]。最后，这样制成的半导体元件封装于陶瓷封装中。陶瓷封装内部制成干氮气氛，然后进行密封以完成半导体器件。半导体器件所示实施例的电流电压特性示于图12。图13中示出了所示第四比较例在DC阻挡测试前后的电流电压特性。将半导体器件置于150度下168小时进行测试。测试后，第四比较例的电流电压特性下降了。因此发现，第四比较例元件的长期可靠性很差。
(第十实施例)
图16示出了依据本发明的高压半导体器件应用于一外部整流电路的一个实例。VR，VS和VT表示三相交流电压，T表示可控硅元件，R表示电阻，L表示扼流线圈。多级可控硅元件T串联连接以满足作为闸门(va1ve)的需要的击穿电压值。在每个独立的可控硅元件T中，为均匀分享元件间的电压，并联有电容C和电阻R。用这种三相桥式整流电路，三相交流电压VR，VS和VT可转换为直流。
(第十一实施例)
图17示出了依据本发明的高压半导体器件应用于一外部变换器电路的一个例子。E表示直流电源，VU，VV，VW是负载侧三相交流电压，T表示可控硅，L表示扼流线圈。多级可控硅元件T串联连接以满足作为闸门的需要的击穿电压值。在每个独立的可控硅元件T中，为均匀分享元件间的电压，并联有电容C和电阻R。用这种三相桥整流电路，直流电源E转换为三相交流电压VU，VV和VW。
(第十二实施例)
图18示出了依据本发明的高压半导体器件应用于一外部循环换流器电路的一个例子。E表示直流电源，VR，VS，VT是负载侧三相交流电压，T表示可控硅，R表示电阻器，L表示扼流线圈。多级可控硅元件T串联连接以满足作为闸门的需要的击穿电压值。在每个独立的可控硅元件T中，为均匀分享元件间的电压，并联有电容C和电阻R。用这种三相桥整流电路的反并联连接，可控制输出波形，获得正泫波形输出电压电流。因此，输出频率可转换为输入频率的3/1或6/1。
(第十三实施例)
图19示出了本发明的二极管应用于栅关断可控硅的一个缓冲电路的例子。图19中，GTO表示连接于T1端和T2端之间的栅关断可控硅，DS和CS是彼此串联连接并与栅关断可控硅GTO并联连接的缓冲二极管和缓冲电容器，RS为与缓冲二极管DS并联连接的缓冲电阻。图19中，LL表示负载电感，LS表示缓冲电路的电感，LSS表示包含在缓冲电阻RS中的电感。
(第十四实施例)
图20示出本发明的二极管和栅关断可控硅应用于电压型变换器的例子。图20中，30表示形成直流连接的栅关断可控硅(GTO)，并联连接于一对直流端T3和T4之间，数目与交流电流的相位数目相对应，40表示用于减小负载电流以反并联方式与各GTO连接的二极管，T5，T6，T7表示与串联连接的结点处连接的交流电流端。通常，在大容量变换器中，击穿电压低于所需电压，如图21所示，以串联形式连接GTO元件和二极管元件来使用多个GTO30和二极管40。在图21的串联连接电路中，LA表示阳极扼流线圈，RA表示限流电阻，DA表示阳极扼流线圈电路的反馈二极管，DF表示衰减负载电流的二极管。DS，RS和CS分别表示缓冲二极管，缓冲电阻和缓冲电容。在图16，17，18，19，20和21中示出的功率变换器中，通过使用本发明的高压半导体器件，可获得系统的高可靠性。
(第十五实施例)
在第一实施例中，制作了n型基层厚度为1050，1400，1700和1950μm的半导体衬底。将这些半导体衬底按第二实施例的方式进行处理。制作，刻蚀和形成钝化层后，用陶瓷封装来封装半导体元件。添充干氮后，密封该封装完成半导体器件。这些半导体器件的击穿电压(峰重复反向电压，峰重复关电压)分别是6，8，10，12kV。
虽然已对照典型实施例对本发明进行了说明与描述，但本领域的熟练人员可以理解，在不偏离本发明的精神和范围的前提下；可在其中进行前述的和各种其它的变化、忽略及添加。因此，本发明不应被理解为只限于上述特定的实施例，而应包括在等同于后附权项或包含于其中的范围内可实施的所有可能的实施例。
Claims (28)
1.一种半导体器件，具有：包括主表面和相对表面的半导体衬底，至少一个部分暴露于衬底侧表面的p-n结，以及具有两个或更多个涂敷于所述半导体衬底侧表面的钝化膜的多层钝化结构，其中，所述半导体衬底表面上提供的第一钝化膜和所述第一钝化膜表面上提供的第二钝化膜之间界面附近感应的界面极化电荷Qr(库/厘米2)满足等式1的关系：
1.6×10-8≥|Qr| ……(1).
2.一种半导体器件，具有：包括主表面和相对表面的半导体衬底，至少一个部分暴露于衬底侧表面的p-n结，以及具有两个或更多个涂敷于所述半导体衬底侧表面的钝化膜的多层钝化膜结构，其中，所述半导体衬底表面上提供的第一钝化膜的电导率σ1和所述第一钝化膜表面上提供的第二钝化膜的电导率σ2满足：
0.05≤σ2/σ1≤10 ……(2).
3.一种半导体器件，具有：包括主表面和相对表面的半导体衬底，至少一个部分暴露于衬底侧表面的p-n结，以及具有两个或更多个涂敷于所述半导体衬底侧表面的钝化膜的多层钝化结构，其中，所述半导体衬底表面上提供的第一钝化膜和所述第一钝化膜表面上提供的第二钝化膜之间界面附近感应的界面极化电荷Qr(库/厘米2)满足
1.6×10-8≥|Qr| ……(1)，
以及，其中所述第一钝化膜的电导率σ1和所述第二钝化膜的电导率σ2满足
0.05≤σ2/σ1≤10 ……(2).
4.一种半导体器件，具有：包括主表面和相对表面的半导体衬底，至少一个部分暴露于衬底侧表面的p-n结，以及具有两个或更多个涂敷于所述半导体衬底侧表面的膜的多层钝化膜结构，其中，所述半导体衬底表面上提供的第一钝化膜的电导率σ1和所述第一钝化膜表面上提供的第二钝化膜的电导率σ2满足：
0.05≤σ2/σ1≤10 ……(2)，
以及，其中所述半导体器件的最大额定电压大于等于8kV。
5.一种半导体器件，具有：包括主表面和相对表面的半导体衬底，至少一个部分暴露于衬底侧表面的p-n结，以及具有两个或更多个涂敷于所述半导体衬底侧表面的钝化膜的多层钝化结构，其中，所述半导体衬底表面上提供的第一钝化膜和所述第一钝化膜表面上提供的第二钝化膜之间界面附近感应的界面极化电荷Qr(库/厘米2)满足
1.6×10-8≥|Qr| ……(1)，
其中所述第一钝化膜的电导率σ1和所述第二钝化膜的电导率σ2满足
0.05≤σ2/σ1≤10 ……(2)，
以及，其中所述半导体器件的最大额定电压大于等于8kV。
6.一种半导体器件，具有：包括主表面和相对表面的半导体衬底，至少一个部分暴露于衬底侧表面的p-n结，以及具有两个或更多个涂敷于所述半导体衬底侧表面的钝化膜的多层钝化结构，其中，所述半导体衬底侧表面上提供的第一钝化膜的电导率σ1和所述第一钝化膜表面上提供的第二钝化膜的电导率σ2满足：
0.05≤σ2/σ1≤10 ……(2)，
以及，所述半导体衬底n型基层的厚度大于等于100μm小于等于5000μm，并且所述半导体器件的最大额定电压大于等于6kV。
7.一种半导体器件，具有：包括主表面和相对表面的半导体衬底，至少一个部分暴露于衬底侧表面的p-n结，以及具有两个或更多个涂敷于所述半导体衬底侧表面的钝化膜的多层钝化膜结构，其中，所述半导体衬底侧表面上提供的第一钝化膜和第二钝化膜之间界面附近感应的界面极化电荷Qr(库/厘米2)满足
1.6×10-8≥|Qr| ……(1)，
其中，所述半导体衬底侧表面上提供的第一钝化膜的电导率σ1和所述第一钝化膜表面上提供的第二钝化膜的电导率σ2满足：
0.05≤σ2/σ1≤10 ……(2)，
以及，所述半导体衬底n型基层的厚度大于等于100μm小于等于5000μm，并且所述半导体器件的最大额定电压大于等于8kV。
8.如权利要求2或3所述的半导体器件，其中所述半导体衬底n型基层的厚度大于等于100μm和小于等于5000μm。
9.如权利要求6或7所述的半导体器件，其中所述半导体器件的最大额定电压大于等于6kV，并且所述半导体衬底n型基层的厚度大于等于1000μm小于等于2000μm。
10.如权利要求1-7中任何一项所述的半导体器件，其中在所述半导体衬底侧面上提供的所述第一钝化膜由玻璃临界温度为大于等于150度和小于等于400度的有机材料制作。
11.如权利要求1-7中任何一项所述的半导体器件，其中在所述第一钝化膜表面上提供的所述第二钝化膜为加成反应型硅化合物。
12.如权利要求1-7中任何一项所述的半导体器件，其中所述第一钝化膜由聚酰亚胺形成。
13.一种半导体器件，具有：包括主表面和相对表面的半导体衬底，所述半导体衬底侧表面上至少一个部分暴露于侧表面的p-n结，和具有两个或更多个涂敷于的钝化膜的多层钝化结构，其中，所述半导体器件侧表面上提供的第一钝化膜由聚酰亚胺形成，在所述第一钝化膜表面上提供的第二钝化膜由加成反应型硅化合物形成，所述第一钝化膜电导率σ1和所述第二钝化膜的电导率σ2满足
0.05≤σ2/σ1≤10 ……(2).
14.如权利要求2或3所述的半导体器件，其中所述第一钝化膜为无机材料。
15.如权利要求14所述的半导体器件，其中所述第二钝化膜为加成反应型硅化合物。
16.如权利要求14所述的半导体器件，其中所述无机材料为SiO2、SiN、SiC之一。
17.如权利要求1-7中任何一项所述的半导体器件，其中所述半导体衬底的侧面形状为正向倾斜。
18.如权利要求1-7中任何一项所述的半导体器件，其中所述半导体衬底的侧面形状为双正向倾斜。
19.如权利要求14所述的半导体器件，其中所述第一钝化膜由玻璃临界温度为大于等于150度和小于等于400度的有机材料构成。
20.如权利要求14所述的半导体器件，其中所述第二钝化膜为加成反应型硅化合物。
21.一种半导体器件，具有：包括主表面和相对表面的半导体衬底，至少一个部分暴露于所述衬底的加工成具有双正向倾斜结构的侧表面的p-n结，以及具有两个或更多个涂敷于所述半导体衬底侧表面的钝化膜的多层钝化结构，其中，所述半导体衬底的所述侧表面上提供的第一钝化层的层厚在所述n型基层的侧表面位置处成为最大。
22.一种半导体器件，具有：包括主表面和相对表面的半导体衬底，至少一个部分暴露于所述半导体衬底的加工成具有双正向倾斜结构的侧表面的p-n结，以及具有两个或更多个涂敷于所述半导体衬底侧表面的钝化膜的多层钝化结构，其中，作为所述半导体器件的寿命测试方法的高温阻挡测试如下进行：将所述半导体器件设置为具有在100度下的半导体元件的p-n结温以及最大额定电压大于等于6000kV，连续施加最大额定电压的70％的直流1000小时，所述半导体器件在25度、最大额定电压的情况下，测试前后漏电流的变化小于等于±50％。
23.一种功率转换器，包括各使用一种半导体器件的外激励整流器电路、外激励变换器电路、外激励循环换流器电路以及电压型变换器电路，该半导体器件具有：包括主表面和相对表面的半导体衬底，至少一个部分暴露于所述半导体衬底的侧表面的p-n结，以及具有两个或更多个涂敷于所述半导体衬底侧表面的钝化膜的多层钝化结构，其中，所述半导体衬底n型基层的厚度大于等于100μm小于等于5000μm，所述半导体衬底表面上提供的第一钝化膜的电导率σ1和所述第一钝化膜表面上提供的第二钝化膜的电导率σ2满足
0.05≤σ2/σ1≤10 ……(2).
24.一种功率转换器，包括各使用一种半导体器件自激励整流器电路、自激励变换器电路、自激励循环换流器电路以及电压型变换器电路，该半导体器件具有：包括主表面和相对表面的半导体衬底，至少一个部分暴露于所述半导体衬底的侧表面的p-n结，以及具有两个或更多个涂敷于所述半导体衬底侧表面的钝化膜的多层钝化结构，其中，所述半导体衬底n型基层的厚度大于等于100μm小于等于5000μm，所述半导体衬底表面上提供的第一钝化膜的电导率σ1和所述第一钝化膜表面上提供的第二钝化膜的电导率σ2满足
0.05≤σ2/σ1≤10 ……(2).
25.一种半导体器件，具有：包括主表面和相对表面的半导体衬底，至少一个部分暴露于所述半导体衬底的侧表面的p-n结，以及具有两个或更多个涂敷于所述半导体衬底侧表面的钝化膜的多层钝化结构，其中，最大额定电压大于等于8kV，额定损耗小于等于4000W。
26.一种半导体器件的制造工艺，包括以下步骤：在半导体衬底中扩散p型和n型半导体层；将所述半导体衬底的边缘部分加工成正向倾斜或双正向倾斜轮廓；刻蚀加工后的表面以及在刻蚀表面上涂敷钝化树脂形成至少一个钝化膜，其中，制造工艺还包括通过旋转除去所述钝化膜的过量树脂的步骤，所述钝化膜在加热，干燥和硬化之前涂敷于已被刻蚀的所述表面，使得所述半导体衬底的所述侧表面上形成的第一钝化膜的膜厚在n型基层的侧面有最大厚度。
27.一种半导体器件，具有：包括主表面和相对表面的半导体衬底，至少一个部分暴露于衬底侧表面的p-n结，以及具有两个或更多个涂敷于所述半导体衬底侧表面的钝化膜的多层钝化结构，其中，所述半导体衬底表面上提供的第一钝化膜和所述第一钝化膜表面上提供的第二钝化膜之间界面附近感应的界面极化电荷Qr(库/厘米2)满足等式1的关系：
1.6×10-8≥|Qr| ……(1)，
以及，其中低杂质浓度基层一侧的所述第一钝化膜的厚度为大于等于5μm。
28.一种半导体器件，具有：包括主表面和相对表面的半导体衬底，至少一个部分暴露于衬底侧表面的p-n结，以及具有两个或更多个涂敷于所述半导体衬底侧表面的钝化膜的多层钝化膜结构，其中，所述半导体衬底表面上提供的第一钝化膜的电导率σ1和所述第一钝化膜表面上提供的第二钝化膜的电导率σ2满足：
0.05≤σ2/σ1≤10 ……(2)，
以及，其中低杂质浓度基层一侧的所述第一钝化膜的厚度为大于等于5μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 97102374 CN1163488A (zh) | 1996-01-30 | 1997-01-29 | 半导体器件 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13595/96 | 1996-01-30 | ||
| CN 97102374 CN1163488A (zh) | 1996-01-30 | 1997-01-29 | 半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1163488A true CN1163488A (zh) | 1997-10-29 |
Family
ID=5166266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 97102374 Pending CN1163488A (zh) | 1996-01-30 | 1997-01-29 | 半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1163488A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208435A (zh) * | 2010-03-31 | 2011-10-05 | 比亚迪股份有限公司 | 功率半导体器件的终端及功率半导体器件 |
-
1997
- 1997-01-29 CN CN 97102374 patent/CN1163488A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208435A (zh) * | 2010-03-31 | 2011-10-05 | 比亚迪股份有限公司 | 功率半导体器件的终端及功率半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Reynes et al. | Protruding ceramic substrates for high voltage packaging of wide bandgap semiconductors | |
| CN1213485C (zh) | 碳化硅半导体结构上的层叠电介质 | |
| CN1266742C (zh) | 高压高温电容结构及其制造方法 | |
| CN1038465C (zh) | 金属基片和使用金属基片的电子组件 | |
| CN1231977C (zh) | 高耐压半导体器件 | |
| Ghassemi et al. | Electrical insulation weaknesses in wide bandgap devices | |
| JPS6059104B2 (ja) | 静電チヤツク板 | |
| CN1511344A (zh) | 基板台及其制造方法以及等离子体处理装置 | |
| CN1830080A (zh) | 高耐热半导体装置 | |
| WO2010092905A1 (ja) | 絶縁回路基板、インバータ装置、及びパワー半導体装置 | |
| Zhang et al. | Packaging of a 10-kV double-side cooled silicon carbide diode module with thin substrates coated by a nonlinear resistive polymer-nanoparticle composite | |
| JP2019520715A (ja) | 電気部品のための電気絶縁材料に自動調整電界緩和特性を与える、電気絶縁材料を処理する方法 | |
| Mitic et al. | IGBT module technology with high partial discharge resistance | |
| CN103430300A (zh) | 边缘钝化的功率电子器件 | |
| CN1747145A (zh) | 薄基片支持器 | |
| CN101053078A (zh) | 用树脂覆盖的耐高压半导体器件及其制造方法 | |
| US10546795B2 (en) | Power semiconductor device and method for producing a power semiconductor device | |
| CN1163488A (zh) | 半导体器件 | |
| JP2012156153A (ja) | 半導体装置 | |
| US2937110A (en) | Protective treatment for semiconductor devices | |
| EP0788169A2 (en) | High voltage semiconductor device having stable voltage blocking characteristics | |
| JP2022500846A (ja) | 静電チャック | |
| JPH09270483A (ja) | 半導体装置とその製造方法及び電力変換装置 | |
| Yan et al. | Design of packaging structure in high voltage power modules to avoid surface breakdown | |
| Le et al. | Original design of field grading materials for high voltage power module applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C01 | Deemed withdrawal of patent application (patent law 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |